JP2000031153A - Siウエーハ及びその製造方法 - Google Patents

Siウエーハ及びその製造方法

Info

Publication number
JP2000031153A
JP2000031153A JP10213476A JP21347698A JP2000031153A JP 2000031153 A JP2000031153 A JP 2000031153A JP 10213476 A JP10213476 A JP 10213476A JP 21347698 A JP21347698 A JP 21347698A JP 2000031153 A JP2000031153 A JP 2000031153A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
temperature
gettering
cop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10213476A
Other languages
English (en)
Inventor
Norihiro Kobayashi
徳弘 小林
Shoji Akiyama
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP10213476A priority Critical patent/JP2000031153A/ja
Priority to EP99305342A priority patent/EP0973190A3/en
Priority to TW088111549A priority patent/TW417152B/zh
Priority to KR1019990028214A priority patent/KR20000011682A/ko
Publication of JP2000031153A publication Critical patent/JP2000031153A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 水素アニール等の高温熱処理を行ってもゲッ
タリング能力を低下させることなく確実にCOPを消滅
させることができるSiウエーハの製造方法、及びCO
Pが無く且つゲッタリング能力の優れたSiウエーハを
提供すること。 【解決手段】 少なくとも、Siウエーハにエクストリ
ンシックゲッタリングを施す工程、及びSiウエーハに
還元性雰囲気下の熱処理を施す工程を含むことを特徴と
するSiウエーハの製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、Siウエーハ及び
その製造方法に関する。特に本発明は、COP(Cry
stal Originated Particle)
が少なく且つゲッタリング能力に優れ、半導体デバイス
等に好適に使用されるSiウエーハ及びその製造方法に
関する。
【0002】
【従来の技術】シリコンウエーハの酸化膜耐圧等の電気
特性を改善するためには、デバイスが作製されるウエー
ハ表層部を無欠陥層とする必要がある。ところがシリコ
ン単結晶成長時に、COPと呼ばれる正八面体構造の結
晶欠陥が単結晶中に導入され、この単結晶から得られる
シリコンウエーハ表層部にCOPが存在することがあ
り、これがシリコンウエーハの電気特性を劣化させるこ
とがあった。
【0003】そこで従来そのようなCOPを除去するた
めに、いわゆる水素アニール等の高温熱処理が行われて
いる。しかしながら上記高温熱処理は、COPを消滅さ
せることができるものの、バルク微小欠陥(Bulk
Micro Defect;以下、単に「BMD」また
は「酸素析出物」という場合がある。)の欠陥核も同時
に消滅させてしまうものであった。その結果、高温熱処
理時に酸素析出が起きず、デバイス工程においてゲッタ
リング能力も著しく低下した。しかも上記高温熱処理を
施した後は、もはやどのように熱処理を行っても酸素析
出の増加は見られず、ゲッタリング能力を回復すること
は困難であった。
【0004】ところで、デバイス工程中にはさまざまな
工程があり、それらの中には金属汚染を発生させるよう
な装置が使われる場合もある。この場合、その装置で処
理されたウエーハは金属汚染される。しかしながら通常
のウエーハでは、その後のデバイス製造工程中に含まれ
る複数回の熱処理によってBMDが成長し酸素析出が増
加することによりゲッタリング能力が増加する。その結
果、デバイス製造工程中にウエーハが金属汚染されて
も、この金属不純物をある程度排除することができる。
【0005】ところが上述のように一旦、還元性雰囲気
下で高温熱処理したウエーハでは、その後いくら熱処理
してもゲッタリング能力は回復せず著しく低下したまま
である。そのため、ウエーハ中の金属不純物を除去する
ことができず残留したままとなる。このことは、ウエー
ハの酸化膜耐圧を低下させたり、P−N接合のリーク電
流を増加させたりする。その結果、デバイスの製造歩留
りが低下するという問題を生ずる。
【0006】
【発明が解決しようとする課題】本発明は上記事情に鑑
み、水素アニール等の還元性雰囲気下で高温熱処理を行
ってもゲッタリング能力を低下させることなく確実にC
OPを消滅させることができるSiウエーハの製造方
法、及びCOPが無く且つゲッタリング能力の優れたS
iウエーハを提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は上記課題を解決
するためになされたもので、請求項1記載の発明は、少
なくとも、Siウエーハにエクストリンシックゲッタリ
ング(Extrinsic Gettering;以
下、単に「EG」という場合がある。)を施す工程、及
びSiウエーハに還元性雰囲気下の熱処理(以下、単に
「還元性熱処理」という場合がある。)を施す工程を含
むことを特徴とするSiウエーハの製造方法である。
【0008】Siウエーハに高温の還元性熱処理を施す
場合でも、上記EGを施せばSiウエーハのゲッタリン
グ能力を充分に付与することができる。しかも、上記還
元性熱処理によって確実にウエーハ表面のCOPも消滅
させることができる。
【0009】また、本発明の請求項2記載の発明は、エ
クストリンシックゲッタリングを施す工程の後に還元性
雰囲気下の熱処理を施す工程を行うことを特徴とする上
記Siウエーハの製造方法である。還元性熱処理のCO
P消滅効果はウエーハ表面に近いほど大きい。一方、例
えば後述のポリ・バック・シール法(Poly Bac
k Seal;以下、単に「PBS」という場合があ
る。)等によりEGを行う場合、その後にウエーハ表面
の研磨あるいは汚染の除去が必要となる場合がある。従
って、還元性熱処理の後にEGを行うと、せっかく還元
性熱処理でウエーハ表面にCOPの無欠陥層を広げて
も、その後の研磨等によりこれを一部消失させる可能性
がある。一方、EGのゲッタリング向上効果は、その後
の還元性熱処理によっては殆ど損なわれることはない。
そこで、上記還元性熱処理をEGの後で行うのが有利で
ある。
【0010】又、本発明の請求項3記載の発明は、前記
エクストリンシックゲッタリングをポリ・バック・シー
ル法により行うことを特徴とする上記Siウエーハの製
造方法である。EGをPBSにより行えば、その後に高
温熱処理を行ってもスリップ転位の発生を抑制すること
ができる。
【0011】又、請求項4記載の発明は、前記還元性雰
囲気下の熱処理を急速加熱急速冷却装置(Rapid
Thermal Annealer;以下、単に「RT
A」という場合がある。)を用いて行うことを特徴とす
る上記Siウエーハの製造方法である。還元性熱処理を
RTAで行うことによりCOPを消滅させると共に、熱
処理時間、還元性ガス、及びエネルギー消費量等を削減
でき製造効率を向上させることができる。
【0012】又、請求項5記載の発明は、前記還元性雰
囲気下の熱処理を、水素100%又は水素と不活性ガス
との混合ガス雰囲気下に1150〜1350℃で1〜3
00秒間行うことを特徴とする上記Siウエーハの製造
方法である。本発明者等が還元性熱処理条件を種々検討
した結果、具体的には上記条件が最も本発明効果を発揮
することが判った。
【0013】更に、請求項6記載の発明は、上記製造方
法で製造されるSiウエーハである。このようにして製
造されたSiウエーハは、COPが8インチウエーハ当
たり50個以下(0.16個/cm2 以下)と非常に少
なく且つゲッタリング能力が高いものである。
【0014】特に、このような熱処理を行ったウエーハ
は、ウエーハ表層にCOPが少なく、ウエーハ内部には
ゲッタリング層が無く、ウエーハ裏面にゲッタリング層
を有するウエーハとなり、デバイスが形成される表層部
分の欠陥が非常に少ないウエーハが得られる。具体的に
は、請求項7記載のように、ウエーハ表面のCOP密度
が0.16個/cm2 以下であり、ウエーハ内部の内部
欠陥(バルク微小欠陥)密度が1×109 個/cm3
下であり、かつウエーハ裏面に0.5μm以上のポリシ
リコン層を有する事を特徴とするSiウエーハである。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を用い説明するが、本発明はこれに限定されない。
本発明の製造方法においては、少なくとも、Siウエー
ハにEGを施す工程と還元性熱処理を施す工程を含む。
上記Siウエーハとしては、例えばチョクラルスキー法
(CZ法)等で製造されたシリコン単結晶インゴットを
スライスし、必要に応じ面取り、ラッピング、エッチン
グ、研磨等を施して製造されたものであってよい。
【0016】上記EGは、ウエーハのゲッタリング能力
を高めるものである。上記EGとしては、例えばPB
S、サンド・ブラスト法、リン・ゲッター法等が挙げら
れる。PBSはゲッタリング増大効果が大きく、又後に
高温処理を施す場合でもスリップ転位等の発生を抑制す
る効果もあるので好ましい。尚、サンド・ブラスト法も
可能であるが、ウエーハ表面を汚す可能性がある。
【0017】上記PBSによりEGを行うには、例えば
以下のようにすればよい。即ちシリコンウエーハの裏面
に先ず、必要に応じ酸化膜を予め形成させる。酸化膜の
形成は、過酸化水素やオゾンを含む洗浄等により薄い酸
化膜を成長させたり熱酸化や化学気相成長法等の常法に
従って行えばよい。次いで上記裏面に、例えば減圧化学
気相成長法等によりポリシリコン膜を形成させる。装置
としては、通常の減圧化学気相成長炉を使用すればよ
い。炉内温度は例えば、600〜700℃、炉内圧力は
例えば0.1〜0.3torrが好ましい。原料ガスと
しては、例えばSiH4 等が挙げられる。膜厚は、例え
ば0.5〜1.5μmとすればよい。
【0018】尚、原料ガスの出るノズルを1本だけ使用
する場合は、膜厚を一定にするため炉内温度勾配を付け
てもよい。又、原料ガスの出るノズルを複数本、例えば
4、5本使用してよい。この場合は、炉内温度を一定に
し各ノズルのガス流量を最適化することにより、炉内温
度勾配を付けなくとも均一な膜厚を堆積できる。しかも
炉内温度が同じなので、結晶の配向性等の品質も均一に
することができる。
【0019】本発明の製造方法においては、Siウエー
ハに還元性雰囲気下の熱処理を施す工程を更に含む。こ
れにより、ウエーハ表面からCOPを消滅させることが
できる。上記還元性雰囲気としては、例えば水素ガス1
00%、及び水素ガスと不活性ガスとの混合ガス等が含
まれる。好ましくは水素ガスと不活性ガスとの混合ガス
である。不活性ガスとしては、例えばアルゴン、窒素等
が挙げられる。混合させる場合の水素ガス濃度として
は、例えば10〜80容量%、特に20〜40容量%が
好ましい。水素ガスがあまりに少ないとCOPを十分消
滅させることはできず、逆に水素ガスがあまりに多いと
スリップ転位を発生させることがある。
【0020】熱処理温度としては例えば900℃〜シリ
コンの融点以下とすることができる。ただし、熱処理温
度があまりに低過ぎるとCOPを十分消滅させるのに長
時間を要したりするので、1150〜1350℃とする
のがより好ましい。一方、還元性熱処理温度とウエーハ
中の内部欠陥密度(酸素析出物密度)との関係を示す図
1から判るように、熱処理温度が900℃より低けれ
ば、少なくとも、一般にデバイス工程でゲッタリングに
必要とされる内部欠陥密度1×109 個/cm3程度は
Siウエーハは有している。還元性雰囲気の熱処理によ
りゲッタリング能力が問題となるのは、900℃以上で
熱処理をした場合である。即ち、熱処理温度を上げてい
くとCOP消滅効果は増大するが、今度は内部欠陥密度
が減少しゲッタリング能力が大きく低下してくる。従っ
て、還元性熱処理を、1150〜1350℃とすればウ
エーハ表面のCOPを消滅させるのに十分であるととも
に、前記EGをウエーハに施せばゲッタリング能力も充
分なものとなる。
【0021】熱処理時間は、通常の熱処理炉を用いて還
元性熱処理を行う場合は数時間以内とされるが、RTA
を用いる場合は1〜300秒が好ましい。RTAを用い
れば、この程度の時間の熱処理で十分にCOPを消滅さ
せることができる。ただし熱処理時間があまりに短過ぎ
るとCOPを十分消滅させることができず、逆に熱処理
時間があまりに長過ぎると製造効率の低下を招くので、
前記1〜300秒とするのがよい。
【0022】上記還元性熱処理は、単段階で行ってもよ
く、又多段階で行ってもよい。多段階で行う場合は例え
ば、前段階を1200℃以上の高温で1〜300秒間、
後段階をそれより低温で1〜300秒間熱処理してもよ
い。このようにすれば、前段階の高温域ではCOPを確
実に消滅させることができ、後段階の低温域ではCOP
の消滅を保持したまま、更にSiウエーハ表面のマイク
ロラフネス及びヘイズ等を低減させることもできる。そ
の結果、酸化膜耐圧のみならず、P型又はN型キャリア
の移動度等の電気特性に優れたデバイスを製造すること
ができる。
【0023】上記のように還元性熱処理は、製造効率等
の観点から急速加熱・急速冷却装置を用いるのが好まし
い。ここで、急速加熱・急速冷却とは、上記温度範囲に
設定された熱処理炉中にウエーハを直ちに投入し、上記
熱処理時間の経過後、直ちに取り出す方法や、ウエーハ
を熱処理炉内の設定位置に設置した後、ランプ加熱器等
で直ちに加熱処理する方法である。
【0024】そのような急速加熱・急速冷却を実行する
には、RTA装置等を使用すればよい。具体的にはRT
A装置としては、例えばAST社製、SHS−2800
等が市販されている。RTA装置によってSiウエーハ
を急速加熱・急速冷却する場合についての一例を、図4
を用い具体的に説明する。
【0025】まず、加熱ヒータ2,2’によってベルジ
ャ1内を、所望温度、例えば1150〜1350℃に加
熱し、その温度に保持する。尚、上記多段階加熱処理を
行いたい場合は、分割された加熱ヒータそれぞれに対し
独立して供給電力を制御すれば、ベルジャ1内を高さ方
向に沿って温度分布をつけることができる。従って、こ
の時点で後段階の低温温度帯域を前段階の高温温度帯域
の下部に設定しておくことができる。このようにSiウ
エーハの熱処理を複数回に分けて行う場合でも、ステー
ジ7の位置、すなわち支持軸6の炉内への挿入量を調節
することによって容易に実行することができる。
【0026】ベルジャ1内が所望温度で維持され、ベー
スプレート5に設けられたガス導入口より還元性ガスを
導入し、所望ガス雰囲気となったなら、RTA装置10
に隣接して配置される、不図示のウエーハハンドリング
装置によってSiウエーハを水冷チャンバ4の挿入口か
ら入れ、最下端位置で待機させたステージ7上に例えば
SiCボートを介してウエーハを乗せる。この時、水冷
チャンバ4およびベースプレート5は水冷されているの
で、ウエーハはこの位置では高温化しない。
【0027】そして、Siウエーハのステージ7上への
載置が完了したなら、すぐにモータ9によって支持軸6
を炉内に挿入することによって、ステージ7を例えば1
150〜1350℃内にある所望温度位置まで上昇さ
せ、ステージ上のSiウエーハに高温熱処理を加える。
この場合、水冷チャンバ4内のステージ下端位置から、
所望温度位置までの移動には、例えば20秒程度しかか
からないので、Siウエーハは急速加熱されることにな
る。
【0028】そして、ステージ7を所望温度位置で、所
定時間停止(例えば1〜300秒)させることによっ
て、Siウエーハに停止時間分の高温熱処理を加えるこ
とができる。所定時間が経過し高温熱処理が終了したな
ら、すぐにモータ9によって支持軸6を炉内から引き抜
くことによって、ステージ7を下降させ水冷チャンバ4
内の下端位置とする。この下降動作も、例えば20秒程
度で行うことができる。ステージ7上のSiウエーハ
は、水冷チャンバ4およびベースプレート5が水冷され
ているので、急速に冷却される。最後に、Siウエーハ
ハンドリング装置によって、Siウエーハを取り出すこ
とによって、熱処理を完了する。さらに熱処理するSi
ウエーハがある場合には、RTA装置10の温度を降温
させていないので、次々にウエーハを投入し連続的に熱
処理をすることができる。
【0029】次に、本発明においては、EGを施す工程
の後に還元性熱処理を施す工程を行うのが好ましい。即
ち、還元性熱処理のCOP消滅効果はウエーハ表面に近
いほど大きい。一方、例えば上述のPBSによりEGを
行う場合、その後にウエーハの表面側に回り込んだ多結
晶膜を除去するための研磨が必要な場合がある。従っ
て、還元性熱処理の後にEGを行うと、せっかく還元性
熱処理でウエーハ表面にCOPの無欠陥層を広げても、
その後の研磨によりこれを消失させる可能性がある。一
方、EGのゲッタリング向上効果は、その後の還元性熱
処理によっては殆ど損なわれることはない。そこで、上
記還元性熱処理をEGの後で行うのが有利である。
【0030】しかしながら、EG処理の後に上記研磨等
のようなウエーハ表面の特殊加工を必要とせず、且つウ
エーハを表面汚染することのないEGであれば、還元性
熱処理の後にEGを行ってもよい。本発明の製造方法に
おいては、還元性熱処理とは別に実際にゲッタリング能
力を増大させるために必要に応じ適当な熱処理を更に行
ってよい。その他、Siウエーハの製造工程で通常行わ
れるラッピング、エッチング、鏡面研磨工程等を行って
よい。
【0031】上記本発明のSiウエーハの製造方法で製
造されるSiウエーハは、COPが8インチウエーハ当
たり50個(0.16個/cm2 )以下であり且つウエ
ーハのゲッタリング能力が殆ど低下していないものであ
る。
【0032】
【実施例】以下、本発明を実施例で具体的に説明する。 ・RTA H2 −アニールの熱処理温度と内部欠陥密度
(個/cm3 )との相関関係 200mmφ、導電型P型、抵抗率10Ωcm、及び酸
素濃度16ppmaのSiウエーハに10秒間、800
℃、900℃、1000℃、1100℃、1200℃、
1300℃の各温度でRTAを用いて水素アニールを施
した。尚、本発明で用いた酸素濃度はJEIDA(日本
電子工業振興協会)で採用されている方法に基づいて赤
外分光法により評価している。
【0033】上記各水素アニールを施したSiウエーハ
の内部欠陥密度を、窒素雰囲気下800℃で4時間、酸
素雰囲気下1000℃で16時間の熱処理を施した後、
赤外干渉法、具体的にはOPP(Optical Pr
ecipitate Profiler)にて表面から
ウエーハ内部90μmの深さまで観察した。測定結果を
図1に示す。尚、図1には対照としてRTAによる水素
アニールを施さなかったSiウエーハの内部欠陥密度も
示す。図1より明らかなように、水素アニールの熱処理
温度が900℃を越えると水素アニールをしていない対
照のSiウエーハに対して内部欠陥密度が大きく減少し
て、ゲッタリング能力に問題が生じることが判る。
【0034】(実施例1)200mmφ、導電型P型、
抵抗率10Ωcm、酸素濃度16ppmaのSiウエー
ハ上に、減圧化学気相成長炉を使用してポリシリコン膜
を堆積してPBS処理した。炉内温度は650℃、炉内
圧力は0.2torrであった。原料ガスとして、Si
4 を使用した。膜厚は、1.0μmであった。
【0035】次いで、上記PBS処理したSiウエーハ
を還元性雰囲気下の熱処理を施した。上記還元性熱処理
はRTAを用い、40容量%含有水素−アルゴン混合ガ
ス雰囲気下、1200℃で30秒間行った。その後、S
iウエーハのゲッタリング能力を調べるため上記Siウ
エーハ表面をNiで強制汚染した。汚染濃度は1.0×
1012atoms/cm2 であった。
【0036】そして上記Siウエーハを、最高温度11
50℃の4段階熱処理を行いCMOSシミュレーション
を行った。その後MOSキャパシターを作成して、酸化
膜耐圧を測定した。測定結果を図2に示す。尚、上記酸
化膜耐圧の測定条件は、酸化膜厚25nm、リンドープ
した20Ωのポリシリコン膜堆積電極を使用し、測定面
積0.08cm2 、C−モード収率としては8MV/c
2 以上で良品とした。
【0037】図2から明らかなように、本発明のSiウ
エーハは、Ni汚染しているにもかかわらず、酸化膜耐
圧(C−モード収率)はほぼ100%の良品率となって
いる。このことから、本発明のウエーハではゲッタリン
グ能力が十分に保持されていると考えられる。
【0038】(実施例2)還元性熱処理の後にPBS処
理した以外は、実施例1と同様にしてSiウエーハを作
製した。次いで実施例1と同様にして、MOSキャパシ
ターを作製し、酸化膜耐圧を測定した。測定結果を図2
に示す。この順番の処理でもゲッタリング能力は十分に
保持されている。
【0039】(比較例1)PBS処理しなかった以外は
実施例1と同様にして、MOSキャパシターを作成し、
酸化膜耐圧を測定した。測定結果を図2に示す。図2か
ら明らかなように、比較例1のSiウエーハは、酸化膜
耐圧が65%程度にまで大きく低下している。このこと
から、SiウエーハにEGを施さない場合は、そのゲッ
タリング能力は大きく低下することが判る。尚、実施例
1、2及び比較例1共にウエーハ表面のCOP密度は5
0個以下であった。またOPPにより観察した内部欠陥
密度は107 個/cm3 レベルの欠陥密度であった。
【0040】・スリップ転位の発生試験 上記実施例1と同様にしてPBS処理し、膜厚1.0μ
mのポリシリコン膜を堆積したSiウエーハを作製し
た。次いでこれを、1200℃及び1230℃の各温度
でそれぞれ30秒間RTAを用いて熱処理した。熱処理
後のSiウエーハ表面上のスリップ転位発生状況を、パ
ーティクルカウンター(LS−6000:日立電子エン
ジニアリング社製商品名)で観察した。観察結果を図3
に示す。一方、PBS処理しなかったSiウエーハを対
照として用い、上記と同様のRTA熱処理後にスリップ
転位発生試験を行った。観察結果を図3に示す。
【0041】図3より明らかなように、ポリシリコン膜
を堆積したSiウエーハの場合は全くスリップ転位が発
生しなかったが、ポリシリコン膜を堆積しなかったSi
ウエーハの場合はスリップ転位が発生した。このことか
ら、ポリシリコン膜はスリップ転位発生に対しても抑制
力が働くことが判る。COP密度は高温で熱処理する程
消滅しやすいが、その反面スリップ転位が発生しやすい
という問題があったが、ポリシリコン膜の形成により良
品のウエーハを得ることができる。
【0042】尚、本発明は、上記実施形態に限定される
ものではない。上記実施形態は、例示であり、本発明の
特許請求の範囲に記載された技術的思想と実質的に同一
な構成を有し、同様な作用効果を奏するものは、いかな
るものであっても本発明の技術的範囲に包含される。
【0043】
【発明の効果】本発明のSiウエーハの製造方法によ
り、水素アニール等の高温熱処理を行ってもゲッタリン
グ能力を低下させることなく確実にCOPを消滅させる
ことができる。又、本発明のSiウエーハは、COPが
無く且つゲッタリング能力が殆ど低下していない。また
ポリシリコン膜の形成によりスリップ転位の発生も抑制
できる。
【図面の簡単な説明】
【図1】図1は、還元性熱処理温度と内部欠陥密度との
関係図である。
【図2】図2は、PBS処理し且つRTA処理した又は
処理していないSiウエーハより作製した各MOSキャ
パシタの酸化膜耐圧の測定結果である。
【図3】図3は、PBS処理した又は処理しなかった各
SiウエーハのRTA熱処理後のスリップ転位発生状況
を示す図である。
【図4】RTAの断面略図である。
【符号の説明】
1…ベルジャ、2,2’…加熱ヒータ、3…ハウジン
グ、4…水冷チャンバ、5…ベースプレート、6…支持
軸、7…ステージ、8…シリコンウエーハ、9…モー
タ、10…RTA。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、Siウエーハにエクストリ
    ンシックゲッタリングを施す工程、及びSiウエーハに
    還元性雰囲気下の熱処理を施す工程を含むことを特徴と
    するSiウエーハの製造方法。
  2. 【請求項2】 エクストリンシックゲッタリングを施す
    工程の後に還元性雰囲気下の熱処理を施す工程を行うこ
    とを特徴とする請求項1記載のSiウエーハの製造方
    法。
  3. 【請求項3】 前記エクストリンシックゲッタリングを
    ポリ・バック・シール法により行うことを特徴とする請
    求項1又は請求項2記載のSiウエーハの製造方法。
  4. 【請求項4】 前記還元性雰囲気下の熱処理を急速加熱
    急速冷却装置を用いて行うことを特徴とする請求項1乃
    至請求項3のいずれか1項に記載のSiウエーハの製造
    方法。
  5. 【請求項5】 前記還元性雰囲気下の熱処理を、水素1
    00%又は水素と不活性ガスとの混合ガス雰囲気下に1
    150〜1350℃で1〜300秒間行うことを特徴と
    する請求項1乃至請求項4のいずれか1項に記載のSi
    ウエーハの製造方法。
  6. 【請求項6】 請求項1乃至請求項5のいずれか1項に
    記載された製造方法で製造されるSiウエーハ。
  7. 【請求項7】 ウエーハ表面のCOP密度が0.16個
    /cm2 以下であり、ウエーハ内部の内部欠陥密度が1
    ×109 個/cm3 以下であり、かつウエーハ裏面に
    0.5μm以上のポリシリコン層を有する事を特徴とす
    るSiウエーハ。
JP10213476A 1998-07-13 1998-07-13 Siウエーハ及びその製造方法 Pending JP2000031153A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10213476A JP2000031153A (ja) 1998-07-13 1998-07-13 Siウエーハ及びその製造方法
EP99305342A EP0973190A3 (en) 1998-07-13 1999-07-06 Silicon wafer and method for producing it
TW088111549A TW417152B (en) 1998-07-13 1999-07-07 Si wafer and method for producing it
KR1019990028214A KR20000011682A (ko) 1998-07-13 1999-07-13 Si웨이퍼및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10213476A JP2000031153A (ja) 1998-07-13 1998-07-13 Siウエーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000031153A true JP2000031153A (ja) 2000-01-28

Family

ID=16639843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10213476A Pending JP2000031153A (ja) 1998-07-13 1998-07-13 Siウエーハ及びその製造方法

Country Status (4)

Country Link
EP (1) EP0973190A3 (ja)
JP (1) JP2000031153A (ja)
KR (1) KR20000011682A (ja)
TW (1) TW417152B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003332344A (ja) * 2002-03-05 2003-11-21 Sumitomo Mitsubishi Silicon Corp シリコン単結晶層の製造方法及びシリコン単結晶層
US7854974B2 (en) 2001-05-18 2010-12-21 Integrated Materials, Inc. Tube formed of bonded silicon staves
DE112010002935T5 (de) 2009-07-16 2012-10-25 Sumco Corporation Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE112010002747T5 (de) 2009-06-29 2013-09-26 Sumco Corporation Siliziumepitaxialwafer und Verfahren zur Herstellung desselben
CN104347395A (zh) * 2013-08-07 2015-02-11 环球晶圆日本股份有限公司 硅晶片及其制造方法
US9385210B2 (en) 2012-08-22 2016-07-05 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device using a gettering layer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001082358A1 (fr) * 2000-04-24 2001-11-01 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquette de silicium polie
JP2002057351A (ja) * 2000-08-15 2002-02-22 Shin Etsu Handotai Co Ltd 太陽電池セルの製造方法および太陽電池セル
KR100398505B1 (ko) * 2003-02-05 2003-09-19 코닉 시스템 주식회사 단결정 실리콘 웨이퍼의 cop 제거방법
DE10336271B4 (de) 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
CN102496564A (zh) * 2011-12-22 2012-06-13 浙江金瑞泓科技股份有限公司 提高二氧化硅背封抛光硅单晶片异丙醇干燥成品率的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP3410828B2 (ja) * 1993-10-15 2003-05-26 コマツ電子金属株式会社 シリコンウェーハの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7854974B2 (en) 2001-05-18 2010-12-21 Integrated Materials, Inc. Tube formed of bonded silicon staves
JP2003332344A (ja) * 2002-03-05 2003-11-21 Sumitomo Mitsubishi Silicon Corp シリコン単結晶層の製造方法及びシリコン単結晶層
DE112010002747T5 (de) 2009-06-29 2013-09-26 Sumco Corporation Siliziumepitaxialwafer und Verfahren zur Herstellung desselben
US8659020B2 (en) 2009-06-29 2014-02-25 Sumco Corporation Epitaxial silicon wafer and method for manufacturing same
DE112010002935T5 (de) 2009-07-16 2012-10-25 Sumco Corporation Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
US8420514B2 (en) 2009-07-16 2013-04-16 Sumco Corporation Epitaxial silicon wafer and method for manufacturing same
US9385210B2 (en) 2012-08-22 2016-07-05 Fuji Electric Co., Ltd. Method for manufacturing semiconductor device using a gettering layer
CN104347395A (zh) * 2013-08-07 2015-02-11 环球晶圆日本股份有限公司 硅晶片及其制造方法

Also Published As

Publication number Publication date
EP0973190A3 (en) 2000-03-22
TW417152B (en) 2001-01-01
KR20000011682A (ko) 2000-02-25
EP0973190A2 (en) 2000-01-19

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
US8642449B2 (en) Silicon wafer
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
US6238990B1 (en) Method for heat treatment of SOI wafer and SOI wafer heat-treated by the method
JP3381816B2 (ja) 半導体基板の製造方法
US7211141B2 (en) Method for producing a wafer
JP2000031153A (ja) Siウエーハ及びその製造方法
JP2003502836A (ja) イントリンシックゲッタリングを有するエピタキシャルシリコンウエハの製造方法
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JP2002043318A (ja) シリコン単結晶ウエーハの製造方法
WO2002052643A2 (en) Semiconductor wafer manufacturing process
CN100400721C (zh) 晶圆的制造方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPH10154713A (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
JPH10326790A (ja) シリコンウエーハの熱処理方法およびシリコンウエーハ
JP2004503084A (ja) 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置
WO2023098675A1 (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JP2004503085A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JP3690254B2 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハ
JP7495238B2 (ja) シリコンウェーハの製造方法
KR20030056659A (ko) 실리콘 웨이퍼의 게터링 방법
JP7519784B2 (ja) シリコンウェーハの製造方法
JP2001044206A (ja) シリコンウェーハの熱処理方法
JP2004087665A (ja) 高抵抗シリコンウエーハ
JP2000068279A (ja) シリコンウェーハの製造方法