JP2004503084A - 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置 - Google Patents

表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置 Download PDF

Info

Publication number
JP2004503084A
JP2004503084A JP2002507427A JP2002507427A JP2004503084A JP 2004503084 A JP2004503084 A JP 2004503084A JP 2002507427 A JP2002507427 A JP 2002507427A JP 2002507427 A JP2002507427 A JP 2002507427A JP 2004503084 A JP2004503084 A JP 2004503084A
Authority
JP
Japan
Prior art keywords
wafer
temperature
semiconductor
cooling rate
susceptor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002507427A
Other languages
English (en)
Inventor
トーマス・エイ・トラック
マイケル・ジェイ・リーズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2004503084A publication Critical patent/JP2004503084A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/12Substrate holders or susceptors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

電子デバイスを製造する際に用いられる半導体ウェーハ上に、表面削剥領域およびエピタキシャル層を形成するための装置および方法が提供される。表面削剥領域およびエピタキシャル層はチャンバ内で形成される。この装置は、サセプタ上に移動できないように取り付けられた複数の直立ピンを有し、エピタキシャル層および表面削剥領域を形成する際、半導体ウェーハをサセプタから離間させた状態で維持する。ウェーハの高速冷却は、冷却時において、半導体ウェーハをサセプタに対する熱伝導位置関係から外すことにより実現される。

Description

【0001】
(発明の背景)
本発明は、一般に、電子部品を製造する際に用いられる、とりわけシリコンウェーハなどの半導体材料基板を形成するための方法およびその装置に関する。とりわけ本発明は、単結晶シリコンウェーハおよびその形成に関する。このウェーハは、少なくとも1つの主面を有し、その主面上にはエピタキシャルシリコン層が積層され、すべての電子デバイスの製造プロセスにおいて不可欠な熱処理サイクル中に生じる、理想的で、均一でない酸素析出物の深さ分布を有する表面削剥領域(denuded zone)を形成する。
【0002】
半導体電子部品の殆どの製造プロセスにおける原材料である単結晶シリコンは、一般に、チョクラルスキ法(Cz法)を用いて生成されている。この手法によれば、多結晶性シリコン(「ポリシリコン」)を坩堝内に充填・溶融し、種結晶を溶融シリコンと接触するように移動させ、ゆっくりと引き揚げることにより単結晶シリコンを成長させる。引揚工程で最初に形成される結晶部分は、細いネック部である。ネック部の形成が完了した後、結晶の直径が目標とする、あるいは所望する直径となるまで、引揚速度および/または溶融温度を下げることにより、結晶の直径を大きくする。溶融水準が下がるのを補いながら、引揚速度および/または溶融温度を制御することにより、ほぼ一定の直径を有する結晶の主要本体部を成長させる。成長工程の最終段階近くになって、坩堝に溶融シリコンがなくなる前に、結晶の直径を徐々に小さくして、終端円錐部を形成する。通常、終端円錐部は、結晶引揚速度を上げ、坩堝に供給される熱を増やすことにより形成される。
【0003】
結晶が冷えて凝固するとき、結晶成長チャンバにおいて、単結晶シリコンに数多くの欠陥が生じる。こうした欠陥は、部分的には、結晶格子空孔および格子間シリコンとして知られた内因性点欠陥が過剰に存在することにより生じる。溶融物から成長したシリコン結晶は、通常、一方または他方のタイプの内因性点欠陥が過剰に存在した状態で成長する。こうしたシリコン内の点欠陥のタイプと濃度は凝固時に左右されると考えられており、この濃度が系における臨界的な過飽和レベルに達し、点欠陥の移動可能性が十分に高いとき、反応(または凝集作用)が生じ易くなる。チョクラルスキ法によるシリコン内で凝集する内因性点欠陥の密度は、これまで、約1×10/cmないし約1×10/cmの範囲内にある。こうした値が比較的に低い場合、デバイス製造業者にとって、凝集した内因性点欠陥は、その重要性がにわかに増大し、実際のところ、デバイス製造プロセスにおける歩留り低減ファクタと考えられており、複雑で集積度の高い回路を製造するための材料の歩留りに対し、深刻な影響を与えかねない。
【0004】
とりわけ問題の多いタイプの欠陥は、結晶起因性ピット(COPs:Crystal Originated Pits)が存在することである。このタイプの欠陥の原因は、結晶格子空孔が凝集することにある。特に、結晶格子空孔が、シリコンインゴット内で凝集したとき、ボイドが形成される。後に、インゴットがスライスされてウェーハが形成されたとき、これらの空孔は、ウェーハ表面上に露出し、ピット(溝)として現われる。こうしたピットを結晶起因性ピットという。
【0005】
現在のところ、内因性点欠陥が凝集する問題を解決するために、一般に、3つの主要なアプローチがある。第1のアプローチは、内因性点欠陥がインゴット内で凝集する濃度を低減するために、結晶引揚技術に焦点を当てる手法を含む。このアプローチはさらに、主材料による空孔を形成する結晶引揚条件を有する手法と、主材料の格子間原子を形成する結晶引揚条件を有する手法とに分けられる。例えば、(i)内因性点欠陥が主材料による結晶格子空孔である場合、結晶を成長させるときのv/Gを制御すること(ここでvは成長速度、Gは軸方向の温度勾配の平均)、および(ii)結晶引揚工程中の約1100℃から約1050℃の範囲の温度であるシリコンインゴットの冷却温度を変化させて(通常、遅くして)、凝集する欠陥の核形成速度に影響を与えることにより、凝集する欠陥発生密度を低減することができると報告されている。このアプローチによれば、凝集する欠陥の発生密度を小さくできるが、発生そのものを阻止することはできない。デバイス製造業者から課せられる要求がますます厳しくなるにつれ、これらの欠陥の存在は、より大きな問題となってくる。
【0006】
一方、結晶の本体部が成長するときの引揚速度を約0.4mm/分以下に抑えることが報告されている。しかしながら、引揚速度をこのように遅くすると、各結晶引揚装置の生産量が少なくなるので、上記提案は満足のいくようなものではない。より重要なことには、引揚速度をこのようにすると、高い濃度の格子間原子を有する単結晶シリコンが形成される。さらに高濃度により、凝集した格子間原子欠陥が形成され、こうした欠陥に付随する問題が生じる。
【0007】
凝集する内因性点欠陥の問題を解決するための第2のアプローチは、凝集した内因性点欠陥が形成された後、その分解または消滅に焦点を当てる手法を含む。一般には、ウェーハ形態にあるシリコンに高温度の熱処理を施すことにより実現される。例えば、フセガワらの欧州特許公開第503,816号において、0.8mm/分を超える引揚速度でシリコンインゴットを成長させるとともに、ウェーハ表面近傍の薄層領域での欠陥密度を低減するために1150℃から1280℃の範囲にある温度で、インゴットをスライスして形成されたウェーハを熱処理することが開示されている。ウェーハ内で凝集した内因性点欠陥の濃度と位置に依存して、必要とされる特定の処理は異なる。結晶を切断して得られた異なるウェーハは、こうした欠陥の軸方向濃度が均一でないが、異なる成長後処理条件を必要とすることがある。このようにウェーハを熱処理すると、比較的に費用が嵩み、シリコンウェーハ内に金属不純物が導入される惧れが生じ、必ずしもすべてのタイプの結晶欠陥に対して有効であるわけではない。
【0008】
凝集した内因性点欠陥に関する問題を解決するための第3のアプローチは、単結晶シリコンウェーハの表面上に結晶性の薄膜をエピタキシャル蒸着させることである。この手法によれば、凝集した内因性点欠陥が実質的に存在しない表面を有する単結晶シリコンウェーハが提供される。しかしながら、従来式のエピタキシャル蒸着技術は、ウェーハのコストを実質的に増大させる。
【0009】
チョクラルスキ法で生成された単結晶シリコンは、上述の凝集した点欠陥を含むとともに、通常、大抵酸素などのさまざまな不純物を含む。例えば、溶融シリコンが水晶製の坩堝内にあるときに、この汚染物質は生じる。溶融シリコンの塊りの温度において、酸素濃度がシリコンに対する酸素溶解度、および凝固シリコン内の酸素の偏析係数に依存する濃度に達するまで、酸素が結晶格子内に入ってくる。こうした濃度は、電子デバイスを製造する際の一般的な温度における固体シリコンに対する酸素溶解度より大きい。したがって、結晶が溶融した塊りから成長し、冷却するとき、結晶内の酸素溶解度は、急激に低下する。この結果、過飽和濃度の酸素を含むウェーハが形成される。
【0010】
電子デバイスを製造する際に、通常採用される温度処理サイクルにより、酸素内に過飽和したシリコンウェーハ内の酸素が析出する。ウェーハ内の位置に依存して、析出物は、有害または有益なものとなり得る。ウェーハの活性デバイス領域にある酸素析出物は、デバイスの動作に障害を与え得る。しかし、ウェーハのバルク内にある酸素析出物は、ウェーハが接触する可能性のある不要な金属不純物を捕獲することができる。ウェーハのバルク内にある酸素析出物を利用して金属を捕獲することを、一般に、内部または内因性ゲッタリング(「IG」)という。
【0011】
歴史的には、電子デバイスの製造プロセス中に、ウェーハ(すなわちウェーハバルク)が内因性ゲッタリングの目的に適う程度に十分な酸素析出物量を含みながらも、ウェーハの表面近傍において酸素析出物の存在しない領域(一般に、「表面削剥領域(denuded zone)」または「析出物不在領域(precipitate free zone)」と呼ぶ。)を形成するように企図した一連のステップを含んでいた。表面削剥領域は、(a)少なくとも約4時間、不活性ガス雰囲気中で、高温(1100℃以上)で酸素解離のための熱処理を行い、(b)低温(600ないし750℃)で酸素析出核を形成し、(c)高温(1000ないし1150℃)で酸素析出物を成長させるといった、高−低−高の温度シーケンスで形成されていた。F.Shimura, Semiconductor Silicon Crystal Technology, pp. 361−367 (Academic Press, Inc., San Diego CA, 1989)(およびここで引用された文献)を参照されたい。
【0012】
しかし近年になって、DRAM製造プロセスなどの先端技術による電子デバイスの製造プロセスは、高温ステップをできるだけ使用しないようになってきた。これらのプロセスのいくつかは、表面削剥領域および十分なバルク析出物濃度を構成するような高温プロセスを有するものの、材料に対する許容度は、あまりにも厳格で、市販可能な製品を形成することができない。現在ある最先端技術による電子デバイスの別の製造プロセスによれば、解離ステップを全く行わない。したがって、活性デバイス領域における酸素析出物に付随する問題が生じるため、電子デバイスの製造業者は、プロセス条件下において、ウェーハ内のどこにも酸素析出物が形成されないシリコンウェーハを使用しなければならない。その結果、内因性ゲッタリングは行われなくなる。
【0013】
本発明のいくつかの目的の1つは、(a)結晶起因性ピットが存在せず、
(b)すべての電子デバイスの製造プロセスにおいて不可欠な熱処理サイクル中に生じる、理想的で、均一でない酸素析出物の深さ分布が形成されたエピタキシャル表面を有する単結晶シリコンウェーハを提供することである。
【0014】
したがって、要するに、本発明は、(a)通常平行な2つの主面(表面および裏面)と、(b)表面および裏面の間の中央平面と、(c)表面および裏面を接合する周縁端と、(d)表面と、これより中央平面に向かって少なくとも約10μmの距離Dの間の領域を含む表面層と、(e)中央平面と第1領域の間のウェーハの第2領域を含むバルク層とを備えた単結晶シリコンウェーハに関する。このウェーハは、均一でない結晶格子空孔の分布を有し、バルク層における空孔濃度は、表面層における空孔濃度よりも大きく、空孔濃度の断面プロファイルは、中央平面上またはその近傍においてピーク密度を有し、空孔濃度は、ピーク密度位置からウェーハの表面の方向に向かって減少する個とに特徴付けられる。さらに、ウェーハの表面には、エピタキシャル層が蒸着されている。エピタキシャル層は、約0.1μmないし約2.0μmの範囲の厚みを有する。
【0015】
本発明の1つの態様には、半導体ウェーハ内に表面削剥領域を形成するための方法が含まれる。この方法は、チャンバ内に半導体ウェーハを配置するステップと、半導体ウェーハの表面にエピタキシャル被膜を形成するステップとを有し、被膜形成ステップ時、半導体ウェーハは、サセプタに対して熱伝導する位置関係に配置される。被膜形成ステップ時、半導体ウェーハは、複数のピン上に載せられ、被膜形成ステップ時、半導体ウェーハの実質的な部分が、少なくとも約1mmの距離サセプタから離間する。半導体ウェーハとサセプタの間の距離を維持した状態で、チャンバ内において、熱源を用いて少なくとも1175℃の高温に、被膜形成された半導体ウェーハが加熱される。半導体ウェーハとサセプタの間の前記距離を維持した状態で、表面削剥領域を形成するために、加熱され、被膜形成された半導体ウェーハは、その表面温度が約850℃未満となるまで、少なくとも約10℃/秒の速度で冷却される。
【0016】
また本発明は、表面削剥領域を有する半導体ウェーハを形成するための装置に関する。この装置は、内部にチャンバを形成するハウジングを備え、このハウジングは、チャンバに対してアクセスできるように、開位置と閉位置の間を選択的に移動できるドアを有する。サセプタは、チャンバ内に実装され、上方向に面した表面を有する。複数のピンがサセプタの上に取り付けられ、サセプタに対して移動できない。ピンは、上方向に面した表面から上方向に突出し、それぞれが、上方向に面した表面から少なくとも約1mmの距離だけ離間した自由端を有する。駆動部が動作可能にサセプタに連結され、サセプタを回転させることができる。
【0017】
他の目的および特徴の一部については明らかであり、一部については以下に説明する。
【0018】
(好適な実施形態の詳細な説明)
本発明によれば、少なくとも1つの主面を有し、その主面上に積層されたエピタキシャルシリコン層と、チャンバ内で形成された少なくとも1つの表面削剥領域(denuded zone)とを有する新規で有用な単結晶シリコンウェーハが提供される。このウェーハのエピタキシャル表面には、結晶起因性ピットが存在せず、ウェーハは、電子デバイスの製造プロセス中に加熱されたとき、酸素が析出する型を決定(印刷)するための「テンプレート」を有する。すなわち、すべての電子デバイスの製造プロセスにおける加熱ステップ中、ウェーハには、(a)十分な深さを有する表面削剥領域、および(b)内因性ゲッタリングの目的に適う十分な濃度の酸素析出物を含むウェーハバルクが形成される。また本発明により、こうした単結晶シリコンウェーハを生成するための新規な手法が開発された。この手法は、半導体シリコンの製造産業界で広く利用されている装置を用いてすぐさま実施でき、製造装置の高価な部品、すなわちRTAを必要としない。
【0019】
A.原材料
本発明に係る理想的な析出ウェーハの原材料は、チョクラルスキ結晶成長法の任意の従来式変形例にしたがって成長させた単結晶インゴットからスライスされた単結晶シリコンウェーハである。この手法および、標準的なシリコンのスライス技術、ラッピング技術、エッチング技術、および研磨技術は、広く知られており、例えば、.Shimura, Semiconductor Silicon Crystal Technology (Academic Press, 1989)、およびSilicon Chemical Etching (J. Grabmaier, ed., Springer−Verlag New York, 1982)に開示されている。
【0020】
図1を参照すると、ウェーハ1は、表面3と、裏面5と、表面3および裏面5の間の仮想的な中央平面7とを有する。「表面」および「裏面」なる用語は、この文脈においては、ウェーハ1の一般的に平坦な2つの主要な面を区別するために用いられる。ウェーハ1の表面3(この文言を用いる)は、必ずしも、後に電子デバイスが形成される表面ではなく、ウェーハ1の裏面5が、必ずしも、電子デバイスが形成される面と対向するウェーハ1の主面ではない。加えて、シリコンウェーハは、通常、いくらかの全体厚ばらつき(TTV:Total Thickness Variation)、歪み、および湾曲を有し、表面上の各点と裏面上の各点の中点は、正確に同一平面内に存在し得ない。しかし実際には、全体厚ばらつき、歪み、および湾曲はごく僅かであるので、高精度の近似による中点は、表面および裏面からほぼ等距離にある仮想的な中央平面内にあるといえる。
【0021】
ウェーハは、さまざまな所望する特性を得るために、1つまたはそれ以上のドーパントを含むことがある。ウェーハは、例えば、(周期表の3族の元素、最も一般的にはホウ素がドープされた)P型ウェーハ、または(周期表の5族の元素、最も一般的には砒素がドープされた)N型ウェーハである。ウェーハは、好適には、約0.01Ωcmないし約50Ωcmの範囲の比抵抗を有するP型ウェーハである。とりわけ好適な実施形態において、ウェーハは、約1Ωcmないし約20Ωcmの範囲の比抵抗を有するP型ウェーハである。別のとりわけ好適な実施形態において、ウェーハは、約0.01Ωcmないし約1Ωcmの範囲の比抵抗を有するP型ウェーハである。
【0022】
ウェーハは、チョクラルスキ法を用いて生成されているので、任意の位置において、5×1017原子数/cmないし9×1017原子数/cm(ASTM規格、F−121−83)の酸素濃度を有する。酸素がウェーハから析出すると、本質的に、酸素濃度が理想的な析出ウェーハにおける酸素濃度から逸脱するので、当初のウェーハは、チョクラルスキ法で得られる範囲の中、もしくは範囲外の酸素濃度を有していてもよい。加えて、シリコンの融点(すなわち、約1410℃)から、750℃ないし約350℃の間の範囲にある温度に至るまで、単結晶シリコンインゴットの冷却速度に依存して、酸素析出物の核中心が形成され得る。約1250℃を超えない温度でシリコンを熱処理することにより、こうした原材料の核中心が分解し得なければ、原材料の核中心の有無は、本発明において重要な問題ではない。
【0023】
本発明は、空孔の多いウェーハ原材料を用いる場合につき、とりわけ有用である。この「空孔の多いウェーハ」という文言は、比較的に数多くの結晶欠陥空孔が凝集したもの(凝集物)を含むウェーハを意味する。これらの凝集物は、通常、八面体構造を有する。バルクウェーハにおいて、凝集物はボイドを形成し、ウェーハ表面では結晶起因性ピット(COP)を形成する。空孔の多いウェーハ内の結晶欠陥空孔の凝集物濃度は、通常、約5×10/cmないし1×10/cmであり、ウェーハ表面上のCOPの面密度は、通常、約0.5ないし10COP/cmである。こうしたウェーハは、比較的に安価なプロセス(例えば、従来式の開放構成のチョクラルスキ法)で形成されたシリコンインゴットからスライスされているので、とりわけ好適な原材料である。
【0024】
B.エピタキシャル蒸着
本発明に従い生成された単結晶シリコンウェーハは、主面を有し、その上にエピタキシャルシリコン層を有する。エピタキシャル層は、ウェーハの全体または一部分にのみ蒸着されている。図1を参照すると、エピタキシャル層は、好適にも、ウェーハの表面3の上に形成されている。とりわけ好適な実施形態において、ウェーハの表面3全体の上に形成されている。エピタキシャル層がウェーハの他の部分の上にも形成されていることが好ましいかどうかは、そのウェーハの意図した用途に左右される。殆どの用途において、ウェーハの他の部分の上にもエピタキシャル層があるかどうかは、重要な問題ではない。
【0025】
上述したように、チョクラルスキ法を用いて生成された単結晶シリコンウェーハは、しばしば表面上にCOPを有する。しかしながら、集積回路を製造する際に用いられるウェーハは、一般に、COPが存在しない表面を有することが必要である。COPが存在しない表面を有するウェーハは、ウェーハ表面上にエピタキシャルシリコン層を成長させることにより形成できる。このエピタキシャル層は、COPを穴埋めし、最終的には滑らかなウェーハ表面を形成する。これは、最近の科学的研究の話題であった。SchmolkeらのThe Electrochem Soc. Proc., vol. PV98−1, P. 855 (1998)、およびHirofumiらのJpn. J. Appl. Phys., vol. 36, p 2565 (1997)を参照されたい。少なくとも約0.1μmの膜厚を有するエピタキシャルシリコン層を用いることにより、ウェーハ表面上のCOPを排除することができる。好適には、エピタキシャル層は、約0.1μmないし約2μmの範囲の厚みを有する。より好適には、エピタキシャル層は、約0.25μmないし約1μmの範囲の厚みを有する。最も好適には、エピタキシャル層は、約0.65μmないし約1μmの範囲の厚みを有する。
【0026】
なお、エピタキシャル層を用いることにより、COPが排除されることに加えて、ウェーハ表面の電気的特性が悪影響を受ける場合、エピタキシャル層の好適な膜厚を変化させてもよいことに留意すべきである。例えば、エピタキシャル層を用いて、ウェーハ表面近傍のドーパント濃度分布を正確に制御することができる。COPを排除すること以外の目的でエピタキシャル層を用いる場合、COPを排除するために必要な厚みよりも大きいエピタキシャル層厚が必要となり得る。このような場合、別の好ましい効果を得るための最小厚が好適に用いられる。ウェーハ上により厚い層を成長させるためには、より長い成長時間が必要であり、かつ反応容器の洗浄をより頻繁に洗浄しなければならないので、ウェーハ上により厚い層を成長させることは、一般に、商業的見地からみて好ましくない。
【0027】
ウェーハが自然の酸化シリコン層(例えば、一般に、約10Åないし約15Åの厚みを有し、室温に曝したときシリコンウェーハ上に形成される酸化シリコン層)を有する場合、ウェーハ表面上にエピタキシャル層を成長させる前に、酸化シリコン層をウェーハ表面から取り除いておくことが好ましい。ここで用いられる「シリコン酸化層」という用語は、酸素原子と化学結合したシリコン原子の層を意味する。通常、こうした酸化シリコン層は、1つのシリコン原子当たりに約2つの酸素原子を含む。
【0028】
本発明の好適な実施形態において、酸化シリコン層が表面から除去されるまで、酸化物を含まない雰囲気中でウェーハ表面を加熱することにより、酸化シリコン層は除去される。好適には、ウェーハ表面は少なくとも約1100℃まで加熱され、より好適には、ウェーハ表面は少なくとも約1150℃まで加熱される。ウェーハ表面をHガスまたは希ガス(例えば、He、Ne、Ar)を含む雰囲気中に曝した状態で、この加熱ステップを実施することが好ましい。より好適には、雰囲気はHガスを含む。最も好適には、他の雰囲気を用いると、ウェーハ表面上にエッチピットを形成する傾向があるので、雰囲気はHガスのみからなる。
【0029】
存在下でウェーハを加熱することにより酸化シリコン層を除去するエピタキシャル蒸着手順において、ウェーハを高温(例えば、約1000℃ないし約1250℃)に加熱し、ウェーハをこの温度でしばらくの時間(例えば、通常90秒まで)焼成する。しかしながら、ウェーハ表面温度が約1100℃(好適には1150℃)まで加熱されると、酸化シリコン層は、後の焼成ステップを行うまでもなく除去されることが確認されたので、焼成ステップを省略できる。焼成ステップの省略により、ウェーハを生成するために必要な時間が短縮され、商業的にみて好ましい。
【0030】
本発明の好適な実施形態において、酸化シリコン層を除去するためにウェーハ表面を加熱した後、30秒以内(より好適には、10秒以内)でシリコンを成長させることが好ましい。これは、一般に、少なくとも約1100℃(より好適には少なくとも約1150℃)の温度までウェーハ表面を加熱し、表面温度がこの温度に達した後、30秒以内(より好適には、10秒以内)でシリコン成長を開始することにより実現される。酸化シリコン層を除去した後、約10秒までの時間、シリコン成長の開始を遅らせることにより、ウェーハの温度を安定させ、均一にすることができる。
【0031】
酸化シリコン層を除去する間、断層(スリップ)が生じないように、一定の温度勾配でウェーハを加熱する。より具体的にいうと、ウェーハをあまりにも急激に加熱すると、その温度勾配により内部応力が形成され、ウェーハ内の異なる平面が互いに対してずれる(断層が生じる)。低濃度でドープされたウェーハ(例えば、ホウ素がドープされた、約1Ωcmないし約10Ωcmの比抵抗を有するウェーハ)は、特に、断層が生じやすいことが分かってきた。この問題を解決するためには、室温から酸化シリコンの除去温度まで、約20℃/秒ないし約35℃/秒の範囲の平均温度勾配で、ウェーハを加熱することが好ましい。この加熱ステップは、ウェーハをハロゲンランプからの光などの輻射エネルギに曝すことで実現される。
【0032】
エピタキシャル蒸着は、気相化学蒸着法を用いて実施される。概して云えば、気相化学蒸着法は、例えば、EPI CENTURA(登録商標)リアクタ(カリフォルニア州サンタクララにあるApplied Material)などのエピタキシャル蒸着リアクタ内においてシリコンを含む雰囲気中にウェーハ表面を曝すステップを含む。本発明の好適な実施形態において、ウェーハ表面は、シリコンを含む揮発性ガス(例えば、SiCl、SiHCl、SiHCl、SiHCl、またはSiH)に曝される。これらのガスまたは他の流体は、流体源とチャンバの間を連通する入口手段(図示せず)を介してチャンバ内に導入される。チャンバ90は、一般に符号89で指定されたハウジングにより形成され(図5)、このハウジングは、壁部91,92,93,94,95,96を有し、壁部96がチャンバの底部を形成する。またハウジングは、選択的に開閉されるドア97を有し、閉じたとき、チャンバ90は外部から封止され、ウェーハを処理している間、外部と異なる圧力を維持し、そして/または不要な流体の出入を防止することができる。また、雰囲気中にはキャリアガス(好適にはH)が含まれることが好ましい。1つの実施形態においては、エピタキシャル蒸着時のシリコン源はSiHCl、またはSiHである。SiHClが用いられた場合、蒸着時のリアクタ真空圧は、約500Torrないし約760Torrである。一方、SiHが用いられた場合、リアクタ圧は約100Torrである。最も好適には、成長時のシリコン源はSiHClである。これは、他のシリコン源よりも遥かに安価である。さらに、SiHClを用いたエピタキシャル蒸着は、大気圧下で実施することができる。これは、真空ポンプを必要とせず、リアクタチャンバは、破壊防止のために、さほど頑丈でなくてもよいので、好適である。さらに、安全性上の問題が殆どなく、空気または他の気体がリアクタチャンバ内にもれる可能性が低減される。
【0033】
エピタキシャル蒸着時、ウェーハの表面は、シリコンを含む雰囲気により、多結晶性シリコンが表面上に積層されるのを防止するのに十分な温度に維持されることが好ましい。この間、表面温度は、一般に、少なくとも約900℃であることが好ましい。より好適には、表面温度は、約1050℃ないし約1150℃の範囲の温度に維持される。最も好適には、表面温度は、酸化シリコン除去温度に維持される。
【0034】
大気圧下で蒸着するとき、エピタキシャル蒸着の成長速度は、約3.5μm/分ないし約4.0μm/分の間であることが好ましい。これは、例えば、温度が約1150℃で絶対圧力が約1気圧の約2.5モル%のSiHClと約97.5モル%のHからなる雰囲気を用いて行うことができる。
【0035】
利用されるウェーハのエピタキシャル層に、意図してドーパントを含ませる場合、シリコンを含む雰囲気にドーパントも含まれることが好ましい。例えば、エピタキシャル層に対してホウ素が含まれることが好ましい場合が多い。こうした層は、例えば、蒸着時、雰囲気中にBを含ませて形成することができる。所望の特性(例えば、比抵抗)を得るために必要な雰囲気中のBのモル分率は、エピタキシャル蒸着時にホウ素が特定基板から解離する量、汚染物質としてリアクタおよび基板内に存在するP型ドーパントの量、およびリアクタの圧力および温度などのいくつかのファクタに依存する。比抵抗が約10Ωcmのエピタキシャル層を得るためには、圧力が約1気圧(標準または絶対)で、温度が約1125℃の約0.03ppm(すなわち、全体ガス1,000,000モルに対して約0.03モルのB)のBを含む雰囲気が用いられる。
【0036】
所望の厚みを有するエピタキシャル層が形成された後、希ガス(例えば、Ar、Ne、またはHe)またはHを用いて、好適にはHを用いて、シリコンを含む雰囲気を一掃する。その後ウェーハを、700℃を超えない温度まで冷却し、エピタキシャル蒸着リアクタから取り出される。
【0037】
従来式のエピタキシャル蒸着手順によれば、一般に、エピタキシャル蒸着時に形成された副生物を除去するために、エピタキシャル蒸着の後にポストエピ洗浄ステップを含む。このステップは、副生物が空気と反応した場合に生じる経時的な濁りを防止するために用いられる。加えて、数多くのポストエピ洗浄技術によれば、エピタキシャル表面上に酸化シリコン層を形成して、表面を不動態化(被膜で保護)する傾向がある。従来式のポストエピ洗浄方法は、例えば、当業者により広く知られた数多くの洗浄液のいくつかにエピタキシャル表面を浸漬するステップを含む。これらの溶液として、例えば、ピラニア混合液(すなわち、硫酸と過酸化水溶液の混合液)、SC−1混合液、およびSC−2混合液が含まれる。こうしたポストエピ洗浄ステップの多くは、完了するまで少なくとも5分必要である。しかし、一般に、ポストエピ洗浄ステップは、必ずしも次のステップ(セクション3で以下説明する熱処理ステップ)を行う前に必要であるとは限らないことが分かった。これは、熱処理ステップが、好適には酸素ガスである酸化剤を含む雰囲気中で行われるという事実による。この酸化剤は、蒸着後にウェーハ上に残ったエピタキシャル蒸着副生物と反応する傾向がある。酸化剤と副生物が反応して揮発性物質が生成され、これがウェーハ表面から離脱する。酸化剤は、エピタキシャル蒸着副生物を除去すると共に、エピタキシャル層を不動態化する酸化層を、エピタキシャル層の上に形成する。したがって、このプロセスにおける次のステップ(工程)を行う前に、従来式のポストエピ洗浄処理(特に、ウェーハをポストエピ洗浄溶液と接触させるステップ)を行う必要がなくなる。
【0038】
C.後続の温度プロセス工程においてウェーハ内の酸素析出現象に影響を与える熱処理
エピタキシャル蒸着後、ウェーハを処理して、結晶格子空孔のテンプレートをウェーハ内に形成する。これは、すべての電子デバイスの製造プロセスにおいて不可欠な熱処理サイクル中など、ウェーハが加熱処理された場合に、理想的で、均一でない深さ分布を有する酸素析出物をウェーハ内に形成する。図2は、本発明を用いて形成できる酸素析出物分布の一例を示す。この特別の実施形態において、ウェーハ1は、酸素析出物が実質的に存在しない領域(表面削剥領域)15,15’により特徴付けられる。これらの領域は、表面および裏面からそれぞれ深さt,t’だけ延びている。好適には、深さt,t’は共に、約10μmないし約100μmの範囲にあって、より好適には、約50μmないし約100μmの範囲にある。酸素析出物不存在領域15,15’の間には、酸素析出物が実質的に均一な濃度で存在する領域17がある。殆どの場合、領域17における酸素析出物濃度は、少なくとも約5×10析出物個/cmであり、より好適には、少なくとも約1×10析出物個/cmである。なお、図2の主旨は、本発明の単なる1つの実施形態として説明することにより、当業者が本発明を理解しやすくするためのものである。本発明は、この実施形態に限定されない。例えば、本発明を用いて、(2つの表面削剥領域15,15’ではなくて)ただ1つの表面削剥領域15を有するウェーハを形成することもできる。
【0039】
結晶格子空孔のテンプレートを形成するためには、まず酸化剤を含む酸化作用のある雰囲気中でウェーハを加熱した後、少なくとも約10℃/秒の割合で冷却する。ウェーハを加熱する目的は、(a)ウェーハ全体に均一に分布する結晶格子内に、結晶間原子と結晶間空孔の対(すなわち、フランケル欠陥)を形成し、(b)ウェーハ内に存在するすべての不安定な酸素析出物の核中心を取り除くことにある。一般に、より高い温度で加熱すると、より多くのフランケル欠陥が生じる。冷却ステップの目的は、結晶欠陥空孔の均一でない分布を形成するためであり、このとき空孔濃度は、ウェーハの中央部またはその近傍において最大となる。このように結晶欠陥空孔が不均一な分布を有するのは、ウェーハの表面付近にある空孔の一部が冷却時に表面に拡散して、消滅し、その結果、表面近くでは空孔濃度が低くなるという事実による。
【0040】
そして例えば、このウェーハを用いて電子部品を製造する場合など、ウェーハが後に加熱されるとき、不均一な空孔断面プロファイルは、酸素析出物のテンプレートとなる。具体的には、ウェーハ1が加熱されると(図2参照)、空孔の濃度がより高いウェーハ1の領域17内において、にわかに酸素が集中して、析出物52が形成されるのに対し、空孔の濃度がより低いウェーハ表面3および5に近い領域15,15’においては、酸素は集中しにくい。通常、酸素は、約500℃ないし約800℃の範囲の温度において凝集し、約700℃ないし約1000℃の範囲の温度で析出する。すなわち、例えば、電子デバイスの製造プロセスにおける熱処理サイクルが800℃近くの温度で実施されることが多い場合、熱処理サイクル中に、不均一な酸素析出物の分布をウェーハ内に形成することができる。
【0041】
上述のように、本発明を都合よく利用して、比較的に数多くの結晶依存性ピットを表面上に有し、そしてボイドをバルク内に有する、空孔の多いウェーハ原材料を処理することができる。図3は、本発明による空孔の多いウェーハ原材料から形成され、加熱して酸素析出物が形成されたエピタキシャルウェーハに対する、結晶欠陥空孔の凝集物51と酸素析出物52の断面プロファイルを示す。エピタキシャル層50は、ウェーハ1の外側表面3,4,6上にある(この特定の実施形態においては、裏面5上にはエピタキシャル層はない)。エピタキシャル層は、結晶起因性ピットを穴埋めするので、ウェーハは、滑らかで、結晶起因性ピットが存在しない表面2(ウェーハの側端部)および表面8を有する。この酸素析出物52の断面プロファイルは、図2に示す酸素析出物52の断面プロファイルと同様であり、内因性ゲッタリングを行うには十分なものである。ウェーハ1内のバルク内に完全に収まった空孔集塊物51の断面プロファイルは、本発明のプロセス中、必ずバルク内に留まり(すなわち、濃度は、約5×10/cmないし約1×10/cmに維持される。)、表面2,8と凝集物51の間の障壁として機能するエピタキシャル層50が存在するため、ウェーハ1の表面2,8に影響を与えることはない。したがって、このウェーハ製造プロセスによれば、比較的に安価であまり大掛りでない装置を用いて、一部には、内因性ゲッタリング機能を有するシリコンウェーハを形成し、空孔の多い原材料を用いて結晶起因性ピットが存在しない表面、および1つまたはそれ以上の表面削剥領域を有するウェーハを形成することができるので、このウェーハ製造プロセスは商業的に有用である。
【0042】
表面削剥領域を形成するために、加熱ステップおよび急激な冷却ステップは、EPI形成チャンバ90内で実施され、ウェーハ1は、ハウジング89とチャンバ90に操作可能に取り付けられた適当な熱源により加熱される。高速熱アニール処理(RTA)炉で用いられるような数多くの高出力のランプまたは光源99である。ランプ99は、シリコンウェーハを速やかに加熱することができる。例えば、多くのものが、ウェーハを室温から1200℃まで数秒で加熱することができる。市販されている高速熱アニール処理炉の一例として、(カリフォルニア州マウンテンビューにある)AG ASSOCIATES社の型番610の炉、および(カリフォルニア州サンタクララにある)APPLIED MATERIALS社のCENTURA社(登録商標)のRTPがある。
【0043】
表面削剥領域を形成するために、加熱ステップおよび急激な冷却ステップは、エピタキシャル蒸着リアクタまたはハウジング89内で実施されることが好ましい。これにより、第2の加熱チャンバを不要にし、EPIチャンバから高速熱アニール処理炉へ搬送する手間を省略できる。図5を参照すると、表面削剥領域15,15’を形成するために加熱、冷却するとき、ウェーハを支持するための支持構造体を有する。迅速に冷却するために、ウェーハ1は、少なくとも冷却時において、その大部分を支持構造体や高い熱容量を有する他の構成部品から離間させておく必要がある。ハロゲンランプなどの一連の高出力ランプ99を動作させて、光源からの輻射エネルギによりウェーハを加熱する。これらのランプ99は、エピタキシャル被膜層に照射する際の前の加熱ステップで用いられたものと同じものであってもよい。図4に示すように、支持構造体は、サセプタ102に直立方向に固定された複数のピン101を有し、サセプタに対して移動することができない。好適には、少なくとも3つのピンがあるが、3つまたはそれ以上であってもよい。ピン101は、ウェーハ1の裏面5と係合する自由端110を有し、ウェーハが図4に示す処理位置にあるとき、通常、上方向に面したサセプタのトップ表面に対して平行で、かつ離間した位置の所定位置にウェーハを支持する。加熱時、サセプタ102をウェーハ1に対して輻射熱トランスファ位置に配置することにより、ウェーハ1の幅全体に亙る熱の均一性を改善することができる。(処理中、下方向に面した)ウェーハの表面5と、サセプタ102の隣接する表面103の間の間隔は、少なくとも約1mmで、好適には、少なくとも約2mmである。この間隔は、自由端110が上方向に面した表面103から離間する距離である。エピタキシャル被膜形成時、ウェーハ1をサセプタ102に対して接近して配置すると、ウェーハ1の裏面5上に形成される部分を小さくすることができる。好適な実施形態において図示したように、ピン101は、サセプタ102に対して移動できないので、ピンとウェーハの間の間隔は固定される。図示したように、サセプタ102は、アーム106に固定されたコラム105上に取り付けられる。このピン101とコラム105は、サセプタ102に固定される。アーム106は、シャフト108に固定され、シャフトから半径方向に延びる。好適には、加熱時、ウェーハをより均一に加熱するために、電気モータなどの適当な駆動手段114を用いて、サセプタ102およびウェーハ1を回転させる。通常、平行である表面5と103に対して通常平行な平面内において、ウェーハ1およびサセプタ102は回転する。シャフト108は、長手方向軸の周りに回転するように、駆動手段114と動作可能に連結される。シャフト108が回転すると、サセプタ102と、ピン101上にあるウェーハ1とが回転する。ピン101は、ウェーハ1の側端部2の直近において係合するように配置されることが好ましい。
【0044】
図示したように、サセプタ102は、チャンバ90内に好適に取り付けられ、サセプタとこれに搬送されたウェーハ1は、図示された構造物の位置において、壁91ないし96およびドア97から離間して取り付けられる。
【0045】
空気式シリンダ130などの直線移動デバイスが動作可能にシャフトに連結されている。シリンダは、作動することができる。
チャンバ90内の1つまたは複数の位置にウェーハを配置して、ブレード135に向けるように、サセプタ102およびシャフト108を上昇および降下させることができる。このブレード135は、当業者にはよく知られているように、ウェーハ1をピン101上に載せ、ピンからウェーハを降ろすように作動させることができる。
【0046】
ウェーハの冷却ステップは、速やかに、少なくとも10℃/秒の速さで、好適には、少なくとも15℃/秒の速さで、より好適には、少なくとも20℃/秒の速さで、さらにより好適には、少なくとも50℃/秒の速さで行う必要がある。これを実現するために、本発明は、ピン101を用いて隙間を設け、ウェーハの対向する表面3,5または8,5の大部分を、固体または高い熱容量を有する支持部材ではなく、チャンバ内の気体雰囲気と接触させる。
【0047】
殆どの用途において、ウェーハは、好適には、表面削剥領域を形成するため、酸化作用のある雰囲気中で、少なくとも約1175℃の灼熱温度まで加熱される。より好適には、ウェーハは、約1200℃ないし約1250℃の範囲の灼熱温度まで加熱される。ここで開示されたウェーハ温度は、高温計などの温度測定デバイスを用いて表面温度として測定される。ウェーハが好適な灼熱温度に達した後、ウェーハ温度は、好適には、ある所定時間灼熱温度で維持される。この所定時間は、一般には、約10秒ないし約15秒の範囲である。好適には、ウェーハは、約10秒ないし約15秒の範囲の時間、灼熱温度で維持される。冷却速度がより遅い場合、ウェーハをより高い温度まで加熱して、冷却ステップの前に、シリコン格子空孔をより高い濃度で形成してもよい。
【0048】
本発明の1つの実施形態において、酸化作用のある雰囲気は、HOとHを含む。しかしながら、より好適には、酸化作用のある雰囲気中の酸化剤は、大気中に少なくとも300ppmの濃度(すなわち、全体ガス1,000,000モル当たり300モルのO)で存在する酸素である。酸素濃度は、より好適には、約300モルないし約2000ppmであり、最も好適には、約300モルないし約500ppmである。酸化作用のある雰囲気の残りのものは、シリコン表面または酸化剤と反応しないものであることが好ましい。酸化作用のある雰囲気の残りのものは、より好適には、希ガス(例えば、He、Ne、Ar)からなり、最も好適には、Arからなる。加熱時、ウェーハの少なくともエピタキシャル表面は、酸化作用のある雰囲気に曝されている。しかしながら、結晶格子空孔プロファイルを形成し、ひいては図2に示すような好適な酸素析出物の断面プロファイルを形成するためには、ウェーハの全体表面が酸化作用のある雰囲気に実質的に曝される。
【0049】
ウェーハ1を熱処理した後、上述のように、ウェーハを急速に冷却する。この冷却ステップを、好都合にも熱処理が行われたハウジング89内で実施してもよい。択一的には、ウェーハ表面と反応しない雰囲気中で実施されることが好ましい。結晶格子空孔が単結晶シリコン全体に拡散する温度範囲において、ウェーハの温度が下降しているとき、冷却速度は速いことが好ましい。結晶格子空孔が比較的に移動しやすい温度範囲を外れた温度までウェーハが冷却されると、冷却速度は、ウェーハの析出特性に大きな影響を与えないので、厳格に重大なことではない。一般に、結晶格子空孔は、約850℃より高い温度において比較的に移動可能である。好適には、約850℃より低い温度、より好適には、約800℃までウェーハを急速に冷却する。
【0050】
好適な実施形態において、ウェーハの温度が、灼熱温度から、少なくとも約325℃以上で表面削剥領域形成のための灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約10℃/秒である。より好適には、ウェーハの温度が、灼熱温度から、少なくとも約325℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約15℃/秒である。さらにより好適には、ウェーハの温度が、灼熱温度から、少なくとも約325℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約20℃/秒である。最も好適には、ウェーハの温度が、灼熱温度から、少なくとも約325℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約50℃/秒である。
【0051】
とりわけ好適な実施形態において、ウェーハの温度が、表面削剥領域形成のための灼熱温度から、少なくとも約400℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約10℃/秒である。より好適には、ウェーハの温度が、灼熱温度から、少なくとも約400℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約15℃/秒である。さらに好適には、ウェーハの温度が、灼熱温度から、少なくとも約400℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約20℃/秒である。最も好適には、ウェーハの温度が、灼熱温度から、少なくとも約400℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約50℃/秒である。
【0052】
別のとりわけ好適な実施形態において、ウェーハの温度が、表面削剥領域形成のための灼熱温度から、少なくとも約450℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約10℃/秒である。より好適には、ウェーハの温度が、灼熱温度から、少なくとも約450℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約15℃/秒である。さらに好適には、ウェーハの温度が、灼熱温度から、少なくとも約450℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約20℃/秒である。最も好適には、ウェーハの温度が、灼熱温度から、少なくとも約450℃以上で灼熱温度未満の範囲の温度に至るまで下降する際、ウェーハの平均的な冷却速度は少なくとも約50℃/秒である。
【0053】
本発明またはその好適な実施形態の構成要素を説明する際、不定冠詞「a(1つの)」、「an(1つの)」、「the(その)」、「said(先の)」は、1つまたはそれ以上の構成要素を意味するためのものである。「comprising(備える)」「including(有する)」「having(含む)」という用語は、包含する旨を意味し、列挙された構成要素の他に追加的な構成要素が存在することを示唆する。
【0054】
上述の構成において、本発明の精神から逸脱することなく、さまざまな変更例を構成することができ、これまで開示し、添付図面に図示したすべての事項は、例示的なものであって、限定する意図はないと理解する必要がある。
【図面の簡単な説明】
【図1】図1は、本発明に係る原材料として用いられる単結晶シリコンウェーハの好適な構造を示す。
【図2】図2は、本発明の好適な実施形態により形成されたウェーハの酸素析出物の断面プロファイルを示す。
【図3】図3は、原材料が空孔の多い単結晶シリコンウェーハである場合の、本発明の好適な実施形態により形成されたウェーハの酸素析出物の断面プロファイルを示す。
【図4】図4は、ウェーハをリアクタ内に配置するために用いられるメカニズムの概略図である。
【図5】図5は、被膜形成、および表面削剥領域をウェーハ内に形成の際に用いられるリアクタの破断斜視図であって、内部を詳細に示すため、一部が取り除かれている。
【符号の説明】
1 ウェーハ、2 ウェーハの側端部、3 ウェーハの表面、4,6 ウェーハの外側表面、5 裏面、7 中央平面、15,15’ 表面削剥領域、50 エピタキシャル層、51 空孔集塊物、52 酸素析出物、89 ハウジング、90 チャンバ、91,92,93,94,95,96 壁部、97 ドア、99 熱源、101 ピン、102 サセプタ、103 サセプタ表面、105 コラム、106 アーム、108 シャフト、110 自由端、114 駆動手段、135 ブレード。

Claims (21)

  1. 半導体ウェーハ内に表面削剥領域を形成するための方法であって、
    チャンバ内に半導体ウェーハを配置するステップと、
    半導体ウェーハの表面にエピタキシャル被膜を形成するステップと、
    被膜形成ステップ時、半導体ウェーハは、サセプタに対して熱伝導する位置関係に配置され、
    被膜形成ステップ時、半導体ウェーハは、複数のピン上に載せられ、
    被膜形成ステップ時、半導体ウェーハの実質的な部分が、少なくとも約1mmの距離サセプタから離間し、
    半導体ウェーハとサセプタの間の前記距離を維持した状態で、チャンバ内において、熱源を用いて少なくとも1175℃の高温に、被膜形成された半導体ウェーハを加熱するステップと、
    半導体ウェーハとサセプタの間の前記距離を維持した状態で、表面削剥領域を形成するために、加熱され、被膜形成された半導体ウェーハを、その表面温度が約850℃未満となるまで、少なくとも約10℃/秒の速度で冷却するステップとを有することを特徴とする方法。
  2. 請求項1に記載の方法であって、
    冷却速度が少なくとも約15℃/秒であることを特徴とする方法。
  3. 請求項1に記載の方法であって、
    冷却速度が少なくとも約20℃/秒であることを特徴とする方法。
  4. 請求項1に記載の方法であって、
    冷却速度が少なくとも約50℃/秒であることを特徴とする方法。
  5. 請求項2に記載の方法であって、
    被膜形成ステップ、ウェーハの加熱ステップおよび冷却ステップ時における前記距離は、少なくとも約2mmであることを特徴とする方法。
  6. 請求項3に記載の方法であって、
    被膜形成ステップ、ウェーハの加熱ステップおよび冷却ステップ時における前記距離は、少なくとも約2mmであることを特徴とする方法。
  7. 請求項4に記載の方法であって、
    被膜形成ステップ、ウェーハの加熱ステップおよび冷却ステップ時における前記距離は、少なくとも約2mmであることを特徴とする方法。
  8. 請求項2に記載の方法であって、
    半導体の温度が少なくとも約325℃となるまで、冷却速度は、少なくとも15℃/秒であることを特徴とする方法。
  9. 請求項3に記載の方法であって、
    半導体の温度が少なくとも約325℃となるまで、冷却速度は、少なくとも20℃/秒であることを特徴とする方法。
  10. 請求項4に記載の方法であって、
    半導体の温度が少なくとも約325℃となるまで、冷却速度は、少なくとも50℃/秒であることを特徴とする方法。
  11. 請求項2に記載の方法であって、
    半導体の温度が少なくとも約400℃となるまで、冷却速度は、少なくとも15℃/秒であることを特徴とする方法。
  12. 請求項3に記載の方法であって、
    半導体の温度が少なくとも約400℃となるまで、冷却速度は、少なくとも20℃/秒であることを特徴とする方法。
  13. 請求項4に記載の方法であって、
    半導体の温度が少なくとも約400℃となるまで、冷却速度は、少なくとも50℃/秒であることを特徴とする方法。
  14. 請求項2に記載の方法であって、
    半導体の温度が少なくとも約450℃となるまで、冷却速度は、少なくとも15℃/秒であることを特徴とする方法。
  15. 請求項3に記載の方法であって、
    半導体の温度が少なくとも約450℃となるまで、冷却速度は、少なくとも20℃/秒であることを特徴とする方法。
  16. 請求項4に記載の方法であって、
    半導体の温度が少なくとも約450℃となるまで、冷却速度は、少なくとも50℃/秒であることを特徴とする方法。
  17. 請求項1に記載の方法であって、
    熱源は光源であることを特徴とする方法。
  18. 請求項1に記載の方法であって、
    熱源は、少なくとも1つのハロゲンランプであることを特徴とする方法。
  19. 表面削剥領域を有する半導体ウェーハを形成するための装置であって、
    内部にチャンバを形成するハウジングと、
    このハウジングは、チャンバに対してアクセスできるように、開位置と閉位置の間を選択的に移動できるドアを有し、
    チャンバに動作可能に取り付けられた熱源と、
    チャンバ内に実装され、上方向に面した表面を有するチャンバと、
    上方向に面した表面から突出し、サセプタに対して移動できない複数のピンと、
    各ピンは、上方向に面した表面から少なくとも約1mmの距離だけ離間した自由端を有し、これにより、半導体ウェーハを上方向に面した表面から離間した位置で支持し、
    サセプタに動作可能に連結され、サセプタを回転させることができる駆動部とを備えたことを特徴とする装置。
  20. 請求項19に記載の装置であって、
    前記距離は、少なくとも約2mmであることを特徴とする装置。
  21. 請求項19に記載の装置であって、
    ピンが少なくとも3つあることを特徴とする装置。
JP2002507427A 2000-06-30 2001-05-14 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置 Pending JP2004503084A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/607,389 US6339016B1 (en) 2000-06-30 2000-06-30 Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
PCT/US2001/015500 WO2002003443A1 (en) 2000-06-30 2001-05-14 Method and apparatus for forming an epitaxial silicon wafer with a denuded zone

Publications (1)

Publication Number Publication Date
JP2004503084A true JP2004503084A (ja) 2004-01-29

Family

ID=24432059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002507427A Pending JP2004503084A (ja) 2000-06-30 2001-05-14 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置

Country Status (7)

Country Link
US (2) US6339016B1 (ja)
EP (1) EP1295323A1 (ja)
JP (1) JP2004503084A (ja)
KR (1) KR20030019472A (ja)
CN (1) CN1217392C (ja)
TW (1) TWI255874B (ja)
WO (1) WO2002003443A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
KR20040037031A (ko) * 2001-06-22 2004-05-04 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이온 주입에 의한 고유 게터링을 갖는 실리콘 온인슐레이터 구조 제조 방법
JP2005522879A (ja) 2002-04-10 2005-07-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
JP5188673B2 (ja) * 2005-06-09 2013-04-24 株式会社Sumco Igbt用のシリコンウェーハ及びその製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP4760729B2 (ja) * 2006-02-21 2011-08-31 株式会社Sumco Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US10184193B2 (en) 2015-05-18 2019-01-22 Globalwafers Co., Ltd. Epitaxy reactor and susceptor system for improved epitaxial wafer flatness

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11283987A (ja) * 1998-03-27 1999-10-15 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
JPH11512232A (ja) * 1995-08-22 1999-10-19 アドバンスト セミコンダクタ マテリアルズ アメリカ インコーポレイテッド 低質量サセプタ
WO2000034999A2 (en) * 1998-12-09 2000-06-15 Memc Electronic Materials, Inc. An epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
KR0155545B1 (ko) 1988-06-27 1998-12-01 고다까 토시오 기판의 열처리 장치
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
US5100502A (en) 1990-03-19 1992-03-31 Applied Materials, Inc. Semiconductor wafer transfer in processing systems
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JP2653566B2 (ja) 1991-03-27 1997-09-17 株式会社東芝 半導体基板評価方法及び装置
DE4119531A1 (de) * 1991-06-13 1992-12-17 Wacker Chemitronic Epitaxierte halbleiterscheiben mit sauerstoffarmer zone einstellbarer ausdehnung und verfahren zu ihrer herstellung
JP3238432B2 (ja) 1991-08-27 2001-12-17 東芝機械株式会社 マルチチャンバ型枚葉処理装置
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH05243166A (ja) 1992-02-26 1993-09-21 Nec Corp 半導体基板の気相成長装置
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5589224A (en) 1992-09-30 1996-12-31 Applied Materials, Inc. Apparatus for full wafer deposition
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5695568A (en) 1993-04-05 1997-12-09 Applied Materials, Inc. Chemical vapor deposition chamber
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5332443A (en) 1993-06-09 1994-07-26 Applied Materials, Inc. Lift fingers for substrate processing apparatus
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
US5551982A (en) 1994-03-31 1996-09-03 Applied Materials, Inc. Semiconductor wafer process chamber with susceptor back coating
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
US5738751A (en) 1994-09-01 1998-04-14 Applied Materials, Inc. Substrate support having improved heat transfer
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US5860848A (en) 1995-06-01 1999-01-19 Rodel, Inc. Polishing silicon wafers with improved polishing slurries
US6053982A (en) * 1995-09-01 2000-04-25 Asm America, Inc. Wafer support system
JPH09205130A (ja) 1996-01-17 1997-08-05 Applied Materials Inc ウェハ支持装置
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
US5772773A (en) 1996-05-20 1998-06-30 Applied Materials, Inc. Co-axial motorized wafer lift
US5863843A (en) * 1996-07-31 1999-01-26 Lucent Technologies Inc. Wafer holder for thermal processing apparatus
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5848670A (en) 1996-12-04 1998-12-15 Applied Materials, Inc. Lift pin guidance apparatus
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
US6130105A (en) * 1997-08-28 2000-10-10 Applied Materials, Inc. Deposition rate control on wafers with varying characteristics
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
US5891250A (en) * 1998-05-05 1999-04-06 Memc Electronic Materials, Inc. Injector for reactor
WO2000008677A1 (en) 1998-08-05 2000-02-17 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP2002524845A (ja) 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11512232A (ja) * 1995-08-22 1999-10-19 アドバンスト セミコンダクタ マテリアルズ アメリカ インコーポレイテッド 低質量サセプタ
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11283987A (ja) * 1998-03-27 1999-10-15 Sumitomo Metal Ind Ltd シリコンエピタキシャルウェーハとその製造方法
WO2000034999A2 (en) * 1998-12-09 2000-06-15 Memc Electronic Materials, Inc. An epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof

Also Published As

Publication number Publication date
CN1217392C (zh) 2005-08-31
EP1295323A1 (en) 2003-03-26
WO2002003443A1 (en) 2002-01-10
US20020078882A1 (en) 2002-06-27
KR20030019472A (ko) 2003-03-06
TWI255874B (en) 2006-06-01
US6339016B1 (en) 2002-01-15
CN1440566A (zh) 2003-09-03

Similar Documents

Publication Publication Date Title
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
JP4448547B2 (ja) 非酸素析出性のチョクラルスキーシリコンウエハの製造方法
TWI420599B (zh) 矽晶圓之製造方法
US6666915B2 (en) Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP4263410B2 (ja) オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
WO2002086960A1 (en) Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP2004503086A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
US20020127766A1 (en) Semiconductor wafer manufacturing process
JP2004503084A (ja) 表面削剥領域を有するエピタキシャルシリコンウェーハを形成するための方法および装置
EP0973190A2 (en) Silicon wafer and method for producing it
JPH11322490A (ja) シリコン単結晶ウエ―ハの製造方法およびシリコン単結晶ウエ―ハ
JP2004503085A (ja) 削剥領域を備えたシリコンウエハの製造方法及び製造装置
JP3578396B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
KR20030056659A (ko) 실리콘 웨이퍼의 게터링 방법
KR20030043387A (ko) 단결정 실리콘 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221