JPS583375B2 - シリコン単結晶ウエハ−の製造方法 - Google Patents

シリコン単結晶ウエハ−の製造方法

Info

Publication number
JPS583375B2
JPS583375B2 JP54004929A JP492979A JPS583375B2 JP S583375 B2 JPS583375 B2 JP S583375B2 JP 54004929 A JP54004929 A JP 54004929A JP 492979 A JP492979 A JP 492979A JP S583375 B2 JPS583375 B2 JP S583375B2
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
defect
single crystal
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54004929A
Other languages
English (en)
Other versions
JPS5596641A (en
Inventor
和彦 山本
嘉明 松下
克 金森
尚次 吉広
一利 長沢
正剛 岸野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Original Assignee
CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHO ERU ESU AI GIJUTSU KENKYU KUMIAI filed Critical CHO ERU ESU AI GIJUTSU KENKYU KUMIAI
Priority to JP54004929A priority Critical patent/JPS583375B2/ja
Priority to US06/110,456 priority patent/US4314595A/en
Publication of JPS5596641A publication Critical patent/JPS5596641A/ja
Publication of JPS583375B2 publication Critical patent/JPS583375B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing

Description

【発明の詳細な説明】 本発明はシリコン単結晶ウエハーの製造方法の改良に関
する。
周知の如く、ＩＣ，ＬＳＩ等の半導体素子製造に用いら
れるシリコンウエハーは無欠陥であることが望ましい。
結晶欠陥はそれ自体、或いはその位置に吸収された重金
属等の不純物のために、深いレベルをもったトラップセ
ンターを形成する。
その結果、接合のソフト・ブレイクダウン、増巾率の低
下やライフタイムの減少等の素子特性不良を誘発する。
このようなことから、従来、無欠陥状態のウエハーを製
造する方法として、シリコン単結晶をウエハー形状に加
工後、非酸化性雰囲気中で熱処理を行なう方法が提案さ
れている。
この方法によれば、結晶中に含まれた欠陥発生核に固溶
限（４×１０１７ｃｍ−３ａｔ１１００℃）以上の酸素
が沈殿（凝集）して結晶内部では高密度の微小欠陥を生
じるが、表面近傍では微小欠陥の生成に関与する結晶中
の酸素が外部拡散を起こすため、無欠陥領域が形成され
る。
これを第１図ａ，ｂを参照して模式的に示すと、第１図
ａの如く熱処理前のウエハー１内には発生核２・・・２
が沈殿しているが、熱処理後には第１図ｂの如くウエハ
ー１の内部に微小欠陥３・・・３が形成されると共に表
面近傍には無欠陥領域４・・・４が生成される。
ところが、近年、単結晶製作技術の進歩により発生核が
ほとんどない結晶が造られるようになった。
ここで発生核とは主にＣ−Ｏコンプレックスであり、発
生核がほとんどない結晶とは、Ｃ濃度が１０１６ａｔｍ
／ｃｍ３下であることを意味する。
しかして、このような単結晶から造られたウエハーに上
述した従来の方法を適用すると、結晶の内部に微小欠陥
が成長し難くなり、この欠陥による吸着効果、すなわち
ウエハ一本来に存在又は各種熱処理工程中に混入した重
金属等の不純物が欠陥に吸着される効果が期待できなく
なり、ひいてはウエハー特性の低下を招く。
本発明は上記欠点を解消するためになされたもので、発
生核の少ない（もしくは無い）シリコン単結晶でも、表
面近傍に無欠陥領域を、内部に高密度微小欠陥領域を形
成でき、吸着効果も期待できるシリコン単結晶ウエハー
の製造方法を提供しようとするものである。
すなわち、本発明は発生核が少ないか、もしくは無いシ
リコン単結晶をウエハー形状に力旺した後、５００〜１
０００℃の比較的低温度で第１段熱処理を施してウエハ
ーに多数の発生核を生成し、さらに該第１段熱処理より
高温度で第２段熱処理を施してウエハーの表面近傍に無
欠陥領域、内部に高密度微欠陥領域を形成することを特
徴とするものである。
本発明における第１段熱処理の温度範囲を限定シした理
由は、その温度を５００℃未満でも１０００℃を越えて
も、発生核の少ない単結晶に充分な発生核を生成できな
いからである。
本発明における第２段熱処理は第１段熱処理の温度より
高い条件で行なえばよいが、表面近傍に無欠陥領域、内
部に高密度微小欠陥領域を形成する観点から１０００〜
１３００℃の温度範囲内で行なうことが望ましい。
本発明における第１段、第２段の熱処理時の雰囲気は非
酸化性でも、酸化性でもよいが、好ましくは酸化性雰囲
気にした方が有利である。
しかして、本発明によればシリコンウエハーを加工した
ウエハーを熱処理する際、１回の熱処理でなく、比較的
低温の第１段熱処理と、これより高い第２段熱処理とに
分けて行なうことによって発生核の少ないか、もしくは
無い単結晶からでも、表面近傍に無欠陥領域、結晶内部
に高密度微小欠陥領域が形成されたウエハーを得ること
ができる。
すなわち、第２図ａに示す如く発生核の小ないシリコン
単結晶からなるウエハー１１を５００〜１０００℃で第
１段熱処理を施すと、シリコン単結晶の製造時等で不可
避的に混入した不純物等が関与してウエハー１１内に多
数の発生核１２・・・１２が生成される（第２図ｂ図示
）。
次いで、第１段熱処理より高温度で第２段熱処理を施す
と、発生核１２・・・１２に単結晶内に混入した酸素が
凝集して欠陥を生じる。
この時、ウエハー１１の表面近傍においては、酸素の外
部拡散が起こり無欠陥領域１３、１３が形成されると同
時 内部には高密度微小欠陥領域１４が形成される（第
２図ｃ図示）。
但し、ウエハー１１の表面には酸化膜１５，１５が同時
に生成される。
したがって、得られたウェハーをＩＣ，ＬＳＩ等の半導
体素子製造に用いれば、素子作成の熱処理工程によって
ウエハー中に存在した不純物、或いは工程中に外部から
混入した不純物（重金属等）は内部欠陥に吸着される、
いわゆる吸着効果が発現するため、特性不良を誘発する
不純物を素子活性領域に滞在するのを防止でき、ひいて
は特性が良好なＩＣ，ＬＳＴ等を製造できる。
次に、本発明の実施例を説明する。
実施例 まず、ＣＺ型、面方位（１００）、比抵抗１〜２Ωｃｍ
の仕様で、発生核の少ないウエハー（ライフタイム平均
値９．４×１０−５ｓｅｃ）を酸化雰囲気中にて８００
℃、６４時間の第１段熱処理を施し、さらに同雰囲気中
にて１０５０℃、６４時間の第２段熱処理を施してウエ
ハーを得た。
比較例 １ 前記実施例と同仕様で、発生核の多いウエハー（ライフ
タイム平均値９．２×１０−５ｓｅｃ）を非酸化雰囲気
中にて１０５０℃、６４時間の熱処理を施してウエハー
を得た。
比較例 ２ 前記実施例と同様な発生核の少ないウエハー（ライフタ
イム平均値９．４×１０−５ｓｅｃ）を非酸化性雰囲気
中にて１０５０℃、６４時間の熱処理を施してウエハー
を得た。
しかして、本実施例及び比較例１，２で得られたウエハ
ーのライフタイムを調べたところ、第３図の如き特性図
となった。
なお、図中の黒点はライフタイム平均値を示す。
この第３図から明らかなように、発生核の少ないウエハ
ーに第１段、第２段の熱処理を施して得た本実施例のウ
ェハーはライフタイム平均値が２５．２×１０−５ｓｅ
ｃと大巾に増力した。
これに対し、同ウェハーに１回の熱処理を施して得た比
較例２のウェハーはライフタイム平均値が１１．６×１
０−５ｓｅｃ程度で、熱処理前のウエハーの平均値とほ
とんど変らず、改善化されていない。
また、発生核の多いウェハーに１回の熱処理を施して得
た比較例１のウェハーにあっても、そのライフタイム平
均値は１９．４×１０−５ｓｅｃであり、本実施例のウ
エハーには及ばない。
以上詳述した如く、本発明によれば低温度と高温度の２
段階の熱処理を施すことによって、加工後のウエハーの
発生核が少ないが、もしくは無い場合でもウエハー内部
に高密度微小欠陥領域、表面近傍に無欠陥領域、をもち
、しかも吸着効果により素子領域での重金属等の不純物
滞在を防止したウエハーを量産でき、もってライフタイ
ムコントロールを容易かつ再現性よくでき、高周波素子
等の深いレベル不純物のドープによりライフタイムコン
トロールを行なう素子用ウェハーとして有効に利用でき
る等顕著な効果を有する。
【図面の簡単な説明】
第１図ａ，ｂは従来法による無欠陥領域の生成機構を示
すウエハーの概略断面図、第２図ａ，ｂ，ｃは本発明方
法による無欠陥領域の生成機構を示すウエハーの概略断
面図、第３図は本発明の実施例及び従来法としての比較
例１，２による熱処理を施した場合のライフタイムの向
上を示す特性図である。 １１・・・ウエハー、１２・・・１２・・・発生核、１
３，１３・・・無欠陥領域、１４・・・高密度微小欠陥
領域。

Claims (1)

    【特許請求の範囲】
  1. １ 発生核が少ないか、もしくは無いシリコン単結晶を
    ウエハー形状に加工した後、５００〜１０００℃の比較
    的低温度で第１段熱処理を施してウエハーに多数の発生
    核を生成し、更に該第１段熱処理より高温度で第２段熱
    処理を施してウエハーの表面近傍に無欠陥領域、内部に
    高密度微小欠陥領域を形成することを特徴とするシリコ
    ン単結晶ウエハーの製造方法。
JP54004929A 1979-01-19 1979-01-19 シリコン単結晶ウエハ−の製造方法 Expired JPS583375B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP54004929A JPS583375B2 (ja) 1979-01-19 1979-01-19 シリコン単結晶ウエハ−の製造方法
US06/110,456 US4314595A (en) 1979-01-19 1980-01-08 Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54004929A JPS583375B2 (ja) 1979-01-19 1979-01-19 シリコン単結晶ウエハ−の製造方法

Publications (2)

Publication Number Publication Date
JPS5596641A JPS5596641A (en) 1980-07-23
JPS583375B2 true JPS583375B2 (ja) 1983-01-21

Family

ID=11597276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54004929A Expired JPS583375B2 (ja) 1979-01-19 1979-01-19 シリコン単結晶ウエハ−の製造方法

Country Status (2)

Country Link
US (1) US4314595A (ja)
JP (1) JPS583375B2 (ja)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617011A (en) * 1979-07-23 1981-02-18 Toshiba Corp Semiconductor device and manufacture thereof
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5750426A (en) * 1980-09-11 1982-03-24 Seiko Epson Corp Semiconductor device
JPS57121299U (ja) * 1981-01-24 1982-07-28
US4597804A (en) * 1981-03-11 1986-07-01 Fujitsu Limited Methods of forming denuded zone in wafer by intrinsic gettering and forming bipolar transistor therein
JPS57206044A (en) * 1981-06-12 1982-12-17 Fujitsu Ltd Method for checking silicon wafer
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
JPS60247935A (ja) * 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
DE3473971D1 (en) * 1984-06-20 1988-10-13 Ibm Method of standardization and stabilization of semiconductor wafers
JPS6156948A (ja) * 1984-08-28 1986-03-22 Fujitsu Ltd 半導体結晶の評価方法
US6100575A (en) 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
JP2660338B2 (ja) * 1987-08-19 1997-10-08 三菱電機株式会社 半導体装置
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
EP0383230B1 (en) * 1989-02-14 1997-05-28 Seiko Epson Corporation Manufacturing Method of a Semiconductor Device
JPH02263792A (ja) * 1989-03-31 1990-10-26 Shin Etsu Handotai Co Ltd シリコンの熱処理方法
JP2671494B2 (ja) * 1989-05-16 1997-10-29 富士通株式会社 ゲッタリング方法
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
US5066359A (en) * 1990-09-04 1991-11-19 Motorola, Inc. Method for producing semiconductor devices having bulk defects therein
EP0502471A3 (en) * 1991-03-05 1995-10-11 Fujitsu Ltd Intrinsic gettering of a silicon substrate
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
JP2572512B2 (ja) * 1992-09-24 1997-01-16 信越半導体株式会社 拡散型シリコン素子基板の製造方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
SG165151A1 (en) 1997-04-09 2010-10-28 Memc Electronic Materials Low defect density silicon
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
EP1146150B1 (en) * 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
WO2000000674A2 (en) * 1998-06-26 2000-01-06 Memc Electronic Materials, Inc. Process for growth of defect free silicon crystals of arbitrarily large diameters
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
KR100957729B1 (ko) 1998-09-02 2010-05-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
DE69928434T2 (de) 1998-09-02 2006-07-27 Memc Electronic Materials, Inc. Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
EP1125008B1 (en) 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6312516B2 (en) 1998-10-14 2001-11-06 Memc Electronic Materials, Inc. Process for preparing defect free silicon crystals which allows for variability in process conditions
US6284039B1 (en) 1998-10-14 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafers substantially free of grown-in defects
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
WO2002003444A1 (en) * 2000-06-30 2002-01-10 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US7105050B2 (en) 2000-11-03 2006-09-12 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6858307B2 (en) 2000-11-03 2005-02-22 Memc Electronic Materials, Inc. Method for the production of low defect density silicon
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
JP2002184779A (ja) 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
KR100805518B1 (ko) * 2001-01-26 2008-02-20 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US6929984B2 (en) * 2003-07-21 2005-08-16 Micron Technology Inc. Gettering using voids formed by surface transformation
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
CN103943672B (zh) * 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
KR101385810B1 (ko) 2006-05-19 2014-04-16 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
US9123671B2 (en) * 2010-12-30 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon wafer strength enhancement
US20140342473A1 (en) * 2013-05-14 2014-11-20 United Microelectronics Corp. Semiconductor processing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134071A (en) * 1975-05-16 1976-11-20 Nippon Denshi Kinzoku Kk Method to eliminate crystal defects of silicon

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS5297666A (en) * 1976-02-12 1977-08-16 Hitachi Ltd Production of semiconductor device containing pn junctions
US4135951A (en) * 1977-06-13 1979-01-23 Monsanto Company Annealing method to increase minority carrier life-time for neutron transmutation doped semiconductor materials
US4144100A (en) * 1977-12-02 1979-03-13 General Motors Corporation Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon
US4149905A (en) * 1977-12-27 1979-04-17 Bell Telephone Laboratories, Incorporated Method of limiting stacking faults in oxidized silicon wafers
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51134071A (en) * 1975-05-16 1976-11-20 Nippon Denshi Kinzoku Kk Method to eliminate crystal defects of silicon

Also Published As

Publication number Publication date
US4314595A (en) 1982-02-09
JPS5596641A (en) 1980-07-23

Similar Documents

Publication Publication Date Title
JPS583375B2 (ja) シリコン単結晶ウエハ−の製造方法
US4376657A (en) Method of making fault-free surface zone in semiconductor devices by step-wise heat treating
JP3381816B2 (ja) 半導体基板の製造方法
US4666532A (en) Denuding silicon substrates with oxygen and halogen
JPS583374B2 (ja) シリコン単結晶の処理方法
JP3022044B2 (ja) シリコンウエハの製造方法およびシリコンウエハ
JPS59124136A (ja) 半導体ウエハの処理方法
JPH05291097A (ja) シリコン基板およびその製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JPH0518254B2 (ja)
JP3080501B2 (ja) シリコンウェーハの製造方法
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
Wang et al. Denuded zones in Czochralski silicon wafers
JPS6120337A (ja) 半導体装置の製造方法
JPS60136218A (ja) 半導体装置およびその製造方法
JPS639745B2 (ja)
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JPS58102528A (ja) 半導体ウエ−ハの処理方法
JPH023539B2 (ja)
CN106917143A (zh) 一种改善硅片内部氧沉淀及获得表面洁净区的方法
JPH0436457B2 (ja)
JPS63164440A (ja) 半導体装置の製造方法
JP2652346B2 (ja) シリコンウエーハの製造方法
JP4356039B2 (ja) エピタキシャルシリコンウェーハの製造方法
JPH06166595A (ja) シリコンウェーハ