JPH0436457B2 - - Google Patents

Info

Publication number
JPH0436457B2
JPH0436457B2 JP22835782A JP22835782A JPH0436457B2 JP H0436457 B2 JPH0436457 B2 JP H0436457B2 JP 22835782 A JP22835782 A JP 22835782A JP 22835782 A JP22835782 A JP 22835782A JP H0436457 B2 JPH0436457 B2 JP H0436457B2
Authority
JP
Japan
Prior art keywords
wafer
oxygen atoms
silicon
manufacturing
crystal defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP22835782A
Other languages
English (en)
Other versions
JPS59119842A (ja
Inventor
Koichiro Honda
Akira Oosawa
Ritsuo Takizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22835782A priority Critical patent/JPS59119842A/ja
Publication of JPS59119842A publication Critical patent/JPS59119842A/ja
Publication of JPH0436457B2 publication Critical patent/JPH0436457B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は半導体装置の製造方法に関する。詳し
くは、イントリンシツクゲツタリング方法(以
下、IG方法という。)にもとづいてシリコン
(Si)ウエーハ表面にデニユーデツドゾーンを形
成する工程を含む半導体装置の製造方法におい
て、使用されるシリコン(Si)ウエーハに含まれ
る酸素(O)及びその析出物が、如何なる濃度分布を
示していても、イントリンシツクゲツタリング効
果が有効に機能するようにする工程を含む半導体
装置の製造方法に関する。
(2) 技術の背景 シリコン(Si)を基材とする半導体装置の高密
度化、大規模集積化に伴なつて、その製造工程中
に必然的に導入される積層欠陥、転位等の結晶欠
陥が装置の歩留りや特性に及ぼす影響は看過し難
いものとなつている。半導体装置の動作領域の寸
法が極度に小さく、結晶欠陥の大きさが相対的に
無視しえない状態にあるからである。
この結晶欠陥の原因となるものとしてはシリコ
ン(Si)結晶成長中に不可避的に混入する酸素原
子(O)、炭素原子(C)等の不純物が挙げられている
が、特に、酸素原子(O)の影響が大きいと考えられ
ている。すなわち、通常の方法で製造されたシリ
コン(Si)単結晶中には約1018〔cm-3〕以上の濃
度に酸素原子(O)が含まれており、また、過飽和の
酸素原子(O)がSiOxで表わされる様々な形態の析
出物(アモルフアス、クリストバライト等)を形
成している。上記の酸素原子(O)濃度は通常の装置
製造工程に使用される1000℃程度の温度では過飽
和の濃度であるため、製造工程中に上記の析出物
を中心に過飽和の酸素原子(O)が集積し、析出物が
成長した結果、結晶に歪みを与えて転位等の結晶
欠陥を形成する。
ところが、最近の技術において、このような酸
素原子(O)の性質を積極的に利用してシリコン
(Si)ウエーハの表面にデニユーデツドゾーンを
形成する方法が開発された。この方法は、ウエー
ハ内に酸素原子(O)に起因して形成された結晶欠陥
が、ウエーハ表面の有害不純物や欠陥を吸着し、
消滅させるという効果、いわゆる、イントリンシ
ツクゲツタリン効果(以下、IG効果という。)を
利用したものでIG方法と呼ばれており、一般に
1000℃程度以上の高温熱処理工程をもつてウエー
ハ表面の酸素原子(O)をアウトデイフユージヨンさ
せるとともにウエーハ内部にのみ結晶欠陥を形成
する。このウエーハ内部に集中して形成された結
晶欠陥は重金属等の汚染物質を捕獲するととも
に、ウエーハ深層の少数キヤリヤを捕獲する機能
も有するため、装置の特性の向上に有効であるこ
とが認められている。
(3) 従来技術と問題点 ところで、このIG方法が有効であるためには、
ウエーハ内部に高密度の結晶欠陥を確実に発生さ
せることが必須である。しかしながら、この高密
度の結晶欠陥は、上記せる如くシリコン(Si)結
晶中の酸素原子(O)及びその析出物(SiOx)の分
布と密接な関係があるため、従来技術において、
必ずしも所望の結晶欠陥を発生させることができ
ない場合があつた。例えば、いわゆるスワールデ
フエクト(Swirl defect)に起因する場合であ
る。スワールデフエクトとはCZ法を使用してシ
リコン(Si)単結晶を製造した場合酸素(O)濃度の
濃淡領域が引き上げ方向から視た状態で渦巻き状
に発生することをいう。引き上げ方向に直交する
方向から視た状態においてはこの酸素(O)濃度の濃
淡の縞は第1図の如くなり、斜線で示された領域
1が酸素原子(O)及びその析出物を高濃度に含む領
域である。第2図に、このウエーハに対してIG
方法にもとづく工程を行なつた後のウエーハ断面
を示す。2はIG方法にもとづく工程により結晶
欠陥が集中して形成された領域であり、2′は結
晶欠陥が形成されなかつた領域であり、3はIG
方法にもとづく工程によりデニユーデツドゾーン
(無欠陥層)が形成される領域である。ただ、従
来技術にあつては、本来結晶欠陥が形成されるべ
き領域のうち、領域2′には欠陥が形成されず、
図において領域AではIG効果が有効であるが、
領域BではIG効果が有効でないため、続く装置
の製造工程において発生する汚染物質等の捕獲が
部分的に完全に行なわれず、歩留りや特性に悪影
響を及ぼすという欠点があつた。
(4) 発明の目的 本発明の目的は、この欠点を解消することにあ
り、IG方法にもとづいてシリコン(Si)ウエー
ハ表面にデニユーデツドゾーンを形成する工程を
含む半導体装置の製造方法において、シリコン
(Si)ウエーハに含まれる酸素原子(O)及びその析
出物(SiOx)の濃度がスワールデフエクトの分
布をしていても、IG効果が有効に作用し、結果
として、製造歩留りが良好となり、装置の信頼性
が向上する等の利益を実現しうる工程を含む半導
体装置の製造方法を提供することにある。
(5) 発明の構成 上記の目的は、半導体装置の製造方法におい
て、チヨクラルスキー法を使用して製造されて内
部にスワールが存在する半導体ウエーハに不活性
ガス中で1300℃乃至1400℃の温度範囲において1
時間乃至5時間の熱処理を施す第1の工程と、該
ウエーハを前記1300℃乃至1400℃の温度から300
℃以下の温度まで毎分20℃以上の冷却速度をもつ
て冷却する第2の工程と、第1及び第2の工程完
了後に前記ウエーハ表層のうち、第2の工程にお
いて、酸素原子が外方拡散されてできた外拡散層
(第1の工程における熱処理時間の平方根に比例
して決定される深さ40乃至100〔μm〕の範囲)を
除去して該除去されたウエーハ表面を鏡面となす
第3の工程とを含むことにより達成される。
前述したとおり、IGの処理後にウエーハ内部
に発生する結晶欠陥の密度は、IG処理以前にウ
エーハ内に存在していた酸素原子(O)の濃度の分布
状態に依存する。すなわち、酸素原子(O)濃度の高
い領域では高密度の結晶欠陥が発生するが、酸素
原子(O)濃度が低い領域では、結晶欠陥が発生しに
くい傾向が認められる。
そこで、本発明の発明者らは、IG処理以前の
シリコン(Si)ウエーハに何らかの手段を講じて
酸素原子(O)の濃度分布を均一な状態となせば上記
の欠点を解消しうるとの着想を得て、この着想に
もとづき様々な条件の下に実験を繰り返し行なつ
た結果、IG処理に先立ち、シリコン(Si)ウエ
ーハに対し第1の工程として、窒素(N2)ガス
等、不活性ガス中において、1300〜1400℃の温度
をもつて熱処理を施したのち、第2の工程とし
て、上記の高温から300℃程度以下の低温まで20
℃/min以上の冷却速度をもつて急冷すると、続
くIG処理後にウエーハ内部には均一で高密度の
結晶欠陥が発生しうること、すなわち、結果とし
て、IG効果が有効に作用しうることを見い出し
て本発明を完成した。
第1の工程期間中、すなわち、高温状態では、
ウエーハ内部では析出物が消滅し、それと同時
に、この析出物を構成していた酸素原子(O)を含む
ウエーハ内の酸素原子(O)が均一に分散する。高温
に保つたまま、第2工程において急冷することに
より、酸素原子(O)は上記の一様な分布状態を保つ
たまま凍結しその位置を保持する。これらの現象
は、急冷後のウエーハの赤外吸収測定を行なつた
際、析出物に対応する吸収が消滅し、かつ、格子
間酸素による吸収が増大したことにより確認され
た。また、上記の第2の工程においては、20℃/
min以上の速度で急冷することが必須である。徐
冷では、一旦消滅した析出物が再析出する恐れが
あるからである。
更に、上記の第1及び第2の工程においてウエ
ーハ表面には、上記の熱処理時間(1乃至5時
間)の長さの平方根に比例して40〜100〔μm〕の
深さまで酸素原子(O)がアウトデイフユージヨンし
て外拡散層が形成されるが、第3の工程としてこ
の層をウエツトエツチング法等を使用して除去
し、更にその表面に機械的手段により鏡面となす
と、続くIG処理工程におけるデニユーデツドゾ
ーンの幅の制御を行なう上で非常に有利である。
(6) 発明の実施例 以下図面を参照しつつ、本発明の一実施例に係
る半導体装置の製造方法の要旨であり、IG処理
に先立つて実行されるシリコン(Si)ウエーハの
処理方法について説明し、本発明の構成と特有の
効果とを明らかにする。
一例として、チヨクラルスキー法により製造さ
れたシリコン(Si)単結晶よりなり、不純物とし
てボロン(B)を含有し厚さ800〔μm〕程度のシリコ
ン(Si)ウエーハに上記の処理を行なつた場合に
ついて述べる。第3図は、このシリコン(Si)ウ
エーハの断面図であり、斜線で示された領域11
が酸素原子(O)及び析出物(SiOx)を高濃度に含
む領域である。
第4図参照 このシリコン(Si)ウエーハに対し、第1の工
程として窒素(N2)雰囲気中1300℃において1
時間熱処理を実行したのち、第2の工程として、
上記の状態、すなわち、窒素(N2)雰囲気中で
1300℃に加熱された状態から100℃/min程度の
冷却速度で300℃程度まで空気中にとり出して急
冷する。これらの工程終了後のウエーハ断面を観
察した結果、領域12(破線により斜線が施こさ
れ破線により囲まれた領域)に酸素原子(O)が均一
に分散されかつ析出物(SiOx)が消滅している
ことがわかつた。この事実は赤外吸収測定を行な
うことによつて確認された。また、図において1
3は、上記の熱処理工程により、酸素原子(O)がア
ウトデイフユージヨンして形成された外拡散層で
あり、表面からの深さは40〔μm〕程度である。
上記の第2の工程において注意すべき点は、冷
却速度を確実に20℃/min以上となすことであ
る。この値以下、すなわち、徐冷すると、第1の
工程で消滅した析出物(SiOx)が再び析出して、
酸素原子(O)の均一な分布状態が崩壊してしまうか
らである。
第5図参照 更に、第3の工程として、上記のシリコン
(Si)ウエーハ表層に形成された厚さ40〔μm〕程
度の外拡散層13をフツ化水素酸(HF)とリン
酸(H3PO4)との混合液でバブルエツチするこ
とにより除去したのち、その表面を機械的手段を
用いて鏡面となす。この工程は、続くIG処理工
程における無欠陥層幅の制御に極めて有効であ
る。
上記の第1、第2及び第3の工程終了後、ウエ
ーハに対して通常のIG処理(当初窒素中700℃に
おいて24時間アニールし、その後1100℃4時間に
おいてアニールを続行する。尚最初の温度は600
〜800℃であり、後続温度は1000℃以上でもよい。
又アニール順序はこの逆にしてもよい。)を行な
つた後のウエーハ断面図を第6図に示す。図にお
いて、14はウエーハの表層に形成された無欠陥
層であり、15は酸素原子(O)に起因してウエーハ
内部に発生した結晶欠陥等よりなる欠陥層であ
る。この欠陥層15には、ウエーハを劈開して、
劈開面を選択エツチした後に顕微鏡観察を行なつ
た結果、均一に108/cm2程度のスタツキングフオ
ールトが存在することが確認された。したがつ
て、続く半導体装置製造工程において発生する汚
染物質等に対し、IG効果が有効に作用し、製造
歩留まりを良好にするとともに、装置の特性の向
上にも有効に寄与することが確認された。
(7) 発明の効果 以上説明せるとおり、本発明によれば、IG方
法にもとづいてシリコン(Si)ウエーハ表面にデ
ニユーデツドゾーンを形成する工程を含む半導体
装置の製造方法において、シリコン(Si)ウエー
ハに含まれる酸素原子(O)及びその析出物(SiOx)
の濃度がスワールデイフエクトの分布が存在して
いても、IG効果が有効に作用し、結果として、
製造歩留りが良好となり、装置の信頼性が向上す
る等の利益を実現しうる工程を含む半導体装置の
製造方法を提供することができる。
【図面の簡単な説明】
第1図及び第2図は、従来技術において、IG
処理を行なう前、及び行なつた後のシリコン
(Si)ウエーハの断面図であり、第3図は本発明
の一実施例において、IG処理に先だつて行なわ
れる3つの工程を行なう前の状態のシリコン
(Si)ウエーハの断面図であり、第4図は上記第
1、第2の工程完了後のウエーハ断面図であり、
第5図は上記第3の工程完了後のウエーハ断面図
であり、第6図は続くIG処理後のウエーハ断面
図である。 1,11……酸素原子(O)及び析出物(SiOx)
が特に高濃度に含まれる領域、2……従来技術に
おいてIG処理後欠陥の発生した領域、2′……従
来技術においてIG処理後欠陥の発生しない領域、
3,14……IG処理後ウエーハ表層に形成され
た無欠陥層、12……本実施例においてウエーハ
内部に形成された均一な濃度に酸素原子(O)を含む
層、13……本実施例においてウエーハ表層に形
成された外拡散層、15……本実施例において
IG処理後にウエーハ内部に形成された均一な欠
陥層、A……IG効果が有効な領域、B……IG効
果が有効でない領域。

Claims (1)

  1. 【特許請求の範囲】 1 半導体装置の製造方法において、 チヨクラルスキー法を使用して製造された半導
    体ウエーハに不活性ガス中で1300℃乃至1400℃の
    温度範囲において1〔時間〕乃至5〔時間〕の熱処
    理を施す第1の工程と、 該ウエーハを前記1300℃乃至1400℃の温度から
    300℃以下の温度まで毎分20℃以上の冷却速度を
    もつて冷却する第2の工程と、 前記第1及び第2の工程完了後に、前記ウエー
    ハ表層のうち、前記第2の工程において酸素原子
    が外方拡散されてできた外拡散層を除去して、該
    除去されたウエーハ表面を鏡面となす第3の工程
    と を含むことを特徴とする半導体装置の製造方法。 2 前記外拡散層の深さは、前記第1の工程にお
    ける熱処理時間の平方根に比例して決定される40
    乃至100〔μm〕の範囲であることを特徴とする特
    許請求の範囲第1項記載の半導体装置の製造方
    法。
JP22835782A 1982-12-27 1982-12-27 半導体装置の製造方法 Granted JPS59119842A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22835782A JPS59119842A (ja) 1982-12-27 1982-12-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22835782A JPS59119842A (ja) 1982-12-27 1982-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59119842A JPS59119842A (ja) 1984-07-11
JPH0436457B2 true JPH0436457B2 (ja) 1992-06-16

Family

ID=16875187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22835782A Granted JPS59119842A (ja) 1982-12-27 1982-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59119842A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204536A (ja) * 1986-03-04 1987-09-09 Nec Corp シリコン半導体基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
US6236104B1 (en) * 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon

Also Published As

Publication number Publication date
JPS59119842A (ja) 1984-07-11

Similar Documents

Publication Publication Date Title
US6478883B1 (en) Silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
JPS583375B2 (ja) シリコン単結晶ウエハ−の製造方法
JPS6255697B2 (ja)
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP4154881B2 (ja) シリコン半導体基板の熱処理方法
JP4567251B2 (ja) シリコン半導体基板およびその製造方法
JPS583374B2 (ja) シリコン単結晶の処理方法
JP4055343B2 (ja) シリコン半導体基板の熱処理方法
WO2010131412A1 (ja) シリコンウェーハおよびその製造方法
JPS63227026A (ja) シリコン結晶基板のゲツタリング方法
KR860000228B1 (ko) 반도체 기판과 그 제조방법
JPH05155700A (ja) 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JPH05291097A (ja) シリコン基板およびその製造方法
JPS59124136A (ja) 半導体ウエハの処理方法
US7824493B2 (en) Silicon wafer and method for manufacturing the same
JP3287524B2 (ja) Soi基板の製造方法
WO2023098675A1 (zh) 消除间隙型缺陷B-swirl的方法、硅片及电子器件
JPH0518254B2 (ja)
JP3080501B2 (ja) シリコンウェーハの製造方法
JPH0436457B2 (ja)
JP4035886B2 (ja) シリコンエピタキシャルウェーハとその製造方法