JP3287524B2 - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JP3287524B2 JP3287524B2 JP05225895A JP5225895A JP3287524B2 JP 3287524 B2 JP3287524 B2 JP 3287524B2 JP 05225895 A JP05225895 A JP 05225895A JP 5225895 A JP5225895 A JP 5225895A JP 3287524 B2 JP3287524 B2 JP 3287524B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon wafer
- heat treatment
- wafer
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
Description
【０００１】
【産業上の利用分野】本発明は２枚のシリコンウェーハ
を絶縁層を介して貼り合わせるＳＯＩ（Silicon-On-Ins
ulator）基板の製造方法に関するものである。
を絶縁層を介して貼り合わせるＳＯＩ（Silicon-On-Ins
ulator）基板の製造方法に関するものである。
【０００２】
【従来の技術】近年、高集積ＣＭＯＳ（Complementary
Metal Oxide Semiconductor）、ＩＣ、高耐圧素子など
がＳＯＩ基板を利用して製作されるようになってきてい
る。絶縁層の上にデバイス作製領域として使用される単
結晶シリコン層を形成したＳＯＩ基板は、高集積ＣＭＯ
Ｓの場合にはラッチアップ（寄生回路による異常発振現
象）の防止に、また高耐圧素子の場合にはベース基板と
の絶縁分離にそれぞれ有効である。このＳＯＩ基板の製
造方法には、シリコンウェーハ同士を二酸化シリコン層
（以下、シリコン酸化層という）、即ち絶縁層を介して
貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に
有する基板の上にまず多結晶シリコン薄膜をＣＶＤ（Ch
emical Vapor Deposition）法により堆積させ、次いで
レーザーアニールによって単結晶化するＺＭＲ法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ法
などがある。これらの方法の中でも、貼り合わせ法によ
り作製されたＳＯＩ基板は、絶縁層上のシリコン層（以
下、ＳＯＩ層という）の結晶性が極めて良好であること
から、有望視されて来ている。
Metal Oxide Semiconductor）、ＩＣ、高耐圧素子など
がＳＯＩ基板を利用して製作されるようになってきてい
る。絶縁層の上にデバイス作製領域として使用される単
結晶シリコン層を形成したＳＯＩ基板は、高集積ＣＭＯ
Ｓの場合にはラッチアップ（寄生回路による異常発振現
象）の防止に、また高耐圧素子の場合にはベース基板と
の絶縁分離にそれぞれ有効である。このＳＯＩ基板の製
造方法には、シリコンウェーハ同士を二酸化シリコン層
（以下、シリコン酸化層という）、即ち絶縁層を介して
貼り合わせる方法、絶縁性基板又は絶縁性薄膜を表面に
有する基板の上にまず多結晶シリコン薄膜をＣＶＤ（Ch
emical Vapor Deposition）法により堆積させ、次いで
レーザーアニールによって単結晶化するＺＭＲ法、シリ
コン基板内部に高濃度の酸素イオンを注入した後、高温
でアニール処理してこのシリコン基板表面から所定の深
さの領域に埋込みシリコン酸化層（絶縁層）を形成し、
その表面側のシリコン層を活性領域とするＳＩＭＯＸ法
などがある。これらの方法の中でも、貼り合わせ法によ
り作製されたＳＯＩ基板は、絶縁層上のシリコン層（以
下、ＳＯＩ層という）の結晶性が極めて良好であること
から、有望視されて来ている。
【０００３】このシリコンウェーハの貼り合わせ法は、
具体的にはそれぞれ約６００μｍの２枚のシリコンウェ
ーハをシリコン酸化層からなる絶縁層を介して接合し、
酸素雰囲気中、１１００℃で２時間貼り合わせ熱処理し
た後、２枚のシリコンウェーハの一方のシリコンウェー
ハの表面を砥石で研削し、更に研磨布で研磨してこのシ
リコンウェーハの厚さを約１〜１０μｍの範囲にし、こ
の研磨した側の厚さ約１〜１０μｍのシリコン層をデバ
イス形成用のＳＯＩ層としている。
具体的にはそれぞれ約６００μｍの２枚のシリコンウェ
ーハをシリコン酸化層からなる絶縁層を介して接合し、
酸素雰囲気中、１１００℃で２時間貼り合わせ熱処理し
た後、２枚のシリコンウェーハの一方のシリコンウェー
ハの表面を砥石で研削し、更に研磨布で研磨してこのシ
リコンウェーハの厚さを約１〜１０μｍの範囲にし、こ
の研磨した側の厚さ約１〜１０μｍのシリコン層をデバ
イス形成用のＳＯＩ層としている。
【０００４】
【発明が解決しようとする課題】しかし、チョクラルス
キー（ＣＺ）法により育成されたシリコン単結晶中に
は、１〜２×１０18／ｃｍ3程度の濃度で不純物酸素が
含まれているため、上記貼り合わせ法により１１００℃
で２時間熱処理すると、この不純物酸素が析出し、ＢＭ
Ｄ（Bulk MicroDefect）と呼ばれる酸素析出物が生成さ
れる。この酸素析出物がＳＯＩ層に生成されると、ＳＯ
Ｉ層の完全性が損なわれ、特に使用されるウェーハの酸
素濃度が高い程、その危険性が高かった。こうしたＳＯ
Ｉ層にデバイスを形成した場合にはデバイスの電気的特
性に直接的又は間接的に大きな影響を与えることがあっ
た。本発明の目的は、シリコンウェーハを２枚貼り合わ
せて作られる絶縁層上のＳＯＩ層の酸素析出物の密度が
小さく、酸素析出物に起因したデバイスの電気的特性に
悪影響を及ぼさないＳＯＩ基板の製造方法を提供するこ
とにある。
キー（ＣＺ）法により育成されたシリコン単結晶中に
は、１〜２×１０18／ｃｍ3程度の濃度で不純物酸素が
含まれているため、上記貼り合わせ法により１１００℃
で２時間熱処理すると、この不純物酸素が析出し、ＢＭ
Ｄ（Bulk MicroDefect）と呼ばれる酸素析出物が生成さ
れる。この酸素析出物がＳＯＩ層に生成されると、ＳＯ
Ｉ層の完全性が損なわれ、特に使用されるウェーハの酸
素濃度が高い程、その危険性が高かった。こうしたＳＯ
Ｉ層にデバイスを形成した場合にはデバイスの電気的特
性に直接的又は間接的に大きな影響を与えることがあっ
た。本発明の目的は、シリコンウェーハを２枚貼り合わ
せて作られる絶縁層上のＳＯＩ層の酸素析出物の密度が
小さく、酸素析出物に起因したデバイスの電気的特性に
悪影響を及ぼさないＳＯＩ基板の製造方法を提供するこ
とにある。
【０００５】
【課題を解決するための手段】図１（ａ）〜図１（ｆ）
に示すように、本発明は第１シリコンウェーハ１１と第
２シリコンウェーハ１２とを絶縁層１３を介して接合
し、接合した第１及び第２シリコンウェーハ１１，１２
を熱処理して貼り合わせた後、第１シリコンウェーハ１
１又は第２シリコンウェーハ１２を所定の厚さに研削研
磨してデバイス形成用のＳＯＩ層１２ａとするＳＯＩ基
板の製造方法の改良である。その特徴ある構成は、上記
接合した後の第１及び第２シリコンウェーハ１１，１２
を熱処理する前に室温状態から３０〜５０℃／秒の昇温
速度で１０００〜１２００℃まで急速加熱して１０〜６
００秒保持する前熱処理工程を含むことにある。
に示すように、本発明は第１シリコンウェーハ１１と第
２シリコンウェーハ１２とを絶縁層１３を介して接合
し、接合した第１及び第２シリコンウェーハ１１，１２
を熱処理して貼り合わせた後、第１シリコンウェーハ１
１又は第２シリコンウェーハ１２を所定の厚さに研削研
磨してデバイス形成用のＳＯＩ層１２ａとするＳＯＩ基
板の製造方法の改良である。その特徴ある構成は、上記
接合した後の第１及び第２シリコンウェーハ１１，１２
を熱処理する前に室温状態から３０〜５０℃／秒の昇温
速度で１０００〜１２００℃まで急速加熱して１０〜６
００秒保持する前熱処理工程を含むことにある。
【０００６】
【０００７】以下、本発明を詳述する。本発明の第１及
び第２シリコンウェーハはＣＺ法、ＦＺ法等の方法で、
ともに同一の方法により得られたシリコン単結晶棒から
作製される。絶縁層は第１シリコンウェーハ又は第２シ
リコンウェーハのいずれか一方又は双方の片面に形成さ
れる。接合を良好にするために、絶縁層はいずれか一方
のシリコンウェーハの片面に形成されることが好まし
い。図１（ａ）に示すように、図では第２シリコンウェ
ーハ１２の片面に絶縁層１３が形成される。貼り合わせ
後の絶縁層とＳＯＩ層との界面として、２枚のシリコン
ウェーハの接合界面（図１ではシリコンウェーハ１１と
の界面）と、接合前に絶縁層を形成したシリコンウェー
ハとの界面（図１ではシリコンウェーハ１２との界面）
がある。本発明のＳＯＩ層１２ａと絶縁層１３との界面
は、前者の接合界面であるよりも後者の絶縁層を形成し
たウェーハとの界面である方が、界面の連続性に優れて
いるため好ましい。即ち、図１（ｆ）に示すようにＳＯ
Ｉ層１２ａが形成されるシリコンウェーハ１２をＳＯＩ
層用のシリコン基板とし、別のシリコンウェーハ１１を
その支持基板とすることが好ましい。
び第２シリコンウェーハはＣＺ法、ＦＺ法等の方法で、
ともに同一の方法により得られたシリコン単結晶棒から
作製される。絶縁層は第１シリコンウェーハ又は第２シ
リコンウェーハのいずれか一方又は双方の片面に形成さ
れる。接合を良好にするために、絶縁層はいずれか一方
のシリコンウェーハの片面に形成されることが好まし
い。図１（ａ）に示すように、図では第２シリコンウェ
ーハ１２の片面に絶縁層１３が形成される。貼り合わせ
後の絶縁層とＳＯＩ層との界面として、２枚のシリコン
ウェーハの接合界面（図１ではシリコンウェーハ１１と
の界面）と、接合前に絶縁層を形成したシリコンウェー
ハとの界面（図１ではシリコンウェーハ１２との界面）
がある。本発明のＳＯＩ層１２ａと絶縁層１３との界面
は、前者の接合界面であるよりも後者の絶縁層を形成し
たウェーハとの界面である方が、界面の連続性に優れて
いるため好ましい。即ち、図１（ｆ）に示すようにＳＯ
Ｉ層１２ａが形成されるシリコンウェーハ１２をＳＯＩ
層用のシリコン基板とし、別のシリコンウェーハ１１を
その支持基板とすることが好ましい。
【０００８】絶縁層の厚さは約０．５〜１．０μｍの範
囲にあり、絶縁層はシリコン酸化層（ＳｉＯ2層）であ
って、シリコンウェーハを熱酸化することにより、或い
はＣＶＤ法によりウェーハの片面に形成される。シリコ
ンウェーハの熱酸化に続いて、図１（ｃ）に示すように
接合しようとする表面を活性化するために所定の洗浄液
でシリコンウェーハを洗浄することが好ましい。図１
（ｄ）に示すように接合した後の第１及び第２シリコン
ウェーハ１１，１２を室温状態から３０〜５０℃／秒の
昇温速度で１０００〜１２００℃まで、好ましくは１１
００℃まで急速加熱して１０〜６００秒、好ましくは１
００〜６００秒保持する前熱処理を行う。
囲にあり、絶縁層はシリコン酸化層（ＳｉＯ2層）であ
って、シリコンウェーハを熱酸化することにより、或い
はＣＶＤ法によりウェーハの片面に形成される。シリコ
ンウェーハの熱酸化に続いて、図１（ｃ）に示すように
接合しようとする表面を活性化するために所定の洗浄液
でシリコンウェーハを洗浄することが好ましい。図１
（ｄ）に示すように接合した後の第１及び第２シリコン
ウェーハ１１，１２を室温状態から３０〜５０℃／秒の
昇温速度で１０００〜１２００℃まで、好ましくは１１
００℃まで急速加熱して１０〜６００秒、好ましくは１
００〜６００秒保持する前熱処理を行う。
【０００９】この急速に加熱する熱処理の方法として
は、室温状態の酸素析出核を含む接合した２枚のシリコ
ンウェーハ１１，１２を１０００〜１２００℃に加熱さ
れた炉に素早く入れる方法が好ましい。なお、室温状態
の酸素析出核を含む接合した２枚のシリコンウェーハ１
１，１２を高熱発生可能なランプを用いた高熱加熱炉内
に配置し、ランプスイッチを入れて熱射を開始し急速に
１０００〜１２００℃に加熱させる方法でもよい。ラン
プ光照射で急速加熱する場合にはウェーハを均一に加熱
できる利点がある。急速加熱して到達する最終温度が１
０００℃未満では２枚のウェーハの接合界面及び絶縁層
とウェーハとの界面（以下、両界面という）の付近で格
子間シリコン原子が蓄積（過飽和）状態になりにくく、
両界面付近で酸素析出核が成長し易い。また１２００℃
を超えると熱処理炉の炉芯管が変形するなどの弊害を生
じる。好ましくは１１００℃である。また保持時間が１
０秒未満では両界面における格子間シリコン原子のウェ
ーハ内部への拡散時間が短すぎ、両界面付近における酸
素析出核成長の抑制が不十分で酸素析出物密度の低い層
を十分に確保できない。また６００秒を超えると保持中
に格子間シリコン原子が十分に拡散してその濃度が平衡
状態に達してしまい、最早過飽和濃度の格子間シリコン
原子が存在せず、無欠陥領域幅を増大させるという本発
明の目的を達成できない。このため、保持時間は１０〜
６００秒に決められる。この急速加熱の前熱処理は窒素
雰囲気中、酸素雰囲気中又は大気中で行われる。好まし
くは窒素雰囲気中である。
は、室温状態の酸素析出核を含む接合した２枚のシリコ
ンウェーハ１１，１２を１０００〜１２００℃に加熱さ
れた炉に素早く入れる方法が好ましい。なお、室温状態
の酸素析出核を含む接合した２枚のシリコンウェーハ１
１，１２を高熱発生可能なランプを用いた高熱加熱炉内
に配置し、ランプスイッチを入れて熱射を開始し急速に
１０００〜１２００℃に加熱させる方法でもよい。ラン
プ光照射で急速加熱する場合にはウェーハを均一に加熱
できる利点がある。急速加熱して到達する最終温度が１
０００℃未満では２枚のウェーハの接合界面及び絶縁層
とウェーハとの界面（以下、両界面という）の付近で格
子間シリコン原子が蓄積（過飽和）状態になりにくく、
両界面付近で酸素析出核が成長し易い。また１２００℃
を超えると熱処理炉の炉芯管が変形するなどの弊害を生
じる。好ましくは１１００℃である。また保持時間が１
０秒未満では両界面における格子間シリコン原子のウェ
ーハ内部への拡散時間が短すぎ、両界面付近における酸
素析出核成長の抑制が不十分で酸素析出物密度の低い層
を十分に確保できない。また６００秒を超えると保持中
に格子間シリコン原子が十分に拡散してその濃度が平衡
状態に達してしまい、最早過飽和濃度の格子間シリコン
原子が存在せず、無欠陥領域幅を増大させるという本発
明の目的を達成できない。このため、保持時間は１０〜
６００秒に決められる。この急速加熱の前熱処理は窒素
雰囲気中、酸素雰囲気中又は大気中で行われる。好まし
くは窒素雰囲気中である。
【００１０】図１（ｅ）に示すように、この前熱処理の
後の本格的な貼り合わせ熱処理は２枚のシリコンウェー
ハ１１，１２を接合した状態で乾燥酸素（ｄｒｙＯ2）
雰囲気又は窒素（Ｎ2）雰囲気中で１１００℃の温度
下、１〜３時間、好ましくは２時間程度行う。図１
（ｆ）に示すように、一体化した２枚のシリコンウェー
ハ１１，１２が放冷され室温になった後に、シリコン基
板となる第２シリコンウェーハ１２を砥石で研削し、そ
の後研磨布で研磨して、約１〜１０μｍの厚さの薄膜に
加工する。これにより厚さ約１〜１０μｍのデバイス形
成用のＳＯＩ層１２ａが絶縁層１３上に得られる。
後の本格的な貼り合わせ熱処理は２枚のシリコンウェー
ハ１１，１２を接合した状態で乾燥酸素（ｄｒｙＯ2）
雰囲気又は窒素（Ｎ2）雰囲気中で１１００℃の温度
下、１〜３時間、好ましくは２時間程度行う。図１
（ｆ）に示すように、一体化した２枚のシリコンウェー
ハ１１，１２が放冷され室温になった後に、シリコン基
板となる第２シリコンウェーハ１２を砥石で研削し、そ
の後研磨布で研磨して、約１〜１０μｍの厚さの薄膜に
加工する。これにより厚さ約１〜１０μｍのデバイス形
成用のＳＯＩ層１２ａが絶縁層１３上に得られる。
【００１１】
【作用】一般にウェーハ内では、格子間シリコン原子の
濃度が熱平衡濃度より低く、格子間シリコン原子が欠乏
状態にあるときには、酸素析出核が安定に成長し易くな
り、格子間シリコン原子の濃度が熱平衡濃度より低くな
いとき、即ち蓄積（過飽和）状態にあるときには酸素析
出核は消滅するかその成長が抑制される傾向にある。本
発明の特徴ある工程で酸素析出核を含む２枚の接合した
シリコンウェーハを到達温度を１０００〜１２００℃と
して室温から急速加熱（前熱処理）すると、ウェーハ表
面は勿論、両界面付近の格子間シリコン原子濃度が急激
な温度上昇に伴い一時的に熱平衡濃度以下になり、格子
間シリコン原子が欠乏状態になり、酸素析出核が安定に
成長し易い環境になる。しかし、同時にこの欠乏した格
子間シリコン原子を補って平衡状態を取り戻すために、
両界面付近では格子間シリコン原子の生成が起こり、生
成した格子間シリコン原子はウェーハ内部に拡散し始め
る。格子間シリコン原子の欠乏状態にあった両界面付近
は格子間シリコン原子の生成ですぐに過飽和状態にな
り、酸素析出核は消滅を始める。しかし、両界面で生成
した格子間シリコン原子がウェーハ内部にまで拡散する
にはある程度の時間を要するため、この両界面からウェ
ーハ内部に深く入るほど酸素析出核が成長し易い環境が
長く続く。従って、両界面に近いほど酸素析出核の密度
は低く、またこの熱処理時間（１０〜６００秒）が長い
ほど酸素析出核、即ち欠陥の形成されない領域の厚さは
大きくなる。また１０００〜１２００℃の範囲で温度が
高いほど、格子間シリコン原子の拡散係数が大きく、短
時間で欠陥の形成されない領域の厚さは大きくなる。急
速加熱（前熱処理）し、室温に放冷した後で１１００℃
まで再び加熱すると、急速加熱で生き残ったウェーハ内
部の酸素析出核が成長して酸素析出物となる一方、２枚
のウェーハの接合界面では結合が生じ、２枚のウェーハ
は貼り合わされ、両者の結晶格子は一体化する。
濃度が熱平衡濃度より低く、格子間シリコン原子が欠乏
状態にあるときには、酸素析出核が安定に成長し易くな
り、格子間シリコン原子の濃度が熱平衡濃度より低くな
いとき、即ち蓄積（過飽和）状態にあるときには酸素析
出核は消滅するかその成長が抑制される傾向にある。本
発明の特徴ある工程で酸素析出核を含む２枚の接合した
シリコンウェーハを到達温度を１０００〜１２００℃と
して室温から急速加熱（前熱処理）すると、ウェーハ表
面は勿論、両界面付近の格子間シリコン原子濃度が急激
な温度上昇に伴い一時的に熱平衡濃度以下になり、格子
間シリコン原子が欠乏状態になり、酸素析出核が安定に
成長し易い環境になる。しかし、同時にこの欠乏した格
子間シリコン原子を補って平衡状態を取り戻すために、
両界面付近では格子間シリコン原子の生成が起こり、生
成した格子間シリコン原子はウェーハ内部に拡散し始め
る。格子間シリコン原子の欠乏状態にあった両界面付近
は格子間シリコン原子の生成ですぐに過飽和状態にな
り、酸素析出核は消滅を始める。しかし、両界面で生成
した格子間シリコン原子がウェーハ内部にまで拡散する
にはある程度の時間を要するため、この両界面からウェ
ーハ内部に深く入るほど酸素析出核が成長し易い環境が
長く続く。従って、両界面に近いほど酸素析出核の密度
は低く、またこの熱処理時間（１０〜６００秒）が長い
ほど酸素析出核、即ち欠陥の形成されない領域の厚さは
大きくなる。また１０００〜１２００℃の範囲で温度が
高いほど、格子間シリコン原子の拡散係数が大きく、短
時間で欠陥の形成されない領域の厚さは大きくなる。急
速加熱（前熱処理）し、室温に放冷した後で１１００℃
まで再び加熱すると、急速加熱で生き残ったウェーハ内
部の酸素析出核が成長して酸素析出物となる一方、２枚
のウェーハの接合界面では結合が生じ、２枚のウェーハ
は貼り合わされ、両者の結晶格子は一体化する。
【００１２】
【実施例】次に、本発明の実施例を図面に基づいて詳し
く説明する。 ＜実施例１＞ (a) サンプルの準備と絶縁膜の形成 図１（ａ）に示すように、ＣＺ法で引上げられたシリコ
ン単結晶棒から切断され研削研磨されたばかりの次の特
性の２枚の第１シリコンウェーハ１１及び第２シリコン
ウェーハ１２を３組用意した。それぞれの第２シリコン
ウェーハ１２の片面にはウェーハ１２を湿潤酸素（ｗｅ
ｔＯ2）雰囲気中、１０００℃で３時間熱処理して厚さ
０．５μｍのシリコン酸化層からなる絶縁層１３を形成
した。 直径： ５インチ 面方位： ＜１００＞ 伝導型： Ｐ型（ドーパントとしてボロンを添加） 抵抗率： 約１０Ωｃｍ 厚さ： 約６２０μｍ 初期格子間酸素濃度：約１．５×１０18／ｃｍ3（旧ＡＳＴＭ） (b) 酸素析出核形成熱処理と洗浄 埋込みＳｉＯ2膜近傍での無欠陥領域の形成を確認する
ため、ウェーハ内部から表面まで均一に酸素析出核を形
成する目的で、先ず用意したシリコンウェーハ全てに、
以下に示すような酸素析出核形成熱処理を施した。即
ち、図１（ｂ）に示すように、６枚のシリコンウェーハ
（ウェーハ１１，１２×３組）を８００℃に加熱された
熱処理炉に１０ｃｍ／分の速度（昇温速度４０〜５０℃
／分）で入れ、窒素雰囲気中でｔ1＝８時間熱処理し
た。この比較的低温熱処理によりウェーハ内に酸素析出
核を導入した。炉から６枚のシリコンウェーハを同じく
１０ｃｍ／分の速度（降温速度４０〜５０℃／分）で取
出し室温まで放冷した。６枚のシリコンウェーハをＨ
Ｆ：Ｈ2Ｏ＝１：９の容量比で混合した希フッ酸で洗浄
し乾燥した後、比重０．９のＮＨ4ＯＨの水溶液と比重
１．１のＨ2Ｏ2水溶液とＨ2ＯとをＮＨ4ＯＨ：Ｈ2Ｏ2：
Ｈ2Ｏ＝１：２：７の容量比で混合して調製したＳＣ１
（Standard Cleaning 1）の洗浄液で洗浄して６枚のシ
リコンウェーハの表面を活性化した。
く説明する。 ＜実施例１＞ (a) サンプルの準備と絶縁膜の形成 図１（ａ）に示すように、ＣＺ法で引上げられたシリコ
ン単結晶棒から切断され研削研磨されたばかりの次の特
性の２枚の第１シリコンウェーハ１１及び第２シリコン
ウェーハ１２を３組用意した。それぞれの第２シリコン
ウェーハ１２の片面にはウェーハ１２を湿潤酸素（ｗｅ
ｔＯ2）雰囲気中、１０００℃で３時間熱処理して厚さ
０．５μｍのシリコン酸化層からなる絶縁層１３を形成
した。 直径： ５インチ 面方位： ＜１００＞ 伝導型： Ｐ型（ドーパントとしてボロンを添加） 抵抗率： 約１０Ωｃｍ 厚さ： 約６２０μｍ 初期格子間酸素濃度：約１．５×１０18／ｃｍ3（旧ＡＳＴＭ） (b) 酸素析出核形成熱処理と洗浄 埋込みＳｉＯ2膜近傍での無欠陥領域の形成を確認する
ため、ウェーハ内部から表面まで均一に酸素析出核を形
成する目的で、先ず用意したシリコンウェーハ全てに、
以下に示すような酸素析出核形成熱処理を施した。即
ち、図１（ｂ）に示すように、６枚のシリコンウェーハ
（ウェーハ１１，１２×３組）を８００℃に加熱された
熱処理炉に１０ｃｍ／分の速度（昇温速度４０〜５０℃
／分）で入れ、窒素雰囲気中でｔ1＝８時間熱処理し
た。この比較的低温熱処理によりウェーハ内に酸素析出
核を導入した。炉から６枚のシリコンウェーハを同じく
１０ｃｍ／分の速度（降温速度４０〜５０℃／分）で取
出し室温まで放冷した。６枚のシリコンウェーハをＨ
Ｆ：Ｈ2Ｏ＝１：９の容量比で混合した希フッ酸で洗浄
し乾燥した後、比重０．９のＮＨ4ＯＨの水溶液と比重
１．１のＨ2Ｏ2水溶液とＨ2ＯとをＮＨ4ＯＨ：Ｈ2Ｏ2：
Ｈ2Ｏ＝１：２：７の容量比で混合して調製したＳＣ１
（Standard Cleaning 1）の洗浄液で洗浄して６枚のシ
リコンウェーハの表面を活性化した。
【００１３】(c) 接合 ６枚のシリコンウェーハを２枚ずつ組み合わせ、図１
（ｃ）に示すように、シリコンウェーハ１１，１２を絶
縁層１３を介して重ね合せ接合した。３組の接合したウ
ェーハが得られた。
（ｃ）に示すように、シリコンウェーハ１１，１２を絶
縁層１３を介して重ね合せ接合した。３組の接合したウ
ェーハが得られた。
【００１４】(d) 前熱処理 図１（ｄ）に示すように、３組の接合したウェーハ１
１，１２を室温から１１００℃に設定された熱処理炉中
に３００ｃｍ／分（昇温速度４０℃／秒）の速度で挿入
し、窒素（Ｎ2）雰囲気中で１１００℃に達したところ
で、１組はｔ2＝１０秒、１組はｔ2＝６０秒、１組はｔ
2＝６００秒保持し、保持後それぞれ熱処理炉から取出
し、２０〜３０℃／秒の速度で室温まで降温した。
１，１２を室温から１１００℃に設定された熱処理炉中
に３００ｃｍ／分（昇温速度４０℃／秒）の速度で挿入
し、窒素（Ｎ2）雰囲気中で１１００℃に達したところ
で、１組はｔ2＝１０秒、１組はｔ2＝６０秒、１組はｔ
2＝６００秒保持し、保持後それぞれ熱処理炉から取出
し、２０〜３０℃／秒の速度で室温まで降温した。
【００１５】(e) 貼り合わせ熱処理 図１（ｅ）に示すように、３組の接合したウェーハ１
１，１２を室温から８００℃に設定された熱処理炉中に
１０ｃｍ／分の速度で挿入し、乾燥酸素（ｄｒｙＯ2）
雰囲気中で１０℃／分の速度で昇温し、１１００℃に達
したところで、８時間保持した。次いで４℃／分の速度
で降温し、８００℃まで冷却した後、１０ｃｍ／分の速
度で炉から室温中に取り出した。
１，１２を室温から８００℃に設定された熱処理炉中に
１０ｃｍ／分の速度で挿入し、乾燥酸素（ｄｒｙＯ2）
雰囲気中で１０℃／分の速度で昇温し、１１００℃に達
したところで、８時間保持した。次いで４℃／分の速度
で降温し、８００℃まで冷却した後、１０ｃｍ／分の速
度で炉から室温中に取り出した。
【００１６】(f) 酸素析出物密度の測定 接合界面付近の酸素析出物の密度を調べるために、３組
の接合したウェーハ１１，１２をＨＦ：ＨＮＯ3：ＣＨ3
ＣＯＯＨ＝１：３：１（ミラーエッチャント）に３０分
間浸漬して接合したウェーハを両面からエッチングし、
厚さ６５０μｍ程度に薄層化した。続いてこれらの３つ
のサンプルを劈開した後、酸素析出物を顕在化させるた
めにＨＦ溶液：０．１５モルＫ2Ｃｒ2Ｏ7水溶液＝２：
１のＳｅｃｃｏエッチャントに１．５分間浸漬してエッ
チングした。３つのサンプルをこのエッチャントから引
上げ、純水で洗浄し乾燥した後、光学顕微鏡で劈開面を
観察し、酸素析出物の密度を得た。その結果を図３に示
す。図３から明らかなように、両界面からの層の深さが
２０μｍ以下の領域では３つのサンプル全ての酸素析出
物の密度が１０9／ｃｍ3未満であった。また５０μｍの
領域では急速加熱（前熱処理）時の保持時間ｔ2が１０
秒のサンプルＡの場合、約５×１０9／ｃｍ3であり、ｔ
2が６０秒のサンプルＢの場合、約２×１０9／ｃｍ3で
あり、ｔ2が６００秒のサンプルＣの場合、約３×１０8
／ｃｍ3であった。これにより保持時間ｔ2が長い程、両
界面付近の酸素析出物の密度は小さくなることが判明し
た。
の接合したウェーハ１１，１２をＨＦ：ＨＮＯ3：ＣＨ3
ＣＯＯＨ＝１：３：１（ミラーエッチャント）に３０分
間浸漬して接合したウェーハを両面からエッチングし、
厚さ６５０μｍ程度に薄層化した。続いてこれらの３つ
のサンプルを劈開した後、酸素析出物を顕在化させるた
めにＨＦ溶液：０．１５モルＫ2Ｃｒ2Ｏ7水溶液＝２：
１のＳｅｃｃｏエッチャントに１．５分間浸漬してエッ
チングした。３つのサンプルをこのエッチャントから引
上げ、純水で洗浄し乾燥した後、光学顕微鏡で劈開面を
観察し、酸素析出物の密度を得た。その結果を図３に示
す。図３から明らかなように、両界面からの層の深さが
２０μｍ以下の領域では３つのサンプル全ての酸素析出
物の密度が１０9／ｃｍ3未満であった。また５０μｍの
領域では急速加熱（前熱処理）時の保持時間ｔ2が１０
秒のサンプルＡの場合、約５×１０9／ｃｍ3であり、ｔ
2が６０秒のサンプルＢの場合、約２×１０9／ｃｍ3で
あり、ｔ2が６００秒のサンプルＣの場合、約３×１０8
／ｃｍ3であった。これにより保持時間ｔ2が長い程、両
界面付近の酸素析出物の密度は小さくなることが判明し
た。
【００１７】
【発明の効果】以上述べたように、本発明によれば、本
格的な貼り合わせ熱処理を行う前に、急速加熱である前
熱処理を行うことにより、シリコンウェーハを２枚貼り
合わせて作られる絶縁層上のＳＯＩ層の酸素析出物の密
度を小さくし、その結果酸素析出物に起因したデバイス
の電気的特性に悪影響を及ぼすことのない優れた効果が
ある。またＳＯＩ層作製に用いられたウェーハの酸素濃
度がＦＺ成長シリコンウェーハの酸素濃度に比較して高
いため、貼り合わせ熱処理中やデバイスプロセス中にス
リップを生じる危険性が低い特長もある。
格的な貼り合わせ熱処理を行う前に、急速加熱である前
熱処理を行うことにより、シリコンウェーハを２枚貼り
合わせて作られる絶縁層上のＳＯＩ層の酸素析出物の密
度を小さくし、その結果酸素析出物に起因したデバイス
の電気的特性に悪影響を及ぼすことのない優れた効果が
ある。またＳＯＩ層作製に用いられたウェーハの酸素濃
度がＦＺ成長シリコンウェーハの酸素濃度に比較して高
いため、貼り合わせ熱処理中やデバイスプロセス中にス
リップを生じる危険性が低い特長もある。
【図１】本発明実施例のＳＯＩ基板の製造方法を示す部
分断面図。
分断面図。
【図２】本発明実施例の熱処理と温度の関係を示す図。
【図３】本発明実施例の接合界面付近の酸素析出物密度
を示す図。
を示す図。
１１ 第１シリコンウェーハ １２ 第２シリコンウェーハ １２ａ ＳＯＩ層 １３ 絶縁層（シリコン酸化層）
フロントページの続き (56)参考文献 特開 平５−235007（ＪＰ，Ａ) 特開 平１−259539（ＪＰ，Ａ) 特開 平２−237121（ＪＰ，Ａ) 特開 平５−144761（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/12 H01L 21/02 H01L 21/26 - 21/268 H01L 21/322 - 21/326 H01L 21/70 - 21/74 H01L 21/76 - 21/765 H01L 21/77
Claims (3)
- 【請求項１】 第１シリコンウェーハ(11)と第２シリコ
ンウェーハ(12)とを絶縁層(13)を介して接合し、前記接
合した第１及び第２シリコンウェーハ(11,12)を熱処理
して貼り合わせた後、前記第１シリコンウェーハ(11)又
は第２シリコンウェーハ(12)を所定の厚さに研削研磨し
てデバイス形成用のＳＯＩ層(12a)とするＳＯＩ基板の
製造方法において、 前記接合した後の第１及び第２シリコンウェーハ(11,1
2)を前記熱処理する前に室温状態から３０〜５０℃／秒
の昇温速度で１０００〜１２００℃まで急速加熱して１
０〜６００秒保持する前熱処理工程を含むことを特徴と
するＳＯＩ基板の製造方法。 - 【請求項２】 ３０〜５０℃／秒の昇温速度の加熱をそ
れぞれ室温の接合した第１及び第２シリコンウェーハ(1
1,12)を１０００〜１２００℃に加熱された炉に素早く
入れることにより行う請求項１記載のＳＯＩ基板の製造
方法。 - 【請求項３】 ３０〜５０℃／秒の昇温速度の加熱をそ
れぞれ室温の接合した第１及び第２シリコンウェーハ(1
1,12)を室温のランプ式高熱加熱炉に入れた後ランプス
イッチを入れて熱射を開始して１０００〜１２００℃に
急速加熱させることにより行う請求項１記載のＳＯＩ基
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05225895A JP3287524B2 (ja) | 1995-03-13 | 1995-03-13 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05225895A JP3287524B2 (ja) | 1995-03-13 | 1995-03-13 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250688A JPH08250688A (ja) | 1996-09-27 |
| JP3287524B2 true JP3287524B2 (ja) | 2002-06-04 |
Family
ID=12909738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05225895A Expired - Fee Related JP3287524B2 (ja) | 1995-03-13 | 1995-03-13 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3287524B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4750065B2 (ja) * | 1995-04-06 | 2011-08-17 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | 貼り合わせ半導体ウェーハの製造方法 |
| JP3902321B2 (ja) * | 1997-02-27 | 2007-04-04 | 株式会社Ｓｕｍｃｏ | 張り合わせ基板の製造方法 |
| JPH11150119A (ja) * | 1997-11-14 | 1999-06-02 | Sumitomo Sitix Corp | シリコン半導体基板の熱処理方法とその装置 |
| KR100335449B1 (ko) * | 1998-04-17 | 2002-05-04 | 가네꼬 히사시 | Ｓｏｉ 기판 및 그 제조 방법 |
| JPH11307747A (ja) * | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| JP3948156B2 (ja) * | 1999-03-30 | 2007-07-25 | 株式会社Ｓｕｍｃｏ | 張り合わせ基板の製造方法 |
| FR2845202B1 (fr) * | 2002-10-01 | 2004-11-05 | Soitec Silicon On Insulator | Procede de recuit rapide de tranches de materiau semiconducteur. |
| FR2854493B1 (fr) * | 2003-04-29 | 2005-08-19 | Soitec Silicon On Insulator | Traitement par brossage d'une plaquette semiconductrice avant collage |
| JP4947445B2 (ja) * | 2009-04-21 | 2012-06-06 | 株式会社Ｓｕｍｃｏ | シリコン半導体基板の製造方法 |
-
1995
- 1995-03-13 JP JP05225895A patent/JP3287524B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250688A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0966034B1 (en) | Method of manufacturing silicon-on-insulator substrate | |
| US6492682B1 (en) | Method of producing a bonded wafer and the bonded wafer | |
| US5670411A (en) | Process of making semiconductor-on-insulator substrate | |
| KR102306730B1 (ko) | 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 | |
| US20020022348A1 (en) | Semiconductor substrate and production method thereof | |
| JP2005522879A (ja) | 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 | |
| JPH06232141A (ja) | 半導体基板の作成方法及び固体撮像装置の製造方法 | |
| JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| JP3287524B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3262190B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JP3584945B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH10223641A (ja) | 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法 | |
| US7084459B2 (en) | SOI substrate | |
| JP4869544B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3262945B2 (ja) | Ｓｏｉ基板の製造方法及びこの方法により製造されたｓｏｉ基板 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JPH09186306A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3412410B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH11288942A (ja) | 半導体装置の製造方法 | |
| JP3583870B2 (ja) | 半導体基板及びその製造方法 | |
| JPH08316442A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2010040638A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1074918A (ja) | Ｓｏｉ基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011031 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080315 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130315 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140315 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |