JP3583870B2 - 半導体基板及びその製造方法 - Google Patents
半導体基板及びその製造方法 Download PDFInfo
- Publication number
- JP3583870B2 JP3583870B2 JP21739196A JP21739196A JP3583870B2 JP 3583870 B2 JP3583870 B2 JP 3583870B2 JP 21739196 A JP21739196 A JP 21739196A JP 21739196 A JP21739196 A JP 21739196A JP 3583870 B2 JP3583870 B2 JP 3583870B2
- Authority
- JP
- Japan
- Prior art keywords
- nitrogen
- atoms
- substrate
- oxide film
- crystal silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の属する技術分野】
本発明は、シリコン酸化膜などの絶縁膜上に単結晶シリコン層を形成したSOI(Silicon On Insulator)構造を有する半導体基板およびその製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体デバイスの高集積化、低電力化に伴い表面直下に絶縁膜を有するSOI(Silicon On Insulator)ウエハが必要となってきた。SOI基板を作成する方法として、シリコン基板に酸素のイオン注入を行い、内部に埋め込み酸化膜を形成するSIMOX法(Separation by Ion Implanted Oxygen)が知られている。
【0003】
この製造法ではイオン注入による照射欠陥を回復させ、さらに打ち込まれた酸素を均質な欠陥のない埋め込み酸化膜とするために、高い温度(1300℃以上)での焼鈍(アニール)が必要とされる。
【0004】
このような結晶の融点に近い高温の焼鈍ではウエハ表面の面荒れがおきる。これを防ぐために表面に保護酸化膜を形成しながら、もしくは保護酸化膜を形成後焼鈍する方法が用いられている。しかしながら、たとえこのような方法を用いても基板表面に10μm程度の大きさの四角錐或いは円状のくぼみが数十〜数百個/cm2 発生することを防ぐことはできない。
【0005】
この高温の焼鈍時に発生するくぼみ(ピット)はサーマルピットと呼ばれている。サーマルピットは埋め込み酸化膜上のシリコン単結晶の膜厚を変化させるばかりでなく、しばしば埋め込み酸化膜自体をも破壊・貫通し、SOI構造自体を破壊する。このため、このサーマルピットが発生した箇所に作成されたデバイスは機能せず、SIMOXウエハを用いてデバイス作成を行う際の大きな問題となっている。
【0006】
【発明が解決しようとする課題】
本発明は、SIMOX法による半導体基板の作成において、焼鈍時に発生するサーマルピット等の欠陥の発生を抑制し、欠陥の少ないSOI構造の半導体基板およびその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
我々は、原料の融解中に窒素を導入してチョクラルスキー法により得られた単結晶シリコン基板に酸素イオン注入し、焼鈍処理を行って埋め込み酸化膜を形成するSIMOX法を用いたSOI構造を有する半導体基板に、SIMOXの焼鈍時に発生するサーマルピットが、焼鈍前にシリコン結晶中に微量の窒素を導入することにより30個/cm 2 未満に抑制できることを見いだした。この抑制効果を発揮するために必要な窒素濃度は、焼鈍前において1×1014atoms/cm3以上1×1018atoms/cm3以下であり、焼鈍後において1×1012atoms/cm3以上1×1017atoms/cm3以下である。
【0008】
従来、シリコン単結晶中の微量の窒素が及ぼす効果としては、1.デバイス作成時の熱処理により発生する熱応力を緩和する(特開昭60−251190号公報)、2.セコエッチング液などのエッチング液によるエッチピットの発生を抑える(特開平5−294780号公報)ことが知られている。しかしながら、SIMOX法で用いられるような高温での焼鈍時の欠陥の発生への影響は知られていなかった。
【0009】
埋め込み酸化膜形成のための高温焼鈍の際のサーマルピットの発生機構は次のように推測される。即ち、高温の焼鈍により空孔などの点欠陥が表面より発生し熱平衡濃度まで増加する。この点欠陥が基板結晶の育成時や酸素イオン注入時にウエハ表面及び表面近傍に発生した欠陥を中心として凝集しサーマルピットを形成する。
【0010】
シリコン結晶中に窒素を導入すると、結晶に発生する点欠陥濃度や点欠陥の拡散が抑えられることが知られている。この窒素の効果により、サーマルピットの形成を抑制することができる。上記のようなサーマルピット抑制のために必要な窒素の量は1×1014atoms/cm3 以上であり、1×1014atoms/cm3 未満では十分なサーマルピットの抑制効果が得られない。これは1300℃での空孔の濃度(1015〜1017atoms/cm3 程度と推定されている)に対し少なくとも数%の窒素が必要なためと考えられる。
【0011】
一方、窒素は酸素と結合し電気的に活性な欠陥を作る場合があるため、デバイスが作成される埋め込み酸化膜上のシリコン結晶層には窒素が存在しないことが望ましい。その許容量は作成するデバイス及びそのプロセスにより異なるが、1×1018atoms/cm3 未満であれば窒素がすべて電気的活性となっても結晶の電気抵抗に与える影響は無視できる。
【0012】
埋め込み酸化膜形成の焼鈍の際、ウエハ表面の窒素濃度は外方拡散により減少する。伊藤らによって報告されているシリコン結晶中の窒素の拡散係数(T.Ito and T.Abe:Applied Physics Letter Volume53(1988)Page39 )を用いてウエハ表面の窒素濃度を計算すると、焼鈍前の基板中の窒素濃度が1×1018atoms/cm3 以下であれば、1350℃、8時間の焼鈍によりウエハ表面から100nmまでの窒素濃度が1×1013atoms/cm3 未満となる。従って、焼鈍前の基板に存在する窒素は1×1018atoms/cm3 未満であれば、デバイスに与える窒素の影響は無視できる。
【0013】
窒素によるピット生成の抑制効果は、埋め込み酸化膜形成のための焼鈍の初期に重要であるため、基板全体に窒素を存在させかつその濃度を1×1014atoms/cm3 以上1×1018atoms/cm3 以下の範囲の適当な値とすることにより、ピットを抑制しかつ焼鈍終了後に表面のシリコン結晶層に含まれる窒素が1×1013atoms/cm3 未満となる基板を作成することが可能である。
【0014】
【発明の実施の形態】
上記目的を達成するために、本発明では基板中に窒素を1×1014atoms/cm3 以上1×1018atoms/cm3 以下含むシリコン単結晶を作成することが必要である。窒素は特開昭60−251190号公報に述べられているように、シリコン単結晶育成中にシリコン融液もしくは雰囲気に窒素を添加することによって実現できる。本窒素導入法ではウエハ全体に均一に窒素を導入することが可能であるので、以下に述べる方法よりも優れている。
【0015】
もう一つの窒素導入法は、酸素イオン注入後の熱処理により、雰囲気より結晶中に窒素を導入する方法である。例えば夫馬ら(Japanese Joumal of Applied Physics Vol. 35(1996)page1993)は850℃窒素中で1時間の熱処理を行うことにより、約1014atoms/cm3 の窒素をウエハ表面から深さ数μmの範囲で導入できることを示している。しかしながら、この方法では窒素導入熱処理時に、注入した酸素の状態が変化してしまうため、窒素導入熱処理を考慮しながら埋め込み酸化膜作成のための高温焼鈍の条件を最適化することが必要である。
【0016】
また、酸素注入時に同時にもしくはその前後に窒素をイオン注入することにより窒素を基板に導入することができるが、この方法では注入酸素と注入窒素が結合したり窒素が結晶全体に広がらないため、十分なサーマルピット抑制の効果が得られない。
【0017】
上記の方法に従って窒素を導入し、埋め込み酸化膜形成のための高温焼鈍を行うことにより、基板内部に窒素を1×1012atoms/cm3 以上1×1017atoms/cm3 以下含むSIMOX基板が得られる。通常の埋め込み酸化膜形成のための焼鈍条件では、同時にウエハ表面の窒素が外方拡散により消失し、ウエハ表面の窒素濃度は1×1013atoms/cm3 未満とすることができる。
【0018】
【実施例】
チョクラルスキー法によりボロンドープの6インチ結晶を育成した。特開昭60−251190号公報の実施例に準じ、原料の融解中に窒素を導入することにより、結晶中に窒素を1×1015atoms/cm3 含む結晶を得、6インチの単結晶ウエハを得た。
【0019】
その後、従来の一般的なSIMOX基板の作成方法に従いSIMOX基板を作成した。即ち、加速エネルギー180keVでドーズ量0.4×1010/cm2 の酸素イオンを注入し、所定の深さに高濃度酸素イオン注入層を形成した。アニール温度を1350℃とし、Arに0.5%の濃度の酸素を添加した雰囲気ガス中で4時間アニールした後、酸素濃度を70%の酸素濃度としてさらに4時間アニールを行った。その結果、表面の単結晶層の厚みが約160nm、埋め込み酸化膜の膜厚110nmのSIMOX基板を得た。
【0020】
基板中の窒素を低温の赤外吸収により調べた結果その濃度は約5×1013atoms/cm3 であった。表面のSOI層の窒素はSIMSおよび表面の電気抵抗の測定結果から1012atoms/cm3 未満と推測された。
【0021】
アニール後基板表面に発生したサーマルピットの数をパーティクルカウンターにより測定したところ、6インチウエハ全体で0.3μm以上のピットは0であり、光学顕微鏡によるウエハ表面観察でもサーマルピットの発生は観察されなかった。このように、窒素導入によりサーマルピットの発生を完全に抑制しかつ、表面の窒素濃度をデバイス作成に影響のない程度まで低減することができた。
【0022】
一方、窒素を導入していない通常のウエハ(窒素濃度:5×1013atoms/cm3 未満)を用い同じSIMOXの作成プロセスでSOI基板を作成した後、この基板に発生したサーマルピットを同様に数えると4600個であった(約30個/cm2 )。このウエハを光学顕微鏡で観察するとこのサ−マルピットの形状は、直径10μm程度の円錐状、或いは四角錐であった。またこのウエハをフッ酸に浸漬すると、サーマルピットの部分から埋め込み酸化膜層が溶けていく様子が観察され、このサーマルピット部分のSOI構造が破壊されていることが分かった。
【0023】
【発明の効果】
以上に説明したように本発明によれば、SOI層に欠陥の少ないSOI構造の半導体基板を得ることができる。
【0024】
また本発明の製造方法によれば、高温焼鈍時にピットの発生が少なく、SOI層に欠陥の少ないSOI構造の半導体基板を作成することが可能になる。
Claims (3)
- 原料の融解中に窒素を導入してチョクラルスキー法により得られた単結晶シリコン基板に酸素イオン注入し、焼鈍処理を行って埋め込み酸化膜を形成したSOI構造を有する半導体基板であって、
前記基板中に1×1012atoms/cm3以上1×1017atoms/cm3以下の窒素を含有し、かつ、前記埋め込み酸化膜上の単結晶シリコン層表面の窒素濃度が1×10 13 atoms/cm 3 未満であり、前記単結晶シリコン層表面のサーマルピットが30個/cm 2 未満に抑制されていることを特徴とする半導体基板。 - 前記単結晶シリコン層表面のサーマルピットが完全に抑制されていることを特徴とする請求項1記載の半導体基板。
- 原料の融解中に窒素を導入してチョクラルスキー法により得られた単結晶シリコン基板に酸素イオン注入し、焼鈍処理を行って埋め込み酸化膜を形成してSOI構造を有する半導体基板を製造する方法であって、窒素を1×1014atoms/cm3以上1×1018atoms/cm3以下含む前記単結晶シリコン基板を用い、前記焼鈍処理による窒素の外方拡散によって前記焼鈍処理後の前記基板中の窒素濃度が1×10 12 atoms/cm 3 以上1×10 17 atoms/cm 3 以下となるようにし、かつ前記埋め込み酸化膜上の単結晶シリコン層表面の窒素濃度を1×10 13 atoms/cm 3 未満となるようにして、前記単結晶シリコン層表面のサーマルピットを30個/cm 2 未満に抑制することを特徴とする半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21739196A JP3583870B2 (ja) | 1996-08-19 | 1996-08-19 | 半導体基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21739196A JP3583870B2 (ja) | 1996-08-19 | 1996-08-19 | 半導体基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1064837A JPH1064837A (ja) | 1998-03-06 |
JP3583870B2 true JP3583870B2 (ja) | 2004-11-04 |
Family
ID=16703453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21739196A Expired - Lifetime JP3583870B2 (ja) | 1996-08-19 | 1996-08-19 | 半導体基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3583870B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084459B2 (en) | 2001-05-29 | 2006-08-01 | Nippon Steel Corporation | SOI substrate |
KR100824661B1 (ko) * | 2001-12-28 | 2008-04-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
JP4706199B2 (ja) | 2004-07-20 | 2011-06-22 | 株式会社Sumco | Simox基板の製造方法 |
-
1996
- 1996-08-19 JP JP21739196A patent/JP3583870B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1064837A (ja) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
US20050158969A1 (en) | Control of thermal donor formation in high resistivity CZ silicon | |
US20030192469A1 (en) | Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer | |
KR20060093030A (ko) | 실리콘 웨이퍼의 열처리 방법 | |
KR100319413B1 (ko) | 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법 | |
US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
US20030175532A1 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
US4401506A (en) | Process for producing semiconductor device | |
US6548379B1 (en) | SOI substrate and method for manufacturing the same | |
JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
JPH0582525A (ja) | Simox基板及びその製造方法 | |
KR101007678B1 (ko) | Soi웨이퍼 및 그 제조방법 | |
JPH05291097A (ja) | シリコン基板およびその製造方法 | |
JP3583870B2 (ja) | 半導体基板及びその製造方法 | |
KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
WO2002049091A1 (fr) | Procede de fabrication d'une tranche de recuit et tranche obtenue | |
JP3287524B2 (ja) | Soi基板の製造方法 | |
US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
US7084459B2 (en) | SOI substrate | |
JP4706199B2 (ja) | Simox基板の製造方法 | |
JP2007311672A (ja) | Soi基板の製造方法 | |
JP2002208596A (ja) | シリコン単結晶ウエハ | |
JPH06310517A (ja) | 半導体基板及びその製造方法 | |
JP3995286B2 (ja) | Simox基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110806 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120806 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |