KR20060093030A - 실리콘 웨이퍼의 열처리 방법 - Google Patents

실리콘 웨이퍼의 열처리 방법 Download PDF

Info

Publication number
KR20060093030A
KR20060093030A KR1020060010746A KR20060010746A KR20060093030A KR 20060093030 A KR20060093030 A KR 20060093030A KR 1020060010746 A KR1020060010746 A KR 1020060010746A KR 20060010746 A KR20060010746 A KR 20060010746A KR 20060093030 A KR20060093030 A KR 20060093030A
Authority
KR
South Korea
Prior art keywords
heat treatment
oxygen
silicon wafer
wafer
temperature
Prior art date
Application number
KR1020060010746A
Other languages
English (en)
Other versions
KR100758088B1 (ko
Inventor
나오시 아다치
유키오 고마츠
Original Assignee
가부시키가이샤 섬코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코 filed Critical 가부시키가이샤 섬코
Publication of KR20060093030A publication Critical patent/KR20060093030A/ko
Application granted granted Critical
Publication of KR100758088B1 publication Critical patent/KR100758088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

쵸크랄스키법(Czochralski method)에 의하여 제조된 실리콘 단결정으로부터 얻어진 저산소 농도 실리콘 웨이퍼를 이용하여 열처리하는 방법으로서, 상기 웨이퍼의 표면 내부에 고산소 농도 영역을 형성하는 고온 산화 열처리를 행하고, 그 후에, 산소 석출물 형성 열처리를 실시함으로써, 상기 고온 산화 열처리에서 웨이퍼 표면으로부터 산소의 내측 확산을 일으켜, 웨이퍼 표면 내부에 산소 농도가 높아지는 영역을 형성시킬 수 있고, 그 후의 상기 산소 석출물 형성 열처리에서 웨이퍼 표면에 DZ층을 형성하여, 웨이퍼 내부에 최적의 사이즈의 산소 석출물을 고밀도로 안정되게 형성시키고, 우수한 게터링(gettering) 효과를 발휘할 수 있다. 또한, SIM0X에 의하여 형성되는 SOI 기판으로서 이용하는 경우에도, 상기 SIM0X에서의 산소이온 주입 후에, 고온 산화 열처리를 실시하고, 그 후의 산소 석출물 형성 열처리를 실시함으로써, 상기와 동일한 효과를 발휘할 수 있다.

Description

실리콘 웨이퍼의 열처리 방법{HEAT TREATMENT METHOD FOR SILICON WAFER}
도 1은 실리콘 웨이퍼에서 관찰되는 전형적인 결함 분포의 예를 모식적으로 도시한 도면,
도 2는 CZ법에 의한 육성 단계에서의 인상 속도와 결정 결함의 발생 위치와의 관계를 모식적으로 설명하는 도면,
도 3은 단결정 내의 인상축 방향의 온도 구배를 개선하여 인상시킨 경우에서의, 인상 속도와 결정 결함의 발생 위치와의 관계를 모식적으로 도시한 도면,
도 4는 본 발명이 대상으로 하는 무결함 웨이퍼의 결정 영역을 모식적으로 예시하는 도면,
도 5는 본 발명의 열처리 방법에 의하여 얻어진 실리콘 웨이퍼의 단면 구성을 모식적으로 도시한 도면이다.
본 발명은, 저산소 농도의 실리콘 웨이퍼의 열처리 방법에 관한 것으로, 보다 상세하게는, 웨이퍼 전체 면을 무결함 영역으로 구성되는 저산소 농도 실리콘 웨이퍼를 이용하여 열처리할 때에, 표면 근방에 고산소 농도 영역을 형성하는 고온 산화 열처리와, 이어서 산소 석출물 형성 열처리를 실시함으로써, 웨이퍼 표면에 무결함층(DZ층:Denuded Zone)을 형성하고, 웨이퍼 내부에서의 산소 석출물(BMD:Bulk Micro Defect) 형성을 촉진할 수 있는 실리콘 웨이퍼의 열처리 방법에 관한 것이다.
최근에, 반도체 회로의 고집적화에 따라 소자의 미세화가 촉진되고, 그 기반이 되는 쵸크랄스키법(이하,「CZ법」이라고 한다)으로 제작된 실리콘 단결정에 대한 품질 요구가 높아지고 있다. 특히, COP(Crystal Originated Particle), 전위(轉位) 클러스터 등의 Grown-in 결함은 산화막 내압 특성이나 디바이스의 특성을 악화시키기 때문에, 디바이스 형성 영역에 이들 Grown-in 결함이 존재하지 않는 무결함 웨이퍼를 제작하는 것이 중요하게 된다. 최근에는, SOI(Silicon On Insulator)기판에도, SOI층 및 SOI층 내부에 Grown-in 결함에 기인하는 미소 결함이 존재하지 않는 웨이퍼를 제작하는 것이 요망되고 있다. 이 SOI 구조의 형성에는, SIM0X (Silicon Implanted 0xygen)가 널리 이용되고 있다.
이 무결함 웨이퍼를 제작하는 방법은 크게 두 가지로 구분되며, 제1 방법으로서, 수소가스, 또는 아르곤가스 분위기 내에서 웨이퍼를 고온 열처리하여 웨이퍼 표층부로부터 Grown-in 결함을 소멸시켜 무결함층을 형성하는 어닐 웨이퍼(annealed wafer)에 의한 방법이 있고, 제2 방법으로서, CZ법에 의한 단결정 인고트(ingot)의 육성 단계에서 Grown-in 결함이 존재하지 않는 완전 결정을 육성하여, 그 무결함 영역으로부터 잘라내어 무결함 웨이퍼를 얻는 방법이 있다.
제1 방법으로 얻어지는 어닐 웨이퍼에서는, 웨이퍼 표층부에 형성되는 무결 함층 두께에 20㎛정도의 한계가 있기 때문에, 웨이퍼 내부까지 무결함 영역을 구성할 수 없다. 이 때문에, 웨이퍼 표면으로부터 깊은 위치까지 무결함 영역을 구성하는 것이 요구되는 경우에는, 이와 같은 요구에 대해서는 대응할 수 없다.
제2 방법으로 얻어지는 무결함 웨이퍼는, 웨이퍼 표면으로부터 이면에 이르기까지 무결함 영역을 구성할 수 있지만, CZ법에 의한 육성 단계에서, 실리콘 단결정에 취입(取入)되는 공공(空孔)(Vacancy)형 점결함과 격자간형 실리콘(Interstitial-Si) 점결함을 적절히 배제해야 한다.
즉, 실리콘 단결정 인고트 내에서는 격자간 실리콘형 점결함이 우세한 영역(이하, 「I영역」이라 한다)과, 공공형 점결함이 우세한 영역(이하, 「V영역」이라 한다)이 있어, 양자간에는 원자의 부족이나 여분이 적은 뉴트럴(Neutral)한 영역이 존재한다.
V영역이란, 공공에 의하여 실리콘 원자의 부족으로부터 발생하는 COP가 발생하기 쉬운 영역으로, 산화막 내압을 열화시키는 요인이 된다. 또, I영역이란, 실리콘 원자가 여분으로 존재함에 따라 전위 클러스터가 발생하기 쉬운 영역이다. COP나 전위 클러스터는 격자간 실리콘이나 공공이 과포화인 상태일 때에, 점결함의 응집체로서 발생하는 것으로, 다소의 원자의 편중이 있더라도, 포화 상태 이하의 뉴트럴한 영역에서는 발생하는 일이 없다.
도 1은 실리콘 웨이퍼에서 관찰되는 전형적인 결함 분포의 예를 모식적으로 도시한 도면이다. 동 도면에서는, 성장(成長) 직후의 단결정으로부터 웨이퍼를 잘라내고, 초산 동(銅) 수용액에 담가 Cu를 부착시키고, 열처리 후, X선 토포그래프 (Topograph)법에 의하여 미소 결함 분포의 관찰을 행한 결과를, 모식적으로 도시하고 있다.
이 웨이퍼의 V영역에는, 외경의 약 2/3의 위치에 링 형상의 산화 유기(誘起) 적층 결함(OSF:0xidation Induced Stacking Fault)이 나타나고, 그 링의 내측 부분에는 산소 석출 촉진 영역(무결함 영역)과 COP가 발견되며, 또, 링 형상 OSF에 접하여 바로 외측에는 산소 석출물이 나타나기 쉬운 산소 석출 촉진 영역(무결함 영역)이 있다. 한편, I영역에는, 상기 산소 석출 촉진 영역에 접하여 결함이 나타나지 않는 산소 석출 억제 영역(무결함 영역)이 있고, 그 외측의 웨이퍼 주변부에는 전위 클러스터가 발생하고 있다.
도 2는 CZ법에 의한 육성 단계에서의 인상 속도와 결정 결함의 발생 위치와의 관계를 모식적으로 설명하는 도면이다. 도 2에 도시하는 바와 같이, 상기 결함의 발생 위치는, 통상, 단결정 육성 시의 인상 속도에 크게 영향 받는다. 따라서, 상기 도 1은 도 2에서의 단결정의 A에서의 인상 축에 수직인 단면, 또는 그 인상 속도로 육성한 단결정의 웨이퍼를 도시한 것임을 알 수 있다.
상기 제2 방법에 의하여 무결함 웨이퍼를 얻는 경우에, 상기 도 1에 도시한 결함 분포에서, 뉴트럴한 영역에 상당하는 링 형상 OSF에 접하는 산소 석출 촉진 영역 및 무결함 영역을 확대할 수 있으면, COP 및 전위 클러스터로 이루어진 Grown-in 결함을 없앨 수 있다.
도 3은 단결정 내의 인상축 방향의 온도 구배(勾配)를 개선하여 인상시킨 경우에서의, 인상 속도와 결정 결함의 발생 위치와의 관계를 모식적으로 도시한 도면 이다. 응고 직후의 단결정 내부 온도 분포를 제어함으로써, 도 3에 도시하는 바와 같이, 링 형상 OSF의 발생 영역을 U자 형상으로 하고, 웨이퍼의 면 내부로부터 I영역으로서 전위 클러스터가 발생하는 영역과, V영역으로서 COP가 발생하는 영역의 양 영역을 존재시키지 않을 수 있다.
도 3에 도시한 단결정의 B에서의 인상 속도로 육성한 단결정의 웨이퍼에서는, 링 형상 OSF 발생 영역을 포함하는 산소 석출 촉진 영역 및 산소 석출 억제 영역의 무결함 영역의 웨이퍼로 이루어지고, Grown-in 결함인 COP 및 전위 클러스터를 없앨 수 있다. 마찬가지로, C에서의 인상 속도로 육성한 단결정의 웨이퍼에서는, 링 형상 OSF 발생 영역의 외측의 무결함 영역으로 이루어진 무결함 웨이퍼가 된다.
그러나, 무결함 웨이퍼이면, 웨이퍼 표면으로부터 이면에 이르기까지 무결함 영역으로 구성할 수 있지만, 웨이퍼 중의 산소 농도가 높은 경우에는, 디바이스 제조 프로세스에서 디바이스가 형성되는 웨이퍼 표면 근방에까지 산소 석출물이나 OSF가 형성된다. 이 때문에, 이들이 요인이 되어, 디바이스의 특성이 악화되게 된다.
일본국 특개평11-147786호 공보에서는, 웨이퍼 전체 면의 산소 농도를 24ppma 미만(6.5∼12×1017atoms/㎤(ASTM F121-1979))으로 하고, 산소 석출 열처리에 의하여 링 형상의 OSF의 잠재핵(潛在核)은 존재하지만, 열산화 처리를 한 때에는 링 형상의 OSF가 발생하지 않으며, 또 웨이퍼 전체 면 내에 FPD(Flow Pattern Defect) 및 격자간 전위 루프가 존재하지 않는 실리콘 웨이퍼를 제안하고 있다.
그러나, 제안된 실리콘 웨이퍼에서는, 함유되는 산소 농도가 낮기 때문에, 웨이퍼에 산소 석출핵을 형성하기 위한 저온 열처리, 계속해서 산소 석출핵을 성장시키는 고온 열처리를 실시하더라도, 산소 석출물의 형성이 거의 일어나지 않는다. 이 때문에, 중금속 오염에 대한 충분한 게터링 능력을 발휘할 수 없다.
게터링 효과를 갖는 산소 석출물층의 형성에 관하여, 국제 공개 WO98/38675호 팜플렛에서는, 실리콘 웨이퍼 표면에 대하여, 고온에서 단시간의 급속 가열·급냉의 열처리(RTA:Rapid Thermal Annealing)를 소정의 분위기 가스 내에서 실시하고, 내부에 고농도의 열평형의 공공을 형성하여 급냉에 의하여 동결함과 동시에, 이후의 열처리로 표면에서 공공을 외측 확산시킴으로써 DZ층을 균일하게 형성하는 방법을 제안하고 있다. 그리고, 이 DZ층을 형성한 후에, RTA 처리의 온도보다 저온에서 열처리를 실시함으로써, 내부의 결함층으로서 산소 석출핵을 형성하는 것으로 한다.
그렇지만, 급속 고온에 의한 공공의 동결에 따른 산소 석출핵의 형성이 가능한 초기 산소 농도는 7×1017atoms/㎤(ASTM F121-1979) 정도까지이며, 이보다 저산소 농도의 웨이퍼에서는 산소 석출물이 형성되지 않기 때문에, 웨이퍼 내부에 게터링 능력을 갖게 하는 것은 불가능하였다.
또한, 무결함 웨이퍼의 제조에 관하여, 일본국 특개2003-100762호 공보에서는, 무결함 결정 웨이퍼를 수소가스, 아르곤가스 분위기 내에서 고온 열처리하여, 웨이퍼 내에 약간 잔존하는 Grown-in 결함을 소멸시키는 실리콘 웨이퍼의 제조 방법을 제안하고 있다. 또, 일본 특개 2003-77925호 공보에서는, 무결함 결정 웨이퍼를 질소 함유 가스 분위기 내에서 고온 열처리하여, 실리콘 웨이퍼 내부에 공공을 도입하고, 내부의 공공에 산소를 석출시키는 석출 처리하는 실리콘 웨이퍼의 제조 방법을 제안하고 있다.
그러나, 일본국 특개 2003-100762호 공보 및 일본국 특개 2003-77925호 공보에서 제안되는 제조 방법에 의하면, 얻어진 웨이퍼의 산소 농도가 낮은 경우에는, 웨이퍼 내부에 산소 석출물을 충분히 형성시킬 수는 없다. 또, 웨이퍼의 산소 농도가 높은 경우에는, 웨이퍼 내부에 산소 석출물을 형성할 수 있지만, 형성되는 산소 석출물은 웨이퍼 중심부로부터 표면을 향하여 BMD 밀도가 저하하는 분포가 되고, BMD 밀도의 피크 위치(웨이퍼 중심 위치)로부터 웨이퍼 표면까지의 거리가 길어져, 게터링 능력이 저하하게 된다.
상술한 바와 같이, 무결함 웨이퍼를 디바이스 기판으로서 채용하는 경우에, 웨이퍼 내의 산소 농도가 높으면, 디바이스 제조 프로세스에서 디바이스가 형성되는 웨이퍼 표면 근방에까지 산소 석출물이나 OSF가 형성되어, 디바이스 특성을 악화시키게 된다. 그 때문에, 고산소 농도의 무결함 웨이퍼를, 그 상태로 디바이스 기판으로서 적용할 수 없다.
한편, 저산소 농도의 무결함 웨이퍼를 채용하고, 게터링 능력을 확보하기 위하여, 램프 어닐 노(爐)를 이용한 RTA 처리를 적용하더라도, 공공의 동결에 의한 산소 석출물의 형성 가능한 초기 산소 농도는 7×1017atoms/㎤(ASTM F121-1979)정도까지이다. 따라서, 초기 산소 농도가 이보다 낮은 산소 농도의 웨이퍼에서는 산소 석출물을 형성할 수 없으므로, 웨이퍼 내부에 게터링 능력을 구비시킬 수 없다.
본 발명은, 상술한 무결함 웨이퍼에 관한 문제점에 감안하여 이루어진 것으로, 저산소 농도의 무결함 웨이퍼를 채용한 경우라 하더라도, 표면 내부에 고산소 농도 영역을 형성하는 고온 산화 열처리와, 그 후의 산소 석출물 형성 열처리를 최적의 조건에서 실시함으로써, 웨이퍼 표면에 DZ층을 형성하여, 웨이퍼 내부에서의 산소 석출물의 형성을 촉진할 수 있는 실리콘 웨이퍼의 열처리 방법을 제공하는 것을 목적으로 하고 있다.
본 발명자들은, 상기 과제를 해결하기 위하여 검토를 거듭한 결과, 저산소 농도의 웨이퍼를 이용하는 경우라 하더라도, 산소 분위기 하에서의 고온 열처리를 실시함으로써 실리콘 웨이퍼 표면으로부터 산소의 내측 확산을 일으켜, 웨이퍼 표면의 내부에 산소 농도가 높아지는 영역을 형성시킬 수 있고, 그 후의 열처리를 실시함으로써 산소 석출물을 안정되게 형성시켜, 게터링 능력의 향상을 도모할 수 있는 것을 지견하여, 본 발명을 완성시켰다.
따라서, 본 발명의 열처리 방법은, CZ법에 의하여 제조된 실리콘 단결정으로부터 얻어진 산소 농도가 6.5∼12×1017atoms/㎤(ASTM F121-1979)의 저산소 농도 실리콘 웨이퍼를 이용하여 열처리하는 방법으로서, 상기 실리콘 웨이퍼의 표면 내부에 고산소 농도 영역을 형성하는 고온 산화 열처리를 행하고, 그 후, 산소 석출물 형성 열처리를 실시하는 것을 특징으로 하고 있다.
실리콘 웨이퍼의 표면으로부터 산소를 내측 확산하기 위해서는, 실리콘 웨이퍼의 산소 농도보다 산소 고용도(固溶度)를 높게 할 필요가 있지만, 실리콘 웨이퍼의 산소 고용도는 웨이퍼 온도에 의존하고 있으며 고온으로 되면 될수록 산소 고용도도 높아지게 된다. 예를 들면, 웨이퍼 온도가 1350℃의 산소 고용도는 18×1017atoms/㎤, 1300℃의 산소 고용도는 10.1×1017atoms/㎤, 1250℃의 산소 고용도는 8.49×1017atoms/㎤, 1200℃의 산소 고용도는 5.73×1017atoms/㎤, 및 700℃의 산소 고용도는 1.23×1O15atoms/㎤가 된다.
따라서, 본 발명의 열처리 방법에서는, 고온 산화 열처리로서, 산소를 5% 이상 포함하는 가스 분위기 내에서 1250℃∼1380℃의 온도로 1∼20시간 행함으로써, 웨이퍼 표면으로부터 산소의 내측 확산을 일으키게 하여, 내부에 산소 농도가 높아지는 영역을 형성시킬 수 있다.
한편, SIM0X에 의하여 SOI 기판을 형성하는 공정에서는, 실리콘 기판 표면으로부터 산소이온 주입된 영역에 매립 산화막을 형성하기 위해서는, 산화 분위기를 이용하여, 1300℃ 이상의 온도에서, 4시간 이상 48시간 이하의 어닐 열처리가 필요하게 된다. 특히, 매립 산화막의 성장을 촉진시키기 위해서는, 상기 산화 분위기로서 20% 이상의 산소 농도를 확보하는 것이 필요하며, 이러한 산소 농도에 의하여, 웨이퍼 표면으로부터 산소를 충분히 내측 확산시킬 수 있다. 이에 따라, 후공정의 석출 열처리에서 용이하게 산소 석출물을 형성할 수 있다.
본 발명의 열처리 방법에서는, 고산소 농도의 영역을 형성한 후에 실시하는 산소 석출물 형성 열처리는, 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 450℃∼800℃의 온도로 1∼48시간 행해지는 산소 석출 핵(核) 형성 열처리와, 이어서 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 800℃∼1100℃의 온도로 4∼48시간 행해지는 산소 석출물 성장 열처리로 이루어진다. 이 2단계의 열처리로 이루어진 산소 석출물 형성 열처리에 의하여, 최적의 사이즈의 산소 석출물을 고밀도로 안정되게 형성시킬 수 있다.
본 발명의 열처리 방법에서는, 상기 산소 석출물 형성 열처리를 실시하기 전에, 급속 승강온 가열 장치를 이용하여 질소가스 함유 분위기 내에서, 20℃/초 이상의 승강온 속도로 1100℃∼1300℃의 온도에서 1초∼5분의 열처리를 행할 수 있다. 질소가스를 포함하는 분위기 가스 내에서 RTA 처리를 함으로써, 웨이퍼 내부에 새롭게 공공을 형성할 수 있으므로, 그 후의 산소 석출물 형성 열처리를 실시함에 따라, 우수한 게터링 효과를 갖는 실리콘 웨이퍼를 얻을 수 있다.
본 발명의 열처리 방법에서는, Grown-in 결함이 존재하지 않는 무결함 웨이퍼를 사용하는 것으로, I영역에 발생하는 격자간 실리콘형 점결함의 응집체인 전위 클러스터, 및 V영역에 발생하는 공공형 점결함의 응집체인 COP가 존재하지 않는 무결함 영역으로 이루어진 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용하는 것을 특징으로 하고 있다.
또한, 본 발명의 열처리 방법에서는, 상기 저산소 농도 실리콘 웨이퍼로서, 질소 농도가 1×1012∼5×1015atoms/㎤의 범위에서 함유하는 실리콘 단결정, 또는 탄소 농도가 1×1015∼5×1016atoms/㎤(ASTM F123-1981)의 범위에서 함유하는 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용할 수 있다.
본 발명의 실리콘 웨이퍼의 열처리 방법에 의하면, 저산소 농도의 무결함 웨이퍼를 채용한 경우라 하더라도, 적정 조건에서의 고온 산화 열처리를 실시함으로써, 웨이퍼 표면으로부터 산소의 내측 확산을 일으켜, 웨이퍼 표면 내부에 산소 농도가 높아지는 영역을 형성시킬 수 있기 때문에, 그 후의 산소 석출물 형성 열처리를 최적의 조건에서 실시함으로써, 웨이퍼 표면에 DZ층을 형성하고, 웨이퍼 내부에 최적의 사이즈의 산소 석출물을 고밀도로 안정되게 형성시켜, 우수한 게터링 효과를 발휘할 수 있다. 또한, SIM0X에 의하여 형성되는 SOI 기판의 어닐 열처리로서도 적용할 수 있다.
본 발명의 실리콘 웨이퍼의 열처리 방법은, CZ법에 의하여 제조된 실리콘 단결정으로부터 얻어진 저산소 농도 실리콘 웨이퍼를 이용하여 열처리하는 방법으로서, 산소 분위기 하에서의 고온 열처리를 실시함으로써 웨이퍼 표면으로부터 산소의 내측 확산을 일으켜, 웨이퍼 내부에 고산소 농도의 영역을 형성시키는 방법이다. 이하에, 본 발명의 내용을 대상 웨이퍼, 고온 산화 열처리, 산소 석출물 형성 열처리 및 RTA 처리로 구분하여 설명한다.
1. 대상 웨이퍼의 특성 및 결정 영역에 대하여
본 발명이 대상으로 하는 저산소 농도 실리콘 웨이퍼의 산소 농도의 상한은, 12×1017atoms/㎤(ASTM F121-1979)로 한다. 그러나, 산소 농도가 4×1017atoms/㎤ 미만이면, 산소 석출물의 밀도 자체가 대폭 저감하여 산소 석출 그 자체가 일어나 기 어렵기 때문에, 산소 농도를 4×1017atoms/㎤ 이상으로 할 필요가 있다. 또한, 산소 농도가 6.5×1017atoms/㎤ 미만이면, 웨이퍼 강도가 저하하여 슬립이 발생하기 쉬워지기 때문에, 산소 농도를 6.5×1017atoms/㎤ 이상으로 하는 것이 바람직하다. 이와 같은 산소 석출물의 밀도 및 웨이퍼 강도 확보의 관점에서, 본 발명이 대상으로 하는 저산소 농도 실리콘 웨이퍼의 산소 농도의 하한을 6.5×1017atoms/㎤로 한다.
한편, 산소 농도가 12×1017atoms/㎤를 초과하면, 웨이퍼 표층부에 산소 석출물이나 OSF가 발생하여, 디바이스 특성을 악화시킬 우려가 있다. 이러한 이유에서, 본 발명이 대상으로 하는 실리콘 웨이퍼의 산소 농도를 6.5∼12×1017atoms/㎤로 하였다.
SIM0X에 의하여 형성되는 SOI 기판으로서, 본 발명의 실리콘 기판을 이용하는 경우에는, 초고온 열처리를 통과시키기 때문에 OSF나 산소 석출물이 축소·소멸하므로 초기 산소 농도가 고산소 농도라 하더라도 문제없음을 알 수 있었다. 즉, 산소 농도의 하한을 6.5×1017atoms/㎤로 하면, 상한을 규정할 필요는 없다. 그러 나, 산소 농도가 과잉으로 높아지면, 깨짐 등의 제작상의 문제가 발생하기 때문에, 산소 농도의 상한을 1.8×1O18/㎤로 하는 것이 바람직하다.
또한, 본 발명이 대상으로 하는 실리콘 웨이퍼는, 질소 농도를 1×1O12∼5× 1015atoms/㎤의 범위로 함유하는 것이 바람직하다. 질소를 함유시키면, BMD 밀도가 웨이퍼 전체 면에 균일하게 되어, 산소 석출물의 성장을 촉진시킨다. 이 효과를 발휘하는 것은, 1×1O12atoms/㎤ 이상의 함유가 필요하고, 한편, 5×1O15atoms/㎤를 초과하여 함유시키면, 그 용해도로부터 단결정에 함유시킬 수 있는 한계에 가까운 농도이어서, 단결정의 전체 길이에 걸쳐 균일하게 농도를 유지하는 것이 곤란하게 된다. 또한, 질소 농도는, 초기 실리콘 용융액(溶融液)량 및 실리콘 용융액에 초기 첨가한 질소량 및 인고트에 대한 웨이퍼의 채취 위치에 근거하여, 질소의 편석 계수로부터 계산한 값이다.
또, 본 발명이 대상으로 하는 실리콘 웨이퍼는, 탄소 농도를 1×1O15∼5×1O 16atoms/㎤(ASTM F123-1981)의 범위에서 함유하는 것이 바람직하다. 탄소는, 전기적으로 중성이며 게터링 작용을 갖는 산소 석출핵의 성장을 촉진시킴과 동시에, 열처리에 의하여 격자간 산소(고용(固溶) 산소)가 저하하여 웨이퍼 강도가 저하할 때에, 강도를 유지하는 효과가 있으므로 함유시킬 수 있다. 이 경우에, 함유량이 1×1O15atoms/㎤ 미만에서는, 그 효과가 충분히 나타나지 않고, 지나치게 많은 함유 량에서는 CZ법의 단결정 육성시에 다결정화되기 쉬워지기 때문에, 5×1016atoms/㎤ 이하로 하는 것이 바람직하다.
도 4는 본 발명이 대상으로 하는 무결함 웨이퍼의 결정 영역을 모식적으로 예시한 도면이다. 즉, 본 발명에서는, I영역에 발생하는 격자간 실리콘형 점결함의 응집체인 전위 클러스터, 및 V영역에 발생하는 공공형 점결함의 응집체인 COP가 존재하지 않는 무결함 영역으로 이루어진 실리콘 단결정으로부터 얻어진 무결함 웨이퍼를 사용하는 것이다. 전위 클러스터 및 COP가 존재하지 않는 실리콘 단결정을 육성하는 경우에, 통상의 인상 조건에, 수냉 인상이나 수소 도프 등의 방법을 조합시킨 실리콘 단결정을 적용할 수도 있다.
따라서, 도 4에 예시하는 바와 같이, 본 발명이 대상으로 하는 무결함 웨이퍼의 결정 영역은, 상기 도 3에 도시한 단결정의 B에서의 인상 속도로 육성한 단결정으로부터 얻어진 웨이퍼의 결정 영역에 상당하게 할 수 있으며, 링 형상 OSF 발생 영역을 포함하는 산소 석출 촉진 영역 및 산소 석출 억제 영역의 무결함 영역의 웨이퍼로 이루어지고, 전위 클러스터 및 COP로 이루어진 Grown-in 결함이 존재하는 일이 없다.
또한, Grown-in 결함이 존재하지 않는 한에서는, 상기 도 3에 도시한 단결정의 C에서의 인상 속도로 육성한 단결정으로부터 얻어진 웨이퍼의 결정 영역도 적용할 수 있다.
전위 클러스터 및 COP 밀도의 측정 결과는, 평가 방법에 좌우된다. 본 발명 에서, Grown-in 결함이 존재하지 않는 결정이란, Cu 데코레이션에 의한 평가 방법으로 관찰한 경우에 3.O/㎠ 이하인 것을 말한다. 이 평가 방법은 Secco 에칭보다 감도가 높고, 보다 작은 사이즈의 전위 클러스터 및 COP라 하더라도 검출할 수 있다.
2. 고온 산화 열처리에 대하여
본 발명의 열처리 방법에서는, 고온 산화 열처리로서 산소를 5% 이상 포함하는 가스 분위기 내에서, 1250℃∼1380℃의 온도로 1∼20시간의 처리를 행한다. 사용하는 가스 분위기의 산소 농도가 5% 미만이면, 웨이퍼 표면부터의 산소의 내측 확산이 불충분해지기 때문에, 5% 이상의 함유가 필요하다. 가스 분위기에 혼합시키는 가스로서는 질소, 불활성 가스 등을 적용할 수 있다.
고온 산화 열처리에서, 가열 온도가 1250℃ 미만이면 충분한 산소의 내측 확산을 일으킬 수 없으며, 한편, 가열 온도가 1380℃를 초과하여 고온이 되면 열처리시에 웨이퍼에 슬립이나 휨이 발생할 우려가 있다. 그 때문에, 고온 산화 열처리의 가열 온도는 1250℃∼1380℃로 하였다. 또, 가열 시간은 1시간 미만으로는 산소 내측 확산이 불충분하게 되고, 20시간을 초과하여 가열하더라도 산소 내측 확산의 효과가 포화하기 때문에, 1∼20시간의 가열 시간으로 하였다.
본 발명의 열처리 방법에서는, 고온 산화 열처리로 1250℃∼1380℃×1∼20시간의 처리를 행한 후, 일반적으로 노(爐) 외 취출 온도는 500℃∼700℃의 범위가 되지만, 웨이퍼가 노 외 취출 온도까지 강온(降溫)되는 동안에, 산소 고용도의 관점에서 웨이퍼 표층부의 산소 농도는 낮아지고, 웨이퍼 표층부에서 산소가 외측 확 산하여, 산소 석출물이나 OSF가 존재하지 않는 DZ층이 형성된다.
SIM0X에 의하여 형성된 SOI 기판의 경우에는, 상기 고온 산화 열처리로서, 산소를 20% 이상 포함하는 가스 분위기 내에서, 1300℃∼1380℃의 온도로 4∼48시간의 열처리를 행한다. 여기서, 가열 온도를 1300℃∼1380℃로 한 것은, 실리콘 기판 표면으로부터 산소이온 주입된 영역에 매립 산화막을 형성하기 위해서는 1300℃ 이상의 열처리가 필요하며, 1380℃를 초과하는 열처리에서는 웨이퍼에 슬립이나 휨이 발생할 우려가 있는 것에 의한다. 또, 매립 산화막의 성장을 촉진시키기 위해서는, 20% 이상의 산소 농도의 분위기가 필요하게 된다.
3. 산소 석출물 형성 열처리 및 RTA 처리에 대하여
본 발명의 열처리 방법으로 채용하는 산소 석출물 형성 열처리는, 산소 석출핵 형성 열처리 및 산소 석출물 성장 열처리의 2단계의 열처리를 조합시켜 구성된다. 우선, 산소 석출핵 형성 열처리가, 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 450℃∼800℃×1∼48시간의 조건에서 행해진다. 즉, 고온 산화 열처리 후에, 즉시 산소 석출물이 성장하도록 고온 열처리를 행하더라도, 산소 석출물의 근원이 되는 산소 석출핵이 존재하지 않기 때문에, 충분한 사이즈와 밀도로 이루어진 산소 석출물을 형성할 수 없다. 이 때문에, 1단계의 열처리로서, 웨이퍼 내부에 산소 석출핵을 형성시키는 온도에서 열처리를 행할 필요가 있다.
산소 석출핵 형성 열처리에서 사용하는 분위기는, 산소, 질소, 불활성 가스, 또는 혼합 가스를 이용한다. 충분한 BMD 사이즈, BMD 밀도를 확보하기 위해서는, 1∼48시간, 바람직하게는 4∼24시간의 처리 시간이 필요하게 된다.
다음에, 산소 석출물 성장 열처리가, 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 800℃∼1100℃×4∼48시간의 조건에서 행해진다. 산소 석출핵이 형성된 그대로의 상태에서는, 디바이스 제조 프로세스에서 고온 열처리를 받은 경우에 미소한 산소 석출핵이 소멸할 우려가 있다. 이 때문에, 2단계의 열처리로서, 산소 석출핵을 성장시켜 충분한 크기의 산소 석출물을 형성시키는 온도에서 열처리를 행할 필요가 있다.
산소 석출핵을 성장시켜 충분한 크기의 산소 석출물을 형성하기 위해서는, 800℃∼1100℃×4∼48시간의 조건이 필요하게 되지만, 통상, 산소 석출물의 평가 열처리로서, 1000℃×16시간이 스탠다드한 평가 조건으로 되어 있어, 같은 조건에서 산소 석출물 성장 열처리를 행할 수 있다.
도 5는 본 발명의 열처리 방법에 의하여 얻어진 실리콘 웨이퍼의 단면 구성을 모식적으로 도시한 도면이다. 실리콘 웨이퍼(1)의 표리의 표층면으로부터는, 웨이퍼 표층부의 산소는 외측 확산하여 산소 석출물이나 OSF가 존재하지 않는 DZ층(11)이 형성된다. 이들 DZ층의 내측에는, 산소 석출물 성장 열처리에 의하여 높은 BMD 밀도를 갖는 산소 석출물층(12)이 형성된다. 또, 이 웨이퍼(1)는, 격자간 실리콘형 점결함의 응집체인 전위 클러스터 및 공공형 점결함의 응집체인 COP가 존재하지 않는 무결함 영역으로 이루어진 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 이용하므로, 무결함 웨이퍼를 구성한다.
또한, 본 발명의 열처리 방법에서는, 산소 석출물 형성 열처리를 실시하기 전에, 급속 승강온 가열 장치를 이용하여 질소가스 함유 분위기 내에서, 20℃/초 이상의 승강온 속도로 1100℃∼1300℃의 온도에서 1초∼5분의 RTA 처리를 행할 수 있다. 이 RTA 처리에 의하여, 웨이퍼 내부에 공공이 주입된다.
상술한 바와 같이, 여기서 대상으로 하는 웨이퍼는, 점결함의 응집체가 존재하지 않는 실리콘 웨이퍼이기 때문에, 주입되는 공공을 대(對)소멸시키는 격자간 실리콘형 점결함이 거의 없어, 산소 석출에 필요한 공공을 효율적으로 주입할 수 있다. 또, 공공형 점결함도 거의 존재하지 않기 때문에, RTA 처리에 의하여 충분한 공공 밀도를 확보할 수 있다.
그 후의 산소 석출물 형성 열처리를 실시함으로써, 공공으로의 산소 석출이 촉진되고, 열처리에 의하여 산소 석출핵의 안정화를 도모하여, 석출물의 성장이 이루어진다. 즉, 이 RTA 처리에 의하여, 웨이퍼면 내의 산소 석출의 균일화가 도모되어, 충분한 BMD 밀도의 산소 석출물층을 얻을 수 있다.
〈실시예〉
본 발명의 실리콘 웨이퍼의 열처리 방법에 의한 효과를, 비교예1, 2 및 본 발명예1∼5에 의한 구체적인 실시예에 근거하여 설명한다.
1. 비교예
1-1. 비교예1
산소 농도가 6.5×1017atoms/㎤, 9×1017atoms/㎤ 및 12×1017atoms/㎤(ASTM F 121-1979)의 3수준이고, 비저항이 1OΩ·cm로 이루어지는 저산소 농도 웨이퍼로서, 그 전체 면이 무결함 영역으로 이루어진 실리콘 웨이퍼를 준비하였다. 이 웨이퍼 에 고온 산화 열처리를 실시하지 않고, 즉시 600℃에서 700℃까지 0.3℃/분으로 승온하여 4시간 유지한 후, 또한 1000℃까지 승온하여 8시간 유지하는 열처리를 실시하였다.
1-2. 비교예2
산소 농도가 6.5×1017atoms/㎤ 및 1O×1017atoms/㎤(ASTM F121-1979)의 2수준이고, 비저항이 10Ω·cm로 이루어진 저산소 농도 웨이퍼로서, 그 전체 면이 무결함 영역으로 이루어진 실리콘 웨이퍼를 준비하였다. 이 웨이퍼를 횡형 배치(batch)식 노(爐)를 이용하여, 산소를 1% 포함하는(산소 분압 1%) 가스 분위기 내에서 1350℃× 10시간의 고온 열처리를 실시하였다. 그 후, 600℃에서 700℃까지 0.3℃/분으로 승온하여 4시간 유지한 후, 또한 1000℃까지 승온하여 16시간 유지하는 열처리를 실시하였다.
2. 본 발명예
2-1. 본 발명예1
산소 농도가 6.5×1O17atoms/㎤, 9×1O17atoms/㎤ 및 12×1O17atoms/㎤(ASTM F 121-1979)의 3수준이고, 비저항이 10Ω·cm로 이루어진 저산소 농도 웨이퍼로서, 그 전체 면이 무결함 영역으로 이루어진 실리콘 웨이퍼를 준비하였다. 이 웨이퍼를 횡형 배치식 노를 이용하여, 산소(산소 분압 100%) 분위기 내에서 1300℃×10시간의 고온 산화 열처리를 실시하였다. 그 후, 600℃에서 700℃까지 0.3℃/분으로 승온하여 4시간 유지한 후, 또한 1000℃까지 승온하여 8시간 유지하는 열처리를 실 시하였다.
2-2. 본 발명예2
산소 농도가 6.5×1O17atoms/㎤ 및 11×1O17atoms/㎤(ASTM F121-1979)의 2수준이고, 비저항이 10Ω·cm로 이루어진 저산소 농도 웨이퍼로서, 그 전체 면이 무결함 영역으로 이루어진 실리콘 웨이퍼를 준비하였다. 이 웨이퍼를 횡형 배치식 노를 이용하여, 산소를 50% 포함하는(산소 분압 50%) 가스 분위기 내에서 1350℃×10시간의 고온 산화 열처리를 실시하였다. 그 후, 600℃에서 700℃까지 0.3℃/분으로 승온하여 4시간 유지한 후, 또한 1000℃까지 승온하여 16시간 유지하는 열처리를 실시하였다.
2-3. 본 발명예3
산소 농도가 7.O×1O17atoms/㎤ 및 1O×1O17atoms/㎤(ASTM F121-1979)의 2수준이고, 비저항이 10Ω·cm로 이루어진 저산소 농도 웨이퍼로서, 그 전체 면이 무결함 영역으로 이루어진 실리콘 웨이퍼를 준비하였다. 이 웨이퍼를 횡형 배치식 노를 이용하여, 산소를 50% 포함하는(산소 분압 50%) 가스 분위기 내에서 1350℃×10시간의 고온 산화 열처리를 실시하였다.
얻어진 웨이퍼는, 램프 어닐 노를 이용하여 암모니아 가스 분위기에서, 승온 속도 50℃/초로 1200℃까지 승온하여, 120초 유지한 후 50℃/초로 400℃까지 강온(降溫)하였다. 그 후, 횡형 배치식 노를 이용하여 800℃에서 4시간 유지한 후, 또한 1000℃까지 승온하여 16시간 유지하는 열처리를 실시하였다.
2-4. 본 발명예4
산소 농도가 7.O×1O17atoms/㎤ 및 1O×1O17atoms/㎤(ASTM F121-1979)의 2수준이고, 비저항이 10Ω·cm으로 이루어진 저산소 농도 웨이퍼로서, 그 전체 면이 무결함 영역으로 이루어진 실리콘 웨이퍼를 준비하였다. 얻어진 웨이퍼를 이용하여, 주입 에너지 180KeV, 도즈량 4.0×1O17/㎤가 되도록 산소이온 주입을 실시하였다.
산소 주입된 웨이퍼를 표준적인 SIMOX 어닐 조건으로서, 700℃ 투입 후, 산소를 1% 포함하는 분위기 아르곤가스 베이스에서 1350℃까지 승온, 5시간 유지한 후에, 산소를 70% 포함하는 분위기에서 10시간 더 유지를 행하고, 700℃까지 강온하였다. 얻어진 웨이퍼를 600℃에서 700℃까지 0.3℃/분으로 승온하여 4시간 유지한 후, 또한 1000℃까지 승온하여 8시간 유지하는 열처리를 실시하였다.
2-5. 본 발명예5
본 발명예4와 동일한 웨이퍼를 이용하여, 주입 에너지 180KeV, 도즈량 4.O×1O17/㎤가 되도록 산소이온 주입을 실시하였다. 다음에 700℃ 투입 후, 산소를 80% 포함하는 분위기에서 1350℃까지 승온하여, 40시간 유지를 행하고, 700℃까지 강온하였다. 얻어진 웨이퍼를 600℃에서 700℃까지 0.3℃/분으로 승온하여 4시간 유지한 후, 또한 1000℃까지 승온하여 8시간 유지하는 열처리를 실시하였다.
3. 평가 결과
비교예1, 2, 본 발명예1∼5에서 얻어진 웨이퍼를 2분할로 벽개(劈開)한 후, 라이트 에치액으로 3㎛의 에칭을 행하고, 웨이퍼 단면의 산소 석출물을 광학 현미경을 이용하여 관찰하였다. 비교예1, 2에서는 산소 석출물이 거의 관찰되지 않았지만, 본 발명예1∼5 모두, 산소의 내측 확산의 산소 농도 피크에 상당하는 표면으로부터 약 100㎛ 깊이의 위치에, 산소 석출물의 밀도가 5×109/㎤ 이상 관찰할 수 있었다. 또, 웨이퍼 표면으로부터 약 50㎛ 깊이까지 DZ층을 확인할 수 있었다. 특히, 본 발명예5에서는, 고온·장시간의 산화 처리 때문에 산소 내측 확산량이 증가함으로써 산소 석출물 형성 영역의 확대화를 확인할 수 있었다.
다음에, 비교예1, 2 및 본 발명예1∼5에서 얻어진 웨이퍼 표면에 니켈 1×1012/㎠의 고의적 오염(汚染)을 실시하고, 간이적인 디바이스 열 시뮬레이션을 실시하였다. 그 후 라이트 에치액으로 표면 3㎛의 에칭을 행하고 표면 결함의 웨이퍼 표면의 결함을 광학 현미경을 이용하여 관찰한 결과, 비교예 1, 2에서는 실리콘 표면에 니켈 실리사이드가 관찰되었지만, 본 발명예1∼5 모두, 니켈 오염이 보충되어 있어 실리사이드는 관찰되지 않았다.
이상의 설명한 바와 같이, 본 발명의 실리콘 웨이퍼의 열처리 방법에 의하면, 저산소 농도의 무결함 웨이퍼를 채용한 경우라 하더라도, 적정 조건에서의 고온 산화 열처리를 실시함으로써, 웨이퍼 표면으로부터 산소의 내측 확산을 일으키고, 웨이퍼 표면 내부에 산소 농도가 높아지는 영역을 형성시킬 수 있다. 이에 따라, 그 후의 산소 석출물 형성 열처리를 최적의 조건에서 실시함으로써, 웨이퍼 표 면에 DZ층을 형성하고, 웨이퍼 내부에 최적의 사이즈의 산소 석출물을 고밀도로 안정되게 형성시켜, 우수한 게터링 효과를 발휘할 수 있다.
또한, 본 발명의 실리콘 웨이퍼의 열처리 방법에서는, SIMOX에 의하여 형성되는 SOI 기판으로서 이용하는 경우에도, 상기 SIM0X에서의 산소이온 주입 후에, 적정 조건에서의 고온 산화 열처리를 실시하고, 그 후의 산소 석출물 형성 열처리를 실시함으로써, 상기와 동일한 효과를 발휘할 수 있다. 이에 따라, 저산소 농도의 무결함 웨이퍼의 열처리 방법으로서, 널리 적용할 수 있다.

Claims (15)

  1. 쵸크랄스키법에 의하여 제조된 실리콘 단결정으로부터 얻어진 산소 농도가 6.5∼12×1017atoms/㎤(ASTM F121-1979)의 저산소 농도 실리콘 웨이퍼를 이용하여 열처리하는 방법으로서,
    상기 실리콘 웨이퍼의 표면 내부에 고산소 농도 영역을 형성하는 고온 산화 열처리를 행하고, 그 후, 산소 석출물 형성 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼의 열처리 방법.
  2. 제1항에 있어서,
    상기 고온 산화 열처리가, 산소를 5% 이상 포함하는 가스 분위기 내에서 1250℃∼1380℃의 온도로 1∼20시간 행해지는 실리콘 웨이퍼의 열처리 방법.
  3. 제1항에 있어서,
    상기 산소 석출물 형성 열처리가, 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 450℃∼800℃의 온도로 1∼48시간 행해지는 산소 석출핵 형성 열처리와, 이어서 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 800℃∼1100℃의 온도로 4∼48시간 행해지는 산소 석출물 성장 열처리로 이루어진 실리콘 웨이퍼의 열처리 방법.
  4. 제1항에 있어서,
    상기 산소 석출물 형성 열처리를 실시하기 전에, 급속 승강온 가열 장치를 이용하여 질소 가스 함유 분위기 내에서, 20℃/초 이상의 승강온 속도로, 1100℃∼1300℃의 온도에서 1초∼5분의 열처리를 행하는 실리콘 웨이퍼의 열처리 방법.
  5. 제3항에 있어서,
    상기 산소 석출물 형성 열처리를 실시하기 전에, 급속 승강온 가열 장치를 이용하여 질소 가스 함유 분위기 내에서, 20℃/초 이상의 승강온 속도로, 1100℃∼1300℃의 온도에서 1초∼5분의 열처리를 행하는 실리콘 웨이퍼의 열처리 방법.
  6. 제1항에 있어서,
    상기 실리콘 웨이퍼를 SIMOX에 의하여 형성되는 SOI 기판으로서 이용하는 경우에, 산소 농도가 6.5×1017/㎤(ASTM F121-1979) 이상의 실리콘 웨이퍼를 이용하여, 고온 산화 열처리로서, 상기 SIM0X에 의한 산소이온 주입 후의 매립 산화막 형성을 위하여, 산소를 20% 이상 포함하는 가스 분위기 내에서 1300℃∼1380℃의 온도로 4∼48시간의 열처리를 행하고, 그 후에, 산소 석출 형성 열처리를 행하는 실리콘 웨이퍼의 열처리 방법.
  7. 제6항에 있어서,
    상기 산소 석출물 형성 열처리가, 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 450℃∼800℃의 온도로 1∼48시간 행해지는 산소 석출핵 형성 열처리와, 이어서 산소, 질소, 불활성 가스, 또는 혼합 가스 분위기 내에서 800℃∼1100℃의 온도로 4∼48시간 행해지는 산소 석출물 성장 열처리로 이루어진 실리콘 웨이퍼의 열처리 방법.
  8. 제6항에 있어서,
    상기 산소 석출물 형성 열처리를 실시하기 전에, 급속 승강온 가열 장치를 이용하여 질소 가스 함유 분위기 내에서, 20℃/초 이상의 승강온 속도로, 1100℃∼1300℃의 온도에서 1초∼5분의 열처리를 행하는 실리콘 웨이퍼의 열처리 방법.
  9. 제7항에 있어서,
    상기 산소 석출물 형성 열처리를 실시하기 전에, 급속 승강온 가열 장치를 이용하여 질소 가스 함유 분위기 내에서, 20℃/초 이상의 승강온 속도로, 1100℃∼1300℃의 온도에서 1초∼5분의 열처리를 행하는 실리콘 웨이퍼의 열처리 방법.
  10. 제1항에 있어서,
    격자간 실리콘형 점(点) 결함의 응집체(예를 들면, 전위 클러스터) 및 공공(空孔)형 점 결함의 응집체(예를 들면, COP)가 존재하지 않는 무결함 영역으로 이루 어진 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용하는 실리콘 웨이퍼의 열처리 방법.
  11. 제6항에 있어서,
    격자간 실리콘형 점 결함의 응집체(예를 들면, 전위 클러스터) 및 공공형 점 결함의 응집체(예를 들면, COP)가 존재하지 않는 무결함 영역으로 이루어진 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용하는 실리콘 웨이퍼의 열처리 방법.
  12. 제1항에 있어서,
    질소 농도를 1×1O12∼5×1O15atoms/㎤의 범위에서 함유하는 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용하는 실리콘 웨이퍼의 열처리 방법.
  13. 제6항에 있어서,
    질소 농도를 1×1O12∼5×1O15atoms/㎤의 범위에서 함유하는 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용하는 실리콘 웨이퍼의 열처리 방법.
  14. 제1항에 있어서,
    탄소 농도를 1×1O15∼5×1O16atoms/㎤(ASTM F123-1981)의 범위에서 함유하는 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용하는 실리콘 웨이퍼의 열처리 방법.
  15. 제6항에 있어서,
    탄소농도를 1×1O15∼5×1O16atoms/㎤(ASTM F123-1981)의 범위에서 함유하는 실리콘 단결정으로부터 얻어진 실리콘 웨이퍼를 사용하는 실리콘 웨이퍼의 열처리 방법.
KR1020060010746A 2005-02-18 2006-02-03 실리콘 웨이퍼의 열처리 방법 KR100758088B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00041513 2005-02-18
JP2005041513 2005-02-18
JP2005234107A JP2006261632A (ja) 2005-02-18 2005-08-12 シリコンウェーハの熱処理方法
JPJP-P-2005-00234107 2005-08-12

Publications (2)

Publication Number Publication Date
KR20060093030A true KR20060093030A (ko) 2006-08-23
KR100758088B1 KR100758088B1 (ko) 2007-09-11

Family

ID=36913332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010746A KR100758088B1 (ko) 2005-02-18 2006-02-03 실리콘 웨이퍼의 열처리 방법

Country Status (4)

Country Link
US (1) US20060189169A1 (ko)
JP (1) JP2006261632A (ko)
KR (1) KR100758088B1 (ko)
TW (1) TW200631101A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
US9142405B2 (en) 2010-04-07 2015-09-22 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device
KR20200067205A (ko) * 2017-10-26 2020-06-11 실트로닉 아게 단결정 실리콘으로 구성된 반도체 웨이퍼

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135988A1 (en) * 2006-12-07 2008-06-12 Maxim Integrated Products, Inc. Method to reduce semiconductor device leakage
WO2009028658A1 (ja) * 2007-08-29 2009-03-05 Sumco Corporation Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法、ｉｇｂｔ用シリコン単結晶ウェーハの抵抗率保証方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗ｓｉｍｏｘウェーハの製造方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US8252700B2 (en) 2009-01-30 2012-08-28 Covalent Materials Corporation Method of heat treating silicon wafer
WO2010131412A1 (ja) * 2009-05-15 2010-11-18 株式会社Sumco シリコンウェーハおよびその製造方法
CN102460658B (zh) * 2009-06-03 2016-02-10 环球晶圆日本股份有限公司 硅晶片及硅晶片的热处理方法
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
GB201121655D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
TWI614808B (zh) * 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
KR102384041B1 (ko) 2014-07-31 2022-04-08 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114182355B (zh) * 2021-11-30 2023-03-28 徐州鑫晶半导体科技有限公司 消除间隙型缺陷B-swirl的方法、硅片及电子器件
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291097A (ja) * 1992-04-10 1993-11-05 Nippon Steel Corp シリコン基板およびその製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
WO2000041227A1 (fr) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
EP1408540A4 (en) * 2001-06-28 2008-12-10 Shinetsu Handotai Kk PROCESS FOR PRODUCING RECLAIMED WAFER AND RECEIVED WAFER THUS OBTAINED
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
WO2005014898A1 (ja) * 2003-08-12 2005-02-17 Shin-Etsu Handotai Co.,Ltd. ウエーハの製造方法
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法
JP4289354B2 (ja) * 2003-10-21 2009-07-01 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハの製造方法、並びにエピタキシャルウェーハおよびｓｏｉウェーハの製造方法
JP2005229062A (ja) * 2004-02-16 2005-08-25 Canon Inc Ｓｏｉ基板及びその製造方法
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Ｓｕｍｃｏ シリコン半導体基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142405B2 (en) 2010-04-07 2015-09-22 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
KR20200067205A (ko) * 2017-10-26 2020-06-11 실트로닉 아게 단결정 실리콘으로 구성된 반도체 웨이퍼

Also Published As

Publication number Publication date
TWI336499B (ko) 2011-01-21
JP2006261632A (ja) 2006-09-28
US20060189169A1 (en) 2006-08-24
TW200631101A (en) 2006-09-01
KR100758088B1 (ko) 2007-09-11

Similar Documents

Publication Publication Date Title
KR100758088B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR100724329B1 (ko) Ｉｇｂｔ 용 실리콘 웨이퍼 및 그 제조 방법
JP4670224B2 (ja) シリコンウェーハの製造方法
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR101020436B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
KR20010090002A (ko) 실리콘으로 제조된 반도체웨이퍼 및 반도체웨이퍼의제조방법
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
WO2004034457A1 (ja) アニールウェーハおよびアニールウェーハの製造方法
JP4154881B2 (ja) シリコン半導体基板の熱処理方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP4055343B2 (ja) シリコン半導体基板の熱処理方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP2011054655A (ja) 高周波デバイス向けシリコンウェーハおよびその製造方法
JP5211550B2 (ja) シリコン単結晶ウェーハの製造方法
JP2000281490A (ja) シリコン半導体基板及びその製造方法
JP3726622B2 (ja) 半導体シリコンウエーハの製造方法
JP2010205936A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP3452042B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 11