KR102306730B1 - 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 - Google Patents

고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 Download PDF

Info

Publication number
KR102306730B1
KR102306730B1 KR1020197021811A KR20197021811A KR102306730B1 KR 102306730 B1 KR102306730 B1 KR 102306730B1 KR 1020197021811 A KR1020197021811 A KR 1020197021811A KR 20197021811 A KR20197021811 A KR 20197021811A KR 102306730 B1 KR102306730 B1 KR 102306730B1
Authority
KR
South Korea
Prior art keywords
micrometers
wafer
oxygen
silicon wafer
single crystal
Prior art date
Application number
KR1020197021811A
Other languages
English (en)
Other versions
KR20190101414A (ko
Inventor
이영중
류재우
김병천
로버트 제이. 폴스터
박순성
김태훈
지준환
카리시마 마리 허드슨
Original Assignee
썬에디슨 세미컨덕터 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 썬에디슨 세미컨덕터 리미티드 filed Critical 썬에디슨 세미컨덕터 리미티드
Priority to KR1020217030492A priority Critical patent/KR102453743B1/ko
Publication of KR20190101414A publication Critical patent/KR20190101414A/ko
Application granted granted Critical
Publication of KR102306730B1 publication Critical patent/KR102306730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 개시내용은, NH3 또는 N2와 같은 질소 함유 가스를 포함하는 주변 분위기에서의 급속 열 어닐링 후에 규소 웨이퍼의 게이트 산화물 무결성 수율을 회복시키기 위한 방법에 관한 것이다. 일반적으로, 그에 의해 산소 석출물 프로파일을 각인하기 위한, NH3 또는 N2와 같은 질소 함유 가스를 포함하는 주변 분위기에서의 급속 열 어닐링은, 성장된 상태 그대로의 결정 결함들(산소 석출물)과 규소 질화물 막에 의해 생성된 빈자리들을 노출시킴으로써 규소 웨이퍼의 GOI 수율을 저하시킬 수 있다. 본 발명은, 규소 질화물 층의 박리, 그에 후속되는 웨이퍼 산화, 그에 후속되는 규소 산화물 층의 박리에 의해 GOI 수율을 회복시킨다.

Description

고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
관련 출원(들)에 대한 상호 참조
본 출원은, 2016년 12월 28일자로 출원된 미국 가출원 일련번호 제62/439,621호를 우선권으로 주장하며, 상기 가출원의 개시내용은 그 전체가 기재된 것처럼 인용에 의해 본원에 포함된다.
본 발명의 분야는 일반적으로 전자 부품들의 제조에 사용되는 규소 웨이퍼의 준비에 관한 것이다. 더 구체적으로, 본 발명은 규소 웨이퍼가 고유 게터링 및 게이트 산화물 무결성 수율을 갖게 하는 어닐링 공정에 관한 것이다.
반도체 전자 부품들의 제조를 위한 대부분의 공정들에 대한 시작 물질인 단결정 규소는 통상적으로, 단일 시드 결정이 용융된 규소에 침지되고, 이어서 느린 추출에 의해 성장되는 소위 초크랄스키(Cz; Czochralski) 공정으로 준비된다. 용융된 규소는, 용융된 규소가 석영 도가니에 들어 있는 시간 동안 다양한 불순물들로 오염되며, 그 불순물들 중 대부분은 산소이다. 규소 용융 덩어리의 온도에서, 산소는, 용융 덩어리의 온도에서의 규소 중의 산소의 용해도 및 응고된 규소 중의 산소의 실제 편석 계수에 의해 결정되는 농도에 도달할 때까지 결정 격자 내로 들어간다. 그러한 농도는 전자 디바이스들을 제조하는 데 사용되는 공정들에 대해 전형적인 온도들에서의 고체 규소 중의 산소의 용해도보다 크다. 따라서, 결정이 용융 덩어리로부터 성장하고 냉각됨에 따라, 용융 덩어리 중의 산소의 용해도가 급격히 감소되고, 그에 의해, 결정으로부터 슬라이싱된 웨이퍼에서, 산소는 과포화 농도들로 존재한다.
전자 디바이스들의 제조에서 전형적으로 이용되는 열 처리 사이클들은 산소가 과포화된 규소 웨이퍼들에서 산소의 석출을 유발할 수 있다. 웨이퍼에서의 석출물들의 위치에 따라, 석출물들은 유해 또는 유익할 수 있다. 웨이퍼의 능동 디바이스 구역에 위치한 산소 석출물들은, 디바이스의 동작을 손상시킬 수 있다. 그러나, 웨이퍼의 벌크에 위치한 산소 석출물들은, 웨이퍼와 접촉할 수 있는 바람직하지 않은 금속 불순물들을 포획할 수 있다. 웨이퍼의 벌크에 위치한 산소 석출물들을 사용하여 금속들을 포획하는 것은 통상적으로 내부 또는 고유 게터링("IG")으로 지칭된다.
단결정 규소 웨이퍼에서 내부 게터링을 달성하기에 적합한 열 처리 사이클들은, 급속 열 어닐링(예컨대, 선에디슨 세미컨덕트 리미티드(SunEdison Semiconductor, Ltd.)에 의한 Magic Denuded Zone® 공정) 또는 아르곤과 같은 불활성 가스 주변 분위기에서의 긴 지속기간 어닐링을 포함한다. 급속 열 어닐링 공정에서의 짧은 어닐링 지속기간은 비용 효과적인 해결책이다. 그러나, 무석출물 구역(PFZ, 또한 무결함 구역(denuded zone)으로 지칭됨)의 깊이는 전형적으로 규소의 상부 100 마이크로미터(즉, 후방 연삭 후에 남아있는 전형적인 규소량)에서 효과적으로 금속 불순물들을 게터링하기에는 너무 깊다. 반대로, 긴 지속기간 어닐링은 양호한 PFZ 구역(상부 20 마이크로미터 내에서 조정가능함) 및 게터링 능력 둘 모두를 달성할 수 있다. 그러나, 긴 지속기간 어닐링은 어닐링 시간(수 시간)을 요구하며, 이는 제조 비용 및 산출량에 영향을 준다.
질소 함유 가스 주변 분위기에서의 급속 열 어닐링은 Magic Denuded Zone® 공정 및 긴 지속기간 어닐링에 대한 대안으로서 개발되었다. 질화 주변 분위기, 예컨대 NH3 또는 N2 가스에서의 급속 열 어닐링은 얕은 PFZ(무석출물 구역 또는 무결함 구역)로 강한 내부 게터링 능력을 달성한다. 예컨대, J Appl Phys, 114, 043520(2013)을 참조한다. 질소 가스 함유 주변 분위기에서의 급속 열 어닐링이 게이트 산화물 무결성 수율(GOI)을 저하시킬 수 있다는 것은 관련 기술분야에서 이전에 인식되지 않았다.
간략하게, 본 발명은 질소 가스 함유 주변 분위기에서의 급속 열 어닐링을 사전에 겪은 단결정 규소 웨이퍼에서 적합한 GOI 수율을 달성하는 방법에 관한 것이다.
일 양상에서, 본 발명은 단결정 규소 웨이퍼를 처리하는 방법에 관한 것으로, 그 방법은: 단결정 규소 웨이퍼의 벌크 구역 내의 결정 격자 빈자리들의 밀도를 증가시키고 단결정 규소 웨이퍼의 전방 표면 상에 규소 질화물 층을 형성하기 위해, 질소 함유 가스를 포함하는 제1 주변 분위기에서 적어도 약 1100 ℃의 온도로 단결정 규소 웨이퍼를 열 처리하는 단계 ― 단결정 규소 웨이퍼는, 하나의 표면은 전방 표면이고 하나의 표면은 후방 표면인 평행한 2개의 주표면, 전방 표면과 후방 표면 사이의 중앙 평면, 전방 표면과 후방 표면을 연결하는 원주방향 에지, 전방 표면으로부터 중앙 평면을 향해 측정된 깊이 D를 갖는 전방 표면 층을 포함하고, 전방 표면 층과 중앙 평면 사이에 벌크 구역이 있음 ―; 단결정 규소 웨이퍼의 전방 표면으로부터 규소 질화물 층을 제거하는 단계; 단결정 규소 웨이퍼의 전방 표면 상에 적어도 약 50 옹스트롬의 최소 두께를 갖는 규소 산화물 층을 형성하기 위해, 산소를 포함하는 제2 주변 분위기에서 약 900 ℃ 내지 약 1100 ℃의 온도로 30 분 초과의 지속기간 동안 단결정 규소 웨이퍼를 열 처리하는 단계; 및 단결정 규소 웨이퍼의 전방 표면으로부터 규소 산화물 층을 제거하는 단계를 포함한다.
다른 양상에서, 본 발명은 단결정 규소 웨이퍼에 관한 것으로, 단결정 규소 웨이퍼는 하나의 표면은 전방 표면이고 하나의 표면은 후방 표면인 평행한 2개의 주표면, 전방 표면과 후방 표면 사이의 중앙 평면, 전방 표면과 후방 표면을 연결하는 원주방향 에지, 전방 표면으로부터 중앙 평면을 향해 측정된 깊이 D를 갖는 전방 표면 층을 포함하고, 전방 표면 층과 중앙 평면 사이에 벌크 구역이 있으며, 벌크 구역은 산소 석출물들을 적어도 약 1 × 107 cm-3의 밀도로 그리고 적어도 약 1 × 109 cm-3의 산소 석출물들의 피크 밀도로 포함하고, 피크 밀도는 전방 표면 층과 중앙 평면 사이에 있고, 전방 표면 층은 약 1 × 107 cm-3 미만의 밀도로 산소 석출물들을 포함하고, 전방 표면 층의 깊이 D는 약 1 마이크로미터 내지 약 40 마이크로미터이고, 전방 표면은 게이트 산화물 무결성 패턴 관련 결정 결함 밴드들을 갖지 않는다.
도 1은 암모니아를 포함하는 환경에서의 급속 열 어닐링 및 그에 후속하여 NEC1 처리(800 ℃에서 4 시간 및 그에 후속하여 1000 ℃에서 16 시간)를 겪은 웨이퍼들에서의 벌크 미세결함 밀도의 전형적인 깊이 프로파일들을 도시한다.
도 2a 및 도 2b는 급속 열 어닐링 이전(도 2a의 좌측 상의 웨이퍼) 및 암모니아를 포함하는 환경에서의 급속 열 어닝링 이후(도 2b의 우측 상의 웨이퍼)의 단결정 규소 웨이퍼에서의 GOI 수율을 예시한다.
도 3a 내지 도 3d는 본 발명의 일부 실시예들에 따른 공정 흐름을 도시한다.
도 4는 산화에 의한 규소 간극들의 계산된 농도를 온도의 함수로서 도시하는 그래프이다.
도 5는 GOI 무결성 테스팅 후의 웨이퍼들의 몇몇 이미지들을 제공한다.
도 6a는 암모니아를 포함하는 환경 및 그에 후속하는 산화 환경(5 초 동안 1000 ℃)에서의 급속 열 어닐링을 겪은 웨이퍼에 대한 (800 ℃에서 4 시간 및 그에 후속하여 1000 ℃에서 16 시간의, 산화 석출 열 처리인 NEC1 처리 이후의) BMD 깊이 프로파일을 도시한다. x-축 눈금은 마이크로미터 단위의 깊이이고, y-축 눈금은 BMD/cm3이다.
도 6b는 암모니아를 포함하는 환경 및 그에 후속하는 산화 환경(5 초 동안 1100 ℃)에서의 급속 열 어닐링을 겪은 웨이퍼에 대한 (800 ℃ 4 시간 + 1000 ℃ 16 시간의 산화 석출 열 처리 이후의) BMD 깊이 프로파일을 도시한다. x-축 눈금은 마이크로미터 단위의 깊이이고, y-축 눈금은 BMD/cm3이다.
도 6c는 4 시간 동안 900 내지 1000 ℃의 긴 지속기간 산화 어닐링을 겪은 웨이퍼에 대한 (800 ℃ 4 시간 + 1000 ℃ 16 시간의 산화 석출 열 처리 이후의) BMD 깊이 프로파일을 도시한다. x-축 눈금은 마이크로미터 단위의 깊이이고, y-축 눈금은 BMD/cm3이다.
도 7은 여러 온도들에서 긴 지속기간 산화 어닐링을 겪은 다양한 웨이퍼들에 대한 GOI 무결성 결과들을 도시한다. 도시된 웨이퍼들은, 성장된 상태 그대로의 웨이퍼(가장 좌측 상의 웨이퍼), 질화 환경에서의 급속 열 어닐링 이후의 웨이퍼(좌측에서 두 번째 웨이퍼), 및 900 ℃, 950 ℃, 및 1000 ℃에서 360 분의 산화 어닐링을 겪은 (우측 상의) 3개의 웨이퍼를 포함한다.
도 8은 산화 온도 및 시간의 함수로서의 GOI 개선의 등치선도이다.
본 발명은, 질화 분위기에서의 급속 열 어닐링 처리 후에, 단결정 규소 웨이퍼, 예컨대 완벽한 규소 웨이퍼의 게이트 산화물 무결성(GOI) 수율을 회복시키는 방법에 관한 것이다. 일부 실시예들에서, 본 발명은, 질소 가스 함유 주변 분위기, 예컨대, NH3, 질소, 또는 이들의 조합에서의 급속 열 어닐링 처리 후에, 단결정 규소 웨이퍼, 예컨대 완벽한 규소 웨이퍼의 게이트 산화물 무결성(GOI) 수율을 회복시키는 방법에 관한 것이다. 일반적으로, 질소 가스 함유 주변 분위기, 예컨대, NH3, 질소, 또는 이들의 조합에서의 급속 열 어닐링 및 그에 후속하는, 웨이퍼의 벌크에 벌크 미세결함들을 성장시키기에 충분한 어닐링은, 표면 구역에서 무석출물 구역(PFZ 또는 무결함 구역)을 포함하는 단결정 규소 웨이퍼를 획득하기에 충분하다. 그러나, 웨이퍼의 벌크 내의 BMD는 웨이퍼 표면 상의 성장된 상태 그대로의 결정 결함들(예컨대, 산소 석출물들)을 규소 질화물 막에 의해 생성된 빈자리들에 노출시킴으로써 규소 웨이퍼의 GOI 수율을 저하시킬 수 있다. 이러한 빈자리들은 웨이퍼 표면 상의 산소 석출물들을 성장시키고 안정화시킬 수 있고, 이러한 결함들은 게이트 산화물 무결성 수율의 저하에 기여할 수 있다. 급속 열 어닐링에 의해 형성된 무석출물 구역으로부터의 GOI에 대한 공정 윈도우가 극도로 좁기 때문에, BMD 피크 밀도 및 얕은 PFZ 깊이의 어떠한 저하도 없이 고속 열 어닐링 이후에 GOI에 대한 전체 공정 윈도우를 회복시키는 방법을 발견할 필요가 있다.
질소 가스 함유 주변 분위기에서의 급속 열 어닐링은 유리하게는 얕은 무석출물 구역을 산출한다. 암모니아 환경에서의 급속 열 어닐링 및 그에 후속하여 NEC1 처리(800 ℃에서 4 시간 및 그에 후속하여 1000 ℃에서 16 시간)를 겪은 웨이퍼들에서의 벌크 미세결함 밀도의 전형적인 깊이 프로파일들을 도시하는 도 1을 참조한다. 웨이퍼들은 8.344 PPMA 및 9.544 PPMA의 도 1에 도시된 바와 같은 간극 산소 농도들을 갖는다. 매우 얕은, 이를테면, 약 40 마이크로미터 미만, 약 30 마이크로미터 미만, 약 20 마이크로미터 미만, 또는 심지어 약 10 마이크로미터 미만의 PFZ가 웨이퍼들의 전방 표면 및 후방 표면 둘 모두에 형성될 수 있다. 더욱이, BMD의 피크 밀도는 웨이퍼 표면 인근에 형성되며, 이는 산소 석출물들을 성장시키도록 설계된 열 처리 동안 생성된다. 웨이퍼 산소 함량, MDZ의 침지 온도, 및 냉각률과 같은 주요 파라미터들에 관계없이, 피크 BMD 밀도가 대략 입방 센티미터 당 6 내지 8 × 109의 석출물들이기 때문에, 이러한 피크 BMD 밀도는 본 발명의 실시예들에 대한 바람직한 범위 내에 있다. 일부 바람직한 실시예들에서, 질화 주변 분위기에서의 급속 열 어닐링은, 10 마이크로미터 미만의 얕은 PFZ 깊이와 20 내지 30 마이크로미터 깊이 또는 심지어 10 내지 20 마이크로미터 깊이의 높은 BMD 피크를 갖는 규소 웨이퍼를 산출한다. 그러한 웨이퍼는, 웨이퍼 깊이 중심 인근에 BMD 밀도 피크가 있는 더 깊은 PFZ 깊이를 갖는, 산소 가스 함유 주변 분위기에서의 급속 열 어닐링보다 훨씬 더 강한 게터링 능력을 제공한다.
질소 가스 함유 주변에서의 급속 열 어닐링은 게이트 산화물 무결성 저하를 야기할 수 있다. GOI 장애 패턴(도 2a, 도 2b, 도 5 및 도 7 참조)은 결정 결함 밴드들에 관련된다. 결함 밴드들은 결정 유래 구멍들(COP, 공극 결함), H-밴드, P-밴드, L-밴드, 완벽한 규소 간극 우세 밴드, B-결함 밴드, 및 A-결함 밴드를 포함한다. 전형적으로, 웨이퍼가 COP, H-밴드, 및 P-밴드 결함들 중 임의의 것을 갖는 경우, GOI 저하가 발생한다. 이러한 결정 결함 밴드들은 코어 또는 링 패턴이고, 결함 밴드들은 웨이퍼의 다양한 반경방향 위치들에서 관측된다. GOI 패턴이 코어 또는 링 패턴이 아닌 경우, 이러한 비대칭 패턴은 결정 결함들이 아니라 웨이퍼 공정처리 또는 GOI 테스트 준비에 의해 야기될 것이다. GOI 항복 전압(MV/cm)은 결정 결함 밴드 및 결함 유형에 의해 또한 영향을 받는다. 일반적으로, 게이트 산화물 무결성 저하는, 게이트 산화물 두께의 균일성에 영향을 미치는 결정 유래 구멍들 및 H-밴드 결함들로 인해 5 내지 9 MV/cm의 범위에서 발생할 수 있다. 일반적으로, 게이트 산화물 무결성 저하는, P-밴드 결함들, 미세-공극 결함, 또는 결정으로부터의 성장된 산소 석출물 또는 큰 크기의 성장된 산소 석출물 및 급속 열 어닐링 동안 Si3N4/Si 계면으로부터의 주입된 빈자리의 조합에 의해 형성되는 산소 석출물에 의해 야기되어 10 내지 12 mV/cm의 범위에서 발생할 수 있다. 산화가 높은 응력장 GOI에 영향을 미치므로, 성장된 산소 석출물들은 GOI 저하의 주요 원인인 것으로 여겨진다. GOI 장애가 결정 결함 밴드들에 의해 야기되었는지를 이해하기 위해 GOI 장애 패턴 형상 및 항복 전압 둘 모두가 검토된다. GOI 장애 패턴이 결정 결함 밴드들 또는 항복 전압과 일치하는 경우, GOI 장애 패턴은 결정 결함 밴드들과 관련되는 것으로 여겨진다.
결함들의 밀도는 질소 함유 환경에서의 급속 열 어닐링에 의해 크게 변화되지 않는다. 그러나, 질소 환경에서의 급속 열 어닐링은 주입된 빈자리들로 결함들을 장식(decorate)할 수 있다. 따라서, 작은 크기의 결함은 RTA 효과에 의해 해소될 수 있지만, 다른 결함들은 빈자리들에 의해 장식되고, 그에 의해 그 결함들을 더 크고 더 안정적이게 만든다. 이는 게이트 산화물 균일성에 영향을 미치고 GOI 수율을 저하시킨다. 검출될 수 있는 더 큰 결함들은 대략 20 나노미터이거나 그보다 클 수 있고, 그러한 결함들의 밀도는 대략 1 × 108 ea/cm3일 수 있다. 그러한 밀도는 위에서 언급된 순서로 GOI를 저하시키기에 충분하다. 크기가 작지만 검출불가능한 결함들(< 20 nm)이 포함되는 경우, 실제 결함 밀도는 훨씬 더 높다. 큰 크기의 고밀도의 결함들은 게이트 산화물의 균일성에 영향을 미치고, 불균일한 게이트 산화물은 불균일한 산화물 두께와 관련된 응력 집중으로 인해 전기 응력장에 대해 국부적으로 약해진다. 게이트 산화물 항복은, 질소 환경에서 RTA에 의해 촉진될 수 있는 빈자리들의 공급이 산소 석출물들을 확장 및 안정화시키는 경우에 발생할 수 있다.
급속 열 어닐링 이전(도 2a의 좌측 상의 웨이퍼) 및 암모니아를 포함하는 환경에서의 급속 열 어닝링 이후(도 2b의 우측 상의 웨이퍼)의 단결정 규소 웨이퍼에서의 GOI 수율을 예시하는 도 2a 및 도 2b를 참조한다. 암모니아에서의 급속 열 어닐링은 웨이퍼의 원주방향 에지에 또는 그 근처에 존재하는 게이트 산화물 무결성 패턴 관련 결정 결함 밴드들을 통해 웨이퍼에서의 GOI 수율을 저하시킨다는 것이 명백하다.
따라서, 본 발명은 단결정 규소 웨이퍼들을 준비하는 방법에 관한 것이며, 여기서, 웨이퍼들이 질소 가스 함유 주변 분위기에서 급속 열 어닐링을 겪음으로써, 얇은 무석출물 구역 및 웨이퍼 표면 근처에서의 피크 밀도 또는 농도의 산소 석출물들을 갖는 웨이퍼들이 산출된다. 산소 석출 핵 템플릿의 형성 후에, 규소 질화물 층은 박리되고, 웨이퍼들은 웨이퍼 표면 상에 규소 산화물 층을 형성하기에 충분한 산화 어닐링을 겪는다. 그 후, 웨이퍼에서 규소 산화물 층이 박리되고, 이는 GOI 수율을 저하시키는 표면 결함들을 제거한다. 본 발명의 방법에 따라 준비된 웨이퍼들은 이상적인 산소 석출 핵 템플릿을 갖고, 부가적으로, GOI 수율을 저하시키는 표면 결함이 없다. 구체적으로, 웨이퍼들에는 도 2b에 예시된 유형의 게이트 산화물 무결성 패턴 관련 결정 결함 밴드들이 없다. 그 후, 웨이퍼는, 웨이퍼의 벌크 구역에서 산소 석출물들을 성장시키기에 충분한, NEC1과 같은 어닐링을 겪을 수 있다. 유리하게는, 웨이퍼들이 질화 주변 분위기에서 RTA를 겪으므로, 웨이퍼에서의 산소 석출물들의 피크 밀도는 웨이퍼 표면의 약 40 마이크로미터 내에, 이를테면 웨이퍼 표면의 약 30 마이크로미터 내에, 또는 웨이퍼 표면으로부터 약 10 마이크로미터 내지 약 20 마이크로미터에 있을 수 있다.
I. 기판들
이제 도 3a를 참조하면, 규소 웨이퍼(10) 또는 그의 일부분이 도시된다. 규소 웨이퍼(10)는 일반적으로 평행한 2개의 주표면을 포함할 수 있으며, 그 표면들 중 하나는 기판의 전방 표면이고 나머지 하나는 기판의 후방 표면이다. 원주방향 에지는 전방 표면과 후방 표면을 연결하고, 중앙 평면이 전방 표면과 후방 표면 사이에 놓인다. 도 3b를 참조하면, 규소 웨이퍼(10)는 깊이 D를 갖는 전방 표면 층(40), 및 전방 표면 층과 중앙 평면 사이의 벌크 구역 또는 층(50)을 포함한다. 본원에서 설명되는 바와 같은 임의의 동작 이전에, 규소 웨이퍼(10)의 전방 표면 및 후방 표면은 실질적으로 동일할 수 있다. 표면은, 단지 편의를 위해 그리고 일반적으로는 본 발명의 방법의 동작들이 수행되는 표면을 구별하기 위해, "전방 표면" 또는 "후방 표면"으로 지칭된다. 본 발명의 일부 실시예들에서, 본 발명의 동작들은 규소 웨이퍼(10)의 전방 표면 상에서 수행된다. 본 발명의 일부 실시예들에서, 본 발명의 동작들은 규소 웨이퍼(10)의 전방 표면 및 후방 표면 둘 모두 상에서 수행된다. 게다가, 규소 웨이퍼들은 전형적으로 약간의 총 두께 변동(TTV), 뒤틀림, 및 구부러짐을 갖기 때문에, 전방 표면 상의 모든 각각의 지점과 후방 표면 상의 모든 각각의 지점 사이의 중간지점이 정확하게 평면 내에 속하지 않을 수 있다. 그러나, 실용적 문제로서, TTV, 뒤틀림, 및 구부러짐은 전형적으로는 매우 경미하므로, 근사하게 어림잡으면 중간지점은 전방 표면과 후방 표면 사이에서 대략적으로 등거리에 있는 가상 중앙 평면 내에 속해 있다고 말할 수 있다.
일반적으로, 규소 웨이퍼(10)는 적어도 약 20 mm, 더 전형적으로는 약 20 mm 내지 약 500 mm의 직경을 갖는다. 일부 실시예들에서, 직경은 적어도 약 20 mm, 적어도 약 45 mm, 적어도 약 90 mm, 적어도 약 100 mm, 적어도 약 150 mm, 적어도 약 200 mm, 적어도 약 250 mm, 적어도 약 300 mm, 적어도 약 350 mm, 또는 심지어 적어도 약 450 mm이다. 규소 웨이퍼(10)는 약 100 마이크로미터 내지 약 5000 마이크로미터, 이를테면 약 100 마이크로미터 내지 약 1500 마이크로미터, 적합하게는 약 500 마이크로미터 내지 약 1000 마이크로미터의 범위 내의 두께를 가질 수 있다.
특히 바람직한 실시예들에서, 규소 웨이퍼(10)는, 종래의 초크랄스키 결정 성장 방법에 따라 성장된 단결정 잉곳으로부터 슬라이싱된 단결정 규소 웨이퍼로부터 슬라이싱된 웨이퍼를 포함한다. 그러한 방법들뿐만 아니라 표준 규소 슬라이싱, 래핑, 식각, 및 연마 기법들이, 예컨대, 문헌(F. Shimura의 Semiconductor Silicon Crystal Technology, Academic Press, 1989 및 Silicon Chemical Etching (J. Grabmaier 편찬), Springer-Verlag, N.Y. 1982(인용에 의해 본원에 포함됨))에 개시되어 있다. 바람직하게는, 웨이퍼들은 관련 기술분야의 통상의 기술자들에게 공지된 표준 방법들에 의해 연마되고 세정된다. 예컨대, 문헌(W.C. O’Mara 등의 Handbook of Semiconductor Silicon Technology, Noyes Publications)을 참조한다. 요구되는 경우, 웨이퍼들은 예컨대 표준 SC1/SC2 용액에서 세정될 수 있다. 일부 실시예들에서, 본 발명의 단결정 규소 웨이퍼들은 종래의 초크랄스키("Cz") 결정 성장 방법에 따라 성장된 단결정 잉곳으로부터 슬라이싱된 단결정 규소 웨이퍼들이며, 전형적으로, 적어도 약 150 mm, 적어도 약 200 mm, 적어도 약 300 mm, 또는 적어도 약 450 mm의 공칭 직경을 갖는다. 바람직하게는, 단결정 규소 핸들 웨이퍼(handle wafer) 및 단결정 규소 도너 웨이퍼(donor wafer) 둘 모두는 스크래치, 큰 입자 등과 같은 표면 결함들이 없는 경면-연마된 전방 표면 마감(mirror-polished front surface finish)들을 갖는다. 웨이퍼 두께는 약 250 마이크로미터 내지 약 1500 마이크로미터, 이를테면 약 300 마이크로미터 내지 약 1000 마이크로미터, 적합하게는 약 500 마이크로미터 내지 약 1000 마이크로미터의 범위 내에서 변할 수 있다. 일부 특정 실시예들에서, 웨이퍼 두께는 약 725 마이크로미터 내지 약 800 마이크로미터, 이를테면 약 750 마이크로미터 내지 약 800 마이크로미터일 수 있다. 일부 실시예들에서, 웨이퍼 두께는 약 725 마이크로미터일 수 있다. 일부 실시예들에서, 웨이퍼 두께는 약 775 마이크로미터일 수 있다.
일부 바람직한 실시예들에서, 규소 웨이퍼(10)는, CZ 방법에 의해 성장된, 연마된 규소 웨이퍼이다. 규소 웨이퍼(10)는 임의의 결정 배향, 예컨대, (100), (110), 및 (111)을 가질 수 있고, 결정 배향의 선택은 구조의 최종 용도에 의해 좌우될 수 있다.
일반적으로, 시작 규소 웨이퍼(10)는, 전형적으로 약 2 × 1017 내지 약 9 × 1017 원자/cm3 또는 약 4 내지 약 18 PPMA(ASTM 교정에 따라 결정되며; Oi = 4.9α이고, 여기서 α는 1107 cm-1 흡수 밴드의 흡수 계수임; 새로운 ASTM 표준 F-121-83)인 CZ 공정에 의해 달성가능한 범위 내의 어딘가에 속하는 산소 농도를 가질 수 있다. 일부 바람직한 실시예들에서, 규소 웨이퍼(10)는 약 6 × 1017 원자/cm3 또는 약 12 PPMA 미만, 이를테면 약 2 × 1017 내지 약 5 × 1017 원자/cm3 또는 약 4 내지 약 10 PPMA의 간극 산소 농도를 갖는다. 게다가, 시작 규소 웨이퍼(10)에는 바람직하게는 웨이퍼의 표면 근처 구역에서 안정화된 산소 석출물들(즉, 약 1200 ℃ 이하의 온도에서 웨이퍼로부터 용해되거나 어닐링될 수 없는 산소 석출물들)의 부재가 이루어진다.
치환형 탄소는 단결정 규소에서 불순물로 존재할 때 산소 석출 핵형성 중심들의 형성을 촉진시키는 능력을 갖는다. 따라서, 이들 및 다른 이유들로 인해, 단결정 규소 웨이퍼(10)는 낮은 농도의 탄소를 갖는 것이 바람직하다. 즉, 단결정 규소 웨이퍼(10)는 바람직하게는 약 5 × 1016 원자/cm3 미만인 탄소 농도를 갖고, 바람직하게는 1 × 1016 원자/cm3 미만, 더 바람직하게는 5 × 1015 원자/cm3 미만인 탄소 농도를 갖는다.
규소 웨이퍼 비저항은 본 발명의 방법에서는 중요하지 않다. 그러나, 비저항은 최종 용도 요건들에 따라 변할 수 있다. 이러한 관점에서, 규소 웨이퍼(10)는 고농도로 도핑될 수 있거나, 반-절연성일 수 있거나, 또는 대략 그 사이의 도핑 프로파일을 가질 수 있다. 따라서, 비저항은 밀리옴 이하로부터 메가옴 이상으로 변할 수 있다. 일부 실시예들에서, 규소 웨이퍼(10)는 p-형 또는 n-형 도펀트를 포함한다. 적합한 도펀트들은, 붕소(p 형), 갈륨(p 형), 인(n 형), 안티모니(n 형), 및 비소(n 형)를 포함한다. 도펀트 농도는 웨이퍼의 요구되는 비저항에 기반하여 선택된다. 일부 실시예들에서, 웨이퍼 유형들은 N++ 형, N+ 형, N 형, N- 형, 및 N-- 형 중 임의의 유형으로서 특성화될 수 있도록 비저항을 가질 수 있다. 전형적인 N+ 비저항 범위들은 Sb 도핑에 대해 10 밀리옴-cm 정도로 낮고, N++는 As 도핑에 대해 2 밀리옴-cm 정도로 낮고, N+++는 P 도핑에 대해 1 밀리옴-cm 정도로 낮다. 규격 범위들은 결정 성장의 분리로 인해 최대/최소에 대해 일반적으로 2배 내지 3배이다. 일부 실시예들에서, 웨이퍼 유형들은 P++ 형, P+ 형, P 형, P- 형, 및 P-- 형 중 임의의 유형으로서 특성화될 수 있도록 비저항을 가질 수 있다. 전형적인 P+ 비저항 범위는 10 밀리옴-cm 정도로 낮고, P++는 5 밀리옴-cm 정도로 낮다. 규격 범위들은 결정 성장의 분리로 인해 최대/최소에 대해 일반적으로 1.5배 내지 2배이다. 따라서, 웨이퍼의 비저항은 약 0.1 밀리옴-cm 내지 약 10 킬로옴-cm, 이를테면 약 0.01 옴-cm 내지 약 10 킬로옴-cm까지 변할 수 있다. 일부 실시예들에서, 비저항은 약 0.1 밀리옴-cm 내지 약 1 킬로옴-cm, 이를테면 0.1 밀리옴-cm 내지 약 100 옴-cm, 이를테면 0.1 밀리옴-cm 내지 약 10 옴-cm, 또는 약 0.1 밀리옴-cm 내지 약 1 옴-cm의 범위일 수 있다. 일부 실시예들에서, 비저항은 약 0.01 옴-cm 내지 약 1 킬로옴-cm, 이를테면 0.01 옴-cm 내지 약 100 옴-cm, 이를테면 0.01 옴-cm 내지 약 10 옴-cm, 또는 약 0.01 옴-cm 내지 약 1 옴-cm의 범위일 수 있다. 기판은 또한, N-형(인) 및 P-형(붕소) 둘 모두에서 1 옴-cm 또는 10 옴-cm 또는 100 옴-cm의 공칭 값들과 같이 저농도로 도핑된 형태로 이용가능하다. 기판 비저항의 선택은 응용분야에 의존한다(예로서, 기판이 백게이트로서 사용되는 경우, 더 낮은 비저항이 바람직함).
일부 실시예들에서, 규소 웨이퍼(10)는, 예컨대 유기물 또는 다른 불순물들을 제거하기 위해 급속 열 어닐링 전에 세정된다. 적합한 세정 용액은 피라냐 용액이며, 이는, (진한) H2SO4 및 H2O2(30% 용액)를 전형적으로는 3:1의 비로 포함하지만, 4:1 또는 7:1과 같은 다른 비들이 적합하다. 세정 지속기간은 적합하게는 약 15 분 내지 약 2 시간이다.
II. 급속 열 어닐링
본 발명의 방법에 따르면, 급속 열 처리가 수행되어, 웨이퍼에서 산소 석출을 위한 프로파일 또는 템플릿을 설정하는 산소 석출 핵들의 분포가 형성된다. 하나 이상의 실시예에서, 템플릿은, 웨이퍼 벌크에서 산소 석출물들을 갖지만 본원에서 무석출물 구역 또는 "무결함 구역"으로 지칭될 수 있는 표면 근처 구역에서는 낮은 밀도의 산소 석출물들을 갖거나 바람직하게는 본질적으로 산소 석출물들이 없는 웨이퍼에 대한 것이다. 유리하게는, 임의의 요구되는 깊이의 무결함 구역들이 획득될 수 있다. 일부 실시예들에서, 무결함 구역 깊이들은, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 적어도 약 1 마이크로미터, 적어도 약 3 마이크로미터, 또는 적어도 약 5 마이크로미터일 수 있다. 일부 실시예들에서, 무결함 구역 깊이들은, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 약 40 마이크로미터 미만일 수 있는데, 이를테면, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 약 30 마이크로미터 미만, 또는 20 마이크로미터 미만, 15 마이크로미터 미만, 또는 심지어 10 마이크로미터 미만일 수 있다. 더욱이, 템플릿은, (산소 석출물들을 형성하기에 충분한 추후 어닐링으로부터 초래되는) 산소 석출물들의 피크 밀도가 웨이퍼 표면의 약 40 마이크로미터 내에서, 이를테면, 웨이퍼 표면의 약 30 마이크로미터 내에서 또는 웨이퍼 표면으로부터 약 10 마이크로미터 내지 약 20 마이크로미터에서 발생할 수 있다.
이와 관련하여, 형성되는 산소 석출 핵들은 일반적으로 핵의 일부로서 결정 격자 빈자리들을 포함한다. 빈자리들은 산소 이량체(O2)와 같은 산소와 연관(즉, 결합 및/또는 그룹화)될 수 있지만, 본 개시내용은 임의의 구조적 및/또는 형태학적 특정 산소 석출 핵들로 제한되지 않는다는 것이 이해되어야 한다. 예컨대, 산소 석출 핵들은 빈자리 단독일 수 있거나 VO로서 결합될 수 있다. 본원에서 사용된 바와 같이, "산소 석출 핵"은 산소 석출 열 처리 시에 산소 석출물들을 형성하거나, 활성화된 후에 그러한 석출물을들 형성하는 임의의 구조 단위를 지칭하며, 본원에서 사용되는 바와 같은 "산소 석출 핵"은 제한적인 의미로 고려되지 않아야 한다.
결국, 산소 석출을 위한 템플릿을 설정하는 산소 석출 핵들의 분포를 형성하기 위해 급속 열 공정을 사용하는 것은, 일반적으로, 미국 특허 제5,994,761호; 제6,191,010호 및 제6,180,220호에서 설명되며, 상기 특허들 각각은 모든 관련되고 일관된 목적들을 위해 인용에 의해 본원에 포함된다. 본원에서 설명된 "이상적인 석출 공정"은 전형적으로, 웨이퍼 벌크에서의 농도가 표면 층에서보다 더 높은, 산소 석출 핵들의 불균일한 분포를 산출한다. 후속 산소 석출 열 처리 시에, 웨이퍼 벌크에서의 핵들의 높은 농도는 산소 석출물들의 형성 및 성장을 돕는 산소 석출 핵 중심들을 형성하고, 표면 근처 구역에서의 핵들의 농도는 산소 석출 핵 중심들을 형성하기에는 불충분하다. 결과적으로, 표면 근처 구역에는 무결함 구역이 형성되고, 웨이퍼 벌크에는 때때로 벌크 미세결함들로 지칭되는 산소 석출물들이 형성된다. 본원에서 설명되는 바와 같이, 무결함 구역들의 깊이들은, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 약 40 마이크로미터 미만일 수 있는데, 이를테면, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 약 30 마이크로미터 미만, 또는 20 마이크로미터 미만, 15 마이크로미터 미만, 또는 심지어 10 마이크로미터 미만일 수 있다. 무결함 구역 깊이들은, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 적어도 약 1 마이크로미터, 적어도 약 3 마이크로미터, 또는 적어도 약 5 마이크로미터일 수 있다. 부가적으로, (산소 석출물들을 형성하기에 충분한 추후 어닐링으로부터 초래되는) 산소 석출물들의 피크 밀도는 웨이퍼 표면의 약 40 마이크로미터 내에서, 이를테면, 웨이퍼 표면의 약 30 마이크로미터 내에서 또는 웨이퍼 표면으로부터 약 10 마이크로미터 내지 약 20 마이크로미터에서 발생할 수 있다.
불균일한 분포의 빈자리 함유 산소 석출 핵들을 형성하기 위한 공정에서, 규소 웨이퍼(10)는 열 처리 단계를 겪으며, 그 열 처리 단계에서, 웨이퍼가 상승된 온도로 가열되어 빈자리들을 함유하는 산소 석출 핵들이 규소 웨이퍼(10)에 형성되고 그에 의해 그 수 밀도가 증가된다. 바람직하게는, 이러한 열 처리 단계는, 웨이퍼가 목표 온도로 급속하게 가열되고 비교적 짧은 시간 기간 동안 그 온도에서 어닐링되는 급속 열 어닐러에서 수행된다. 적어도 약 1100 ℃, 적어도 약 1175 ℃, 적어도 약 1200 ℃, 또는 적어도 약 1300 ℃(예컨대, 약 1100 ℃ 내지 약 1400 ℃, 약 1100 ℃ 내지 약 1300 ℃, 또는 약 1100 ℃ 내지 약 1200 ℃)의 온도들이 사용될 수 있다. 규소 웨이퍼(10)는 일반적으로 이러한 온도 범위들 내에서 적어도 약 1 초 동안, 그리고 전형적으로는 적어도 수 초(예컨대, 적어도 약 3 초 또는 적어도 약 5 초 이상) 동안 또는 심지어 수십 초(예컨대, 적어도 약 20 초, 적어도 약 30 초, 적어도 약 40 초, 적어도 약 60 초, 적어도 약 120 초 이상) 동안 유지될 것이다. 일부 실시예들에서, 규소 웨이퍼(10)는 2개의 상이한 온도에서 급속 열 어닐링을 겪는다. 예컨대, 일부 실시예들에서, 규소 웨이퍼(10)는, 약 1100 ℃ 내지 약 1200 ℃의 온도에서 약 1 초 내지 약 60 초의 지속기간 동안 어닐링을 겪고, 이어서, 약 1200 ℃ 내지 약 1300 ℃의 온도에서 약 1 초 내지 약 60 초의 지속기간 동안 어닐링을 겪는다. 일부 실시예들에서, 웨이퍼는 약 1100 ℃의 온도에서 1 내지 10 초, 이를테면 약 1 초 동안 어닐링될 수 있고, 그에 후속하여, 약 1215 ℃의 온도에서 약 5 초 내지 약 20 초, 이를테면 약 10 초의 기간 동안 어닐링될 수 있다. 웨이퍼의 요구되는 특성들 및 웨이퍼가 어닐링되는 분위기에 따라, 웨이퍼가 어닐링되는 기간은, 상업적으로 이용가능한 급속 열 어닐러들에 대한 한계에 가까운 약 60 초까지의 범위일 수 있다. 부가적인 시간 동안의 어닐링 동안 규소 웨이퍼(10)를 설정된 온도로 유지하는 것은 지금까지 획득된 실험적 증거에 기반하면 빈자리 농도의 증가를 초래하는 것으로 나타나지 않는다.
도 3b 및 도 3c를 참조하면, 급속 열 어닐링 단계 후에, 규소 웨이퍼(10)는, 전방 표면과 전방 표면으로부터 중앙 평면을 향해 측정된 거리 D 사이의 웨이퍼의 구역을 포함하는 전방 표면 층(40), 및 중앙 평면과 표면 층 사이의 웨이퍼의 제2 구역을 포함하는 벌크 구역(50)을 가지며, 여기서, 표면 층 및 벌크 구역은 결정 격자 빈자리들을 포함하는 일정 농도의 산소 석출 핵들을 갖는다. 전방 표면 층(40)에는 무결함 구역이 형성되지만, 벌크 구역(50)에는, 산소 석출물들을 석출시키기에 충분한 열 처리 동안, 급속 열 어닐링에 의해 형성되는 템플릿(30)에 따른 산소 석출이 발생한다. 전방 표면 층(40)의 깊이 D는, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 약 40 마이크로미터 미만, 이를테면, 약 30 마이크로미터 미만, 또는 20 마이크로미터 미만, 15 마이크로미터 미만, 또는 심지어 10 마이크로미터 미만, 이를테면, 약 5 마이크로미터 내지 약 40 마이크로미터, 또는 약 5 마이크로미터 내지 약 30 마이크로미터, 또는 약 5 마이크로미터 내지 약 20 마이크로미터, 또는 약 5 마이크로미터 내지 약 10 마이크로미터일 수 있다. 벌크 구역(50)은 전방 표면 층(40)과 규소 웨이퍼(10)의 중앙 평면 사이의 물질로 간주될 수 있다. 후방 표면이 질화 분위기에 노출되는 실시예들에서, 유사한 후방 표면 층 및 벌크 구역이 웨이퍼의 후방에 형성된다.
본 발명의 방법에 따르면, 급속 열 어닐링 단계는 질소 함유 가스의 존재 하에서, 즉, 질화 분위기에서 수행된다. 일부 실시예들에서, 급속 열 어닐링 단계는 질소 가스(N2) 또는 암모니아와 같은 질소 함유 화합물 가스 또는 그러한 가스들의 조합을 함유하는 분위기에서 수행된다. 일부 실시예들에서, 주변 분위기는 부가적으로 아르곤과 같은 불활성 가스를 포함할 수 있다. 일반적으로, 질화 분위기의 존재 하에서 급속 열 어닐러에서 웨이퍼를 어닐링하는 것은, 웨이퍼에서의 불균일한 산소 석출 핵 농도(수 밀도) 프로파일을 생성하는데, 피크 농도는, 표면의 약 100 마이크로미터 내에서, 또는 표면의 약 40 마이크로미터 내에서, 이를테면, 표면의 약 10 내지 약 100 마이크로미터, 이를테면, 약 10 내지 약 50 마이크로미터, 또는 약 10 내지 약 40 마이크로미터, 또는 약 10 내지 약 30 마이크로미터, 또는 약 10 내지 약 20 마이크로미터에서 발생하고, 이는, 질화 가스에 노출되며, 웨이퍼 벌크에서 농도가 더 적고 비교적 균일하다. 따라서, 웨이퍼의 전방 표면 및 후방 표면이 급속 열 어닐링 단계 동안 질화 분위기에 노출되는 경우, 결과적인 웨이퍼는, 웨이퍼의 단면에 대해 일반적으로 "M-형상" 또는 "U-형상"인 산소 석출 핵 농도(수 밀도) 프로파일을 가질 것인데, 즉, 피크 농도는 전방 표면 및 후방 표면 각각의 수 마이크로미터 내에서 발생할 것이고, 웨이퍼 벌크 전체에 걸쳐 비교적 일정하고 더 적은 농도가 발생할 것이다. 피크 산소 석출 핵 농도가 규소 웨이퍼(10)의 전방 표면 근처에 있는 산소 석출 핵 농도 프로파일 또는 템플릿(30)을 도시하는 도 3b를 참조한다. 도시되지는 않지만, 템플릿(30)과 유사한 산소 석출 핵 농도 템플릿은 또한 규소 웨이퍼(10)의 후방 표면 근처에서 발생할 것이다. 따라서, 규소 웨이퍼(10)는, 웨이퍼(10)의 전방 표면 근처에 하나의 피크가 있고 후방 표면 근처에 하나의 피크가 있는 2개의 산소 석출 핵 농도 피크들을 포함할 것이다.
급속 열 어닐링 단계의 완료 시, 규소 웨이퍼(10)는, 빈자리 함유 산소 석출 핵들이, 특히, 빈자리들 그 자체가 단결정 규소에서 비교적 이동성이 있는 온도들의 범위를 통해 급속하게 냉각된다. 빈자리 함유 산소 석출 핵들은 전형적으로, 약 700 ℃ 초과, 약 800 ℃ 초과, 약 900 ℃ 초과, 또는 심지어 약 1000 ℃ 초과의 온도에 이르기까지 상업적으로 실용적인 시간 기간 내에 규소에서 이동성이 있다. 웨이퍼의 온도가 이러한 범위의 온도들을 통해 감소함에 따라, 빈자리 함유 핵들은 웨이퍼 표면 및/또는 웨이퍼 표면 상의 산화물 층으로 확산되어 소멸되며, 그에 따라, 이러한 범위 내의 온도로 웨이퍼가 유지되는 시간 길이에 따른 변화 정도에 따라 핵 농도 프로파일에서의 변화가 초래된다. 웨이퍼가 무한한 시간 기간 동안 이러한 범위 내의 온도에서 유지된 경우, 핵 농도 프로파일은 다시 한번 균일해지지만, 평형 농도는 열 처리 단계가 완료된 즉시의 농도보다는 낮을 것이다. 그러나, 본원에서 추가로 설명되는 바와 같이, 웨이퍼를 단독으로 또는 웨이퍼가 열 처리되고 냉각되는 주변의 제어와 함께 급속하게 냉각시킴으로써, 웨이퍼 벌크에서의 농도가 표면 근처의 구역에서의 농도보다 더 큰, 산소 석출 핵들의 불균일한 분포가 달성될 수 있다. 예컨대, 공정 조건들(예컨대, 냉각률)은, 예컨대, 최대 핵 농도가 표면의 약 100 마이크로미터 내에, 또는 표면의 약 40 마이크로미터 내에, 이를테면 표면의 약 10 내지 약 100 마이크로미터에, 이를테면 약 10 내지 약 50 마이크로미터에, 또는 약 10 내지 약 40 마이크로미터에, 또는 약 10 내지 약 30 마이크로미터에, 또는 약 10 내지 약 20 마이크로미터에 있도록 제어될 수 있다.
이와 관련하여, 일반적으로, 본원에서 사용되는 바와 같은 "무결함 구역"은, (i) 약 107 산소 석출물/cm3 미만, 약 106 산소 석출물/cm3 미만, 또는 심지어 약 105 산소 석출물/cm3 미만으로 정의되는 산소 석출물들의 부재, 및 (ii) 산소 석출 열 처리를 겪을 시에 산소 석출물들로 전환되는 산소 석출 핵들의 낮은 농도 및 바람직하게는 산소 석출 핵들의 본질적인 부재가 이루어지는, 웨이퍼의 표면 근처의 구역을 점유하는 구역이라는 것이 추가적으로 유의되어야 한다.
편리하게는, 냉각 단계는 가열 단계가 수행되는 분위기와 동일한 분위기에서 수행될 수 있다. 그러나, 냉각 단계는, 핵 농도 프로파일의 형상을 수정할 수 있는 상이한 분위기에서 수행될 수 있다. 선택된 분위기에 관계없이, 웨이퍼를 급속하게 냉각시키는 효과는 분위기 인자들을 압도하고, 근처 표면 구역들에서의 빈자리들의 농도의 상당한 감소를 초래한다. 급속 열 어닐링 단계 및 냉각 단계는, 예컨대, 웨이퍼들이 고전력 램프들의 뱅크들에 의해 개별적으로 가열되는 다수의 상업적으로 이용가능한 급속 열 어닐링("RTA") 노(furnace)들 중 임의의 노에서 수행될 수 있다. RTA 노들은, 예컨대, 수 초 내에 실온으로부터 약 1200 ℃까지 규소 웨이퍼를 급속하게 가열할 수 있다.
일반적으로, 산소 석출 핵들이 이동성이 있는 온도들의 범위 내의 평균 냉각률은 적어도 초당 약 5 ℃이거나, 다른 실시예들에서와 같이, 적어도 초당 약 20 ℃, 적어도 초당 약 50 ℃, 적어도 초당 약 100 ℃ 또는 심지어 적어도 초당 약 150 ℃ 이상(예컨대, 초당 약 20 ℃ 내지 초당 약 200 ℃, 초당 약 20 ℃ 내지 초당 약 100 ℃ 또는 초당 약 100 ℃ 내지 초당 약 200 ℃)이다. 전형적으로, 현재의 공정처리 장비는 초당 약 30 ℃ 내지 약 80 ℃, 더 전형적으로는 초당 약 40 ℃ 내지 약 50 ℃의 냉각률을 초래한다. 이와 관련하여, 일단 웨이퍼가, 빈자리 함유 산소 석출 핵들이 단결정 규소에서 비교적 이동성이 있는 온도들의 범위를 벗어난 온도로 냉각되면, 냉각률은 웨이퍼의 석출 특성들에 크게 영향을 주는 것으로 나타나지 않으며, 따라서, 엄밀하게 중요한 것으로 나타나지 않는다는 것이 유의되어야 한다.
질화 분위기에서의 급속 열 어닐링은 규소 웨이퍼(10)의 전방 표면 층 상에 규소 질화물 층(20)(도 3b 참조)을 형성한다. RTA 공정은 수 초 내에 발생하기 때문에, 규소 질화물 층은 일반적으로 비교적 얇은데, 이를테면, 적어도 약 5 옹스트롬, 이를테면 약 5 옹스트롬 내지 약 1000 옹스트롬, 또는 약 5 옹스트롬 내지 약 500 옹스트롬, 또는 약 5 옹스트롬 내지 약 200 옹스트롬, 또는 약 5 옹스트롬 내지 약 100 옹스트롬이다. 규소 질화물 층(20)은 후속 산화 사이클뿐만 아니라 빈자리 주입 및 그것의 외부-확산(out-diffusion)의 차단 동안 산화물 층의 형성을 방해하므로, 질화물 층이 제거된다. 도 3c를 참조한다. 일부 실시예들에서, 규소 질화물 층은 연마, 습식 화학 식각(예컨대, KOH 식각 또는 인산 식각), 또는 플라즈마 식각에 의해 제거된다. 규소 질화물 층을 제거하는 데 적합한 기법들은 관련 기술분야에 공지되어 있다.
일부 실시예들에서, 규소 질화물 층(20)은 접촉 연마에 의해 제거된다. 접촉 연마는 전체 규소 질화물 층을 제거하기에 충분하다. 규소 질화물 층의 제거를 위한 적합한 연마 용액들은 관련 기술분야에 공지되어 있다.
일부 실시예들에서, 규소 웨이퍼(10)는 규소 질화물 층의 제거 이후에 세정된다. 적합한 세정 용액은 피라냐 용액이며, 이는, (진한) H2SO4 및 H2O2(30% 용액)를 전형적으로는 3:1의 비로 포함하지만, 4:1 또는 7:1과 같은 다른 비들이 적합하다. 세정 지속기간은 적합하게는 약 15 분 내지 약 2 시간이다.
III. 산화 어닐링
규소 질화물 층이 박리된 후에(도 3c 참조), 규소 웨이퍼(10)는, 규소 웨이퍼(10)의 전방 표면 상에 규소 산화물 층(60)을 형성하기에 충분한 지속기간 및 온도 동안 산화 어닐링을 겪는다. 도 3d를 참조한다. 규소 웨이퍼(10)의 산화는 열적 산화(증착된 반도체 물질 막의 일부 부분이 소비될 것임)에 의해 달성될 수 있거나, 막은 CVD 산화물 증착에 의해 성장될 수 있다. 일부 실시예들에서, 규소 웨이퍼(10)는 ASM A400과 같은 노에서 열적으로 산화될 수 있다. 온도는 산화 주변에서 900 ℃ 내지 1100 ℃, 이를테면 약 950 ℃ 내지 약 1100 ℃, 또는 약 1000 ℃ 내지 약 1100 ℃의 범위일 수 있다. 어닐링 지속기간은 적어도 약 30 분, 이를테면, 약 60 분 초과, 약 120 분 초과, 이를테면, 약 180 분 초과, 또는 약 240 분 초과, 약 300 분 초과, 또는 약 360 분 초과일 수 있다.
일부 실시예들에서, 단결정 규소 웨이퍼는, 약 900 ℃ 내지 약 1100 ℃, 이를테면, 약 900 ℃ 내지 약 1000 ℃의 온도에서, 적어도 약 30 분, 이를테면, 약 60 분 초과, 약 120 분 초과, 이를테면, 약 180 분 초과, 또는 약 240 분 초과, 약 300 분 초과, 또는 약 360 분 초과, 이를테면, 약 30 분 내지 약 360 분, 또는 약 60 분 내지 약 360 분, 또는 약 1200 분 내지 약 360 분의 지속기간 동안 산소 함유 가스를 포함하는 산화 분위기에서 가열 처리된다. 일부 실시예들에서, 단결정 규소 웨이퍼는, 약 950 ℃ 내지 약 1100 ℃, 이를테면, 약 950 ℃ 내지 약 1050 ℃의 온도에서, 적어도 약 30 분, 이를테면, 약 60 분 초과, 이를테면, 120 분 초과, 이를테면, 180 분 초과, 또는 240 분 초과, 300 분 초과, 또는 약 360 분 초과, 이를테면, 약 30 분 내지 약 360 분, 또는 약 60 분 내지 약 360 분, 또는 약 1200 분 내지 약 360 분의 지속기간 동안 산소 함유 가스를 포함하는 산화 분위기에서 가열 처리된다. 일부 실시예들에서, 단결정 규소 웨이퍼는, 약 1000 ℃ 내지 약 1100 ℃, 이를테면 약 1050 ℃ 내지 약 1100 ℃의 온도에서, 적어도 약 30 분, 이를테면, 약 60 분 초과, 약 120 분 초과, 이를테면 약 180 분 초과, 또는 약 240 분 초과, 약 300 분 초과, 또는 약 360 분 초과, 이를테면 약 30 분 내지 약 360 분, 또는 약 60 분 내지 약 360 분, 또는 약 1200 분 내지 약 360 분의 지속기간 동안 산소 함유 가스를 포함하는 산화 분위기에서 가열 처리된다. 산화 주변 분위기는 Ar 또는 N2와 같은 불활성 가스와 O2의 혼합물일 수 있다. 산소 함량은 1 내지 10 퍼센트이거나 그보다 높게 변할 수 있다. 일부 실시예들에서, 산화 주변 분위기는 최대 100 %일 수 있다("건식 산화"). 일부 실시예들에서, 주변 분위기는 Ar 또는 N2와 같은 불활성 가스와 O2 및 수증기와 같은 산화 가스들의 혼합물을 포함할 수 있다("습식 산화"). 예시적인 실시예에서, 규소 웨이퍼(10)는 A400과 같은 수직형 노 내로 적재될 수 있다. 온도는 산화 온도로 상승되고 적절한 산화 가스, 예컨대 O2가 노 내로 유동된다. 산화를 위한 다양한 가스 조건이 사용되어 N2(4 slm)와 O2(20 slm)의 조합과 같은 산화물 층을 생성할 수 있다. 요구되는 산화물 두께가 획득된 후, O2는 공급 중지(turn off)되고, 노 온도는 감소되며, 웨이퍼들은 노로부터 꺼내진다. 일반적으로, 산화 층은 약 50 옹스트롬 초과, 이를테면, 약 50 옹스트롬 내지 약 1000 옹스트롬, 또는 약 50 옹스트롬 내지 약 500 옹스트롬의 두께를 갖는다. 일부 실시예들에서, 약 900 ℃의 온도에서 약 0.5 시간 동안의 산화 어닐링은 약 50 옹스트롬 이상의 두께를 갖는 규소 이산화물 층을 산출한다. 일부 실시예들에서, 약 900 ℃의 온도에서 약 4 시간 동안의 산화 어닐링은 약 350 옹스트롬 이상의 두께를 갖는 규소 이산화물 층을 산출한다.
산화 어닐링은 웨이퍼의 벌크에서 산소 석출물들을 성장시키려는 목적을 위한 것이 아니다. 본 발명의 일부 실시예들에 따르면, 산소 석출 열 처리, 예컨대 NEC1 어닐링은 GOI 수율 테스팅 후에 발생한다. 오히려, 산화 어닐링은 웨이퍼 표면 근처에서 산소 석출물들을 용해시키거나 그러한 산소 석출물들이 검출가능하지 않아서 GOI 저하에 기여하지 않을 때까지 그 크기를 감소시키기에 충분하다. 산화 어닐링은 SiO2/Si 계면으로부터 웨이퍼 벌크로 간극 규소 원자들을 공급한다. 게이트 산화물 무결성 테스트를 수행하기 위해, 규소 산화물 층(60)이 제거되고, 이는 추가로 GOI 수율의 저하를 야기하는 유형의 결함들을 제거할 수 있다. 일부 실시예들에서, 규소 산화물 층(60)은 연마, 화학적 식각, 또는 플라즈마 식각에 의해 제거된다. 규소 산화물 층을 제거하는 데 적합한 기법들은 관련 기술분야에 공지되어 있다. 예컨대 HF를 이용한 화학적 식각은, 0.1 마이크로미터 내지 1 마이크로미터의 범위, 이를테면 약 0.5 마이크로미터의 두께를 가질 수 있는 규소 산화물 층을 제거하기에 충분하다.
웨이퍼 세정 및 연마는 임의적이다. 요구되는 경우, 웨이퍼들은 예컨대 표준 SC1/SC2 용액에서 세정될 수 있다. 부가적으로, 웨이퍼들은, 표면 거칠기를, 바람직하게는 약 5 옹스트롬 미만, 이를테면 약 1 옹스트롬 내지 약 2 옹스트롬인 RMS 2x2 um2의 레벨로 감소시키기 위해 화학적 기계적 연마(CMP)를 겪을 수 있으며, 여기서, 평균제곱근은,
Figure 112019076078822-pct00001
와 같고, 거칠기 프로파일은 트레이스를 따른 정렬되고 균등하게 이격된 지점들을 포함하고, yi는 평균선으로부터 데이터 지점까지의 수직 거리이다. 바람직하게는 2 옹스트롬 미만의 표면 거칠기에서, 표면은 접합을 위해 준비된다.
IV. 게이트 산화물 무결성 수율
본 발명의 방법에 따르면, 질소 가스 함유 주변 분위기에서 급속 열 어닐링에 의해 야기되는 게이트 산화물 무결성 저하는, GOI 결함 소스들을 제거하는 산화 어닐링에 의해 회복된다. 산화 어닐링은 질소의 외부-확산을 향상시키고, 추가로, 성장된 상태 그대로의 산소 석출물들의 크기를 변경시킨다.
웨이퍼 표면에 규소 산화물 층을 형성하는 것은 간극 규소를 생성하고 빈자리들을 소비한다. 규소 산화물 층의 형성 동안, 다음의 반응이 발생한다:
Figure 112019076078822-pct00002
간극 규소를 수반하는 이러한 반응 및 자유로운 자기-간극을 생성할 확률은 SiO2가 형성되기 전에 해리되어야 하는 SiI--O 쌍에 대해 가장 클 것이다. 그러한 불완전한 산화 단계는 1000개 중 하나의 규소 원자에 대해 발생하는 것으로 추정되었다. 규소 자기-간극들의 형성률은 산화율 및 표면 재성장률에 의해 계산될 수 있다.
도 4는, 산화율 및 표면 재성장률 둘 모두가 온도에 의해 증가되기 때문에 온도를 상승시킴으로써 규소 간극의 농도가 증가됨을 입증하는 그래프이다. 따라서, 산화 온도가 증가되는 경우, 웨이퍼 표면에서 규소 간극의 확산 제어된 주입이 증가된다. 규소 간극의 내부-확산(in-diffusion)은 고온 산화 어닐링 동안 간극들의 과포화 및 빈자리들의 불포화를 야기한다. 고온 산화 어닐링은, 산화 동안 평형점 결함 농도를 변경하거나 성장된 상태 그대로의 산소 석출물의 성장을 억제함으로써 성장된 상태 그대로의 석출물의 해리에 기여할 수 있다. 충분한 간극이 연속적으로 주입되고 어닐링 시간이 석출물을 해리시킬 만큼 충분히 긴 경우, 산소 석출물들은 크기가 감소하거나 완전히 용해될 수 있다. 그에 의해, 산화 어닐링은 질화 주변 분위기에서 급속 열 어닐링에 의해 야기되는 GOI 결함의 소스를 제거하거나 질소와 결합된 성장된 상태 그대로의 석출물의 영향을 완화시킨다.
게이트 산화물 무결성 수율은 MOS 디바이스에서의 게이트 산화물의 신뢰성을 위한 순간 절연 항복(TZDB; Time Zero Dielectric Breakdown) 테스트 방법에 의해 측정될 수 있다. 테스트 방법은 게이트 산화물에서 산화물 두께 당 인가된 전압을 측정한다. 게이트 산화물(트랜지스터 구조: N-P-N 또는 P-N-P에 의한 소스-게이트-드레인)은 소스와 드레인 사이의 게이트 산화물 아래의 소수 캐리어 채널을 제어하기 위한 전기 절연 층이다. 채널의 형성 여부는 게이트에 인가된 바이어스에 의해 결정된다. 채널 또는 채널이 아닌 것은 1 또는 0을 의미하고, 게이트 바이어스는 1 또는 0을 제어한다. 게이트 산화물이 전기적으로 절연성이 아닌 경우, 소스와 드레인 사이의 채널은 게이트 바이어스에 의해 제어되지 않는다. 따라서, 게이트에서의 산화물 층은 정상 트랜지스터 동작에 중요하다. 게이트 산화물 무결성 테스팅은 인가된 바이어스를 변경함으로써 발생하며, 이는, 전기 절연의 신뢰성의 평가를 가능하게 한다. TZDB는 바이어스를 0 V로부터 전기 절연을 항복시키기에 충분한 전압으로 증가시킴으로써 산화물 층의 항복을 확인하기 위한 테스트 방법이다. 게이트 산화물 항복이 9 MV/cm(메가볼트/cm) 또는 더 높은 전압에서 발생하는 경우, 또는 테스트 동안 항복이 발생하지 않는 경우, 웨이퍼 표면은, 게이트 산화물 저하를 생성하는 소스들을 웨이퍼 표면이 갖지 않는다는 점에서 게이트에 대한 양호한 품질 조건을 갖는다.
GOI 수율에 대한 영향은 도 5를 참조하여 관측될 수 있는데, 도 5는, 성장된 상태 그대로의 웨이퍼(가장 좌측 상의 웨이퍼), 긴 지속기간 산화 어닐링을 겪은 웨이퍼(좌측에서 두 번째 웨이퍼), 및 산화 주변 분위기들에서 급속 열 어닐링들을 겪은 2개의 웨이퍼들(우측)에 대한 GOI 수율을 도시한다. 도 5에서 알 수 있는 바와 같이, 산화 주변에서의 긴 지속기간 수율은 GOI 수율을 충분히 개선하지만, 게이트 산화물 무결성 저하 결함들의 패턴에 의해 입증되는 바와 같이, 급속 열 어닐링들은 충분하지 않았다.
게다가, 도 6a, 도 6b 및 도 6c는, 긴 지속기간 산화 어닐링이, 웨이퍼의 벌크 구역 전체에 걸친 높은 BMD 농도의 유지 및 웨이퍼 벌크에서 BMD를 성장시키기에 적합한 어닐링 후의 얕은 무석출물 구역 깊이의 유지를 가능하게 한다는 것을 도시한다. 급속 열 어닐링은 BMD 농도의 감소 및 무석출물 구역의 깊이의 증가를 야기하였다. 도 6a는 암모니아를 포함하는 환경 및 그에 후속하는 산화 환경(5 초 동안 1000 ℃)에서의 급속 열 어닐링을 겪은 웨이퍼에 대한 (800 ℃에서 4 시간 및 그에 후속하여 1000 ℃에서 16 시간의, 산화 석출 열 처리인 NEC1 처리 이후의) BMD 깊이 프로파일을 도시한다. 도 6b는 암모니아를 포함하는 환경 및 그에 후속하는 산화 환경(5 초 동안 1100 ℃)에서의 급속 열 어닐링을 겪은 웨이퍼에 대한 (800 ℃ 4 시간 + 1000 ℃ 16 시간의 산화 석출 열 처리 이후의) BMD 깊이 프로파일을 도시한다. 도 6c는 4 시간 동안 900 내지 1000 ℃의 긴 지속기간 산화 어닐링을 겪은 웨이퍼에 대한 (800 ℃ 4 시간 + 1000 ℃ 16 시간의 산화 석출 열 처리 이후의) BMD 깊이 프로파일을 도시한다.
본 발명의 일부 실시예들에 따르면, 결함들(예컨대, 산소 석출물들)은 웨이퍼 표면에서 검출불가능하지 않게 된다. 도 6c에 도시된 바와 같이, 핵형성 및 산소 석출물들의 성장을 위한 열 처리가 적용된 경우라 하더라도, 표면으로부터 ~10 um 깊이까지 어떠한 검출가능한 결함들도 관측되지 않는다. 도 7은 여러 온도들에서 긴 지속기간 산화 어닐링을 겪은 다양한 웨이퍼들에 대한 GOI 무결성 결과들을 도시한다. 도시된 웨이퍼들은, 성장된 상태 그대로의 웨이퍼(가장 좌측 상의 웨이퍼), 질화 환경에서의 급속 열 어닐링 이후의 웨이퍼(좌측에서 두 번째 웨이퍼), 및 900 ℃, 950 ℃, 및 1000 ℃에서 360 분의 산화 어닐링을 겪은 3개의 웨이퍼를 포함한다. 도 7에 도시된 바와 같이, 긴 지속기간 산화 어닐링은, 게이트 산화물 무결성 저하 결함들의 패턴의 결여에 의해 입증되는 바와 같이, 몇몇 온도들에서 GOI 수율을 향상시키는 데 효과적이다.
지금까지의 실험적 결과들은 도 8에 도시된 등치선도를 준비하기에 충분한 데이터를 제공했으며, 도 8은, 규소 웨이퍼들이 질화 주변 분위기에서 급속 열 어닐링을 겪은 후에 그들에 대한 게이트 산화물 무결성 수율 개선을 달성하기에 충분한 지속기간 및 온도를 도시한다. 본 발명은 질화 주변 분위기에서의 급속 열 어닐링과 연관된 M-형상 BMD 깊이 프로파일의 생성을 위한 방법에 관한 것이다. 그러한 프로파일에서, 피크 BMD 밀도는 전방 표면 층 근처에서 발생하고, 전방 표면 층은 일반적으로 약 40 마이크로미터 미만, 약 30 마이크로미터 미만, 또는 심지어 약 20 마이크로미터 미만, 이를테면 약 10 마이크로미터 내지 약 20 마이크로미터의 깊이를 갖는 무석출물 무결함 구역을 포함한다. 산화 어닐링은 웨이퍼의 표면의 GOI 수율을 회복시킨다.
지금까지의 현재 이론에 따르면, 웨이퍼 표면에서의 SiO2 층의 형성은 빈자리들을 소비함으로써 간극 규소를 생성하고, 주입된 간극 규소 원자들은 결정 성장에 의해 성장된 상태 그대로의 산소 석출물의 크기를 용해 또는 감소시킬 것으로 예상되고, 웨이퍼 표면으로부터 특정 깊이에서 질화 분위기에서의 급속 열 어닐링에 의해 생성된 과포화된 빈자리들을 소비할 것이다. GOI 장애 없는 완벽한 규소가 입력 물질들로서 사용되었고, 산화를 위한 다양한 온도 및 시간 조건이 최소 산화 세부사항들을 발견하기 위해 테스팅되었다. GOI 수율은 입력 물질이 GOI에 대해 양호한 경우라도 질화 분위기에서의 급속 열 어닐링 후에 저하되었다. 본 발명의 방법에 따르면, 급속 열 어닐링에 기인하는 규소 질화물 층의 제거 후의 산화 어닐링은 다양한 산화 어닐링 지속기간들 및 온도들에 걸쳐 저하된 GOI 수율을 개선한다. 도 8을 참조한다. 주입된 간극들의 밀도 및 확산 길이가 산화물과 웨이퍼 사이의 계면에서 증가되기 때문에, GOI 결함을 제거하는 데 있어 더 높은 산화 온도 및 더 긴 어닐링 지속기간이 적합하다. 따라서, 본 발명의 개시내용에서의 테스트 결과들은 가설과 잘 일치하고, 산화는 피크 BMD 밀도 및 얕은 PFZ의 어떠한 변화도 없이 급속 열 어닐링 후에 GOI 저하 문제를 해결하는 실용적(경제적) 방법이라는 것이 확인되었다.
V. 산소 석출 열 처리
산소 석출물들을 핵형성시키고 성장시키기에 충분한 임의의 열 처리가 본 발명의 웨이퍼들을 준비하는 데 적합하다. 일부 실시예들에서, 웨이퍼들은 약 700 ℃ 초과의 온도에서 산소 석출물들을 핵형성시키고 성장시키는 데 충분한 지속기간 동안 산소 석출 열 처리를 겪는다. 일부 실시예들에서, 웨이퍼들은 NEC1 테스트 절차, 예컨대 웨이퍼를 800 ℃에서 4-8 시간 동안 그리고 이어서 1000 ℃에서 16 시간 동안 어닐링하는 것을 포함하는 산소 석출 열 처리를 겪는다. 일부 실시예들에서, 산소 석출 열 처리는, 중심 축으로부터 원주방향 에지까지 적어도 약 1 × 107 석출물/cm3, 또는 적어도 약 1 × 108 석출물/cm3의 평균 농도로 산소 석출물들을 포함하는 웨이퍼들을 준비한다. 일부 실시예들에서, 산소 석출 열 처리는, 중심 축으로부터 원주방향 에지까지 적어도 약 5 × 108 석출물/cm3의 평균 농도로 산소 석출물들을 포함하는 웨이퍼들을 준비한다. 일부 실시예들에서, 산소 석출 열 처리는, 중심 축으로부터 원주방향 에지까지 적어도 약 1 × 109 석출물/cm3의 평균 농도로 산소 석출물들을 포함하는 웨이퍼들을 준비한다. 일부 실시예들에서, 산소 석출 열 처리는, 중심 축으로부터 원주방향 에지까지 적어도 약 5 × 109 석출물/cm3의 평균 농도로 산소 석출물들을 포함하는 웨이퍼들을 준비한다. 일부 실시예들에서, 산소 석출 열 처리는, 중심 축으로부터 원주방향 에지까지 적어도 약 1 × 1010 석출물/cm3의 평균 농도로 산소 석출물들을 포함하는 웨이퍼들을 준비한다. 벌크 구역 내에서, 산소 석출물들의 피크 농도의 깊이는 표면의 약 10 내지 약 100 마이크로미터, 이를테면 표면의 약 20 내지 약 100 마이크로미터, 이를테면 약 20 내지 약 50 마이크로미터, 이를테면 20 내지 약 30 마이크로미터, 또는 표면의 약 10 마이크로미터 내지 약 20 마이크로미터 내에서 발생한다.
이에 의해, 본 발명의 공정은 전방 표면 층에서의 무석출물 구역 및 산소 석출물들을 포함하는 벌크 구역을 갖는 규소 웨이퍼를 준비한다. 무석출물 구역을 포함하는 전방 표면 층의 깊이 D는 약 40 마이크로미터 미만, 약 30 마이크로미터 미만, 약 20 마이크로미터 미만, 약 15 마이크로미터 미만, 또는 심지어 약 10 마이크로미터 미만일 수 있다. 일부 실시예들에서, 무석출물 구역을 포함하는 전방 표면 층의 깊이 D는, 웨이퍼의 전방 표면으로부터 중앙 평면을 향해 측정될 때, 적어도 약 1 마이크로미터, 적어도 약 3 마이크로미터, 또는 적어도 약 5 마이크로미터일 수 있다. 산소 석출 핵형성 중심들의 본질적인 부재가 이루어지는 웨이퍼들은, 800 ℃의 온도에서 4 시간 동안 그리고 이어서 1000 ℃의 온도에서 16 시간 동안 어닐링될 시에 107 산소 석출물/cm3 미만 또는 106 산소 석출물/cm3 미만을 갖는 웨이퍼들을 의미할 것이다. 본 발명의 공정은 웨이퍼 표면 근처의 작은 성장된 산소 석출들물을 용해시키기에 충분하고, 추가로, 용해되지 않은 성장된 산소 석출물의 크기를 감소시킨다. 따라서, 검출가능한 크기 및 검출가능하지 않은 크기 둘 모두에 대한 산소 석출물의 밀도가 감소된다. 따라서, 일부 실시예들에서, 전방 표면 층은 본질적으로 산소 석출물들이 없다. 본 발명의 방법은, 게이트 산화물 무결성 패턴 관련 결정 결함 밴드들을 갖지 않는 전방 표면을 포함하는 웨이퍼의 준비를 가능하게 한다. 즉, 전방 표면은 표준 테스트에 의해 측정될 때 GOI를 저하시키는 유형의 결함들이 없다.
VI. 웨이퍼들의 사후 공정
본 발명의 규소 웨이퍼들은 다양한 응용분야들에서 사용될 수 있다. 예컨대, 경면 마감으로 연마된 베어 규소 표면을 갖는 그러한 웨이퍼들(즉, 연마된 웨이퍼)은 집적 회로 제조 공정에 직접 사용될 수 있다. 대안적으로, 웨이퍼는 (층 전사 또는 산소 주입에 의해) 에피택셜 증착 또는 SOI를 위한 기판으로서 사용될 수 있다.
1. 식각
요구되는 경우, 예컨대 일반적으로는 약 2 마이크로미터까지의 웨이퍼들의 표면 근처 구역은, 실질적으로 또는 심지어 전체가, 관련 기술분야에 통상적인 기법들 및 식각제들을 사용하는 화학적 식각에 의해 제거될 수 있다.
2. 연마
요구되는 경우, 웨이퍼는 산소 석출 전에 또는 그 후에 경면 마감으로 화학적으로 또는 화학기계적으로 연마될 수 있다.
3. 에피택셜 층
웨이퍼는 에피택셜 층 증착을 위해 준비될 수 있다. 에피택셜 층이 웨이퍼 상에 증착되어야 하는 경우, 본 발명의 공정은 에피택셜 증착 전에 또는 그 후에 수행될 수 있다. 에피택셜 증착 전에 수행하는 경우, 본 발명의 공정 후에 그리고 에피택셜 증착 전에 웨이퍼에서 산소 석출 핵형성 중심들을 안정화시키는 것이 바람직할 수 있다. 에피택셜 증착 후에 수행하는 경우, 본 발명의 공정에 의해 요구되는 냉각률이 달성될 수 있다면, 에피택셜 증착 직후에 에피택셜 반응기에서 본 발명의 공정을 수행하는 것이 바람직할 수 있다.
에피택셜 층은 전체 웨이퍼 상에, 또는 대안적으로는, 웨이퍼의 일부분 상에만 증착될 수 있다. 에피택셜 층은 바람직하게는 웨이퍼의 전방 표면 상에 증착된다. 더 바람직하게는, 에피택셜 층은 웨이퍼의 전체 전방 표면 상에 증착된다. 웨이퍼의 임의의 다른 부분 상에 증착된 에피택셜 층을 갖는 것이 바람직한지 여부는 웨이퍼의 의도된 용도에 의존할 것이다. 대부분의 응용분야들에서, 웨이퍼의 임의의 다른 부분 상에 에피택셜 층이 존재하는지 또는 존재하지 않는지는 중요하지 않다.
웨이퍼 표면들은 산화물 또는 질화물 층을 포함할 수 있다. 예컨대, 규소 산화물 층은 실온에서 공기에 노출될 때 규소 표면 상에 형성되고 일반적으로는 약 10 내지 약 15 Å의 두께를 갖는다. 바람직하게는, 질화물, 산화물, 또는 질화물/산화물 층은 에피택셜 층이 표면 상에 증착되기 전에 웨이퍼의 표면으로부터 제거된다.
규소 산화물 또는 질화물/산화물 층의 제거는, 산화물 또는 질화물/산화물 층이 표면으로부터 제거될 때까지 산화제가 없는 분위기에서 웨이퍼의 표면을 가열함으로써 달성될 수 있다. 예컨대, 웨이퍼의 표면은 바람직하게는 적어도 약 1100 ℃의 온도, 더 바람직하게는 적어도 약 1150 ℃의 온도로 가열된다. 이러한 가열은 바람직하게는 웨이퍼의 표면을 H2 또는 희가스(예컨대, He, Ne, 또는 Ar)를 포함하는 분위기에 노출시키면서 수행된다. 더 바람직하게는, 분위기는 H2를 포함한다. 가장 바람직하게는, 분위기는 H2로 본질적으로 이루어지는데, 그 이유는 다른 분위기들의 사용이 웨이퍼의 표면에서 식각 피트(etch pit)들이 형성되게 하는 경향이 있기 때문이다.
일반적으로, 웨이퍼 표면을 가열하여 규소 산화물 또는 질화물/산화물 층을 제거하고 이어서 산화물 또는 질화물/산화물이 제거된 후 30 초 미만 내에(더 바람직하게는, 약 10 초 내에) 규소 증착을 개시하는 것이 바람직하다. 일반적으로, 이는, 웨이퍼 표면을 적어도 약 1100 ℃(더 바람직하게는, 적어도 약 1150 ℃)의 온도로 가열하고 이어서 웨이퍼 표면이 그 온도에 도달한 후 30 초 미만 내에(더 바람직하게는, 약 10 초 내에) 규소 증착을 개시함으로써 달성될 수 있다. 규소 산화물 또는 질화물/산화물 층의 제거 후에 최대 약 10 초 동안 규소 증착을 개시하는 것을 대기하는 것은, 웨이퍼의 온도가 안정화되고 균일하게 될 수 있게 한다.
대안적으로, 산화물 또는 질화물/산화물 층은 화학적으로 박리될 수 있다. 규소 표면이 질화물/산화물 층을 갖는 실시예들에서, 화학적 박리는 질화물/산화물 층을 제거하기 위한 바람직한 수단이다. 화학적 박리는 인산, 플루오린화수소산, 또는 공지된 바와 같은 다른 산들을 사용하여 관련 기술분야에 공지된 수단에 의해 이루어질 수 있다. 다른 대안으로, 산화물 또는 질화물/산화물 층은, 예컨대, 어플라이드 머티어리얼스(Applied Materials)의 eMAX 또는 관련 기술분야에 공지된 바와 같은 다른 방법들을 사용하는 플라즈마 식각에 의해 식각될 수 있다.
표면 층이 주로 규소 질화물 층인 실시예들에서, 질화물 층은 연마, 화학적 식각, 또는 플라즈마 식각(이를테면, 어플라이드 머티어리얼스로부터의 eMAX, 또는 관련 기술분야에 공지된 바와 같은 다른 식각 방법들)에 의해 제거될 수 있다.
에피택셜 증착은 바람직하게는 화학 기상 증착에 의해 수행된다. 일반적으로 말하자면, 화학 기상 증착은 에피택셜 증착 반응기, 예컨대 어플라이드 머티어리얼스로부터 입수가능한 센추라(Centura) 반응기에서 웨이퍼의 표면을 규소를 포함하는 분위기에 노출시키는 것을 수반한다. 바람직하게는, 웨이퍼의 표면은 규소(예컨대, SiCl4, SiHCl3, SiH2Cl2, SiH3Cl, 또는 SiH4)를 포함하는 휘발성 가스를 포함하는 분위기에 노출된다. 분위기는 또한 바람직하게는 캐리어 가스(바람직하게는 H2)를 함유한다. 예컨대, 에피택셜 증착 동안의 규소의 소스는 SiH2Cl2 또는 SiH4일 수 있다. SiH2Cl2가 사용되는 경우, 증착 동안의 반응기 진공 압력은 바람직하게는 약 500 내지 약 760 Torr이다. 반면에, SiH4가 사용되는 경우, 반응기 압력은 바람직하게는 약 100 Torr이다. 가장 바람직하게는, 증착 동안의 규소의 소스는 SiHCl3이다. 이는, 다른 소스들보다 훨씬 더 저렴한 경향이 있다. 게다가, SiHCl3을 사용하는 에피택셜 증착은 대기압에서 수행될 수 있다. 이는, 진공 펌프가 요구되지 않고 반응기 챔버가 붕괴를 방지할 만큼 강건할 필요가 없기 때문에 유리하다. 더욱이, 더 적은 안전 위험이 나타나고 공기 또는 다른 가스들이 반응기 챔버 내로 누출될 가능성이 줄어든다.
에피택셜 증착 동안, 웨이퍼 표면의 온도는 바람직하게는 규소를 포함하는 분위기가 표면 상에 다결정질 규소를 증착시키는 것을 방지하기에 충분한 온도로 상승되어 그 온도로 유지된다. 일반적으로는, 이러한 기간 동안의 표면의 온도는 바람직하게는 적어도 약 900 ℃이다. 더 바람직하게는, 표면의 온도는 약 1050 내지 약 1150 ℃의 범위로 유지된다. 가장 바람직하게는, 표면의 온도는 규소 산화물 제거 온도로 유지된다.
에피택셜 증착의 성장률은 바람직하게는 약 0.5 내지 약 7.0 ㎛/분이다. 약 3.5 내지 약 4.0 ㎛/분의 성장률은, 예컨대, 약 1150 ℃의 온도 및 최대 약 1atm의 절대 압력에서 약 2.5 몰%의 SiHCl3 및 약 97.5 몰%의 H2로 본질적으로 이루어지는 분위기를 사용함으로써 달성될 수 있다.
일부 응용분야들에서, 웨이퍼들은 전기적 특성들을 부여하는 에피택셜 층을 포함한다. 일부 실시예들에서, 에피택셜 층은 인으로 저농도로 도핑된다. 따라서, 에피택셜 증착을 위한 주변은, 예컨대, 포스핀, PH3과 같은 휘발성 화합물로서 존재하는 인을 포함한다. 일부 실시예들에서, 에피택셜 층은 붕소를 함유할 수 있다. 그러한 층은, 예컨대, 증착 동안에 B2H6을 분위기에 포함시킴으로써 준비될 수 있다.
에피택셜 증착은 전형적으로, 에피택셜 증착 동안에 형성된 부산물들을 제거하기 위해, 에피택셜 증착에 후속하는 사후 에피(epi) 세정 단계를 요구한다. 이러한 단계는 그러한 부산물들이 공기와 반응하는 경우에 초래되는, 시간 의존적 헤이즈(haze)를 방지하기 위해 사용된다. 게다가, 많은 사후 에피 세정 기법들은 에피택셜 표면 상에 규소 산화물 층을 형성하는 경향이 있고, 이러한 층은 표면을 부동태화(즉, 보호)하는 경향이 있다. 본 발명의 에피택셜 웨이퍼들은 관련 기술분야에 공지된 방법들에 의해 세정될 수 있다.
4. 규소 온 인슐레이터(SOI; Silicon on Insulator)
본 발명의 실시예에 따라 준비된 웨이퍼들은 또한 규소 온 인슐레이터 구조에 통합될 수 있다. 규소 온 인슐레이터 구조는 일반적으로 디바이스 층, 핸들 웨이퍼 또는 지지 층, 및 지지 층과 디바이스 층 사이의 절연 막 또는 층(전형적으로는 산화물 층)을 포함한다. 일반적으로, 디바이스 층은 두께가 약 0.5 내지 약 20 ㎛이다. 규소 온 인슐레이터 구조들은, 본원에서 추가로 설명되는 바와 같이, 관련 기술분야에 공지된 다양한 기법들을 사용하여 준비될 수 있다.
SOI 구조의 지지 층이 본 개시내용의 웨이퍼를 포함하거나 그로부터 파생되는 경우, 바람직하게는, (예컨대, 산소 석출 및 비활성 산소 석출 핵들의 활성화를 위한 템플릿을 생성하는) 공정이, SOI 구조의 디바이스 층이 핸들 웨이퍼에 부착되기 전에(또는 이온 주입 공정들의 경우에는 주입이 발생하기 전에) 수행될 것이다. 본 공정이 SOI 구조의 형성 전에 수행되는 경우, 공정이 완료된 후에 그리고 SOI 구조의 준비가 시작되기 전에 핸들 웨이퍼에서 산소 석출 핵형성 중심들을 안정화시키는 것이 바람직할 수 있다. 부가적으로, 이러한 접근법이 이용되는 경우, 단계 S2의 산소 석출 열 처리는, 일부 실시예들에서, SOI 공정에 의해 이용되는 처리 시간 및 온도가 산소 석출 형성에 충분하다면, (웨이퍼 접합의 경우에서와 같이) SOI 구조의 형성 동안 달성될 수 있다.
그러나, 본 규소 웨이퍼 공정은 또한 SOI 구조가 준비된 후에 수행될 수 있다는 것이 추가로 유의되어야 한다. 임의의 특정 이론에 얽매임이 없이, SOI 구조는 전형적인 단결정 규소 웨이퍼로서 거동할 것이고, 산화물 층은 빈자리들 및 자기-간극들이 그 산화물 층으로부터 주입될 수 있고 그들이 그 산화물 층으로 확산할 수 있는 자유 표면으로서 작용하는 것으로 여겨진다.
SOI 구조들은, 예컨대, 본 개시내용의 웨이퍼를, 위에 언급된 바와 같이, 미국 특허 제5,436,175호 및 문헌(Plasma Immersion Ion Implantation for Semiconductor Processing, Materials Chemistry and Physics 46 (1996) 132-139)에 개시된 바와 같은 관련 기술분야에서의 표준인 이온 주입 공정을 겪게 함으로써 SIMOX 공정에 의해 준비될 수 있으며, 이들 둘 모두는 모든 관련되고 일관된 목적들을 위해 인용에 의해 본원에 포함된다. 그러한 공정에서, 이온들이 규소 웨이퍼 기판 내에 주입되고, 규소 웨이퍼 기판이 이어서 고온 어닐링을 겪음으로써 매립된 산화물 절연 층이 형성된다. 예컨대, 산소 이온들이 주입되는 경우, 규소 이산화물(SiO2)의 매립된 절연 층이 형성된다. 질소 원자들이 주입되는 경우, 규소 질화물(Si3N4)의 매립된 층이 형성된다. 그러한 예시들에서, 결과적인 SOI 구조는 디바이스 층 및 절연 층을 포함하고, 둘 모두는 본 개시내용의 방법에 의해 생성된 웨이퍼로부터 파생된다. 전형적으로 약 1150 ℃ 내지 약 1400 ℃의 고온 산화물 형성 어닐링 때문에, 산소 용해도가 웨이퍼에서의 전형적인 산소 농도를 초과하여, 기존 석출물들이 다시 간극 산소로 용해될 수 있다. 그러한 예시들에서, 일부 응용분야들의 경우, 산소 환원 2차 어닐링이 SIMOX 공정에 후속하여 수행될 수 있다. 그러면, 이러한 실시예는 전형적으로, Cz 결정 인상 기법들을 사용하여 달성가능한 본질적으로 임의의 산소 농도를 갖는 단결정 규소 웨이퍼 상에 급속 열 어닐링 및 냉각 공정을 수행하는 단계; 웨이퍼에 산화물 절연 층을 형성하는 단계; 및 약 700 ℃ 내지 약 1100 ℃의 범위의 온도에서 2차 어닐링을 수행하는 단계를 포함한다.
SOI 구조들은 또한 2개의 웨이퍼를 접합시키고 결합된 웨이퍼들 중 하나의 일부분을 제거함으로써 준비될 수 있다. 예컨대, SOI 구조들은 BESOI 공정에 의해 준비될 수 있으며, 여기서, 본 개시내용의 웨이퍼가 다른 웨이퍼에 접합되고, 이어서, 웨이퍼들 중 하나의 실질적인 부분이 공지된 웨이퍼 박형화 기법들을 사용하여 식각되어, 미국 특허 제5,024,723호 및 제5,189,500호에 개시된 바와 같은 디바이스 층이 획득되며, 상기 특허들 각각은 모든 관련되고 일관된 목적들을 위해 인용에 의해 본원에 포함된다. 이러한 예시에서, 결과적인 SOI 구조는 (i) 디바이스 층, (ii) 핸들 웨이퍼 또는 지지 층, 및 (iii) 디바이스 층과 지지 층 사이의 절연 층을 포함한다.
대안적인 웨이퍼 접합 접근법에서, 수소 또는 다른 이온이 웨이퍼들 중 하나에 주입되고, 2개의 웨이퍼가 접합된 후에, 접합된 복합체는 접합된 복합체가 주입 위치에서 절단되게 하는 힘을 받는다. 예컨대, SOI 구조는, (1) 가스상 미세기포들의 층을 생성하기 위해, 충격에 의해, 본 개시내용의 웨이퍼에, 가스상 미세기포들이 확산에 의해 그로부터 이탈될 수 있는 온도 미만의 온도를 유지하면서 이온들(예컨대, 수소, 질소 등)을 주입하고, (2) 접합된 복합체를 형성하기 위해 웨이퍼의 평탄한 면을 보강재와 접촉시키고, (3) 이온 주입의 구역에서 본 개시내용의 웨이퍼가 박리되게 하는 열적 또는 기계적 응력을 접합된 복합체가 겪게 함으로써 준비될 수 있다. 열적 응력이 사용되는 경우, 복합체는, 미국 특허 제5,374,564호에 개시된 바와 같이, 얇은 반도체 막과 기판의 대부분 사이의 분리를 초래하는 미세기포들에서의 압력 효과 및 결정질 재배열을 생성하기 위해 이온들의 주입이 발생한 온도를 초과하는 온도로 가열되며, 상기 특허는 모든 관련되고 일관된 목적들을 위해 인용에 의해 본원에 포함된다. SOI 구조가 보강재로서 본 개시내용의 웨이퍼를 포함하는 경우, 하나 이상의 실시예에서, 웨이퍼는 다른 웨이퍼의 평탄한 면에 접합되기 전에 위에 설명된 이상적인 석출 공정을 겪는다. 다른 실시예들에서, 낮은 결함 밀도 규소 웨이퍼는 초크랄스키형 단결정 규소 웨이퍼에 먼저 접합될 수 있고, 이어서, 전체 SOI 구조가 위에 설명된 이상적인 석출 공정 및 핵형성 활성화 공정을 겪을 수 있다.
위의 관점에서, 본 발명의 여러 목적들이 달성되는 것이 보여질 것이다.
이러한 기재된 설명은, 최상의 방식을 비롯해 본 발명을 개시하기 위해 그리고 또한 관련 기술분야의 통상의 기술자로 하여금 임의의 디바이스들 또는 시스템들을 제조하여 사용하고 임의의 포함된 방법들을 수행하는 것을 비롯해 본 발명을 실시할 수 있게 하기 위해 예들을 사용한다. 본 발명의 특허가능한 범위는 청구항들에 의해 정의되며, 관련 기술분야의 통상의 기술자들에게 생각나는 다른 예들을 포함할 수 있다. 그러한 다른 예들은, 예들이 청구항들의 문언과 상이하지 않은 구조적 요소들을 갖는 경우 또는 예들이 청구항들의 문언과 비실질적인 차이들을 갖는 등가의 구조적 요소들을 포함하는 경우, 청구항들의 범위 내에 있는 것으로 의도된다.

Claims (26)

  1. 단결정 규소 웨이퍼를 처리하는 방법으로서,
    상기 단결정 규소 웨이퍼의 벌크 구역 내의 결정 격자 빈자리들(crystal lattice vacancies)의 밀도를 증가시키고 상기 단결정 규소 웨이퍼의 전방 표면 상에 규소 질화물 층을 형성하기 위해서, 질소 함유 가스를 포함하는 제1 주변 분위기에서 적어도 약 1100 ℃의 온도로 상기 단결정 규소 웨이퍼를 열 처리하는 단계 ― 상기 단결정 규소 웨이퍼는, 하나의 표면은 상기 전방 표면이고 하나의 표면은 후방 표면인 2개의 평행한 주표면, 상기 전방 표면과 상기 후방 표면 사이의 중앙 평면, 상기 전방 표면과 상기 후방 표면을 연결하는 원주방향 에지, 상기 전방 표면으로부터 상기 중앙 평면을 향하여 측정된 깊이 D를 갖는 전방 표면 층을 포함하고, 상기 벌크 구역은 상기 전방 표면 층과 상기 중앙 평면 사이에 있음 ―;
    상기 단결정 규소 웨이퍼의 상기 전방 표면으로부터 상기 규소 질화물 층을 제거하는 단계;
    상기 단결정 규소 웨이퍼의 상기 전방 표면 상에 적어도 약 50 옹스트롬의 최소 두께를 갖는 규소 산화물 층을 형성하기 위해서, 산소를 포함하는 제2 주변 분위기에서 약 900 ℃ 내지 약 1100 ℃의 온도로 30 분 초과의 지속기간 동안 상기 단결정 규소 웨이퍼를 열 처리하는 단계; 및
    상기 단결정 규소 웨이퍼의 상기 전방 표면으로부터 상기 규소 산화물 층을 제거하는 단계
    를 포함하고,
    상기 단결정 규소 웨이퍼는, 상기 질소 함유 가스를 포함하는 상기 제1 주변 분위기에서 약 1100 ℃ 내지 약 1200 ℃의 온도로 약 1 초 내지 약 60 초의 지속기간 동안 열 처리된 다음, 상기 질소 함유 가스를 포함하는 상기 제1 주변 분위기에서 약 1200 ℃ 내지 약 1300 ℃의 온도로 약 1 초 내지 약 60 초의 지속기간 동안 열 처리되고,
    상기 전방 표면 층은 산소를 포함하는 상기 제2 주변 분위기에서의 열 처리 이후에 약 1 × 107 cm-3 미만의 밀도로 산소 석출물들(oxygen precipitates)을 포함하고, 추가로, 상기 전방 표면 층의 깊이 D는 약 5 마이크로미터 미만인, 단결정 규소 웨이퍼를 처리하는 방법.
  2. 제1항에 있어서,
    상기 질소 함유 가스를 포함하는 상기 제1 주변 분위기는 질소, 암모니아, 또는 질소와 암모니아의 조합을 포함하는, 단결정 규소 웨이퍼를 처리하는 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 규소 질화물 층은 연마, 화학적 식각, 또는 플라즈마 식각에 의해 제거되는, 단결정 규소 웨이퍼를 처리하는 방법.
  6. 제1항에 있어서,
    산소 함유 가스를 포함하는 상기 제2 주변 분위기는 산소, 증기, 또는 산소와 증기의 조합을 포함하는, 단결정 규소 웨이퍼를 처리하는 방법.
  7. 제1항에 있어서,
    상기 단결정 규소 웨이퍼는 산소 함유 가스를 포함하는 상기 제2 주변 분위기에서 약 900 ℃ 내지 약 1100 ℃의 온도로 120 분 초과의 지속기간 동안 열 처리되는, 단결정 규소 웨이퍼를 처리하는 방법.
  8. 제1항에 있어서,
    상기 단결정 규소 웨이퍼는 산소 함유 가스를 포함하는 상기 제2 주변 분위기에서 약 950 ℃ 내지 약 1100 ℃의 온도로 60 분 초과의 지속기간 동안 열 처리되는, 단결정 규소 웨이퍼를 처리하는 방법.
  9. 제1항에 있어서,
    상기 단결정 규소 웨이퍼는 산소 함유 가스를 포함하는 상기 제2 주변 분위기에서 약 1000 ℃ 내지 약 1100 ℃의 온도로 30 분 초과의 지속기간 동안 열 처리되는, 단결정 규소 웨이퍼를 처리하는 방법.
  10. 제1항에 있어서,
    상기 벌크 구역은 산소를 포함하는 상기 제2 주변 분위기에서의 열 처리 이후에 적어도 약 1 × 108 cm-3의 밀도로 산소 석출물들을 포함하는, 단결정 규소 웨이퍼를 처리하는 방법.
  11. 제1항에 있어서,
    상기 벌크 구역은 산소를 포함하는 상기 제2 주변 분위기에서의 열 처리 이후에 적어도 약 1 × 109 cm-3의 밀도로 산소 석출물들을 포함하는, 단결정 규소 웨이퍼를 처리하는 방법.
  12. 제1항에 있어서,
    상기 벌크 구역은 산소를 포함하는 상기 제2 주변 분위기에서의 열 처리 이후에 적어도 약 5 × 109 cm-3의 피크 밀도로 산소 석출물들을 포함하는, 단결정 규소 웨이퍼를 처리하는 방법.
  13. 삭제
  14. 삭제
  15. 제1항에 있어서,
    상기 규소 산화물 층은 연마, 화학적 식각, 또는 플라즈마 식각에 의해 제거되는, 단결정 규소 웨이퍼를 처리하는 방법.
  16. 단결정 규소 웨이퍼로서,
    하나의 표면은 전방 표면이고 하나의 표면은 후방 표면인 2개의 평행한 주표면, 상기 전방 표면과 상기 후방 표면 사이의 중앙 평면, 상기 전방 표면과 상기 후방 표면을 연결하는 원주방향 에지, 상기 전방 표면으로부터 상기 중앙 평면을 향하여 측정된 깊이 D를 갖는 전방 표면 층을 포함하고, 상기 전방 표면 층과 상기 중앙 평면 사이에 벌크 구역이 있고, 상기 단결정 규소 웨이퍼는 500 마이크로미터 내지 1000 마이크로미터의 두께를 갖고, 추가로,
    상기 벌크 구역은 적어도 약 1 × 108 cm-3의 밀도로 그리고 적어도 약 1 × 109 cm-3의 산소 석출물들의 피크 밀도로 산소 석출물들을 포함하고, 상기 피크 밀도는 상기 단결정 규소 웨이퍼의 상기 전방 표면으로부터 10 마이크로미터 내지 약 100 마이크로미터에 있고,
    상기 전방 표면 층은 약 1 × 107 cm-3 미만의 밀도로 산소 석출물들을 포함하고, 상기 전방 표면 층의 깊이 D는 약 1 마이크로미터 내지 10 마이크로미터이고,
    상기 전방 표면은 게이트 산화물 무결성 패턴 관련 결정 결함 밴드들을 갖지 않고,
    상기 벌크 구역은 적어도 약 5 × 109 cm-3의 피크 밀도로 산소 석출물들을 포함하고, 추가로, 상기 피크 밀도는 상기 웨이퍼 표면으로부터 적어도 10 마이크로미터 그리고 약 20 마이크로미터 미만에 있고,
    상기 단결정 규소 웨이퍼는 p-형이며, 약 10 밀리옴-cm 미만의 비저항을 갖는, 단결정 규소 웨이퍼.
  17. 제16항에 있어서,
    상기 벌크 구역은 약 2 × 1017 원자/cm3 내지 약 5 × 1017 원자/cm3의 농도로 간극 산소를 포함하는, 단결정 규소 웨이퍼.
  18. 제16항에 있어서,
    상기 벌크 구역은 적어도 약 1 × 109 cm-3의 평균 밀도로 산소 석출물들을 포함하는, 단결정 규소 웨이퍼.
  19. 제16항에 있어서,
    상기 벌크 구역은 적어도 약 5 × 109 cm-3의 피크 밀도로 산소 석출물들을 포함하고, 추가로, 상기 피크 밀도는 상기 웨이퍼 표면으로부터 적어도 10 마이크로미터 그리고 약 40 마이크로미터 미만에 있는, 단결정 규소 웨이퍼.
  20. 제16항에 있어서,
    상기 벌크 구역은 적어도 약 5 × 109 cm-3의 피크 밀도로 산소 석출물들을 포함하고, 추가로, 상기 피크 밀도는 상기 웨이퍼 표면으로부터 적어도 10 마이크로미터 그리고 약 30 마이크로미터 미만에 있는, 단결정 규소 웨이퍼.
  21. 제16항에 있어서,
    상기 전방 표면 층은 약 1 × 106 cm-3 미만의 밀도로 산소 석출물들을 포함하고, 상기 전방 표면 층의 깊이 D는 약 5 마이크로미터 내지 10 마이크로미터인, 단결정 규소 웨이퍼.
  22. 제16항에 있어서,
    상기 전방 표면 층은 약 1 × 105 cm-3 미만의 밀도로 산소 석출물들을 포함하고, 상기 전방 표면 층의 깊이 D는 약 5 마이크로미터 내지 10 마이크로미터인, 단결정 규소 웨이퍼.
  23. 제16항에 있어서,
    상기 전방 표면 층의 깊이 D는 약 5 마이크로미터 내지 10 마이크로미터인, 단결정 규소 웨이퍼.
  24. 제16항에 있어서,
    상기 단결정 규소 웨이퍼는 약 725 마이크로미터 내지 약 800 마이크로미터의 두께를 갖는, 단결정 규소 웨이퍼.
  25. 제16항에 있어서,
    상기 단결정 규소 웨이퍼는 약 750 마이크로미터 내지 약 800 마이크로미터의 두께를 갖는, 단결정 규소 웨이퍼.
  26. 삭제
KR1020197021811A 2016-12-28 2017-12-13 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 KR102306730B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020217030492A KR102453743B1 (ko) 2016-12-28 2017-12-13 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662439621P 2016-12-28 2016-12-28
US62/439,621 2016-12-28
PCT/US2017/066063 WO2018125565A1 (en) 2016-12-28 2017-12-13 Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020217030492A Division KR102453743B1 (ko) 2016-12-28 2017-12-13 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Publications (2)

Publication Number Publication Date
KR20190101414A KR20190101414A (ko) 2019-08-30
KR102306730B1 true KR102306730B1 (ko) 2021-09-30

Family

ID=61017987

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217030492A KR102453743B1 (ko) 2016-12-28 2017-12-13 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
KR1020197021811A KR102306730B1 (ko) 2016-12-28 2017-12-13 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020217030492A KR102453743B1 (ko) 2016-12-28 2017-12-13 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Country Status (8)

Country Link
US (2) US10453703B2 (ko)
EP (2) EP3653761B1 (ko)
JP (2) JP7110204B2 (ko)
KR (2) KR102453743B1 (ko)
CN (2) CN114093764A (ko)
SG (1) SG10201913071XA (ko)
TW (2) TWI764661B (ko)
WO (1) WO2018125565A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122867A (ko) * 2016-12-28 2021-10-12 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447439B2 (ja) * 2015-09-28 2019-01-09 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
DE102017219255A1 (de) 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
CN108961218B (zh) * 2018-06-11 2021-07-02 无锡维胜威信息科技有限公司 太阳能硅片晶花提取方法
WO2020213230A1 (ja) * 2019-04-16 2020-10-22 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
WO2021030235A2 (en) * 2019-08-09 2021-02-18 Leading Edge Equipment Technologies, Inc. Wafer with regions of low oxygen concentration
US11742203B2 (en) * 2020-02-26 2023-08-29 The Hong Kong University Of Science And Technology Method for growing III-V compound semiconductor thin films on silicon-on-insulators
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
TWI768957B (zh) * 2021-06-08 2022-06-21 合晶科技股份有限公司 複合基板及其製造方法
CN113793800B (zh) * 2021-08-18 2024-04-09 万华化学集团电子材料有限公司 一种半导体单晶硅片的除杂工艺及制造工艺
CN116259538B (zh) * 2023-03-30 2023-11-17 苏州龙驰半导体科技有限公司 提高SiC材料栅氧界面态质量的方法及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816696B1 (ko) 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
JP2016015426A (ja) 2014-07-03 2016-01-28 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5024723A (en) 1990-05-07 1991-06-18 Goesele Ulrich M Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH07106512A (ja) 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
TW589415B (en) 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
EP1624482B1 (en) * 1998-09-02 2009-07-29 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
WO2000013226A1 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6346459B1 (en) 1999-02-05 2002-02-12 Silicon Wafer Technologies, Inc. Process for lift off and transfer of semiconductor devices onto an alien substrate
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
JP2005522879A (ja) * 2002-04-10 2005-07-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
DE10334954A1 (de) 2003-07-31 2005-02-24 Voith Turbo Gmbh & Co. Kg Hydropumpe
KR100531552B1 (ko) 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US20070032040A1 (en) 2003-09-26 2007-02-08 Dimitri Lederer Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP2005223293A (ja) 2004-02-09 2005-08-18 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理方法およびシリコンウェーハ
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
DE102005028202B4 (de) 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
JP2008016652A (ja) 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP5167654B2 (ja) * 2007-02-26 2013-03-21 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US7915706B1 (en) 2007-07-09 2011-03-29 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate using passivation
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
JP2009177194A (ja) 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
KR101104492B1 (ko) * 2009-04-28 2012-01-12 삼성전자주식회사 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법
US8766413B2 (en) 2009-11-02 2014-07-01 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US20110174362A1 (en) 2010-01-18 2011-07-21 Applied Materials, Inc. Manufacture of thin film solar cells with high conversion efficiency
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
US9433753B2 (en) 2010-07-16 2016-09-06 Barbara R. Holliday Medical tubing stabilizer
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
US8187945B2 (en) 2010-10-27 2012-05-29 Crossbar, Inc. Method for obtaining smooth, continuous silver film
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
CN103348473B (zh) 2010-12-24 2016-04-06 斯兰纳半导体美国股份有限公司 用于半导体装置的富陷阱层
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
EP2686878B1 (en) 2011-03-16 2016-05-18 MEMC Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
CN114093764A (zh) * 2016-12-28 2022-02-25 太阳能爱迪生半导体有限公司 单晶硅晶片

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816696B1 (ko) 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
JP2016015426A (ja) 2014-07-03 2016-01-28 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122867A (ko) * 2016-12-28 2021-10-12 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
KR102453743B1 (ko) * 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Also Published As

Publication number Publication date
EP3562978B1 (en) 2021-03-10
US10453703B2 (en) 2019-10-22
TWI764661B (zh) 2022-05-11
US10707093B2 (en) 2020-07-07
US20190267251A1 (en) 2019-08-29
JP7110204B2 (ja) 2022-08-01
CN110799678A (zh) 2020-02-14
CN110799678B (zh) 2021-11-26
TW202129094A (zh) 2021-08-01
KR102453743B1 (ko) 2022-10-11
EP3653761A1 (en) 2020-05-20
WO2018125565A1 (en) 2018-07-05
TW201840920A (zh) 2018-11-16
KR20190101414A (ko) 2019-08-30
EP3653761B1 (en) 2024-02-28
SG10201913071XA (en) 2020-03-30
EP3562978A1 (en) 2019-11-06
KR20210122867A (ko) 2021-10-12
TWI724266B (zh) 2021-04-11
JP2022169511A (ja) 2022-11-09
CN114093764A (zh) 2022-02-25
US20180182641A1 (en) 2018-06-28
JP2020504069A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
KR102306730B1 (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
TW564500B (en) Process for controlling denuded zone dept in an ideal oxygen precipitating silicon wafer
US7071080B2 (en) Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
TWI397619B (zh) 經砷及磷掺雜之具內部去疵之矽晶圓基材
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right