KR101104492B1 - 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법 - Google Patents

단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법 Download PDF

Info

Publication number
KR101104492B1
KR101104492B1 KR1020090036923A KR20090036923A KR101104492B1 KR 101104492 B1 KR101104492 B1 KR 101104492B1 KR 1020090036923 A KR1020090036923 A KR 1020090036923A KR 20090036923 A KR20090036923 A KR 20090036923A KR 101104492 B1 KR101104492 B1 KR 101104492B1
Authority
KR
South Korea
Prior art keywords
heat treatment
temperature
single crystal
substrate
crystal substrate
Prior art date
Application number
KR1020090036923A
Other languages
English (en)
Other versions
KR20100118213A (ko
Inventor
정정규
최삼종
구태형
이기상
공순현
조규철
최준영
Original Assignee
삼성전자주식회사
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 주식회사 엘지실트론 filed Critical 삼성전자주식회사
Priority to KR1020090036923A priority Critical patent/KR101104492B1/ko
Publication of KR20100118213A publication Critical patent/KR20100118213A/ko
Application granted granted Critical
Publication of KR101104492B1 publication Critical patent/KR101104492B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02—Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법을 제공한다. 상기 단결정 기판 제조방법은 단결정 기판을 제공한 후, 상기 기판 내에 베이컨시-산소 복합체를 형성하고, 상기 베이컨시-산소 복합체가 형성된 기판 내에 베이컨시를 주입하고 산소 석출물 핵 생성을 가속화시키는 것을 포함한다. 상기 단결정 기판 평가방법에서는 먼저, 전면으로부터 제1 깊이까지의 영역인 전방 표면층, 후면으로부터 제2 깊이까지인 후방 표면층, 및 상기 전방 표면층과 상기 후방 표면층 사이에 개재된 벌크층을 포함하는 단결정 기판를 제공한다. 상기 기판의 전후방 표면층들 내의 결함들을 제거하여 디누드존을 형성하고, 상기 벌크층 내에 산소 석출물을 형성시킨 후, 상기 산소 석출물을 성장시킨다.

Description

단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법 {Method of fabricating single crystal substrate, and method of heat treatment for evaluating the single crystal substrate}
본 발명은 단결정 기판 제조방법에 관한 것으로, 더욱 자세하게는 근접 게터링 능력이 우수한 단결정 기판 제조방법에 관한 것이다.
반도체 소자의 제조에 사용되는 실리콘 웨이퍼는 주로 쵸크랄스키(Czochralski: CZ)법을 사용하여 형성한 단결정 기판이다. 상기 CZ법에서는 단일 시드 결정이 도가니 내에 담겨진 용융 실리콘 내로 침지되고, 저속으로 끌여올려지면서 실리콘 단결정 잉곳으로 성장된 후, 냉각된다. 상기 도가니 내에 담겨진 용융 실리콘 내에 혼입된 산소로 인해, 상기 냉각된 실리콘 단결정 잉곳 내에는 산소가 과포화된 농도로 존재할 수 있다.
이러한 과포화된 농도를 갖는 산소는 반도체 소자 제조과정에서 행해지는 여러 단계의 열처리 공정을 통해 산소 석출물(oxygen precipitate)을 형성한다. 실리콘 웨이퍼의 표면 근처의 영역에 존재하는 산소 석출물은 누설전류의 요인이 되고, 표면으로부터 일정 깊이 이상의 벌크 영역에 존재하는 산소 석출물은 내부 게터 링(internal gettering) 사이트로서 작용할 수 있다. 따라서, 실리콘 웨이퍼의 표면 근처의 영역에서는 산소 석출물을 제거하고, 벌크 영역의 산소 석출물 농도를 향상시키는 등의 산소 석출물 농도 분포를 제어할 필요가 있다.
한편, 최근 반도체 소자 제조과정에서는 1000℃ 이하의 저온 공정을 적용하고 있어 벌크 방향으로의 금속 불순물 확산속도가 감소될 수 있다. 또한, 집적도 향상을 위해 웨이퍼의 후면을 연삭하고 있다. 따라서, 웨이퍼의 표면에 가까운 위치에서 금속 불술문의 게터링이 일어날 수 있도록 즉, 웨이퍼의 근접 게터링(proximity gettering) 능력을 향상시킬 필요가 있다. 이를 위해, 웨이퍼의 표면에 가까운 위치에서 산소 석출물의 밀도 피크가 위치하도록 산소 석출물 밀도 분포를 제어할 필요가 있다.
본 발명이 해결하고자 하는 과제는 표면 근접 영역에서 높은 BMD(Bulk Micro Defect) 밀도를 형성할 수 있는 단결정 기판 제조방법을 제공함에 있다.
본 발명이 해결하고자 하는 다른 과제는 저온 반도체 소자 제조 공정에서 생성되는 BMD 밀도를 보다 정확하게 예측할 수 있는 단결정 기판 평가방법을 제공함에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 단결정 기판 제조방법을 제공한다. 먼저, 단결정 기판을 제공한 후, 상기 기판 내에 베이컨시-산소 복합체를 형성한다. 상기 베이컨시-산소 복합체가 형성된 기판 내에 베이컨시를 주입하고, 산소 석출물 핵 생성을 가속화시킨다.
베이컨시-산소 복합체 형성 단계는 상기 기판을 제1 열처리 온도에서 제1 급속 열처리하는 단계이고, 상기 베이컨시 주입 및 산소 석출물 핵 생성 가속화 단계는 상기 제1 급속 열처리된 기판을 제2 열처리 온도에서 제2 급속 열처리하는 단계일 수 있다. 상기 제1 열처리 온도는 상기 제2 열처리 온도와 같거나 이보다 높을 수 있다.
상기 제1 열처리 온도는 1200 내지 1250℃일 수 있다. 상기 제1 급속 열처리는 제1 열처리 온도에 이르기까지 온도를 상승시키는 제1 온도 상승 단계와 제1 열처리 온도로부터 온도를 하강시키는 제1 온도 하강 단계를 포함하고, 상기 제1 온도 상승 단계와 상기 제1 온도 하강 단계는 바로 이어서 진행되거나, 상기 제1 온도 상승 단계 후 상기 제1 열처리 온도에서 2초 이하로 유지된 후 상기 제1 온도 하강 단계가 진행될 수 있다. 상기 제2 열처리 온도인 1150 내지 1200℃일 수 있다.
적어도 상기 베이컨시 주입 및 산소 석출물 핵 생성 가속화 단계는 질소 함유 분위기 내에서 수행할 수 있다. 이와 더불어서, 상기 베이컨시-산소 복합체 형성 단계 또한 질소 함유 분위기 내에서 수행할 수 있다. 상기 질소 함유 분위기 는 암모니아(NH3) 또는 질소(N2)를 함유하는 분위기일 수 있다.
상기 과제를 이루기 위하여 본 발명의 다른 측면은 단결정 기판 평가방법을 제공한다. 먼저, 전면으로부터 제1 깊이까지의 영역인 전방 표면층, 후면으로부터 제2 깊이까지인 후방 표면층, 및 상기 전방 표면층과 상기 후방 표면층 사이에 개재된 벌크층을 포함하는 단결정 기판를 제공한다. 상기 기판의 전후방 표면층들 내의 결함들을 제거하여 디누드존을 형성하고, 상기 벌크층 내에 산소 석출물을 형성시킨 후, 상기 산소 석출물을 성장시킨다.
상기 디누드존 형성 단계는 제1 열처리 온도에서 수행하는 제1 열처리 단계이고, 상기 산소 석출물 형성 단계는 제2 열처리 온도에서 수행하는 제2 열처리 단계이고, 상기 산소 석출물 성장 단계는 제3 열처리 온도에서 수행하는 제3 열처리 단계이고, 상기 제1 및 제2 열처리 온도들은 1000℃이하일 수 있다.
상기 제2 열처리 온도는 상기 제1 열처리 온도보다 낮고, 상기 제3 열처리 온도는 상기 제1 열처리 온도보다 높을 수 있다.
상기 제1 열처리 단계는 기판을 900 내지 1000℃의 온도에서 1 내지 3시간 동안 유지하는 단계이고, 상기 제2 열처리 단계는 기판을 750 내지 950℃의 온도에서 4 내지 8시간 동안 유지하는 단계이고, 상기 제3 열처리 단계는 기판을 950 내지 1050℃의 온도에서 6 내지 12시간 동안 유지하는 단계일 수 있다.
상기 디누드존 형성 단계 및 상기 산소 석출물 형성 단계는 반도체 소자 제조 공정 중에 수행될 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 단결정 기판을 제공한다. 상기 단결정 기판은 전면에 인접하여 위치하는 디누드층, 및 상기 디누드층에 인접하여 위치하는 벌크층을 포함한다. 상기 벌크층 내의 BMD(Bulk Micro Defect) 밀도는 상기 디누드층과 인접한 영역에서 제1 피크 영역을 형성하고, 상기 제1 피크 영역의 중앙부와 상기 디누드층 사이에서 상기 제1 피크 영역보다 큰 값을 보이는 제2 피크를 형성한다.
상기 제1 피크 영역은 전면으로부터 약 150㎛ 이내의 영역에 형성될 수 있다. 상기 제2 피크는 전면으로부터 약 20㎛ 이내의 영역에 형성될 수 있다.
본 발명에 따르면, 단결정 기판 내에 베이컨시의 외방확산을 억제하여 표면에 매우 근접한 영역에서 베이컨시-산소 복합체를 형성시키고, 다시 베이컨시를 주입 후 급랭하여 베이컨시-산소 복합체를 증가시키고 핵 생성을 가속화 함으로써, 실제 반도체 공정을 진행한 후 표면 근접 영역 내에 BMD 밀도를 증가시킬 수 있다. 이와 더불어서, 실제 반도체 공정을 1000℃ 이하의 저온 공정에서 진행하는 경우에도 표면 근접 영역 내에 BMD 밀도를 용이하게 증가시킬 수 있다.
또한, 단결정 기판 평가 방법에서 디누드존 형성 단계 및 산소 석출물 형성 단계 후에 추가적으로 산소 석출물 성장 단계를 수행함으로써, 디누드존 형성 단계 및 산소 석출물 형성 단계를 낮은 온도 예를 들어, 1000℃이하에서 수행하는 경우에도 보다 용이하게 BMD를 관찰 및 측정할 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 단결정 기판 제조방법을 나타낸 흐름도이다. 도 2는 본 발명의 일 실시예에 따른 급속 열처리법을 나타낸 타임 챠트(time chart)이다. 도 3은 본 발명의 일 실시예에 따른 BMD 검사를 위한 열처리법을 나타낸 타임 챠트이다.
도 1을 참조하면, 먼저 단결정 잉곳을 성장시킨다(S10). 상기 단결정 잉곳은 실리콘 단결정 잉곳일 수 있고, 쵸크랄스키법을 사용하여 성장될 수 있다. 상기 단결정 잉곳 내에는 점결함 특성에 따라 베이컨시-리치 영역(Vacancy rich region), 인터스티셜-리치 영역(Interstitial rich region), 베이컨시-퓨어 영역(Vacancy pure region), 인터스티셜-퓨어 영역(Interstitial pure region) 등의 영역들을 가질 수 있다. 상기 베이컨시-리치 영역(Vacancy rich region)과 상기 인터스티셜-리 치 영역(Interstitial rich region)은 각각 COP(Crystal Originated precipitate)와 전위루프(Dislocation loop)가 발생하여, 반도체 소자에 영향을 미칠 수 있다. 따라서, 상기 단결정 잉곳 내에 베이컨시-퓨어 영역(Vacancy pure region)과 인터스티셜-퓨어 영역(Interstitial pure region)만 존재하도록 성장시킬 수 있다.
상기 단결정 잉곳을 사용하여 단결정 기판을 가공한다(S20). 상기 단결정 기판은 실리콘 웨이퍼 일 수 있다. 상기 단결정 기판 가공단계는 슬라이싱 단계, 식각 단계, 연마 단계 및 세정 단계를 포함할 수 있다. 상기 슬라이싱 단계는 상기 단결정 잉곳을 슬라이싱하여 기판을 형성하는 단계이고, 상기 식각 단계는 상기 슬라이싱 단계에서 상기 기판에 발생한 슬라이싱 손상을 제거하고, 기판의 측부를 라운딩하기 위해 수행할 수 있다. 상기 연마 단계는 상기 기판의 표면을 경면화하기 위해 수행할 수 있다.
상기 기판을 급속 열처리(Rapid Thermal Processing; RTP)할 수 있다(S30). 상기 급속 열처리는 제1 급속 열처리 단계와 제2 급속 열처리 단계를 포함할 수 있다. 상기 제1 급속 열처리 단계는 베이컨시-산소 복합체 형성 단계(step for forming vacancy-oxygen complex)일 수 있다. 상기 제2 급속 열처리 단계는 베이컨시 주입 및 산소 석출물 핵 생성 가속화 단계(step for vacancy injection and acceleration of nucleation)일 수 있다.
상기 단결정 잉곳 성장 단계(S10)에서 잉곳 성장 후 냉각 시 약 650℃의 온도 구간을 지나면서 산소 클러스터(oxygen cluster)의 생성이 촉진되며, 여기서 살아남은 베이컨시는 상기 단결정 잉곳 나아가, 상기 단결정 기판 내에 잔존하게 된 다. 상기 제1 급속 열처리 단계 즉, 베이컨시-산소 복합체 형성 단계에서는 기판 내에 잔존하는 베이컨시의 외방확산(out-diffusion)을 억제하면서, 상기 기판 내, 구체적으로는 표면 근접 영역에 이미 존재하는 베이컨시와 산소를 결합시켜 베이컨시-산소 복합체(Vacancy-Oxygen complex)를 형성한다. 상기 베이컨시-산소 복합체는 복합체를 형성하지 않은 베이컨시나 산소와는 달리 후속 열처리에 의해서도 기판 내 이동이나 외방 확산이 불가능하다.
상기 제2 급속 열처리 단계 즉, 베이컨시 주입 및 산소 석출물 핵 생성 가속화 단계에서는 상기 기판 내, 구체적으로는 표면 근접 영역 내에 베이컨시를 추가적으로 주입하여 기판의 표면 근접 영역에서의 베이컨시의 밀도를 벌크 영역에 비해 높게 조절하고, 산소 석출물 핵의 생성을 가속화시킨다. 상기 추가적으로 주입된 베이컨시는 산소와 결합하여 표면 근접 영역에서 베이컨시-산소 복합체를 추가적으로 형성하여, 표면 근접 영역 내의 베이컨시-산소 복합체의 농도를 향상시킬 수 있다.
상기 베이컨시-산소 복합체는 급속 열처리 단계들 내의 급속 냉각 과정들에서 주로 형성되며, 후속 열처리에 의해 산소 석출물(Oxygen precipitates)의 핵(Nuclei)으로 성장될 수 있다.
결론적으로, 상기 제1 및 제2 급속 열처리 단계들을 거친 기판은 추후 반도체 소자 제조 공정에 수반되는 열처리를 진행할 경우에, 기판 표면 근접 영역에서의 산소 석출물의 농도 및 크기를 다른 영역에 비해 효과적으로 향상시킬 수 있다. 따라서, 반도체 소자 제조 공정에 수반되는 열처리가 1000℃이하의 저온 열처리일 경우에도 표면 근접 영역에서 효과적으로 산소 석출물의 농도 및 크기를 증가시킬 수 있다.
도 2를 참조하여, 상기 급속 열처리(S30)를 구체적으로 설명한다. 상기 급속 열처리는 기판 로딩단계(Ⅰ), 제1 급속 열처리 단계(Ⅱ), 제2 급속 열처리 단계(Ⅲ) 및 기판 언로딩 단계(Ⅳ)를 포함할 수 있다.
상기 기판 로딩단계(Ⅰ)에서 열처리 챔버는 제1 기본 온도(Tb1) 예를 들어, 800℃로 유지될 수 있다.
상기 제1 급속 열처리 단계(Ⅱ)는 제1 열처리 온도(T1)에서 수행될 수 있고, 상기 제2 급속 열처리 단계(Ⅲ)는 제2 열처리 온도(T2)에서 수행될 수 있다. 상기 제1 열처리 온도(T1)는 상기 제2 열처리 온도(T2)와 같거나 이보다 높을 수 있다. 상기 제1 열처리 온도(T1)는 1200 내지 1250℃일 수 있고, 상기 제2 열처리 온도(T2)는 1150 내지 1200℃일 수 있다.
구체적으로, 상기 제1 급속 열처리 단계(Ⅱ)는 제1 열처리 온도(T1)에 이르기까지 온도를 상승시키는 제1 온도 상승 단계와 제1 열처리 온도(T1)로부터 중간 온도(intermediate temperature, Ti)에 이르기까지 온도를 하강시키는 제1 온도 하강 단계를 구비할 수 있다.상기 제1 온도 상승 단계에서 온도 상승율(ramp-up rate)은 30 내지 70℃/sec일 수 있고, 상기 제1 온도 하강단계에서 온도 하강율(ramp-down rate)은 5 내지 40℃/sec일 수 있다.상기 제1 온도 상승 단계 후 상기 제1 온도 하강 단계를 바로 이어 진행하여 제1 열처리 온도(T1)에서의 유지시간이 없도록 하거나, 상기 제1 온도 상승 단계 후 상기 제1 열처리 온도(T1)에서 약 2초 이내로 유지한 후에 상기 제1 온도 하강 단계를 진행할 수 있다.상기 중간 온도(Ti)는 상기 제1 기본 온도(Tb1)와 같거나 또는 이보다 낮을 수 있다.
더 구체적으로, 상기 제1 열처리 온도(T1)는 1225 내지 1250℃일 수 있다. 또한, 생산성을 고려할 때 상기 제1 온도 상승 단계에서 온도 상승율은 50 내지 70℃/sec일 수 있고, 상기 제1 온도 하강단계에서 온도 하강율은 30 내지 40℃/sec일 수 있다.
상기 제2 급속 열처리 단계(Ⅲ)는 상기 중간 온도(Ti)에서 제2 열처리 온도(T2)에 이르기까지 온도를 상승시키는 제2 온도 상승 단계와, 상기 제2 열처리 온도(T2)를 유지시키는 제2 열처리 온도 유지 단계와, 상기 제2 열처리 온도(T2)로부터 제2 기본 온도(Tb2)에 이르기까지 온도를 하강시키는 제2 온도 하강 단계를 구비할 수 있다. 상기 제2 온도 상승 단계에서 온도 상승율은 30 내지 70℃/sec일 수 있고, 상기 제2 온도 하강단계에서 온도 하강율은 5 내지 40℃/sec일 수 있다. 상기 제2 열처리 온도 유지 단계는 5 내지 15초 동안 진행할 수 있다.
더 구체적으로는, 상기 제2 열처리 온도(T2)는 1150 내지 1175℃일 수 있다. 또한, 생산성을 고려할 때 상기 제2 온도 상승 단계에서 온도 상승율은 50 내지 70℃/sec일 수 있고, 상기 제2 온도 하강단계에서 온도 하강율은 30 내지 40℃/sec일 수 있다.
상기 제1 급속 열처리 단계(Ⅱ)와 상기 제2 급속 열처리 단계(Ⅲ)는 바로 이어서 진행되거나 약 2초 이하의 간격을 두고 진행될 수 있다. 다시 말해서, 상기 제1 온도 하강 단계와 상기 제2 온도 상승 단계는 바로 이어서 진행되거나, 상기 제1 온도 하강 단계 후 상기 중간 온도(Ti)에서 2초 이하로 유지된 후 상기 제2 온도 상승 단계가 진행될 수 있다.
상기 기판 언로딩단계(Ⅳ)에서 열처리 챔버는 제2 기본 온도(Tb2) 예를 들어, 800℃로 유지될 수 있다.
상기 제1 급속 열처리 단계(Ⅱ)와 상기 제2 급속 열처리 단계(Ⅲ)는 상술한 바와 같이 동일한 장비 내에서 수행하는 것이 작업처리량(throughput) 측면에서는 유리할 수 있다. 그러나, 이에 한정되지 않고 각각 다른 장비에서 수행할 수도 있다.
상기 제1 급속 열처리 단계(Ⅱ)에서 1200℃ 이상의 상기 제1 열처리 온도(T1)로 상승시킨(제1 온도 상승 단계) 후, 상기 중간 온도(Ti)로 바로 온도를 하강시키거나 또는 상기 제1 열처리 온도(T1)에서 약 2초 이내의 매우 짧은 시간 동안 유지한 후에 온도를 하강(제1 온도 하강 단계)시킴으로써, 베이컨시의 외방확산을 최소화하고 표면에 매우 근접한 영역에서 베이컨시-산소 복합체를 형성할 수 있 다. 상기 베이컨시-산소 복합체는 OV 또는 O2V(V는 베이컨시)로서, 표면 근접 영역에서 산소와 다시 반응하여 O2V, 또는 O3V의 베이컨시-산소 복합체를 거쳐 산소 석출물의 핵으로 성장될 수 있다.
적어도 상기 제2 급속 열처리 단계(Ⅲ)는 질소 함유 기체 일 예로서, 질소(N2) 및/또는 암모니아(NH3) 기체 분위기 내에서 수행될 수 있다. 이 경우, 상기 급속 제2 열처리 단계(Ⅲ)에서는 질소 함유 기체가 벌크 영역 내로 침투하면서 기판의 표면 근접 영역에서는 벌크 영역에 비해 베이컨시 농도가 증가될 수 있다. 그러나, 급속 열처리의 특성상 아주 짧은 시간동안 열처리가 진행되므로 상기 제2 열처리 단계(Ⅲ) 직전에 질소 함유 기체를 주입하는 경우 분위기의 안정성이 떨어질 수 있다. 따라서, 상기 제1 급속 열처리 단계(Ⅱ)를 포함한 상기 급속 열처리(Ⅰ,Ⅱ,Ⅲ,Ⅳ) 전체에 걸쳐 질소 함유 기체 분위기를 유지하는 것이 바람직하다. 이 경우에도, 상기 제1 급속 열처리 단계(Ⅱ)는 2초 이내의 아주 짧은 시간동안 진행되므로 베이컨시 주입 또는 형성 효과는 미미할 수 있다.
상기 질소 함유 기체 분위기 내에 영족 기체 일 예로서, 헬륨 및/또는 아르곤이 추가적으로 함유되어, 영족 기체/ 질소 함유 기체 분위기를 형성할 수 있다. 상기 영족 기체와 상기 질소 함유 기체의 유량비는 1:1 내지 1:9일 수 있다.
상기 제2 급속 열처리 단계(Ⅲ)에서는 1150 내지 1200℃의 제2 열처리 온도(T2)에서 5 내지 15초 동안 유지하여 베이컨시를 주입한 후 급격히 냉각시킴으 로써, 주입된 베이컨시가 산소와 결합하여 표면 근접 영역에서 OV, O2V 등의 베이컨시-산소 복합체를 추가적으로 형성하여 표면 근접 영역에서 베이컨시-산소 복합체의 농도를 증가시킬 수 있다. 또한, 제2 열처리의 온도(T2)는 제1 열처리의 온도(T1) 보다 낮아 상기 제1 급속 열처리 단계(Ⅱ)에서 생성된 OV, O2V 등의 베이컨시-산소 복합체는 분해나 이동 없이 산소 석출물의 핵으로 성장됨으로써 산소 석출물의 핵 생성이 가속화될 수 있다.
상기 급속 열처리(S30) 시에 도너 킬링(Donor Killing)이 함께 수행될 수 있다. 도너 킬링은 기판 내의 인터스티셜 산소(intersitial oxygen)가 반도체 소자 제조 과정 중에 이온주입된 불순물에 대해 전자 도너 역할을 수행하는 것을 방지하기 위해 수행되는 것으로, 열처리를 통해 산소 석출물로 변환시키는 과정을 의미한다.
다시 도 1을 참조하면, 급속 열처리된 기판들 중 일부에 대해 BMD(Bulk Micro Defect) 검사단계(S40)를 진행한다. 상기 BMD는 산소 석출물과 벌크 적층결함(Bulk Stacking fault)을 포함하는 개념이다. 상기 BMD 검사단계는 퍼니스(furnace) 열처리 단계와 BMD 밀도를 관찰?측정하는 단계를 포함할 수 있다. 이러한 BMD 검사를 통해 기판 내의 BMD 밀도를 관찰?측정함으로써, 기판의 신뢰성을 평가할 수 있다.
상기 퍼니스 열처리는 제1 열처리 단계, 제2 열처리 단계, 및 제3 열처리 단계를 포함할 수 있다. 상기 기판이 전면으로부터 제1 깊이까지의 영역인 전방 표면 층, 후면으로부터 제2 깊이까지인 후방 표면층, 및 상기 전방 표면층과 상기 후방 표면층 사이에 개재된 벌크층을 구비한다고 할 때, 상기 제1 열처리 단계는 상기 기판의 전후방 표면층들 내의 결함들을 제거하여 디누드층을 형성하는 디누드층(denuded zone) 형성단계일 수 있다. 상기 제2 열처리 단계는 상기 벌크층 내에 산소 석출물을 형성시키는 산소 석출물 형성 단계일 수 있다. 또한, 제3 열처리 단계는 상기 산소 석출물을 성장시키는 산소 석출물 성장 단계일 수 있다. 그러나, 이에 한정되지 않고 상기 디누드층 형성단계, 상기 산소 석출물 형성 단계, 및 상기 산소 석출물 성장 단계는 퍼니스 열처리법이 아닌 다른 방법을 사용하여서도 형성될 수 있다.
상기 디누드층 형성 단계에서는 상기 전후방 표면층들로부터의 산소를 외방 확산시키고 결정을 재배열(rearrangement)함으로써, 상기 전후방 표면층들 내에 결함이 거의 없는 디누드층을 형성할 수 있다. 다시 말해서, 상기 디누드층 내에는 산소 석출핵 또는 베이컨시 등의 결함이 존재하지 않고, 벌크 영역 내에만 산소 석출핵과 베이컨시 등의 결함이 존재할 수 있다. 상기 베이컨시 의 밀도는 상기 디누드층과 벌크 영역의 경계에서 또는 그에 인접한 벌크 영역 내에서 피크치를 가질 수 있다.
상기 산소 석출물 형성 단계에서는 상기 벌크 영역 내의 산소 석출핵을 성장시켜 산소 석출물을 형성한다. 앞서 설명한 바와 같이, 상기 산소 석출핵의 성장 및 산소 석출물의 생성은 베이컨시 농도가 높은 영역에서 가속화될 수 있어, 상기 산소 석출물의 밀도는 상기 디누드층과 벌크 영역의 경계에서 또는 그에 인접한 벌 크 영역 내에서 피크치를 가질 수 있다. 따라서, 표면 근접 영역에서의 금속 불순물을 게터링하는 표면 근접 게터링(surface proximity gettering) 효과를 향상시킬 수 있다.
산소 석출물 성장 단계는 산소 석출물의 밀도는 증가시키지 않으면서, 크기만 증가시키는 단계로서, BMD 관찰?측정 단계에서 보다 쉽게 산소 석출물의 크기 및 밀도를 측정할 수 있게 한다.
도 3을 참조하여, 퍼니스 열처리를 구체적으로 설명한다.
퍼니스 열처리는 퍼니스 내에 기판을 로딩하는 기판 로딩단계(Ⅰ), 제1 열처리 단계(Ⅱ), 제2 열처리 단계(Ⅲ), 제3 열처리 단계(Ⅳ), 및 퍼니스로부터 기판을 언로딩하는 기판 언로딩 단계(Ⅴ)를 포함할 수 있다.
상기 기판 로딩단계(Ⅰ)에서 퍼니스는 제1 기본 온도(Tb1) 예를 들어, 700℃로 유지될 수 있다.
상기 제1 열처리 단계(Ⅱ)는 제1 열처리 온도(T1)에서 수행될 수 있고, 상기 제2 열처리 단계(Ⅲ)는 제2 열처리 온도(T21, T22)에서 수행될 수 있으며, 상기 제3 열처리 단계(Ⅳ)는 제3 열처리 온도(T3)에서 수행될 수 있다. 상기 제1 및 제2 열처리 온도들(T1, T21, T22)은 1000℃이하일 수 있다. 또한, 상기 제1 열처리 온도(T1)는 상기 제3 열처리 온도(T3)에 비해 낮을 수 있고, 상기 제2 열처리 온도(T21, T22)는 상기 제1 열처리 온도(T1)에 비해 낮을 수 있다.
상기 제1 열처리 단계(Ⅱ)는 제1 열처리 온도(T1) 예를 들어, 900 내지 1000℃의 온도를 1 내지 3 시간 동안 유지시키는 단계일 수 있다. 구체적으로, 상기 제1 기본 온도(Tb1)에서 제1 열처리 온도(T1)에 이르기까지 온도를 상승시킨 후, 제1 열처리 온도(T1)를 1 내지 3 시간 동안 유지하고, 이어 750 내지 800℃(T21)에 이르기까지 온도를 하강시킬 수 있다.
상기 제2 열처리 단계(Ⅲ)는 제2 열처리 온도(T21, T22) 예를 들어, 750 내지 950℃의 온도에서 4 내지 8 시간동안 유지시키는 단계일 수 있다. 구체적으로, 750 내지 800℃(T21)를 20 내지 60분 유지하고, 850 내지 950℃(T22)로 상승시켜 1 내지 2 시간 유지하고, 다시 750 내지 800℃(T21)로 하강시켜 3 내지 6시간 유지시킨 후, 중간 온도(Ti) 예를 들어, 700℃이하로 하강시킬 수 있다.
상기 제3 열처리 단계(Ⅳ)는 제3 열처리 온도(T3) 예를 들어, 950 내지 1050℃의 온도에서 6 내지 12 시간동안 유지시키는 단계일 수 있다. 구체적으로, 상기 중간 온도(Ti)에서 제3 열처리 온도(T3)에 이르기까지 온도를 상승시킨 후, 제3 열처리 온도(T3)를 6 내지 12 시간 동안 유지하고, 이어 제2 기본 온도(Tb2)로 하강시킬 수 있다.
상기 기판 언로딩 단계(Ⅴ)에서 퍼니스는 제2 기본 온도(Tb2) 예를 들어, 700℃로 유지될 수 있다.
상기 퍼니스 열처리 단계(Ⅰ,Ⅱ,Ⅲ,Ⅳ,Ⅴ) 전체에 걸쳐 불활성 기체 예를 들어, 헬륨, 아르곤 및/또는 질소 분위기를 사용할 수 있다.
상기 제1 내지 제3 열처리 단계들(Ⅱ,Ⅲ,Ⅳ)은 상술한 바와 같이 동일한 장비 내에서 수행하는 것이 작업처리량(throughput)을 향상시키는 측면에서 유리하다. 그러나, 이에 한정되지 않고 각각 다른 장비에서 수행할 수도 있다.
상기 디누드층 생성 단계인 제1 열처리 단계(Ⅱ) 및 상기 산소 석출물 형성 단계인 제2 열처리 단계(Ⅲ)의 열처리 조건들은 반도체 제조 공정에서의 구체적인 열처리 공정들을 고려하여 설계된 것으로, 반도체 제조 공정의 종류에 따라 달라질 수 있다. 본 실시예의 상기 디누드층 생성 및 상기 산소 석출 핵 성장을 위한 열처리 조건들은 1000℃ 이하의 저온 반도체 제조 공정을 고려하여 설계되었다. 경우에 따라서는, 상기 디누드층 생성 단계인 제1 열처리 단계(Ⅱ) 및 상기 산소 석출물 형성 단계인 제2 열처리 단계(Ⅲ)는 실제적인 반도체 소자 제조 공정을 통해 수행될 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<급속 열처리: 실험예 1>
실리콘 웨이퍼를 아르곤/암모니아 분위기에서 800℃를 유지하고 있는 RTP 챔 버 내에 로드한 후, 챔버를 50℃/sec의 속도로 1225℃까지 온도 상승(ramp-up)시킨 후, 바로 33℃/sec의 속도로 800℃까지 온도 하강(ramp-down)시키고, 곧이어 다시 50℃/sec의 속도로 1175℃까지 온도 상승시켜 10초 동안 유지한 후, 33℃/sec의 속도로 25℃까지 온도 하강시킨 후, RTP 챔버로부터 웨이퍼를 언로드하였다.
<급속 열처리: 비교예 1>
실리콘 웨이퍼를 아르곤/암모니아 분위기에서 800℃를 유지하고 있는 RTP 챔버 내에 로드한 후, 챔버를 50℃/sec의 속도로 1175℃까지 온도 상승시켜 10초 동안 유지한 후, 33℃/sec의 속도로 25℃까지 온도 하강시킨 후, RTP 챔버로부터 웨이퍼를 언로드하였다.
<퍼니스 열처리: 실험예 2>
실험예 1 및 비교예 1에 따른 웨이퍼들을 700℃를 유지하고 있는 퍼니스 내에 로드한 후, 상기 퍼니스를 5℃/sec의 속도로 800℃까지 가열하여 4시간 유지하고, 다시 5℃/sec의 속도로 1000℃까지 가열하여 16시간 유지한 후, 3℃/sec의 속도로 25℃까지 냉각시킨 후, 상기 퍼니스로부터 웨이퍼들을 언로드하였다.
<퍼니스 열처리: 실험예 3>
실험예 1 및 비교예 1에 따른 웨이퍼들을 700℃를 유지하고 있는 퍼니스 내에 로드한 후, 상기 퍼니스를 5℃/sec의 속도로 950℃까지 가열하여 2시간 유지하 고, 3℃/sec의 속도로 800℃까지 냉각시켜 30분유지하고, 5℃/sec의 속도로 900℃까지 가열하여 1시간 유지하고, 3℃/sec의 속도로 800℃까지 냉각시켜 6시간 유지하고, 다시 3℃/sec의 속도로 700℃까지 냉각시킨 후, 바로 이어서 5℃/sec의 속도로 1000℃까지 가열하여 12시간 유지하고, 3℃/sec의 속도로 25℃까지 냉각시킨후, 상기 퍼니스로부터 웨이퍼들을 언로드하였다.
도 4a 및 도 4b는 각각 실험예 1 및 비교예 1에 따른 웨이퍼들을 실험예 2에 따라 열처리한 후, 표면 근접 영역들을 촬영한 광학현미경 사진들이다. 상기 웨이퍼들은 광학현미경 촬영을 위해 BMD를 선택적으로 식각하는 식각용액을 사용하여 식각되었다.
도 4a 및 도 4b를 참조하면, 실험예 1 및 비교예 1에 따른 웨이퍼들 모두에 디누드층이 형성된 것을 확인할 수 있다. 그러나, 실험예 1에 따른 웨이퍼(도 4a)의 표면 근접 영역 내의 BMD 밀도는 4×109 ~ 2×1010 ea/㎝3인 반면에, 비교예 1에 따른 웨이퍼(도 4b)의 표면 근접 영역 내의 BMD 밀도는 4×109 ~ 2×109 ea/㎝3로서, 실험예 1에 따라 급속 열처리된 웨이퍼의 표면 근접 영역 내 BMD 밀도가 더 높음을 알 수 있다. 이와 더불어서, 실험예 1에 따라 급속 열처리된 웨이퍼의 표면 근접 영역 내 BMD 크기 또한 더 큼을 알 수 있다. 따라서, 실험예 1에 따라 급속 열처리된 웨이퍼가 실제 반도체 제조 공정을 수행할 경우 더 우수한 표면 근접 게터링 능력을 나타낼 수 있을 것으로 예측된다.
도 5a는 실험예 1에 따른 웨이퍼를 실험예 4에 따라 열처리한 후 웨이퍼의 전면에서 후면까지 촬영한 광학현미경 사진이며, 도 5b는 도 5a의 표면 근접 영역을 확대하여 나타낸 이미지이다. 도 6a는 비교예 1에 따른 웨이퍼를 실험예 4에 따라 열처리한 후 웨이퍼의 전면에서 후면까지 촬영한 광학현미경 사진이며, 도 6b는 도 6a의 표면 근접 영역을 확대하여 나타낸 이미지이다. 상기 웨이퍼들은 광학현미경 촬영을 위해 BMD를 선택적으로 식각하는 식각용액을 사용하여 식각되었다.
도 5a, 도 5b, 도 6a 및 도 6b를 참조하면, 실험예 1에 따른 웨이퍼(5a, 5b)는 표면 근접 영역 즉, 디누드층에 인접한 벌크 영역 내에 BMD가 몰려 있음을 알 수 있다. 다시 말해서, 상기 벌크층 내의BMD 밀도는 상기 디누드층과 인접한 영역에서 제1 피크 영역(PK1)을 형성한다. 구체적으로, 상기 제1 피크 영역(PK1)는 웨이퍼 표면으로부터 150㎛의 깊이 내에 형성되며, 2×1010 ~ 2.4×1010 ea/㎝3의 BMD 밀도를 갖는 것으로 나타났다. 반면, 비교예 1에 따른 웨이퍼(6a, 6b)는 BMD 밀도가 전체적으로 낮을 뿐 아니라, 표면 근접 영역 내에 BMD의 밀도 피크치가 나타나지 않는다. 구체적으로는 비교예 1에 따른 웨이퍼(6a, 6b)는 웨이퍼 표면으로부터 150㎛의 깊이 내에 2.4×109 ~ 8×109 ea/㎝3의 BMD 밀도를 갖는 것으로 나타났다. 따라서, 실험예 1에 따라 급속 열처리된 웨이퍼가 실제 반도체 제조 공정을 수행할 경우 더 우수한 표면 근접 게터링 능력을 나타낼 수 있을 것으로 예측된다.
더욱이, 실험예 4는 1000℃ 이하의 온도에서 수행하는 반도체 소자 제조 공 정을 반영하여 설계된 것임을 고려할 때, 실험예 1에 따라 급속 열처리된 웨이퍼는 1000℃ 이하의 온도에서 실제 반도체 소자 제조 공정을 제조하는 경우에도 우수한 표면 근접 게터링 능력을 나타낼 수 있을 것으로 예측된다.
도 7a 및 도 7b는 각각 실험예 1 및 비교예 1에 따른 웨이퍼들을 실험예 2에 따라 열처리 한 후, SIRM(Scanning Infra-Red Microscopy)을 사용하여 표면 근접 영역들 내의 BMD 밀도를 측정한 결과를 나타내는 그래프들이다.
도 7a 및 도 7b를 참조하면, 실험예 1에 따른 웨이퍼(도 9a)는 실험예 4에 따른 열처리한 경우에, 웨이퍼 전면으로부터 약 150um 이내에서 BMD 밀도의 제1 피크(도 5a 참조)가 형성된다. 상기 웨이퍼 전면으로부터 약 150um 이내의 영역을 작은 크기의 BMD 검출이 가능한 SIRM으로 다시 BMD 밀도를 측정하면, 웨이퍼 전면으로부터 약 20um 이내에서 상기 제1 피크 영역의 밀도보다 큰 값을 보이는 제2 피크(PK2)가 나타난다. 정리하면, 실험예 1에 따른 웨이퍼(도 9a)를 실험예 4에 따른 열처리한 경우에, BMD 밀도는 웨이퍼 전면으로부터 약 150um 이내에서 제1 피크 영역과 더불어서, 상기 제1 피크 영역의 중앙부와 상기 디누드층 사이에서 상기 제1 피크 영역보다 큰 값을 보이는 제2 피크를 나타내어 2단의 피크 형태를 갖는다.
반면, 비교예 1에 따른 웨이퍼(도 9b)를 실험예 4에 따라 열처리한 경우에, 상기 웨이퍼 전면으로부터 약 150um 이내의 영역에서 BMD 밀도 피크가 나타나지 않 는다.
따라서, 실험예 1에 따라 급속 열처리된 웨이퍼가 실제 반도체 제조 공정을 수행할 경우 더 우수한 표면 근접 게터링 능력을 나타낼 수 있을 것으로 예측된다.
도 8a는 실험예 1에 따른 웨이퍼를 포함한 서로 다른 종류의 웨이퍼들을 실험예 4의 3 스텝 사이클에 따라 열처리한 후의 BMD 밀도와 실제 반도체 공정을 진행한 후의 BMD 밀도의 상관관계를 나타낸 그래프이다.
도 8a를 참조하면, 실험예 4의 3 스텝 사이클에 따라 열처리한 후의 BMD 밀도값의 편차(△D2)는 실제 반도체 공정을 진행한 후의 BMD 밀도값의 편차(△D1)과 거의 유사하다. 따라서, 실험예 4의 3스텝 열처리는 반도체 소자 제조 공정 후에 발생되는 BMD 밀도의 경향을 비교적 정확하게 예측가능하다고 할 수 있다.
도 8b는 실험예 1에 따른 웨이퍼를 포함한 서로 다른 종류의 웨이퍼들을 실험예 4의 3 스텝 사이클에 따라 열처리한 후의 디누드층 깊이와 실제 반도체 공정을 진행한 후의 디누드층 깊이의 상관관계를 나타낸 그래프이다.
도 8b를 참조하면, 실험예 4의 3 스텝 사이클에 따라 열처리한 후의 디누드층 깊이값의 편차(△L2)는 실제 반도체 공정을 진행한 후의 디누드층 깊이값의 편차(△L1)과 거의 유사하다. 따라서, 실험예 4의 3스텝 열처리는 반도체 소자 제조 공정 후에 발생되는 디누드층 형성 깊이의 경향을 비교적 정확하게 예측가능하다고 할 수 있다.
이상 본 발명을 바람직한 특정 실시예를 참조하여 설명했지만, 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 단결정 기판 제조방법을 나타낸 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 급속 열처리법을 나타낸 타임 챠트(time chart)이다.
도 3은 본 발명의 일 실시예에 따른 BMD 검사를 위한 열처리법을 나타낸 타임 챠트이다.
도 4a 및 도 4b는 각각 실험예 1 및 비교예 1에 따른 웨이퍼들을 실험예 2에 따라 열처리한 후, 표면 근접 영역들을 촬영한 광학현미경 사진들이다.
도 5a는 실험예 1에 따른 웨이퍼를 실험예 4에 따라 열처리한 후 웨이퍼의 전면에서 후면까지 촬영한 광학현미경 사진이다.
도 5b는 도 5a의 표면 근접 영역을 확대하여 나타낸 이미지이다.
도 6a는 비교예 1에 따른 웨이퍼를 실험예 4에 따라 열처리한 후 웨이퍼의 전면에서 후면까지 촬영한 광학현미경 사진이다.
도 6b는 도 6a의 표면 근접 영역을 확대하여 나타낸 이미지이다.
도 7a 및 도 7b는 각각 실험예 1 및 비교예 1에 따른 웨이퍼들을 실험예 2에 따라 열처리 한 후, SIRM(Scanning Infra-Red Microscopy)을 사용하여 표면 근접 영역들 내의 BMD 밀도를 측정한 결과를 나타내는 그래프들이다.
도 8a는 실험예 1에 따른 웨이퍼를 포함한 서로 다른 종류의 웨이퍼들을 실험예 4의 3 스텝 사이클에 따라 열처리한 후의 BMD 밀도와 실제 반도체 공정을 진 행한 후의 BMD 밀도의 상관관계를 나타낸 그래프이다.
도 8b는 실험예 1에 따른 웨이퍼를 포함한 서로 다른 종류의 웨이퍼들을 실험예 4의 3 스텝 사이클에 따라 열처리한 후의 디누드층 깊이와 실제 반도체 공정을 진행한 후의 디누드층 깊이의 상관관계를 나타낸 그래프이다.

Claims (21)

  1. 단결정 기판을 제공하는 단계;
    상기 기판 내에 베이컨시-산소 복합체를 형성하는 단계; 및
    상기 기판 내에 베이컨시를 주입하고, 산소 석출물 핵 생성을 가속화시키는 단계를 포함하는 단결정 기판 제조방법.
  2. 제1항에 있어서,
    상기 베이컨시-산소 복합체 형성 단계는 상기 기판을 제1 열처리 온도에서 제1 급속 열처리하는 단계이고,
    상기 베이컨시 주입 및 산소 석출물 핵 생성 가속화 단계는 상기 제1 급속 열처리된 기판을 제2 열처리 온도에서 제2 급속 열처리하는 단계인 단결정 기판 제조방법.
  3. 제2항에 있어서,
    상기 제1 열처리 온도는 상기 제2 열처리 온도와 같거나 이보다 높은 단결정 기판 제조방법.
  4. 제2항에 있어서,
    상기 제1 열처리 온도는 1200 내지 1250℃인 단결정 기판 제조방법.
  5. 제2항에 있어서,
    상기 제1 급속 열처리 단계는 제1 열처리 온도에 이르기까지 온도를 상승시키는 제1 온도 상승 단계와 제1 열처리 온도로부터 온도를 하강시키는 제1 온도 하강 단계를 포함하고,
    상기 제1 온도 상승 단계와 상기 제1 온도 하강 단계는 바로 이어서 진행되거나, 상기 제1 온도 상승 단계 후 상기 제1 열처리 온도에서 2초 이하로 유지된 후 상기 제1 온도 하강 단계가 진행되는 단결정 기판 제조방법.
  6. 제2항에 있어서,
    상기 제2 열처리 온도인 1150 내지 1200℃인 단결정 기판 제조방법.
  7. 제6항에 있어서,
    상기 제2 열처리 온도는 5 내지 15초 동안 유지되는 단결정 기판 제조방법.
  8. 제2항에 있어서,
    상기 제1 급속 열처리 단계는 제1 열처리 온도에 이르기까지 온도를 상승시키는 제1 온도 상승 단계와 제1 열처리 온도로부터 중간 온도(intermediate temperature)에 이르기까지 온도를 하강시키는 제1 온도 하강 단계를 포함하고,
    상기 제2 급속 열처리는 상기 중간 온도에서 제2 열처리 온도에 이르기까지 온도를 상승시키는 제2 온도 상승 단계와, 상기 제2 열처리 온도를 유지시키는 제2 열처리 온도 유지 단계와, 상기 제2 열처리 온도로부터 온도를 하강시키는 제2 온도 하강 단계를 포함하되,
    상기 제1 온도 하강 단계와 상기 제2 온도 상승 단계는 바로 이어서 진행되거나, 상기 제1 온도 하강 단계 후 상기 중간 온도에서 2초 이하로 유지된 후 상기 제2 온도 상승 단계가 진행되는 단결정 기판 제조방법.
  9. 제1항에 있어서,
    적어도 상기 베이컨시 주입 및 산소 석출물 핵 생성 가속화 단계는 질소 함유 분위기 내에서 수행하는 단결정 기판 제조방법.
  10. 제9항에 있어서,
    상기 베이컨시-산소 복합체 형성 단계 또한 질소 함유 분위기 내에서 수행하는 단결정 기판 제조방법.
  11. 제9항에 있어서,
    상기 질소 함유 분위기는 암모니아(NH3) 또는 질소(N2)를 함유하는 분위기인 단결정 기판 제조방법.
  12. 제1항 내지 제11항 중 어느 하나의 방법을 사용하여 제조되고, 전면으로부터 제1 깊이까지의 영역인 전방 표면층, 후면으로부터 제2 깊이까지인 후방 표면층, 및 상기 전방 표면층과 상기 후방 표면층 사이에 개재된 벌크층을 포함하는 단결정 기판를 제공하는 단계;
    상기 기판의 전후방 표면층들 내의 결함들을 제거하여 디누드존을 형성하는 디누드존 형성단계;
    상기 벌크층 내에 산소 석출물을 형성시키는 산소 석출물 형성 단계; 및
    상기 산소 석출물을 성장시키는 산소 석출물 성장 단계를 포함하는 단결정 기판 평가를 위한 열처리 방법.
  13. 제12항에 있어서,
    상기 디누드존 형성 단계는 제1 열처리 온도에서 수행하는 제1 열처리 단계이고, 상기 산소 석출물 형성 단계는 제2 열처리 온도에서 수행하는 제2 열처리 단계이고, 상기 산소 석출물 성장 단계는 제3 열처리 온도에서 수행하는 제3 열처리 단계이고,
    상기 제1 및 제2 열처리 온도들은 1000℃이하인 단결정 기판 평가를 위한 열처리 방법.
  14. 제13항에 있어서,
    상기 제2 열처리 온도는 상기 제1 열처리 온도보다 낮고,
    상기 제3 열처리 온도는 상기 제1 열처리 온도보다 높은 단결정 기판 평가를 위한 열처리 방법.
  15. 제13항에 있어서,
    상기 제1 열처리 단계는 기판을 900 내지 1000℃의 온도에서 1 내지 3시간 동안 유지하는 단계이고,
    상기 제2 열처리 단계는 기판을 750 내지 950℃의 온도에서 4 내지 8시간 동안 유지하는 단계이고,
    상기 제3 열처리 단계는 기판을 950 내지 1050℃의 온도에서 6 내지 12시간 동안 유지하는 단계인 단결정 기판 평가를 위한 열처리 방법.
  16. 제12항에 있어서,
    상기 디누드존 형성 단계 및 상기 산소 석출물 형성 단계는 반도체 소자 제조 공정 중에 수행되는 단결정 기판 평가를 위한 열처리 방법.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020090036923A 2009-04-28 2009-04-28 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법 KR101104492B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090036923A KR101104492B1 (ko) 2009-04-28 2009-04-28 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090036923A KR101104492B1 (ko) 2009-04-28 2009-04-28 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법

Publications (2)

Publication Number Publication Date
KR20100118213A KR20100118213A (ko) 2010-11-05
KR101104492B1 true KR101104492B1 (ko) 2012-01-12

Family

ID=43404556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090036923A KR101104492B1 (ko) 2009-04-28 2009-04-28 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법

Country Status (1)

Country Link
KR (1) KR101104492B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423367B1 (ko) 2008-09-29 2014-08-04 매그나칩 반도체 유한회사 실리콘 웨이퍼의 제조방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
CN110799678B (zh) 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
KR102037744B1 (ko) * 2017-08-10 2019-10-29 에스케이실트론 주식회사 웨이퍼의 평가방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450676B1 (ko) 2001-06-28 2004-10-01 삼성전자주식회사 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼
KR20050024994A (ko) * 2003-09-05 2005-03-11 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450676B1 (ko) 2001-06-28 2004-10-01 삼성전자주식회사 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼
KR20050024994A (ko) * 2003-09-05 2005-03-11 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101423367B1 (ko) 2008-09-29 2014-08-04 매그나칩 반도체 유한회사 실리콘 웨이퍼의 제조방법

Also Published As

Publication number Publication date
KR20100118213A (ko) 2010-11-05

Similar Documents

Publication Publication Date Title
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
JP4720058B2 (ja) シリコンウェーハの製造方法
JP5976030B2 (ja) シリコンウェーハの熱処理方法
KR101102336B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP4106862B2 (ja) シリコンウェーハの製造方法
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
KR19990024037A (ko) 반도체장치 및 그 제조방법
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
JP2019503960A (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
KR101104492B1 (ko) 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법
US20230307505A1 (en) Silicon wafer and manufacturing method of the same
JP4154881B2 (ja) シリコン半導体基板の熱処理方法
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP4055343B2 (ja) シリコン半導体基板の熱処理方法
JP5062217B2 (ja) 半導体ウェーハの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
KR20000011682A (ko) Ｓｉ웨이퍼및그제조방법
KR101089994B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
JP2010003922A (ja) シリコンウェーハの製造方法
JP3791446B2 (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
US6579589B1 (en) Semiconductor wafer with crystal lattice defects, and process for producing this semiconductor wafer
JP5045710B2 (ja) シリコンウェーハの製造方法
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 9