KR100450676B1 - 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼 - Google Patents

아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼 Download PDF

Info

Publication number
KR100450676B1
KR100450676B1 KR10-2002-0016818A KR20020016818A KR100450676B1 KR 100450676 B1 KR100450676 B1 KR 100450676B1 KR 20020016818 A KR20020016818 A KR 20020016818A KR 100450676 B1 KR100450676 B1 KR 100450676B1
Authority
KR
South Korea
Prior art keywords
wafer
silicon wafer
peak
concentration
silicon
Prior art date
Application number
KR10-2002-0016818A
Other languages
English (en)
Other versions
KR20030002300A (ko
Inventor
박재근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20030002300A publication Critical patent/KR20030002300A/ko
Application granted granted Critical
Publication of KR100450676B1 publication Critical patent/KR100450676B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/911—Seed or rod holders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1004—Apparatus with means for measuring, testing, or sensing
    • Y10T117/1008—Apparatus with means for measuring, testing, or sensing with responsive control means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032—Seed pulling
    • Y10T117/1052—Seed pulling including a sectioned crucible [e.g., double crucible, baffle]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032—Seed pulling
    • Y10T117/1068—Seed pulling including heating or cooling details [e.g., shield configuration]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1032—Seed pulling
    • Y10T117/1072—Seed pulling including details of means providing product movement [e.g., shaft guides, servo means]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10T117/10—Apparatus
    • Y10T117/1024—Apparatus for crystallization from liquid or supercritical state
    • Y10T117/1076—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone
    • Y10T117/1088—Apparatus for crystallization from liquid or supercritical state having means for producing a moving solid-liquid-solid zone including heating or cooling details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12458—All metal or with adjacent metals having composition, density, or hardness gradient
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12528—Semiconductor component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

제어된 결함 분포를 갖는 실리콘 웨이퍼가 제공되며, 웨이퍼의 표면으로부터 내측으로 충분한 깊이를 갖는 디누드존이 웨이퍼의 벌크영역에서의 높은 게더링 효과와 결합된다. 실리콘 웨이퍼에서, 인트린식 게더링 장소로서 역할을 하는 산소석출물은 수직 분포를 보여준다. 웨이퍼의 상면으로부터 하면에 이르는 산소석출물 농도 프로파일은 웨이퍼의 상면 및 하면으로부터 소정의 제1 및 제2 깊이에서 제1 및 제2 피크와, 상기 웨이퍼의 상면 및 하면과 상기 제1 및 제2 피크의 각각과의 사이의 디누드존들과, 웨이퍼의 벌크 영역에 대응하는 상기 제1 및 제2 피크 사이의 컨케이브 영역을 포함한다. 이러한 산소석출물 농도 프로파일을 위하여, 웨이퍼는 암모니아 및 아르곤을 포함하는 가스 혼합물 분위기에서 약 1200 ℃ 아래의 온도에서 급속 열적 어닐링 공정에 제공된다. 이러한 급속 열적 어닐링 공정을 사용함으로써, 슬립 전위는 웨이퍼의 소자 영역에서 감소될 수 있으며, 급속 열적 어닐링 챔버에서의 실리콘 다이옥사이드의 승화도 감소될 수 있다.

Description

아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼{Method of fabricating silicon wafers including argon/ammonia rapid thermal annealing process, silicon wafers fabricated thereby}
본 발명은 마이크로전자 제조방법 및 소자에 관한 것으로서, 보다 상세하게는 실리콘 잉곳 제조방법과 그에 의해 제조된 실리콘 잉곳 및 웨이퍼에 관한 것이다.
반도체소자를 제작하기 위한 출발물질인 단결정 실리콘은 일반적으로 초크랄스키(Czochralski;CZ)법이라고 불리는 결정성장법에 의해 원통상의 잉곳으로 형성된다. 단결정 실리콘으로 된 잉곳은 슬라이싱, 식각, 세정, 폴리싱 등의 일련의 웨이퍼링공정을 거치면서 웨이퍼로 제작된다. 상기 초크랄스키법에 따르면, 단결정 실리콘으로 된 시드결정을 용융 실리콘내로 집어넣은 후 상향 인상시키면, 용융 실리콘은 서서히 추출되면서 단결정 잉곳으로 성장된다. 상기 실리콘 용융물은 쿼츠 도가니내에 수용되어 있기 때문에 여러가지 불순물로, 그중의 하나가 산소, 오염된다. 실리콘의 용융 온도에서, 산소는 용융물의 온도에 해당하는 실리콘내의 산소의 용해도(Solubility)와 고상화된 실리콘내에서의 산소의 실분리계수(actualsegregation coefficient)에 의해 결정되는 농도에 이르기까지 결정격자 내로 침투한다. 이렇게 결정성장과정에서 실리콘 잉곳에 침투된 산소의 농도는 후속되는 집적회로의 제작시에 사용되는 전형적인 온도에서 고상화된 실리콘내의 산소 용해도보다 훨씬 크다. 한편 결정이 성장되고 냉각됨에 따라 결정내의 산소의 용해도는 급격히 감소하게 되어, 결과적으로 냉각된 잉곳내에는 산소가 과포화된다.
상기 잉곳은 웨이퍼들로 슬라이스된다. 웨이퍼내의 잔류하는 인터스티셜 산소는 후속되는 열적 공정들 동안에 산소석출물로 성장된다. 소자 활성영역내에서의 산소석출물의 존재는 게이트산화막 집적성를 저하시키고 그리고/또는 바람직하지 않은 기판 누설전류를 유발시킬 수 있다. 그러나, 이들이 소자 활성영역의 외측(즉, 벌크영역)에 존재한다면, 그들은 소자 공정으로부터 발생되는 금속 불순물들을 수집할 수 있다. 이러한 바람직한 기능을 게터링이라 불린다.
도1은 종래의 모스(MOS) 트랜지스터의 단면구조를 나타낸다. 도1을 참조하면, 산소석출물이 실리콘기판(10)의 표면 근방에 형성된 소오스영역(12)과 드레인영역(14) 사이의 채널영역내에 존재하게 되면, 게이트전극(18)과 실리콘기판(10)과의 전기적 절연을 유지하는 게이트 절연막(16)의 절연파괴를 일으킬 수 있다. 또한 MOSFET를 사용하는 메모리소자에서의 리프레시특성을 열화시키게 된다.
또한, 후속되는 열처리에 의해 발생되는 웨이퍼의 벌크영역(10a)내에 형성된 산소석출물들은 리키지소오스로서 작용할 수 있으며, 후속되는 반도체소자의 제작과정에서 원하지 않는 금속 불순물들을 트랩할 수 있는 인트린식 게더링(Intrinsic Gettering) 사이트로서도 역할을 한다. 따라서 잉곳내에 산소농도가 충분히 높으면인트린식 게더링 사이트인 산소석출물의 량이 많아져 게더링 능력이 높아진다. 그러나, 산소농도가 충분하지 않으면 산소석출물이 벌크영역내에 형성되지 않아 게더링 능력이 감소되거나 또는 전혀 없어지게 된다. 따라서, 웨이퍼의 벌크영역내에는 적정량의 산소석출물이 분포되도록 조절될 필요성이 존재하게 된다.
한편, 종래의 일반적인 방법으로 잉곳성장되고 웨이퍼링되어진 웨이퍼는 웨이퍼의 상면(전면)으로부터 하면(후면)에 이르기까지 전체적으로 산소석출물이 분포되어 있다. 일반적으로, D-디펙트(베이컨시 집괴), 전위, 적층결함 및 산소석출물등이 존재하지 않는 디누드존(Denuded Zone; DZ, 10b)층이 상면으로부터 소정 깊이에 이르기까지 확보되어야 한다. 그러나, 종래의 방법에 의해 제조된 웨이퍼들은 웨이퍼의 표면 근방까지 산소석출물이 발생되어 누설전류의 소오스로서 작용하게 된다.
따라서, 웨이퍼의 표면 근방에 충분한 디누드존을 확보하면서, 웨이퍼의 벌크영역에 인트린식 게더링 사이트들을 형성하기 위해, 예를 들어 초기산소가 13 ppma(parts per million atoms) 이상에서 고농도의 산소를 함유한 웨이퍼를 저온과 고온을 교대로 하여 장시간 열처리를 수행함으로써, 웨이퍼의 벌크영역내에 산소석출물을 형성시킬 수 있다. 그러나, DZ가 인터스티셜 산소의 아웃-디퓨젼 (out-diffusion)에 강하게 의존하기 때문에 충분한 DZ를 얻는 것은 어렵다. 이러한 종래의 기술에 의해 열적으로 처리된 반도체 웨이퍼에 대하여 그 상면으로부터 하면에 이르는 산소석출물의 농도 프로파일을 도 2에서와 같이 나타낼 수 있다.
특히, 부가적인 고온의 열적 공정이 장시간 동안 수행되는 종래의 기술은 소자의 특성을 악화시킬 수 있다. 예를 들어, 슬립(slip)이나 뒤틀림(warpage)이 웨이퍼에서 발생할 수 있다. 더구나, 제조 원가도 증가할 수 있다. 또한, 그러한 경우에는 벌크영역내의 산소석출물에 트랩되어 있던 금속 오염물들, 특히 철(Fe)등이 후속공정에 의해 웨이퍼의 표면의 디누드존쪽으로 다시 릴리스(release)되어 리키지 소오스로 작용하게 된다는 문제점이 있다.
도 3은 미합중국 특허번호 제 5,401,669호의 도 1A에 개시된 종래의 다른 방법에 의해 형성된 산소석출물의 농도 프로파일을 재도시하여 나타낸 도면이다. 특히, 도 3은 질소분위기하에서 웨이퍼에 대하여 급속 열적 어닐링(RTA) 공정을 수행하고, 후속 열처리를 수행하여 형성된 산소석출물의 웨이퍼 깊이에 따른 농도 프로파일을 나타낸 것이다. 그러나, 상기 종래의 방법은 도 3에서 알 수 있듯이, 웨이퍼의 표면으로부터 거의 디누드존을 확보할 수 없으며, 벌크영역내에서 산소석출물이 충분히 존재하지 않는다.
본 발명의 목적은, 웨이퍼의 표면 근방에 디누드존이 충분히 확보되어 있으며 동시에 웨이퍼의 벌크영역 내에서 인트린식 게더링 사이트로서 역할을 할 수 있는 산소석출물의 제어된 수직적 분포를 갖는 실리콘 웨이퍼를 제공하는 데 있다.
본 발명의 다른 목적은, 웨이퍼의 표면 근방에 디누드존이 충분히 확보되어 있으며 동시에 웨이퍼의 벌크영역 내에서 인트린식 게더링 사이트로서 역할을 할 수 있는 산소석출물의 제어된 수직적 분포를 갖는 실리콘 웨이퍼와 잉곳의 제조방법을 제공하는 데 있다.
본 발명의 또다른 목적은 본 발명에 따른 실리콘 웨이퍼를 제조하기 위하여 급속냉각이 가능한 단결정 실리콘 잉곳을 제조하기 위한 초크랄스키 풀러를 제공하는 데 있다.
도 1은 실리콘 웨이퍼의 표면 부근에 형성되는 종래의 일반적인 모스(MOS) 트랜지스터의 구조를 나타내는 단면도이다.
도 2는 종래의 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 나타내는 도면이다.
도 3은 종래의 다른 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 개략적으로 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따라 수행되는 RTA(Rapid Thermal Annealing)공정의 타임차트이다.
도 6은 질소(N2) 가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 웨이퍼의 깊이에 대한 점결함의 농도 프로파일을 나타내는 도면이다.
도 7은 아르곤(Ar) 가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 웨이퍼의 깊이에 대한 점결함의 농도 프로파일을 나타내는 도면이다.
도 8은 수소(H2) 가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 웨이퍼의 깊이에 대한 점결함의 농도 프로파일을 나타내는 도면이다.
도 9는 질소 가스 및 아르곤 가스를 포함하는 가스혼합물의 혼합비를 변화시키면서 도 5의 RTA 공정을 수행한 후의 베이컨시 농도 프로파일을 나타내는 도면이다.
도 10은 RTA 공정 동안에 사용된 가스의 종류에 대하여, 본 발명의 실시예들에 따른 RTA 공정을 수행한 후 후속 열처리를 통하여 얻어진 산소석출물의 농도 프로파일을 나타낸 도면이다.
도 11은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행함에 따라 실리콘 웨이퍼의 표면 근방에서의 COP(Crystal Originated Precipitates)의 분해과정을 설명하기 위한 도면이다.
도 12는 질소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후 후속 열처리를 받은 웨이퍼의 산소 석출물의 분포를 나타내는 사진이다.
도 13은 아르곤가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후 후속 열처리를 받은 웨이퍼의 산소 석출물의 분포를 나타내는 사진이다.
도 14는 수소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후 후속 열처리를 받은 웨이퍼의 산소 석출물의 분포를 나타내는 사진이다.
도 15는 질소가스 + 아르곤가스 분위기하에서 본 발명의 실시예들에 따른RTA 공정을 수행한 후속 열처리를 받은 웨이퍼의 산소석출물의 분포를 나타내는 사진이다.
도 16는 질소가스 + 수소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후속 열처리를 받은 웨이퍼의 산소석출물의 분포를 나타내는 사진이다.
도 17은 질소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후속 열처리를 받은 웨이퍼의 표면 부근에 형성된 디누드존(Denuded Zone;DZ)의 깊이를 나타내는 사진이다.
도 18은 아르곤가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후속 열처리를 받은 웨이퍼의 표면 부근에 형성된 디누드존의 깊이를 나타내는 사진이다.
도 19는 수소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후속 열처리를 받은 웨이퍼의 표면 부근에 형성된 디누드존의 깊이를 나타내는 사진이다.
도 20은 질소가스 + 아르곤가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후속 열처리를 받은 웨이퍼의 표면 부근에 형성된 디누드존의 깊이를 나타내는 사진이다.
도 21은 질소가스 + 수소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후속 열처리를 받은 웨이퍼의 표면 부근에 형성된 디누드존의 깊이를 나타내는 사진이다.
도 22a는 애스-그로운(as-grown)상태의 COP의 형상을 나타내며, 도 22b는 이를 질소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 변화된 COP의 형상을 나타내는 사진들이다.
도 23a는 애스-그로운(as-grown)상태의 COP의 형상을 나타내며, 도 23b는 이를 질소가스 + 아르곤가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후의 변화된 COP의 형상을 나타내는 사진들이다.
도 24a는 애스-그로운(as-grown)상태의 COP의 형상을 나타내며, 도 24b는 이를 질소가스 + 수소가스 분위기하에서 본 발명의 실시예들에 따른 RTA 공정을 수행한 후의 변화된 COP의 형상을 나타내는 사진들이다.
도 25는 본 발명의 실시예들에 따른 웨이퍼의 준비를 나타내는 공정순서도이다.
도 26은 실리콘 잉곳에서의 상대적 점결함 분포와 V/G비(잉곳의 인상속도/온도구배) 사이의 관계를 나타내는 개념도이다.
도 27는 종래의 일반적인 초크랄스키 풀러를 나타내는 개략도이다.
도 28은 본 발명자에 의한 미국 출원번호 09/989,591 및 09/320,210에 따른 다른 종래의 초크랄스키 풀러를 나타내는 개략도이다.
도 29는 본 발명의 일 실시예에 따른 초크랄스키 풀러를 나타내는 개략도이다.
도 30은 도 29의 초크랄스키 풀러의 요부를 나타내는 도면이다.
도 31은 질소 및 아르곤 혼합가스의 유량을 변화시키면서 도 5의 RTA 공정을수행한 후의 피크에서의 산소석출물의 농도 변화를 보여주는 그래프이다.
도 32는 질소 및 아르곤 혼합가스의 혼합비를 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여주는 그래프이다.
도 33은 온도승온율(Ramp-up Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여주는 그래프이다.
도 34는 어닐링 시간(annealing time)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여주는 그래프이다.
도 35는 열처리온도(annealing temperature)를 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여주는 그래프이다.
도 36은 온도하강율(Ramp-down Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여주는 그래프이다.
도 37은 본 발명의 실시예들에 따른 RTA를 위한 시간-온도 프로파일을 나타내는 도면이다.
도 38은 본 발명의 실시예들에 따른 도 37의 RTA에 대한 산소석출물의 온도 의존성을 보여주는 도면이다.
도 39는 본 발명의 실시예들에 따른 산소석출물의 어닐링 시간 의존성을 보여주는 도면이다.
도 40은 본 발명의 실시예들에 따른 RTA에 동안에 아르곤 대 암모니아 유량비에 대한 산소석출물의 의존성을 보여주는 도면이다.
도 41은 본 발명의 실시예들에 따른 온도하강율에 대한 산소석출물의 의존성을 보여주는 도면이다.
도 42는 본 발명의 실시예들에 따른 초기 산소농도의 함수로서 피크 BMD(Bulk Micro-Defect;BMD) 밀도를 보여주는 도면이다.
도 43은 본 발명의 실시예들에 따른 RTA에 대한 온도 대 웨이퍼의 하부 표면에서의 슬립 길이를 보여주는 도면이다.
도 44는 본 발명의 실시예들에 따른 아르곤/암모니아 가스비 대 슬립 길이를 보여주는 도면이다.
도 45는 본 발명의 실시예들에 따른 온도하강율의 함수로서 슬립 길이를 보여주는 도면이다.
도 46a 및 도 46b는 본 발명의 실시예들에 따른 웨이퍼 하부의 XRT(X-ray topography) 사진이다.
도 47은 갭필링막(gap-filling film) 치밀화 후의 트랜치내에서의 스트래스를 보여주는 도면이다.
도 48a는 본 발명의 실시예들에 따른 실리콘 웨이퍼들에서 제작될 수 있는 전계효과 트랜지스터 소자의 단면도이다.
도 48b는 본 발명의 실시예들에 따른 도 48a의 웨이퍼에서 산소석출물의 프로파일을 보여주는 도면이다.
도 49는 본 발명의 실시예들에 따른 트랜치 전위 고정의 결과로서 얕은 트랜치 분리 소자에서 슬립의 이동을 보여주는 도면이다.
도 50은 본 발명의 실시예들에 따라, M자형 산소석출물 농도 프로파일을 갖지 않는 웨이퍼와 M자형 산소석출물 농도 프로파일을 갖는 웨이퍼에 대하여 리프레시 시간에 대한 누적 불량율(cumulative failure rate)를 보여주는 도면이다.
도 51은 종래의 RTA 시스템의 단면도이다.
도 52는 본 발명의 실시예들에 따른 개량된 초크랄스키 풀러의 개략도이다.
도 53은 도 52의 초크랄스키 풀러의 개량된 부분의 상세도이다.
본 발명의 실시예들은 인트린식 사이트로서 역할을 할 수 있는 산소석출물의 제어된 수직적 분포를 갖는 실리콘 웨이퍼를 제공한다. 특히, 반도체소자의 활성영역이 형성될 수 있는 실리콘 웨이퍼의 상면으로부터 하면에 이르는 산소석출물 농도 프로파일은 웨이퍼의 상면 및 하면으로부터 각각 소정의 제1 및 제2 깊이에 있는 제1 및 제2 피크들을 포함한다. 또한, 디누드존(DZ)이 웨이퍼의 상면과 제1 피크 사이 및 웨이퍼의 하면과 제2 피크 사이에 포함된다. 또한, 산소석출물 농도 프로파일은 제1 피크와 제2 피크 사이에서 웨이퍼의 벌크영역에 상당하는 컨케이브(concave) 영역을 갖는다.
더구나, 본 발명의 실시예에서, 상기 웨이퍼의 하면과 상기 제2 피크 사이의 디누드존은 그내에 적어도 하나의 슬립 전위 영역을 포함하며, 반면에 웨이퍼의 상면과 제1 피크 사이의 디누드존은 그 내에 슬립 전위가 없다. 다른 실시예들에서는, 실리콘 웨이퍼는 STI 슬립이 없는 웨이퍼의 상면과 제1 피크 사이의 디누드존에서 복수개의 얕은 트랜치 분리(Shallow Trench Isolation;STI) 영역들을 포함한다. 또다른 실시예에서는, 산소석출물 농도 프로파일은 전술한 바와 같이, 제1 및 제2 피크들, 디누드존 및 제1 및 제2 피크 사이의 컨케이브 영역을 포함한다. 복수개의 STI 영역들은 STI 영역에 근접한 상기 웨이퍼의 상면과 제1 피크 사이의 디누드존내에 포함되며, 산소석출물이 도 2에서의 STI 영역으로부터 멀리 떨어져 존재하는 실리콘 웨이퍼에서와 동일한 STI 영역들에 비하여 감소된 STI 슬립을 갖는다.
본 발명의 어떤 실시예들에서는, 산소석출물 농도 프로파일이 상면과 하면 사이의 중심에 위치하는 실리콘 웨이퍼의 중심면에 대하여 대칭적이다. 따라서, 예를 들어, 상기 소정의 제1 및 제2 깊이는 동일하다. 그러나, 다른 실시예들에서는 상기 프로파일은 대칭적일 필요는 없으며, 그리하여 예를 들어 제1 피크 및 제2 피크가 다른 깊이가 될 수 있다. 또한, 본 발명의 어떤 실시예에서는 디누드존의 깊이는 웨이퍼의 각 면으로부터 5 ㎛ 내지 40 ㎛의 범위 내일 수 있으며, 그리하여 반도체 소자의 활성영역이 충분한 깊이까지 형성된다. 본 발명의 다른 실시예들에서는, 상기 제1 피크 및 제2 피크에서의 산소석출물의 농도는 적어도 1 x 109cm-3이상이며, 상기 제1 피크 및 제2 피크 사이의 상기 컨케이브 영역에서의 산소석출물의 농도는 적어도 1 x 108cm-3이상이다. 또다른 실시예들에서는, 상기 컨케이브 영역내의 최저 산소석출물 농도는 상기 제1 및 제2 피크들에서의 최고 산소석출물 농도보다도 적어도 1차수의 크기(an order of magnitude) 만큼 작다.
본 발명의 다른 실시예들에 따른 실리콘 웨이퍼는, 산소석출물 핵생성 중심, 예를 들어 후속되는 열처리를 통하여 전술한 산소석출물 농도 프로파일를 생성하는 베이컨시의 제어된 분포를 포함한다. 상기 베이컨시 농도 프로파일은 상기 웨이퍼의 상면 및 하면으로부터 각기 소정의 제1 및 제2 깊이에서의 제1 및 제2 피크를 포함한다. 또한, 상기 베이컨시 농도는 상기 웨이퍼의 상면과 상기 제1 피크 사이및 상기 웨이퍼의 하면과 상기 제2 피크 사이에 DZ를 만들기 위하여 임계 농도보다 작은 소정의 농도로 유지된다. 상기 베이컨시 농도 프로파일은 상기 제1 및 제2 피크 상이에서 컨케이브 영역을 갖는다. 일부 실시예에서는, 상기 웨이퍼의 하면과 상기 제2 피크 사이의 디누드존은 그 내에 적어도 하나의 슬립 영역을 포함하며, 반면에 상기 웨이퍼의 상면과 상기 제1 피크 사이의 디누드존은 그 내에 슬립 전위가 없다. 다른 실시예들에서는, 복수개의 STI 영역들이 상기 웨이퍼의 상면과 상기 제1 피크 사이의 디누드존에 포함되며, 전술한 산소석출물 핵생성 중심들을 포함하지 않는 실리콘 웨이퍼에서의 동일한 STI 영역들에 비하여 감소된 STI 슬립을 갖는다. 대칭적인 또는 비대칭적인 프로파일들이 얻어질 수 있다.
본 발명의 방법 실시예들에 따르면, 급속 열적 어닐링(RTA)은, 후속되는 열처리 동안에 산소석출물 성장 장소로서 역할을 하는 핵생성 중심들을 발생시키기 위하여, 상기 실리콘 웨이퍼의 상면 및 하면에 대하여 베이컨시 주입 효과를 갖는 가스와 인터스티셜 실리콘 주입 효과를 갖는 가스의 혼합 가스 분위기하에서 약 1100 ℃와 1200 ℃ 사이에서 상기 실리콘 웨이퍼에 대하여 수행되며, 그리하여 상기 웨이퍼의 상면으로부터 하면에 이르는 핵생성 중심 농도 프로파일은 상기 웨이퍼의 상면 및 하면으로부터 각기 소정의 제1 및 제2 깊이에서의 제1 및 제2 피크를 포함한다. 또한, 상기 핵생성 중심 농도는, 웨이퍼의 상면과 제1 피크 사이 및 상기 웨이퍼의 하면과 제2 피크 사이에 DZ를 만들기 위한 임계 농도보다도 작은 소정의 농도로 유지된다. 마지막으로, 핵생성 중심 프로파일은 웨이퍼의 벌크 영역에 상당하는 상기 제1 피크 및 제2 피크 사이에 컨케이브 영역을 갖는다. 대칭적인 또는 비대칭적인 프로파일이 제공될 수 있다.
또다른 실시예에서, 상기 RTA는 후속되는 열처리 동안에 산소석출물 성장 사이트로서 역할을 하는 핵생성 중심들을 발생시키기 위하여 암모니아(NH3) 및 아르곤(Ar)을 포함하는 가스 혼합물의 분위기하에서 실리콘 웨이퍼에 대하여 수행되며, 웨이퍼의 상면으로부터 하면에 이르는 핵생성 중심 농도 프로파일은 전술한 바와 같이 될 수 있다. 또다른 실시예에서, 상기 RTA는 약 1100 ℃ 내지 1150℃ 사이에서 수행된다. 또다른 실시예에서는 상기 RTA는 약 1120 ℃에서 수행된다. 다른 실시예에서는 상기 RTA는 적어도 약 5초 동안 수행된다. 다른 실시예에서는 상기 RTA는 약 50℃/초로, 암모니아 및 아르곤을 포함하는 분위기를 급속히 가열시키는 것이 선행된다.
본 발명의 또다른 실시예들에 따르면, 약 1100℃ 내지 1200℃ 사이에서 적어도 약 5초 동안 암모니아 및 아르곤을 포함하는 분위기하에서 상면과 하면을 갖는 실리콘 웨이퍼에 대하여 RTA를 수행함으로써 실리콘 웨이퍼가 제작된다. 다른 실시예에서, 상기 RTA는 약 1100℃ 내지 1150℃ 사이에서 수행된다. 또다른 실시예에서, 상기 RTA는 1120℃에서 수행된다. 또다른 실시예에서, 상기 RTA를 수행하기 이전에, 상기 분위기의 가열이 약 50℃/초, 예를 들어 약 800℃로부터 약 1100℃ 내지 1150℃ 사이로 증가된다. 더구나, 상기 RTA를 수행한 후에, 상기 가열이 약 10℃/초 내지 약 70℃/초, 예를 들어 약 800℃까지 감소될 수 있다. 또다른 실시예에서, 상기 가열을 감소시킨 후, 암모니아가 상기 분위기로부터 퍼지되어질 수 있다.
본 발명의 다른 방법 실시예에 따르면, 복수개의 실리콘 웨이퍼들이 RTA 챔버 내에서 아르곤 및 암모니아를 포함하는 분위기하에서, 일련의 웨이퍼들로부터 상기 RTA 챔버로 실리콘 다이옥사이드의 승화를 일으키는 온도 이하에서, 일련의 실리콘 웨이퍼들에 대한 RTA 공정을 연속적으로 수행함으로써 제작된다. 상기 RTA는 전술한 어떠한 조건하에서 수행될 수 있다. 다른 실시예에서, 실리콘 웨이퍼들이 RTA 챔버의 실리콘 다이옥사이드를 세정함이 없이 6개월이나 그 이상 동안 연속적으로 처리되어질 수 있다.
다른 방법 실시예에 따르면, 열처리는 웨이퍼의 상면으로부터 하면에 이르는 산소석출물 농도 프로파일을 생성하기 위해 상기 RTA 이후에 수행되며, 상기 프로파일은 웨이퍼의 상면 및 하면으로부터 각기 소정의 제1 및 제2 깊이에서의 제1 및 제2 피크, 상기 웨이퍼의 상면과 제1 피크 사이 및 상기 웨이퍼의 하면과 제2 피크 사이의 DZ, 상기 제1 피크와 제2 피크 사이에서의 컨케이브 영역을 포함한다. 대칭적인 또는 비대칭적인 프로파일이 제공될 수 있다.
본 발명의 다른 실시예에서, 본 발명의 실시예들에 따른 RTA가 수행되는 실리콘 웨이퍼가, 잉곳의 인상속도가 인터스티셜 집괴들의 형성이 방지되기에 충분히 높지만, 인터스티셜 집괴들의 형성이 방지되고 베이컨시 집괴의 형성이 방지되기에 충분히 낮은 잉곳 인상속도 프로파일에 따라 핫존 퍼니스에서 용융실리콘으로부터 인상된 잉곳으로부터 제작될 수 있다.
본 발명의 다른 실시예에서는, 본 발명의 실시예들에 따른 RTA가 수행되는 실리콘 웨이퍼가, 잉곳의 인상속도가 인터스티셜 집괴들을 형성함이 없이 잉곳의 직경을 관통하면서 베이컨시 집괴들이 형성되기에 충분히 높은 잉곳 인상속도 프로파일에 따라 핫존 퍼니스에서 용융실리콘으로부터 인상된 잉곳으로부터 제작될 수 있다.
본 발명의 다른 실시예들에 따르면, 단결정 실리콘 잉곳을 성장시키기 위한 초크랄스키 풀러는 챔버 밀봉체, 용융 실리콘을 보유하는 상기 챔버 밀봉체 내의 도가니, 시드결정을 보유하기 위해 상기 도가니에 인접되어 있는 상기 밀봉체 내의 시드홀더, 상기 도가니를 둘러싸는 상기 밀봉체 내의 히터를 포함한다. 또한, 서로 떨어져 있는 내부 및 외부 열차단하우징벽들, 상기 내부 및 외부 열차단하우징벽들과 연결된 열차단하우징덮개 및 열차단하우징바닥을 포함하며, 상기 열차단하우징덮개는 상기 내부 열차단하우징벽으로부터 상기 외부 열차단하우징벽까지 상향경사지며, 상기 열차단하우징바닥은 상기 내부 열차단하우징벽으로부터 상기 외부 열차단하우징벽을 향하여 하향경사지는, 링형의 열차단하우징이 상기 챔버 밀봉체내에 제공된다. 상기 링형의 열차단하우징은 또한 상기 외부 열차단하우징벽과 상기 열차단아우징 바닥의 교차점에서 노치를 포함한다. 지지부재가 상기 도가니내에서 상기 열차단하우징을 지지한다.
다른 실시예들에 따르면, 상기 열차단하우징 바닥은 상기 내부 열차단하우징벽으로부터 상기 외부 열차단하우징벽을 향하여 하향경사지며 상기 내부 열차단하우징벽에 인접한 제1 부분을 포함한다. 또한, 상기 열차단하우징 바닥은 상기 외부 열차단하우징벽으로부터 상기 내부 열차단하우징벽을 향하여 하향경사지며 상기 외부 열차단하우징벽에 인접한 제2 부분을 포함한다.
본 발명의 실시예들에 따를 초크랄스키 풀러는 또한 상기 시드홀더를 상기용융 실리콘을 실린더형 단결정 실리콘 잉곳으로 성장시키기 위해 상기 도가니로부터 인상시키며, 상기 잉곳은 실린더 형상으로 그 중심축을 따라 그 주위로 성장하며, 상기 용융 실리콘과 잉곳-용융 실리콘 경계를 형성한다. 상기 열차단하우징의 상기 내부 및 열차단하우징벽들의 길이, 상기 열차단하우징덮개 및 제1 및 제2 부분의 경사각도들, 상기 잉곳과 상기 내부 열차단하우징벽 사이의 거리, 상기 도가니와 상기 외부 열차단하우징벽 사이의 거리, 상기 용융실리콘과 상기 내부 열차단하우징벽사이의 거리 및 상기 열차단판의 위치 중의 적어도 하나가, 상기 인상된 잉곳이 그 중심에서의 상기 잉곳의 온도에 기초하여, 상기 잉곳-용융 실리콘 경계에서의 온도로부터 상기 잉곳의 소정 온도까지 적어도 1.4 °K/분의 비율로 냉각되도록 선택된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명한다. 그러나, 본 발명은 많은 상이한 형태로 구현될 수 있으며, 여기서 설명되는 실시예들에 한정되는 것으로 해석되서는 아니되며, 차라리 이러한 실시예들은 그 개시내용을 완벽히 하며 발명의 사상을 당업자에게 충분히 전달하기 위해 제공되는 것이다. 도면들에서, 층들 및 영역들의 두께는 명료성을 위해 과장되어 있다. 동일한 참조번호는 전체적으로 동일한 요소를 지칭한다. 층, 영역 또는 기판과 같은 요소가 다른 요소 "상"에 있는 것으로 언급될 때, 이것은 다른 요소 위에 직접 있거나 중간요소가 개입될 수도 있다. 반대로, 어떤 요소가 다른 요소 "직접 상"에 있는 것으로 언급될 때, 그 곳에는 중간요소가 존재하지 않는 것이다. 더구나, 여기에서 묘사되고 표시되는 각 실시예는 또한 그 상보적인 도전형태의 실시예를 포함한다.
도 4는 본 발명의 일 실시예에 따른 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 개략적으로 나타내는 도면이다. 도 2 및 도 3에 도시된 종래의 기술에 의해 형성된 실리콘 웨이퍼내의 산소석출물의 농도 프로파일과 비교하여, 본 발명에 의한 산소석출물 농도 프로파일은 웨이퍼의 상면 및 하면으로부터 일정 깊이에 이르는 디누드존이 충분히 확보되어 있으며, 각 디누드존과 벌크영역 사이의 경계에서 이중 피크(Double Peak)가 형성된다. 또한 이중 피크 사이의 벌크영역 내에서의 많은 량의 산소석출물이 금속 오염물질의 게더링효과를 충분히 발휘할 수 있을 정도로 존재하게 된다.
보다 구체적으로는, 종래의 산소석출물 프로파일에서는 웨이퍼의 중앙에 위치한 단일 피크에 의해 포집된 금속 오염물질들은 후속되는 열처리 공정에 따라 릴리스(release)될 수도 있다. 종래의 프로파일에 비하여, 산소석출물 농도 프로파일에서 이중 피크를 포함하는 본 발명의 실시예들에서는 금속 오염물들이 웨이퍼의 벌크영역 및 표면 양 방향으로 릴리스될 수 있으므로, 표면으로 릴리스된 금속 오염물의 량은 감소될 수 있다.
도 5는 본 발명의 실시예들에 따라 수행되는 RTA(Rapid Thermal Annealing)공정의 타임차트이다. 본 발명이 적용되는 RTA 퍼니스는 통상의 상업화된 것을 사용할 수 있다. 상기 RTA 공정에서, 먼저, 본 발명에 따른 실리콘 웨이퍼를, 예를 들어 대기 주기 동안 약 700℃ 정도로 설정된 RTA 퍼니스로 로딩한다(Ⅰ). 이어서, RTA 퍼니스의 온도를, 예를 들어 약 1250℃까지 약 50℃/초의 비율로 급격히 증가시킨다(Ⅱ). 이어서, 1250℃의 온도에서 일정시간, 예를 들어 약 10초간 유지시킨다(Ⅲ). 이어서, 온도를 대기 주기의 온도까지 약 33℃/초의 비율로 급속히 감소시킨다(Ⅳ). 마지막으로, 웨이퍼를 RTA 퍼니스로부터 언로딩한다(Ⅴ). 도 5와 같은 RTA 공정의 실시예에 의해 산소석출물 핵생성 중심의 분포가 제어될 수 있으며, 다른 한편으로는 도 11에서 나중에 설명하는 바와 같이 웨이퍼의 표면 근방에 존재하는 보이드 또는 COP가 분해될 수 있다.
도 5의 공정 온도 범위는 단순히 예시적인 것이다. 그러나, 본 발명의 실시예들에 따른 RTA에서 분위기 가스들의 종류, 분위기 가스들의 유량, 분위기 가스들의 혼합비, 온도상승율(ramp-up rate), 어닐링 온도, 어닐링 시간 및/또는 온도하강율(ramp-down rate)(즉,냉각속도) 등이 이하에서 설명하는 바와 같이 도 4에 따른 프로파일을 얻는 데 기여한다. 상기 RTA는 적어도 1150 ℃에서 적어도 5초 이상 동안 수행된다. 예를 들어, 1150 ℃에서 열처리를 수행하는 경우 적어도 30초 정도 유지하며, 1250 ℃에서 열처리를 수행하는 경우 적어도 5초 내지 10초 정도 수행할 수 있다. 한편 냉각속도는 적어도 30 ℃/초 이상으로 급냉시킨다.
웨이퍼의 표면에 베이컨시 주입 효과를 제공하는 가스와 인터스티셜 실리콘 주입 효과를 제공하는 가스를 포함하는 가스 혼합물이 본 발명의 실시예에 따라 RTA를 위한 가스로서 사용된다. 일부 실시예에서는 질소가스가 베이컨시 주입 효과를 갖는 가스로서 사용되며, 아르곤/수소 가스가 인터스티셜 실리콘 주입 효과를 갖는 가스로서 사용된다.
도 6 내지 도 8은 도 5에서 보여지는 RTA가 각기 질소, 아르곤 및 수소 분위기하에서 수행된 후, 웨이퍼의 깊이에 대한 베이컨시 결함 및 인터스티셜 실리콘 결함의 점결함 농도 프로파일을 나타낸다. 도 6 내지 도 8에서, 선 (a)는 불활성 가스 분위기에서 RTA를 수행한 후 베이컨시 점결함 농도 프로파일을 나타내며, 선 (b) 및 (c)는 대응하는 가스 분위기에서 RTA를 수행한 후, 각기 베이컨시 및 인터스티셜 점결함 농도 프로파일들을 나타낸다.
도 6 내지 도 8의 실시예들에서 보여지는 바와 같이, 불활성 가스 분위기에서 RTA를 수행한 후의 베이컨시 점결함 농도((a)로 지시되는 컨벡스 커브)는 웨이퍼의 상면 및 하면에서 낮으며, 웨이퍼의 벌크 영역에서 높다. RTA 퍼니스의 온도가 불활성가스 분위기에서 도 5의 점(a)의 온도까지 급격히 증가되면, 웨이퍼에서 점결함으로서 존재하는 베이컨시의 평행농도는 증가한다. 베이컨시의 이동도는 웨이퍼의 벌크 영역내에서 낮기 때문에 베이컨시 농도는 벌크 영역내에서 평형농도 보다 낮게 유지된다. 그러나, 베이컨시의 이동이 웨이퍼의 표면 근방에서는 활성적이기 때문에 웨이퍼의 표면 근방에서 베이컨시의 농도는 급격히 평형농도에 도달한다. 한편, RTA 퍼니스의 온도가 급격히 증가함에 따라, 인터스티셜 실리콘의 평형농도는 예를 들어, 베이컨시와 인터스티셜 실리콘 사이의 프렌켈 재결합(Frenkel recombination)에 의해 베이컨시 농도가 증가함에 따라 낮아진다. 또한, 웨이퍼의 벌크 영역내에 존재하는 인터스티셜의 이동도가 그 내에 있는 베이컨시와 같이 낮기 때문에, 벌크 영역내의 인터스티셜 농도는 평형농도보다 높게 유지된다. 그러나, 웨이퍼의 표면 근방에서의 인터스티셜 농도는, 웨이퍼의 표면 근방에서의 베이컨시 농도가 그럼에 따라 평형농도에 도달한다.
웨이퍼가 도 5의 점(b)에 이르는 시간 동안 고온에서 유지될 때, 확산이 일어나 베이컨시 및 인터스티셜이 평형농도에 도달한다. 웨이퍼가 도 5의 점(c)의 온도까지 급격히 냉각된 후에, 큰 확산계수를 갖는 인터스티셜 점결함들은 감소된 온도에서 새로운 평형농도에 도달한다. 그러나, 작은 확산계수를 갖는 베이컨시 점결함들은 웨이퍼에서 과포화되어진다. 특히, 베이컨시의 과포화 정도는 웨이퍼의 벌크 영역내에서 높다. 그러나, 베이컨시의 이동도가 웨이퍼의 표면 근방에서 높기 때문에, 베이컨시 점결함들의 농도는 강하된 온도에서 즉시 새로운 평형농도에 도달한다.
따라서, 불활성 분위기에서 RTA가 수행된 후의 베이컨시 농도 프로파일은 도 6 내지 도 8에서 보여지는 바와 같이 컨벡스 형상을 갖는다.
또한, 도 6에서 보여지듯이, 도 5의 RTA가 질소가스 분위기에서 수행된 경우, 웨이퍼의 벌크 영역내로 침투한 질소가스는 베이컨시 실리콘과 결합하여 작은 크기의 실리콘 나이트라이드(Si3N4)를 생성하며, 그리하여 벌크 영역내에서 베이컨시 농도는 낮아진다. 한편, 베이컨시 농도는 질소가스에 의한 베이컨시 주입효과로 인하여 웨이퍼의 표면 근방에서 증가한다. 그 결과, 질소 분위기하에서의 베이컨시 농도 프로파일은 불활성 분위기하에서 제조된 웨이퍼의 그것과는 반대 형상((b)로 지시된 선)을 갖는다.
게다가, 도 5의 RTA 공정이 각기 도 7 및 도 8에서 보여지듯이 아르곤 및 수소 가스 분위기하에서 수행될 때는 베이컨시 농도는 인터스티셜 실리콘 주입효과로 인하여 웨이퍼 전체에 걸쳐 낮아진다. 특히, 베이컨시 실리콘과 인터스티셜 실리콘의 재결합이 사용된 가스들의 인터스티셜 실리콘 주입효과로 인하여 웨이퍼의 표면 근방에서 일어나기 때문에, 베이컨시 농도는 특정 온도에서 평형농도인 임계농도로 유지될 수 있다.
본 발명의 실시예들에서, 도 5의 RTA가 가스 혼합물 분위기, 예를 들어, 질소 및 아르곤 가스, 또는 질소 및 수소 가스 분위기에서 수행되며, 그리하여 가스 혼합물 분위기하에서 베이컨시 농도 프로파일들이 도 6 및 도 7의 그것들을 조합함으로써, 그리고 도 6 및 도 8의 그것들을 조합함으로써 얻어질 수 있다. 도 9에서 보여지는 바와 같이, 가스 혼합물 분위기하에서 제조된 웨이퍼들의 베이컨시 농도 프로파일들은 실리콘 웨이퍼의 상면 및 하면으로부터 소정 깊이에서 제1 및 제2 피크를 보여준다. 또한, 상기 상면 및 하면으로부터 상기 제1 및 제2 피크까지의 베이컨시 농도는 특정 온도에서 평형농도보다 작다. 또한, 제1 및 제2 피크 사이의 벌크영역에서는 베이컨시 농도 프로파일들은 컨케이브 형상을 갖는다.
도 9의 베이컨시 농도 프로파일은, 도 5의 RTA 공정이 베이컨시 및 인터스티셜 실리콘 주입효과를 제공하는 가스들을 포함하는 가스 혼합물 분위기하에서 수행되기 때문에, 본 발명의 실시예들에 따라 얻어질 수 있다. 논리학적 스케일을 사용하여, 질소 가스 분위기하에서 베이컨시 실리콘 주입효과로부터 얻어진 베이컨시 실리콘 농도 프로파일을, 아르곤 또는 수소가스 분위기하에서 인터스티셜 실리콘 주입효과로부터 얻어진 인터스티셜 실리콘 농도 프로파일에 비교하면, 베이컨시 실리콘 농도 프로파일은 웨이퍼의 상면 및 하면으로부터 소정 깊이에 이르는 영역에서의 인터스티셜 실리콘 농도 프로파일보다 덜 가파르다. 그러나, 베이컨시 실리콘농도 프로파일은 상기 소정 깊이로부터 벌크 영역을 향하기까지의 인터스티셜 실리콘 농도 프로파일보다 가파르게 된다. 따라서, 웨이퍼의 상면 및 하면 근방의 디누드존에서, 베이컨시 실리콘 농도는 임계값 또는 그 이하로, 즉, 인터스티셜 실리콘과의 재결합에 의해, 특정 온도에서 평형농도값보다 작거나 또는 같게, 유지된다. 디누드존 이외에서는, 베이컨시 실리콘 농도는 평형농도값과 같거나 또는 높도록 급격히 증가한다. 그리고, 베이컨시 및 인터스티셜 실리콘 농도값 사이의 차이가 최대값에 도달하는, 즉 베이컨시 실리콘 농도 프로파일이 인터스티셜 실리콘 농도 보다 가파르게 되는, 웨이퍼의 깊이에서, 피크들(제1 및 제2 피크)이 형성된다. 상기 베이컨시 실리콘 농도는 상기 피크들을 넘어 벌크 영역을 향하여 감소하기 때문에 제1 및 제2 피크 사이에서 컨케이브(concave) 베이컨시 농도 프로파일이 얻어진다.
본 발명의 다른 실시예들에 따르면, 웨이퍼의 베이컨시 점결함들은 후속되는 반도체소자 제작과정의 열 처리 사이클을 통해 산소석출물들을 생성시킨다. 환언하면, 상기 베이컨시 점결합들은 후속되는 열처리 사이클에 의해 형성된 산소석출물을 위한 핵생성 중심들이 된다. 베이컨시 농도가 높을수록, 산소석출물 농도는 높게된다. 따라서, 산소석출물 농도 프로파일은 웨이퍼의 베이컨시 농도 프로파일로부터 추론될 수 있다.
상기 베이컨시 농도와 산소석출물 농도는 다음 관계식을 갖는다.
Si(실리콘기판) + x Oi + y Vsi
⇔ SiO2(산소석출물) + SiI(인터스티셜 실리콘) + σ
이 관계식은, 베이컨 실리콘 농도(Vsi) 및 초기산소농도(Oi)가 증가함에 따라 반응은 오른쪽으로 진행되어 산소석출물의 농도가 증가함을 말해준다. 상기 관계식에서 σ는 상수이다.
한편, 본 발명의 실시예에서는 도 5의 RTA 공정이 완료된 웨이퍼에 대하여 후속의 열처리를 수행하여 산소석출물의 농도 프로파일을 얻었다. 상기 후속의 열처리 조건들은 산소석출물들이 형성되는 반도체소자 제조에서의 열처리 사이클의 조건들을 고려하여 설정하였다. 웨이퍼들 사이의 비교를 위해, 도 5의 RTA 공정이 수행된 후, 후속 공정들이 질소가스 분위기하에서 약 800 ℃에서 약 4 시간 동안 및 약 1600 ℃에서 약 16 시간 동안 수행되었다.
또한, 본 발명에서 사용된 가스 혼합물의 효과를 조사하기 위하여, 도 5의 RTA 공정 동안에 사용된 가스 혼합물의 유량 및 혼합비를 변화시켰다. 도 9는 질소가스 및 아르곤가스를 포함하는 가스 혼합물의 혼합비를 변화시키면서 도 5의 RTA 공정을 수행한 후의 베이컨시 농도 프로파일을 보여준다. 도 31은 아르곤/질소 혼합가스의 유량(flow rate)을 변화시키면서 피크들에서의 산소석출물 농도의 변화를 보여주는 그래프이다.
도 9에서, (a)는 질소 및 아르곤의 혼합비가 70 : 30 일 때의 베이컨시 농도 프로파일을 보여주며, (b)는 질소 및 아르곤의 혼합비가 50 : 50 일 때의 베이컨시 농도 프로파일을 보여주며,(c)는 질소 및 아르곤의 혼합비가 30 : 70 일 때의 베이컨시 농도 프로파일을 보여준다. 질소 농도가 증가함에 따라 피크들은 웨이퍼의 표면을 향하여 이동하며, 피크들의 베이컨시 농도는 증가함을 알 수 있다. 즉, 후속공정들에 기인하여 산소석출물들이 형성되지 않는 DZ의 깊이는 질소 농도의 증가에 따라 급격히 감소한다.
피크들에서의 도 31의 산소석출물 농도는, 도 5의 RTA가 완성된 후 질소 분위기하에서 약 800 ℃에서 약 4 시간 동안 및 약 1600 ℃에서 약 16 시간 동안 추가적으로 열처리를 한 후 측정하였다. 여기서, 상기 RTA는 약 50 ℃/초의 온도상승률, 약 1250 ℃의 어닐링 온도, 약 10초의 어닐링 시간 및 약 33 ℃/초의 온도하강율하에서 아르곤/질소 가스 혼합물을 흘려줌으로써 수행하였다. 아르곤/질소 혼합물에서 아르곤/진소 가스의 유량은 1/1, 2/2, 3/3, 4/4 및 5/5 리터/분으로 변화시켰다. 도 31의 결과는 산소석출물 농도가 혼합가스의 유량이 증가함에 따라 증가함을 보여준다.
피크들에서의 도 32의 산소석출물 농도는, 가스 혼합물에서 아르곤/질소 가스들이 다양한 혼합비로 3/1, 2.5/1.5, 2/2, 1.5/2.5, 1/3 리터/분의 유량으로 공급된다는 것을 제외하고는 도 31의 데이터를 위한 조건과 동일 조건하에서 RTA가 수행된 후 측정되었다. 도 5의 RTA가 완성된 후, 질소 분위기하에서 약 800 ℃에서 약 4 시간 동안 및 약 1600 ℃에서 약 16 시간 동안 추가적으로 열처리가 수행되었다. 도 32의 결과는 4 리터/분이라는 가스 혼합물의 일정한 유량에서 산소석출물 농도가 가스 혼합물에서 질소의 비율이 증가함에 따라 증가함을 보여준다.
가스 혼합물의 혼합비 및 유량, 온도상승율, 어닐링 온도 및 시간, 온도하강율 등등을 포함한 RTA의 공정조건들은, 베이컨시 농도 프로파일, 피크에서의 베이컨시 농도값, 벌크영역에서의 베이컨시 농도값, 디누드존의 크기 모두 또는 일부에서 피크들의 위치를 변화시키기 위해 여러가지 레벨로 다양화될 수 있다.
도 33은 온도승온율(Ramp-up Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여준다. 비교의 기준을 동일하게 하기 위하여, RTA의 다른 공정조건들은 일정하게 유지하였다. 즉, 질소가스와 아르곤가스의 혼합비율은 50 : 50이며, 어닐링 온도는 1250℃로 설정하였으며, 어닐링시간은 10초로 설정하였으며, 온도하강율은 33 ℃/초로 설정하였다. 후속 열처리는 전술한 바와 같이, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 1에 나타내었다.
온도상승율 (℃/초) 피크에서의 산소석출물의 농도 (ea/cm3)
10 2.0 x 1010
30 2.5 x 1010
50 2.1 x 1010
70 2.0 x 1010
90 2.0 x 1010
도 33 및 표 1로부터 보면, 피크에서 산소석출물의 농도는 온도상승율에 크게 영향을 받지 않음을 알 수 있다.
도 34는 열처리시간(annealing time)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여준다. 정확한 비교를 위해, RTA의 다른 공정 조건들은 동일하게 유지하였다. 즉, 질소가스와 아르곤가스의 혼합비율은 50 : 50로 설정하였으며, 온도상승율은 50 ℃/초로 설정하였으며, 어닐링 온도는 1250℃로 설정하였으며, 온도하강율은 33 ℃/초로 설정하였다. 후속 열처리는 전술한 측정에서와 동일하게, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 2에 나타내었다.
어닐링시간 (초) 피크에서의 산소석출물의 농도 (ea/cm3)
1 1.0 x 108
5 5.0 x 109
10 2.0 x 1010
30 2.5 x 1010
60 3.0 x 1010
도 34 및 표 2로부터 보면, 피크에서 산소석출물의 농도는 어닐링시간에 크게 영향을 받음을 알 수 있으며, 피크에서의 산소석출물의 농도가 적어도 109개/cm3 이상이 되려면 본발명의 어닐링시간은 적어도 5초 이상 진행되어야 함을 알 수 있다.
도 35는 열처리온도(annealing temperature)를 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여준다. 비교의 기준을 동일하게 하기 위하여 RTA의 다른 공정 조건들은 동일하게 유지하였다. 즉, 질소가스와 아르곤가스의 혼합비율은 50 : 50로 설정하였으며, 온도상승율은 50 ℃/초로 설정하였으며, 어닐링시간은 10초로 설정하였으며, 온도하강율은 33 ℃/초로 설정하였다. 후속 열처리는 전술한 측정에서와 동일하게, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 3에 나타내었다.
어닐링온도 (℃) 피크에서의 산소석출물의 농도 (ea/cm3)
1250 2.0 x 1010
1200 5.0 x 108
1150 1.0 x 108
1100 7.0 x 107
1000 7.0 x 107
도 35 및 표 3로부터 보면, 피크에서 산소석출물의 농도는 어닐링온도에 크게 영향을 받음을 알 수 있으며, 피크에서의 산소석출물의 농도가 적어도 109개/cm3이상이 되려면 본발명의 어닐링온도는 적어도 약 1250 ℃ 이상 진행되어야 함을 알 수 있다. 어닐링온도와 어닐링시간은 산소석출물의 농도와 관련하여 매우 밀접한 관련이 있다. 도 34의 결과를 고려하면, 동일한 산소석출물의 농도를 얻기 위해서는 어닐링온도가 높으면 어닐링시간은 작게 가져갈 수 있으며, 반대로 어닐링온도가 낮으면 어닐링시간은 크게 가져갈 수 있음을 알 수 있다.
도 36은 온도하강율(Ramp-down Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 보여준다. 비교의 기준을 동일하게 하기 위하여 RTA의 다른 공정 조건들을 동일하게 유지하였다. 즉, 질소가스와 아르곤가스의 혼합비율은 50 : 50로 설정하였으며, 온도상승율은 50 ℃/초로 설정하였으며, 어닐링온도는 1250 ℃로 설정하였으며, 어닐링시간은 10초로 설정하였다. 후속 열처리는 전술한 측정에서와 동일하게, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 4에 나타내었다.
온도하강율 (℃/초) 피크에서의 산소석출물의 농도 (ea/cm3)
10 8.0 x 109
30 2.0 x 1010
50 2.2 x 1010
70 3.0 x 1010
90 3.5 x 1010
도 36 및 표 4로부터 보면, 피크에서 산소석출물의 농도는 온도하강율에 크게 영향을 받지 않음을 알 수 있으나, 온도하강율이 커짐에 따라 피크에서의 산소석출물의 농도가 다소 증가함을 알 수 있다.
도 10은 RTA 동안에 사용된 가스의 종류와 관련하여, 본 발명의 일 실시예에 따른 RTA 공정을 수행한 후 후속 열처리에 의한 산소석출물의 농도 프로파일을 나타낸 도면이다. 도 10에서, (a)는 질소가스 분위기, (b)는 질소 및 아르곤가스 분위기, (c) 질소가스 및 수소가스 분위기, (d)는 아르곤가스 분위기, (e)는 수소가스 분위기하에서 제조된 웨이퍼의 산소석출물 농도 프로파일들을 나타낸다.
비교의 기준을 동일하게 하기 위하여, 각 경우에 있어서, RTA 및 후속 열처리는 동일한 공정조건하에서 수행되었다. 즉, 온도 1250℃에서 10초간 실시하였으며, 후속 열처리는 전술한 바와 같이, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 5에 나타내었다.
사용가스 피크에서의 산소석출물의 농도 [cm-3] 벌크에서의 산소석출물의 농도 [ cm-3] 디누드존의 깊이 [㎛ ] COP 분해능력
아르곤 8 X 109 8 X 109 50 중간
수소 6 X 109 6 X 109 60 높음
질소 3 X 1010 1 X 105(검출한계) 0 없음
질소/아르곤 2 X 1010 5 X 109 10 중간
질소/수소 1 X 1010 5 X 109 15 높음
도 11은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행함에 따라 실리콘 웨이퍼의 표면 근방에서의 COP(Crystal Originated Precipitates)의 분해과정을 설명하기 위한 도면이다. 일반적으로 초크랄스키법에 의한 잉곳성장시 형성되는 보이드 형태의 COP는 잘려진 옥타헤드랄(Octahedral) 보이드의 형태를 이루며, 보이드(20a)의 내벽측으로는 실리콘산화막(22)이 형성되어 있다. 아르곤가스 또는 수소가스등 도 5의 RTA 공정동안에 웨이퍼의 표면에 인터스티셜 실리콘 주입효과를 갖는 가스의 분위기 하에서는 표면근방의 COP가 분해되는 현상이 발생된다.
보다 구체적으로 분해의 메카니즘을 설명하면, 결정성장 동안에 산소가 초기농도 (Oi)로 함유된 잉곳이 냉각됨에 따라 잉곳의 산소 농도는 냉각 온도에서 과포화된다. 따라서, 잉곳으로부터 형성된 웨이퍼의 초기 산소 농도도 소정의 산소 용해도(도 11에서 "S"로 지시됨)를 넘어 과포화된다. 그러나, 웨이퍼의 표면 근방에서 초기 산소 농도는 웨이퍼의 표면을 통과하여 산소의 아웃-디퓨젼으로 인하여 상기 소정의 용해도 "S"와 같거나 작아진다. 한편, 웨이퍼의 벌크영역내에서는, 상기과포화된 산소가 보이드(20a) 속으로 공급되며, 상기 보이드(20a)의 내측에 실리콘 옥사이드층(22)을 형성하는 데 사용된다. 또한, 웨이퍼의 표면 근방(즉, 도 11의 표면과 점선 "T" 사이의 영역)에서의 초기 산소 농도는 산소의 상기 소정의 용해도 "S"보다 작기 때문에, 산소가 보이드(20b)내에 형성된 실리콘 옥사이드층(도시안됨)으로부터 용해되고, 동시에 실리콘이 RTA 공정 동안에 제공된 가스의 인터스티셜 실리콘 주입 효과로 인하여 상기 보이드(20b)의 내측에 제공된다. 결과적으로, 상기 보이드(20b)의 크기는 감소하고 마침내 사라진다.
상기 COP 용해 효과로 인하여, 본 발명에 따른 RTA 공정은 여러가지 종류의 웨이퍼에 대해서도 확장될 수 있다. 표 5에서 보여지듯이, 이러한 COP 용해 효과는 아르곤 가스를 사용하는 것보다 수소 가스를 사용하는 경우 증진될 수 있다.
도 12 내지 도 16은 도 10의 산소석출물 농도 프로파일을 가지며, 상기 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 웨이퍼의 산소석출물의 분포를 나타내는 사진들이다. 특히, 도 12는 질소가스를 사용하는 경우, 도 13은 아르곤가스를 사용하는 경우, 도 14는 수소가스를 사용하는 경우, 도 15는 질소가스 및 아르곤가스를 사용하는 경우, 도 16은 질소가스 및 수소가스를 사용하는 경우에 해당한다. 또한, 각 사진의 좌측이 웨이퍼의 상면이며, 우측이 하면을 나타낸다.
도 17 내지 도 21은 도 10의 산소석출물 농도 프로파일을 가지며, 상기 RTA 공정을 수행한 후 후속 열처리에 의해 웨이퍼의 전면 근처에 형성된 산소석출물이 존재하지 않는 디누드존의 깊이를 나타내는 사진들이다. 특히, 도 17은 질소가스를 사용하는 경우, 도 18은 아르곤가스를 사용하는 경우, 도 19는 수소가스를 사용하는 경우, 도 20은 질소가스 및 아르곤가스를 사용하는 경우, 도 21은 질소가스 및 수소가스를 사용하는 경우를 나타낸다. 표5에서도 나타낸 바와 같이 질소가스 분위기하에는 디누드존이 거의 확보되지 않음을 알 수 있다.
도 22a 내지 도 24b는 애스-그로운(as-grown)상태의 COP의 형상과 도 5의 RTA 공정을 수행한 후의 변화된 형상을 각기 나타낸 사진들이다. 도 22a 및 도 22b는 질소가스 분위기하에서의 RTA 공정을 수행한 경우, 도 23a 및 도 23b는 질소가스 및 아르곤가스 분위기하에서 RTA 공정을 수행한 경우, 도 24a 및 도 24b는 질소가스 및 수소가스 분위기하에서 RTA 공정을 수행한 경우를 나타낸다. 표5에 나타낸 바와 같이, 질소 분위기하에서는 COP의 분해가 본질적으로 일어나지 않으며, 질소가스가 아르곤가스 또는 수소가스와 혼합된 가스 혼합물 분위기 하에서는 COP의 분해가 잘 일어남을 알 수 있다. 특히 수소가스 분위기 하에서의 결과는 COP가 완전히 분해된 것을 알 수 있다. 이러한 결과로부터, 애스-그로운 상태에서 COP의 크기를 작게 가져간다면, 도 5의 RTA 공정 동안에 COP가 완전히 분해되어진다는 것을 알 수 있을 것이다.
본 발명의 실시예들은 실리콘 웨이퍼에 대하여 도 5의 RTA 공정을 수행함으로써 반도체소자의 제조과정에서 일반적으로 수행되는 후속 열처리 사이클에 의해 형성되는 산소석출물의 분포를 제어하는 것에 관한 것이다. 본 발명에 따른 RTA 공정이 수행되는 동안에 전체 웨이퍼의 준비와 RTA에 효과적으로 적용되는 실시예들에 대하여 이하에서 설명한다.
도 25는 본 발명의 실시예들에 따른 웨이퍼의 준비를 나타내는 공정순서도로서, 특히, 결정성장(S10)이후 일반적인 웨이퍼링과정을 나타낸 것이다. 일반적인 반도체 웨이퍼링 방법의 개략은 울프와 타우버씨에 의해 1986년 작성된 텍스트북 "Silicon Processing for the VLSI Era, Volume 1, Process Technology"의 1장, 페이지 1 내지 35에 상세히 개시되어 있으며, 그 개시내용은 참조문헌으로써 본 명세서에 함께 결합한다. 도 25를 참조하면, 일반적인 웨이퍼링 과정은 초크랄스키 풀러를 사용하여 잉곳을 성장시키는 결정성장단계(S10), 잉곳을 웨이퍼의 형태로 슬라이싱하는 절단단계(S12), 절단된 잉곳의 슬라이스의 측면을 라운딩하거나 표면을 식각하는 식각단계(S14)를 포함한다. 이어서 슬라이스의 표면에 대한 제1 세정단계 (S16)를 수행한 후, 도너킬링단계(S18)가 이루어지고, 반도체소자가 형성될 웨이퍼의 상면을 폴리싱하는 폴리싱단계(S20)와 폴리싱된 웨이퍼에 대한 제2 세정단계 (S22)가 이루어진 후, 패키징되어진다(S24).
본 발명의 실시예에 따른 도 5의 RTA 공정은 도너킬링(Donor Killing)단계(S18)에서 수행한다. 물론 본 발명의 다른 실시예에 따라 RTA를 별도로 수행할 수 있으나, 원가 절감의 차원에서 도너킬링 단계에서 수행하는 것이 바람직하다. 일반적으로 도너킬링이라함은 실리콘 잉곳속에 포함된 산소가 후속되는 반도체소자의 제작과정에서 이온의 형태로 존재하여 이온주입된 불순물에 대하여 도너역할을 할 수 있기 때문에 이를 방지하기 위하여 미리 웨이퍼링과정에서 열처리를 수행하여 산소석출물로 만들어주는 과정이라 할 수 있으며, 통상적으로 RTA 장비에서 약 700℃에서 약 30초 이상 실시한다.
상기 결정성장(S10)이 이루어지는 장치로서, 도 27은 종래의 일반적인 초크랄스키 풀러를 개략적으로 나타내는 도면이다. 도 27을 참조하면, 초크랄스키 풀러(100)는 로(furnace), 결정 인상메카니즘, 환경제어기 및 컴퓨터화된 제어시스템을 포함한다. 상기 초크랄스키 로는 일반적으로 핫존 로(hot zone furnace)라고 불리워진다. 상기 핫존 로는 히터(104), 쿼츠로 만들어진 도가니(106), 흑연으로 만들어진 서셉터(108) 및 도시된 바와 같이 제1 방향(112)으로 회전하는 회전축 (110)을 포함한다.
냉각재킷 또는 냉각포트(132)가 수냉과 같은 외부 냉각수단에 의하여 냉각된다. 열차단체(114)가 부가적인 열분포를 제공해주며, 가열팩(102)이 열흡수물질 (116)로 충전되어 또한 부가적인 열분포를 제공해준다.
상기 결정 인상메카니즘은 도시된 바와 같이 제1 방향(112)에 반대되는 제2 방향(122)으로 회전할 수 있는 결정인상축(120)을 포함한다. 상기 결정인상축(120)은 그 단부에 씨드홀더(120a)를 포함한다. 상기 씨드홀더(120a)는 시드결정(124)을 잡고 있으며, 도가니(106) 내의 용융실리콘(126)로부터 인상되어져 잉곳(128)을 형성한다.
상기 환경 제어시스템은 챔버 밀봉체(130), 냉각재킷(132) 및 도시되지 않은 다른 유동 제어기 및 진공 배기시스템을 포함한다. 컴퓨터화된 제어시스템은 상기 히터, 풀러 및 다른 전기적, 기계적 요소들을 제어하기 위해 사용될 수 있다.
단결정 실리콘 잉곳을 성장시키기 위하여, 상기 시드결정(124)은 용융실리콘(126)과 접촉하며, 점차적으로 축방향(상측)으로 인상된다. 단결정 실리콘으로의 상기 용융실리콘(126)의 냉각 및 고상화는 잉곳(128)과 용융실리콘(126)사이의 경계(131)에서 일어난다. 도 27에 도시된 바와 같이 상기 경계(131)는 상기 용융실리콘(126)에 대하여 볼록하다.
한편, 본 발명에 의한 RTA의 실시예들을 적용하여 도 4에서와 같은 제어된 산소석출물의 농도 프로파일을 얻을 수 있는 실리콘 웨이퍼는 크게 3가지로 대별할 수 있다. 특히, 본 발명의 실시예들에 따른 RTA는 인터스티셜집괴 및 베이컨시집괴와 같은 결함이 존재하지 않는 "퍼펙트(Perfect) 웨이퍼", 베이컨시집괴가 웨이퍼의 중심부로부터 일정한 반경내의 베이컨시-리치영역(vacancy-rich region)에만 형성되어 있으며 베이컨시영역의 외측에는 인터스티셜집괴 및 베이컨시집괴가 존재하지 않는 "세미퍼펙트(semi-perfect) 웨이퍼", 웨이퍼의 전체에 걸쳐 인터스티셜집괴는 존재하지 않고 베이컨시집괴만 존재하는 웨이퍼에 대하여 적용될 수 있다. 그러나, 본 발명의 적용대상이 될 수 있는 웨이퍼는 반드시 이에 한정되는 것은 아니며, 본 발명은 상기 웨이퍼들에 한정되는 것은 아니며, 본 발명의 원리가 적용될 수 있는 모든 형태의 웨이퍼를 포함할 수 있다. 본 발명의 실시예들은 전술한 바와 같이, 본 발명이 적용될 수 있는 실리콘 웨이퍼에 대하여 도 5의 RTA 공정을 실시한 후 후속 열처리를 수행함으로써 도 4와 같은 제어된 산소석출물의 농도 프로파일에 대한 것이다. 다른 한편으로는 COP와 관련하여 본 발명의 실시예들은 COP가 웨이퍼의 벌크영역내에는 존재하지만 디누드존에는 COP가 존재하지 않는 실리콘 웨이퍼를 구현하는 것과 관련있다.
실리콘 웨이퍼에서 결함을 방지하기 위하여 결정성장시 고순도의 잉곳을 제작하기 위한 다양한 연구들이 이루어져 왔으며, 특히 시드결정의 인상속도와 핫존구조에서의 온도구배를 제어하는 기술이 잘 알려져 있다. 보론코브씨가 저술한 "The Mechanism of Swirl Defects Formation in Silicon "[Journal of Crystal Growth, Vol.59, 1982, pp.625-643]에는 잉곳의 인상속도(V)와 잉곳-용융실리콘 접촉면에서의 온도구배(G)의 제어에 관한 기술이 잘 개시되어 있다. 또한, 보론코브 이론의 응용이 본 발명자들에 의해 1996년 11월 25일부터 29일 사이에 열린 실리콘물질에 대한 향상된 과학기술에 대한 제2 차 국제 심포지움(Second International Symposium on Advanced Science and Technology of Silicon Material)에서 발표된 논문 " Effect of Crystal Defects on Device Characteristics"에서 찾아볼 수 있다. 이 논문은 G에 대한 V의 비(이하, V/G비)가 임계비(V/G)* 이상에서는 베이컨시-리치영역이 형성되며, 임계비(V/G)* 이하에서는 인터스티셜-리치영역이 형성됨을 알 수 있다.
보다 구체적으로 살펴보면, 도 26은 실리콘 잉곳에서의 상대적 점결함 분포와 V/G의 관계를 나타내는 개념도이다, 도 26에서 보여지는 바와 같이, 잉곳성장시 V/G가 임계점 (V/G)＊이상에서는 베이컨시-리치영역이 형성되며, 임계 베이컨시농도 Cv＊이상에서는 베이컨시집괴가 형성되며, 임계 인터스티셜농도 CI＊ 이하에서는 인터스티셜 집괴가 형성됨을 알 수 있다. 또한 도 26에서 (V/G)I＊로부터 (V/G)B＊까지의 폭은 인터스티셜 관련 결함들(작은 크기의 전위들)인 B-밴드를 나타내며, (V/G)V＊로부터 (V'G)P＊까지의 폭은 O.S.F 링(큰 크기의 산소석출물)인 P-밴드를 각기 나타낸다.
본 발명의 실시예들은 잉곳성장시 V/G가 상기 B-밴드 및 P-밴드 사이의 V/G비를 갖는 무결함의 퍼펙트 웨이퍼, 상기 P-밴드를 포함하는 V/G비를 갖는 세미퍼펙트 웨이퍼 및 임계 베이컨시농도 CV＊에 해당하는 임계 V/G비 (V/G)＊ 이상에서 V/G비에 기인하여 베이컨시집괴가 웨이퍼의 전체에 형성되는 웨이퍼에 적용될 수 있다.
한편, 본 발명의 적용대상이 되는 웨이퍼인 퍼펙트 웨이퍼 및 세미퍼펙트 웨이퍼에 대하여는 미합중국 특허출원번호 제 08/989,591호 및 그에 대한 CIP(Continuation-In-Part)출원인 제 09/320,210호 및 제 09/320,102호에 잘 개시되어 있으며, 본 출원서와 함께 결합하는 참증으로 하고, 그 상세한 설명은 생략한다.
도 28은 상기 CIP출원들에 개시된 개량된 초크랄스키 풀러를 나타내는 개략도로서, 도 27에 도시된 초크랄스키 풀러와 비교하여 열차단체(214)를 개량한 것이다. 도 28을 간단히 살펴보면, 개량된 초크랄스키 풀러(200)는 로(furnace), 결정 인상메카니즘, 환경제어기 및 컴퓨터화된 제어시스템을 포함한다. 상기 핫존 로는 히터(204), 도가니(206), 서셉터(208) 및 도시된 바와 같이 제1 방향(212)으로 회전하는 회전축 (210)을 포함한다. 냉각재킷(232)과 열차단체(214)가 부가적인 열분포를 제공해주며, 가열팩(202)이 열흡수물질 (216)로 충전되어 또한 부가적인 열분포를 제공해준다.
상기 결정 인상메카니즘은 도시된 바와 같이 제1 방향(212)에 반대되는 제2 방향(222)으로 회전할 수 있는 결정인상축(220)을 포함한다. 상기 결정인상축(220)은 그 단부에 씨드홀더(220a)를 포함한다. 상기 씨드홀더(220a)는 시드결정(224)을 잡고 있으며, 도가니(206) 내의 용융실리콘(226)으로부터 인상되어져 잉곳(228)을 형성한다.
상기 환경 제어시스템은 챔버 밀봉체(230), 냉각재킷(232) 및 도시되지 않은 다른 유동 제어기 및 진공 배기시스템을 포함한다. 컴퓨터화된 제어시스템은 상기 히터, 풀러 및 다른 전기적, 기계적 요소들을 제어하기 위해 사용될 수 있다.
단결정 실리콘 잉곳을 성장시키기 위하여, 상기 시드결정(224)은 용융실리콘(226)과 접촉하며, 점차적으로 축방향(상측)으로 인상된다. 단결정 실리콘으로의 상기 용융실리콘(226)의 냉각 및 고상화는 잉곳(228)과 용융실리콘(226) 사이의 경계(231)에서 일어난다. 도 27의 초크랄스키 풀러(200)과 비교하여 열차단체(214)내에 열차단하우징(234)을 더 설치하여 V/G의 조절을 보다 정밀하게 한 것이다.
도 29는 본 발명의 실시예에 따라 개량된 초크랄스키 풀러를 나타내는 개략도이며, 도 30은 그 개량된 요부를 나타낸 것으로서, 도 28와 동일한 구성부분에 대하여는 설명을 생략한다. 개량된 부분은 도 29 및 도 30에서 보여지는 바와 같이, 열차단하우징(300)의 형상이 변경되고, 열차단판(360)이 추가적으로 더 설치된 것이다. 상기 열차단하우징(300)은 90°회전된 사다리꼴 형상으로서 바람직하게는 수직인 내부열차단하우징벽(310) 및 외부열차단하우징벽(330), 상기 내부열차단하우징벽(310)과 외부열차단하우징벽(330) 사이를 연결하는 열차단하우징덮개(340) 및 열차단하우징바닥(320)을 포함하는 링형태를 갖는다. 여기서, 상기 열차단하우징덮개(340)는 상기 내부열차단하우징벽(310)으로부터 상기 외부열차단하우징벽 (330)까지 수평면으로부터 β의 각도로 상향경사져 있으며, 상기 열차단하우징바닥 (320)는 상기 내부열차단하우징벽(310)으로부터 상기 외부열차단하우징벽(330)까지 수평면으로부터 α의 각도로 하향경사져 있으며, 도시된 바와 같이 사다리꼴 형상을 형성한다.
상기 링형의 열차단하우징(330)내에는 열흡수물질(도시안됨)이 내장될 수 있으며, 카본페라이트로 형성될 수 있다.
또한, 열차단하우징(300)의 열차단하우징덮개(340)와 냉각재킷(232) 사이에서 상기 인상되는 잉곳의 주위를 둘러싸는 열차단판(360)이 구비되며, 상기 열차단하우징(330)은 지지부재(350)에 의해 가열팩(216)의 상측에 고정된다.
도 29 및 도 30에서 보여지는 초크랄스키 풀러는 잉곳의 냉각속도를 빠르게 할 수 있도록 개량된 구조이다. 인상된 잉곳내에 존재하는 보이드들의 크기는 일반적으로 잉곳-용융실리콘 경계에서의 초기 베이컨시 농도의 제곱근에 비례하지만, 잉곳의 냉각속도의 제곱근에 반비례한다. 한편, 도 11에서 설명한 바와 같이 잉곳내에 존재하는 보이드의 크기를 일정한 크기 이하로 형성하면, 비록 결정성장시 잉곳내에 보이드가 형성된다 할 지라도 본 발명의 실시예에 따른 RTA 공정에 의해 디누드존으로부터 분해되어질 수 있다.
따라서, 이러한 본 발명의 목적에 따라 잉곳내에 형성되는 보이드의 크기를 줄이기 위해 잉곳의 냉각속도는 증가시켜야 한다. 한편 잉곳의 냉각속도가 증가하면, 인상되는 잉곳의 중심축을 따라 온도구배(Gc)가 커지게 되며, 소정의 결함분포를 갖도록 V/G를 일정하게 하는 경우 잉곳의 인상속도도 빠르게 된다.
본 발명의 실시예들에 따르면, 상기 잉곳-용융실리콘 경계에서의 온도로부터 상기 잉곳의 소정의 온도까지 냉각시키기 위하여, 상기 중심에서의 잉곳의 온도에 기초하여 상기 잉곳의 냉각속도를 적어도 1.4 °K /min 이상이 되도록, 적어도 상기 내부열차단하우징벽(310)의 길이 "a" 및 외부열차단하우징벽(340)의 길이 "c", 열차단하우징덮개(340)의 경사각 "" 및 열차단하우징바닥(320)의 경사각 "", 상기 잉곳(228)으로부터 내부열차단하우징벽(310)까지의 거리 "d", 상기 도가니(206)로부터 외부열차단하우징벽(330)까지의 거리 "f", 상기 내부열차단하우징벽(310)과 외부열차단하우징벽(330)까지의 거리 "e" 및 상기 열차단판(360)의 위치가 변화될 수 있다.
도 29의 풀러에서는 성장되는 잉곳의 냉각속도가 크기 때문에 인상속도를 매우 크게, 예를 들어 0.50 mm/min에서 1.00 mm/min 정도로 가져갈 수 있기 때문에 잉곳의 생산성이 향상될 뿐더러, 도 28의 초크랄스키 풀러에서 제작되는 퍼펙트 웨이퍼나 세미퍼펙트 웨이퍼를 위한 잉곳 성장시의 공정마진도 확보될 수 있다.
전술한 본 발명의 실시예들은 그내에 고밀도 및/또는 고성능의 집적회로를 제작하기 위해 적절한 실리콘 웨이퍼들을 생산할 수 있다. 그러나, 대량생산의 면에서는 전술한 본 실시예들에 따라 제작된 실리콘 웨이퍼들은 그 소자영역들에서 바람직하지 않는 높은 수준의 슬립을 가질 수도 있다는 것을 알 수 있다. 소자영역들내에서의 슬립은 급속 열적 어닐링 동안에 그 지지핀 및/또는 지지링 상에서 웨이퍼의 자체 하중으로 유도된 스트레스 및 STI 치밀화로(STI-densification) 유도된 스트레스에 의해 발생될 수 있다. 이러한 슬립들은 상기 웨이퍼들로부터 제작된 집적회로 소자들의 신뢰성 및/또는 수율에 영향을 미칠 수 있다.
더구나, 전술된 바와 같이 제조된 실리콘 웨이퍼들은 RTA 챔버상에 바람직하지 않은 실리콘 다이옥사이드 승화를 일으킬 수 있다. 특히, 웨이퍼로부터의 자연산화막 또는 다른 실리콘 다이옥사이드(SiO2)는 RTA 공정 동안에 증발될 수 있으며, 쿼츠로 된 RTA 챔버상에 증착될 수 있다. RTA 챔버상의 실리콘 다이옥사이드 승화는 RTA 공정의 효율, 신뢰성 및/또는 재현성을 감소시킬 수 있으며, RTA 챔버에 대한 빈번한 세정 및/또는 교체를 필요로 하게 할 수 있다.
발명의 실시예들은, 제1 및 제2 피크, 디누드존 및 상기 제1 및 제2 피크 사이의 컨케이브영역을 포함하는 상기 산소석출물 농도 프로파일을 만들기 위해 사용된 상기 RTA 공정이 전술한 바와 같이, 질소 및 아르곤의 가스혼합물 보다도 암모니아 및 아르곤을 포함하는 가스혼합물 분위기에서 수행될 수 있다는 사실로부터 발현될 수 있다. 수소 대신에 베이컨시 주입가스로서 암모니아를 사용함에 의해, 상기 RTA 공정은 질소 및 아르곤 분위기하에서 이전까지 사용되었던 1220 ℃와 같은 고온과 비교하여 약 1100 ℃와 약 1200 ℃ 사이 또는 약 1100 ℃와 약 1150 ℃ 사이, 또는 약 1100 ℃와 약 1120 ℃ 사이, 또는 약 1120 ℃와 같은 저온에서 수행될 수 있다. RTA 공정을 저온에서 수행함으로써, 슬립의 양 및/또는 실리콘 다이옥사이드 승화량은 현저히 감소될 수 있다. 따라서, 상기 웨이퍼들로부터 제작되는 집적회로들의 수율 및 신뢰성은 증가되며, 웨이퍼의 제작에 대한 양산 비용이 감소될 수 있다.
특히, 본 발명의 실시예들에 따르면, 제1 및 제2 피크, 상기 웨이퍼의 상면과 제1 피크 사이 및 웨이퍼의 하면과 제2 피크 사이의 디누드존, 및 제1 피크 및 제2 피크 사이의 컨케이브영역을 포함하는 산소석출물 농도 프로파일을 가는 실리콘 웨이퍼들이 전술한 바와 같이 제작될 수 있다. 그러나, 본 발명의 실시예들에 따르면, 상기 웨이퍼의 하면과 제2 피크 사이의 디누드존은 그내에 적어도 하나의 슬립 영역을 포함할 수 있으며, 반면에 웨이퍼의 상면 및 제1 피크 상이의 디누드존은 그내에 슬립 전위가 존재하지 않는다. 특히, 웨이퍼의 상면으로부터 약 5 ㎛ 내지 약 40 ㎛ 사이의 두께를 갖는 슬립이 없는 영역이 만들어질 수 있으며, 그내에서 소자들이 향상된 수율, 성능 및/또는 신뢰성을 가지며 형성될 수 있다. 더구나, 복수개의 얕은 트랜치 분리(STI) 영역들이 웨이퍼의 상면과 제1 피크 상이의 디누드존에서 형성될 수 있으며, 산소석출물들이 상기 STI 영역으로부터 멀리 떨어져 존재하는 실리콘 웨이퍼들에서와 동일한 STI 영역들과 비교하여 감소된 STI 슬립을 가진다. 바람직하게는, 상기 STI 영역들은 STI 슬립이 존재하지 않는다.
더구나, 본 발명의 실시예들은 상기 RTA가 전술한 바와 같은 핵생성 중심 농도 프로파일을 얻기 위해 약 1100 ℃와 약 1200 ℃ 사이, 또는 약 1100 ℃와 약 1150 ℃ 사이, 또는 약 1100 ℃와 약 1120 ℃ 사이, 또는 약 1120 ℃에서 수행될 수 있게 한다. 그러나, 저온에서 이루어지기 때문에, 슬립이 전술한 바와 같이 감소될 수 있으며, 실리콘 다이옥사이드 승화가 감소 또는 제거될 수 있다.
특히, 본 발명의 실시예들은 RTA 공정을 적어도 약 5초 동안 약 1100 ℃와 약 1200 ℃ 사이 또는 약 1100 ℃와 약 1150 ℃ 사이, 또는 약 1100 ℃와 약 1120℃ 사이, 또는 약 1120 ℃에서 아르곤 및 암모니아를 포함하는 분위기에서 상면 및 하면을 갖는 웨이퍼에 대하여 수행된다. 일부 실시예에서, RTA를 수행하기 이전에, 산소가 퍼지되어 산소와 암모니아 사이의 상호반응을 감소시키거나 방지시킬 수 있다. 센서가 상기 분위기 내에셔 소정 농도 이하의 산소가 존재하는 것을 감지하기 위해 사용될 수 있다. 선택적으로는, 산소가 퍼지되도록 하기 위해 온도가 소정 온도, 예를 들어 약 800 ℃에서 소정 시간, 예를 들어 10초 동안 유지될 수 있다. RTA가 수행된 이후 암모니아도 또한 상기 분위기로부터 퍼지될 수 있다.
본 발명의 실시예들에 따른 RTA 공정들은 일련의 실리콘 웨이퍼들로부터 RTA 챔버상으로 실리콘 다이옥사이드의 승화를 일으키는 온도 이하에서 RTA 챔버내에서 일련의 웨이퍼들에 대하여 연속적으로 수행될 수 있다. 약 1200 ℃ 이하 또는 약 1150 ℃ 이하 또는 약 1120 ℃ 이하의 온도가 사용될 수 있다. 따라서, 챔버의 세정 및/또는 교체의 필요성이 감소될 수 있으며, 제거될 수 있다. 하나의 특정 예에서는, 약 1200 ℃ 이상의 온도에서 수소 및 암모니아를 사용하여 RTA를 수행할 때, RTA 챔버는 매 6개월 후에나 RTA 챔버를 세정시키거나 교체킬 필요가 있다는 것을 알 수 있었다. 대비적으로 암모니아 및 아르곤을 사용하여 1150 ℃ 이하의 저온에서 RTA를 수행하는 본 발명의 실시예는 6개월 이상에 이르는 동안 세정하거나 RTA챔버를 교체할 필요가 없을 수 있다.
도 37은 본 발명의 실시예들에 따른 RTA를 위한 시간/온도 프로파일을 나타낸 그래프이다. 도 37에 도시된 RTA공정들은 도 4에 도시된 웨이퍼에 대한 것과 동일한 M자형 프로파일을 만들 수 있으나, 슬립에 의한 스트레스를 감소시킬 수 있으며 실리콘 다이옥사이드의 승화를 감소시킬 수 있다는 것을 알 수 있다. 더구나, 도 37에 서술된 본 발명의 실시예들은 도 5와 관련하여 전술한 RTA 공정들의 실시예와 비교될 수 있다.
도 37을 참조하면, 시간(a) 이전에 웨이퍼가 그 온도가 약 10초와 같은 대기주기(I) 동안 예를 들어 약 800 ℃로 설정된 종래의 쿼츠 RTA 로와 같은 RTA 챔버 또는 로속으로 로딩된다. 이 시간 동안에 아르곤이 RTA 챔버내로 흐른다. 더구나 시간(a)와 시간(b) 사이의 시간주기(I) 동안에 웨이퍼로부터 외부확산(out-diffuse)되거나 및/또는 그렇지 않으면 RTA 분위기에 존재할 수 있는 산소를 퍼지하기 위해 산소 퍼지가 수행될 수 있다. 상기 산소 퍼지는 RTA 온도를 10초 정도의 소정의 시간주기(I) 동안 대기 온도에서 유지 및/또는 챔버내의 산소 농도가 1 ppma 이하와 같은 소정 량 이하로 감소되는 것을 감지할 수 있는 센서를 RTA 챔버내에 제공함으로써 수행될 수 있다.
도 37에 대한 설명을 계속하면, 산소 퍼지주기(I)의 끝에서 RTA 로의 온도는 시간주기(II) 동안에 예를 들어, 초당 약 50 ℃의 비율로 급격히 증가된다. 온도상승(ramp-up)과 동시에 암모니아가 챔버로 유입된다. 암모니아 유입의 시작은 온도상승의 시작 이전에, 시간(b) 이전에 일어날 수 있으며, 시간 (b)와 (c)사이의 온도상승 동안의 어떤 단계에서 일어날 수 있으며, 또한 시간(c) 이후 일단 RTA 온도가 얻어진 후에 일어날 수 있다. 도 37에서 보여지듯이, 암모니아 유입은 시간(b)에서 온도상승의 시작과 일치할 수 있다.
계속 도 37을 참조하면, 상기 RTA는 시간(c)와 시간(d) 사이의시간주기(III) 동안 약 5초 내지 약 30초 동안 유지된다. 도 37에서 보여지는 바와 같이, 시간주기(III) 동안 RTA 온도는 바람직하게는 약 1100 ℃ 내지 약 1200 ℃, 또는 약 1100 ℃ 내지 약 1150 ℃이다. 다른 실시예에서 상기 RTA는 약 1100 ℃ 내지 약 1120 ℃ 사이에서 유지된다. 또다른 실시예에서 RTA는 약 1120 ℃에서 수행된다. 이러한 RTA 공정들은 약 1250 ℃에서 RTA를 수행하는 전술한 도 5 및 전술한 미국특허 제6,204,152 및 5,994,761호에 개시된 것과 같은 다른 종래의 RTA 공정들과 대조될 수 있다.
도 37을 계속하여 참조하면, RTA 로에서 온도는 시간주기(IV)에서 예를 들어, 약 10 ℃/초 및 70℃/초 사이의 비율로, 보다 바람직하게는 약 33℃/초로 대기주기(V)까지 급격히 감소(온도하강,ramp-down)한다. 바람직하게는 암모니아의 흐름은 시간(e)인 온도하강 주기(IV)의 끝까지 유지된다. 그러나, 암모니아 흐름은 온도하강 주기(IV) 동안 또는 RTA 주기(III) 동안 종료될 수 있다. 대기주기 (V) 동안에 바람직하게는 암모니아 퍼지가 예를 들어, 시간(e)에서 일어난다. 그러나, 암모니아 퍼지는 보다 빨리 일어나거나 또는 전혀 일어나지 않을 수 있다. 바람직하게는, 일단 암모니아 퍼지가 수행되면, 웨이퍼는 시간(f)에서 RTA 로로부터 언로딩된다.
본 발명의 실시예들에 따르면, 도 37의 RTA 프로파일은 슬립 및/또는 산소 승화를 현저히 감소 및/또는 제거할 수 있는 도 4와 동일한 바람직한 M자형 산소석출물 농도 커브를 얻기 위해 사용될 수 있다는 것을 알 수 있다.
도 37의 공정온도 범위는 단순히 예시적인 것이다. 더구나, 본 발명의 실시예에 따른 RTA에서 불활성 가스의 유량, 불활성 가스들의 혼합비, 온도상승율, 어닐링온도, 어닐링시간 및/또는 온도하강율은 이하에서 설명되는 바와 같이 도 4에 따른 프로파일을 얻기 위해 조정될 수 있다.
도 38은 본 발명의 실시예들에 따라 여러가지 급속 어닐링 온도들(도 37의 주기 III)에 대하여 도 37의 급속 열적 어닐링 공정에 대한 산소석출물의 온도의존성을 나타내는 그래프이다. 모든 경우에서, 10초간의 주기 III의 어닐링시간이 사용되었으며, 주기 IV에서의 온도하강율은 33.3℃/초이며, 아르곤과 암모니아의 유량은 같게 하였다. 도 38은 도 4에서 보여지는 제1 및 제2 피크에 대한 BMD(Bulk Micro-Defect) 밀도(즉, 베이컨시 결함들 및 인터스티셜 결함들) (피크 BMD)와 제1 및 제2 피크 사이의 컨케이브 벌크 영역내의 최저 영역에 대한 BMD(벌크 BMD)를 보여주는 그래프이다. 각 BMD 측정과 관련된 사각형들은 도 4의 디누드존의 깊이를 나타낸다. BMD 결함들은 밀도(cm-2)로 표시되며, 104배하여 체적(cm-3)으로 변환될 수 있다.
도 38을 참조하면, 가장 오른쪽 막대쌍은 1220 ℃의 온도에서 아르곤 및 질소의 분위기에서 약 23 ㎛의 깊이를 갖는 DZ, 약 1.4 x 106의 피크 BMD 및 약 1.2 x 105의 벌크 BMD를 보여준다. 도 38에서 보여지는 바와 같이, 비슷한 특성이 약 1120 ℃에서 아르곤 및 암모니아의 분위기에서 얻어질 수 있다. 따라서, 유사한 BMD 프로파일이, 아르곤 및 질소 분위기가 사용된 온도보다도 100 ℃ 낮은 1120 ℃에서 얻어질 수 있다. 또한 도 38은 DZ의 깊이, 벌크 BMD 및 피크 BMD가 온도의 함수로서 제어될 수 있다는 것을 보여준다. 약 1100 ℃와 약 1150 ℃ 사이의 범위는 벌크 BMD와 피크 BMD를 상대적으로 일정하게 유지시키는 반면에 DZ의 깊이를 제어할 수 있다. 예를 들어, 약 1120 ℃와 약 1170 ℃ 사이에서 DZ의 깊이, 피크 BMD 및 벌크 BMD는 상대적으로 온도에 의해 영향을 받지 않는 것으로 나타난 반면, 약 1100 ℃와 약 1120 ℃ 사이에서는 DZ의 깊이는 온도 증가와 함께 감소하고, 피크 BMD 농도와 벌크 BMD 농도는 온도 증가와 함께 증가한다.
도 39는 본 발명의 실시예들에 따른 산소석출물의 어닐링시간 의존성을 나타내는 그래프이다. 도 39에서 보여지는 바와 같이, 아르곤 및 암모니아를 동일 유량 사용하며 1120 ℃의 어닐링온도에서, 피크 BMD, 벌크 BMD 및 DZ 깊이의 어느 것도 10초 내지 30초 사이의 어닐링시간에 강하게 의존하지 않는 것으로 나타났다. 따라서, 생산량을 증가시키기 위하여 10초의 어닐링시간이 바람직할 것이다.
도 40은 본 발명의 실시예들에 따른, 암모니아에 대한 아르곤의 유량비에 대한 산소석출물의 의존성을 나타내는 그래프이다. 그래프에서 보여지는 바와 같이, 넓은 범위의 비율에 걸쳐 암모니아에 대한 아르곤의 유량비에 대한 피크 BMD, 벌크 BMD 및 DZ 깊이는 강하게 의존하지 않는 것으로 나타났다.
도 41은 도 37의 구간 IV에서 온도하강율에 대한 산소석출물의 의존성을 나타내는 그래프이다. 그래프에서 보여지는 바와 같이, 약 초당 10℃에서 약 초당 70℃에 이르는 넓은 범위의 비율에 걸쳐 온도하강율에 대한 DZ 깊이, 피크 BMD 또는 벌크 BMD의 의존성이 약간 있는 것으로 나타났다.
도 42는 본 발명의 실시예들에 따른, 애스-그로운(as-grown) 잉곳과 웨이퍼들에서의 초기 산소농도의 함수로서 피크 BMD와 벌크 BMD를 나타내는 그래프이다. 상부선(실선)은 피크 BMD 밀도를 나타내는 것이며, 하부선(점선)은 벌크 BMD 밀도를 나타낸다. 그래프에서 보여지는 바와 같이, 비록 피크 BMD는 결정성장 동안에 초기 산소농도에 상대적으로 독립적인 것으로 나타나지만, 벌크 BMD는 초기 산소농도에 강하게 의존하는 것으로 나타난다. 따라서, 초기 산소농도는 약 13 ppma의 초기 산소농도에서 약 5로부터 약 9 ppma에서 약 10까지 벌크에 대한 피크 BMD의 비를 제어하기 위해 사용될 수 있다. 특히, 피크 BMD와 벌크 BMD 사이에 적어도 1차수의 크기(약 10배) 차이를 제공하기 위하여, 초기 산소농도는 예를 들어 약 9 ppma로 선택될 수 있다.
요약하면, 도 38 내지 도 42는 암모니아 및 아르곤을 포함하는 분위기를 사용하여, 도 4의 M자형 산소석출물 농도 프로파일이 1200 ℃이하, 1150 ℃이하, 1100 ℃ 내지 1120 ℃ 사이, 및/또는 약 1120 ℃의 온도에서 얻어질 수 있다는 것과, 1220 ℃와 같은 약 1200 ℃ 이상의 온도에서 아르곤 및 질소하에서 얻어질 수 있는 산소석출물 농도 프로파일과 견줄 수 있다는 것을 보여준다. 전술한 온도 범위를 포함하여 본 발명의 실시예들을 사용하여 슬립 발생 및 실리콘 다이옥사이드 승화가 어떻게 감소되고, 바람직하게는 제거되는 지가 보여질 것이다.
본 발명의 실시예들에 따라, 슬립 발생의 감소를 설명하기 전에, 슬립의 기원에 대한 설명이 주어질 것이다. 당업자에게 잘 알려진 바와 같이, RTA 동안 웨이퍼는 3개의 지지링들 또는 에지링(edge ring)을 사용하여 RTA 로 내에서 지지될 수 있다. 상기 지지핀들 또는 에지링에서 단지 부분적으로 웨이퍼를 지지함으로써, 웨이퍼의 자체 하중은 웨이퍼에 스트레스를 유도하며, 그 자체가 슬립을 일으킬 수 있다. 슬립은 일반적으로 상기 지지핀 또는 지지링에 의해 지지되어 있는 웨이퍼의 하부면에서 기원하며, 소자들이 형성된 웨이퍼의 상부면까지 연장된다. 활성 소자들에 대한 슬립의 충격을 감소 및 바람직하게는 제거하기 위하여, 제1 피크와 제1(상부)면 사이의 DZ내에 슬립이 없는 영역을 제공하는 것이 바람직하다. 달리 말하면, 웨이퍼의 상부면으로부터 약 40 ㎛의 깊이에 이르는 무슬립(slip-free)영역을 제공하는 것이 바람직하다. 따라서, 바닥면으로부터의 슬립이 소자 영역으로 들어가지 않게 한다. 불운하게도 종래의 RTA 공정들을 사용하면 40 ㎛ 무슬립 영역을 제공하는 것이 곤란할 것이다.
도 43은 아르곤 및 암모니아 분위기를 사용하는 본 발명의 RTA 실시예들에 대한 온도 대 웨이퍼의 바닥면에서의 슬립 길이를 나타내는 그래프이다. 도 43에서 슬립 길이는 상부 좌측 구석에 나타낸 웨이퍼의 세 위치에서 측정하였다. 이들 위치들은 RTA 로에서 웨이퍼 지지 위치에 대응하는 곳이다. 제1 지지핀(1)은 RTA 로의 가스 입구에 인접하며, 다른 위치들(2,3)은 가스 입구로부터 떨어져 있다. 도 43의 우측에서 보여지는 것은 아르곤 및 질소의 분위기에 대한 슬립 길이 측정치이다.
도 43을 참조하면, 아르곤 및 질소의 분위기하의 1220 ℃에서, 3.5 mm의 슬립 길이가 웨이퍼상의 위치(1)에서 얻어질 수 있으며, 이는 수용될 수 없을 것이다. 뚜렷히 대비되어 감소된 온도 1120 ℃에서는 1.5 mm 이하의 슬립 길이가 본 발명의 실시예들에 따른 아르곤 및 암모니아를 사용하여 얻어질 수 있다. 웨이퍼의바닥에서 1.5 mm 이하의 슬립 길이는 40 ㎛까지 웨이퍼의 상부에서 무슬립 영역을 얻을 수 있다. 따라서, 웨이퍼의 무슬립 활성영역이 생산될 수 있다.
도 44는 본 발명의 실시예들에 따른 암모니아에 대한 아르곤 가스비 대 슬립 길이를 나타낸 그래프이다. 그래프에서 보여지듯이, 1.5 mm 이하의 수용가능한 슬립이 가스비의 넓은 범위에 걸쳐 생산될 수 있다.
도 45는 본 발명의 실시예들에 따른 온도하강율의 함수로서 슬립 길이를 나타낸 그래프이다. 보여지는 바와 같이, 온도하강율은 슬립 길이에 영향을 줄 수 있다. 약 1.5 mm 이하의 슬립 길이를 제공하기 위햐여 적어도 약 초당 30 ℃의 온도하강율이 유지되어야 한다.
도 46a 및 도 46b는 슬립을 나타내는 웨이퍼 바닥의 XRT(X-ray Topography) 사진들이며, 각기 10초 동안 1250 ℃에서 아르곤 및 질소 분위기에서의 RTA 및 10초 동안 1120 ℃에서 아르곤 및 암모니아 가스 분위기에서의 RTA에 해당한다. 도 46a에서 보여지듯이, 심각한 슬립이 도 43 내지 45의 위치 #1에 해당하며 도 46a의 상부에서 보여지는 웨이퍼의 제1 위치에서 보여진다. 이에 비하여 도 46b에서는 유일한 결함은 웨이퍼의 세 핀 위치에서의 핀 마크 자체만이다. 따라서, 무슬립 활성영역들을 갖는 웨이퍼들이 생산될 수 있다.
본 발명의 실시예들에 따른 슬립 감소의 다른 형태가 지금부터 설명된다. 특히, DZ 아래에 충분히 높은 밀도의 산소석출물을 갖는 M자형 산소석출물 농도 프로파일을 제공함으로써, 얕은 트랜치 분리(STI) 소자내에서 슬립이 감소될 수 있으며, 바람직하게는 제거될 수 있다. 당업자에게 잘 알려진 바와 같이, STI는 집적회로 기판의 활성영역내에서 트랜지스터와 같은 소자들을 서로로부터 분리하기 위해 사용될 수 있다. 당업자에게 잘 알려진 바와 같이, STI에서 트랜치는 반도체 기판의 표면내에 형성되며, 이어서 USG(Undoped Silicate Glass) 및/또는 HDP(High Density Plasma)와 같은 절연물질로 충전된다. 또한 트랜치는 실리콘 나이트라이드와 같은 다른 절연체로 줄줄이 늘어설 수 있다. 트랜치내의 절연물질들과 실리콘 웨이퍼 사이의 열팽창 차이로 인하여, 압축 및/또는 인장 스트레스가 트랜치와 기판 사이의 경계면에 유도될 수 있다.
트랜치 분리영역에서의 스트레스량은 트랜치의 어스팩트비 및/또는 다른 공정조건들의 함수일 수 있다. 예를 들어, 표6은 세개의 웨이퍼 D21, D19 및 D17에 대한 트랜치에서의 스트레스 분포를 보여주며, 웨이퍼 D21에서 웨이퍼 D19 및 D17로 갈수록 어스팩트비는 증가한다. 표6에서 보여지듯이, 스트레스는 웨이퍼 D21에서 최고이며, 웨이퍼 D17에서 최저이다.
항 목 ＼ 소 자 D 21 D 19 D 17
치밀화(densification) 온도 (℃) 1150 1150 1000
시간 (분) 55 55 55
최대 스트레스(Max stress) σxx -4.5 x 109 -6.5 x 109 -8.27 x 109
σxy -2.96 x 109 -1.78 x 109 -4.22 x 109
σyy -4.92 x 109 -7.17 x 109 -6.25 x 109
σtotal 7.34 x 109 9.84 x 109 1.12 x 109
도 47은 표6의 웨이퍼들에 대한 갭 충전막(gap filling film) 치밀화 후의 트랜치에서의 스트레스를 보여준다. 도 47에서 선의 길이는 스트레스 량에 비례한다.
어떠한 작동 이론에 의해 속박되기를 원함이 없이도, 산소 고정 현상(oxygen pinning phenomena)이 일어날 수 있기 때문에 STI 소자에서 슬립은 본 발명의 실시예들에 따른 산소석출물 농도 프로파일을 사용하여 감소될 수 있다고 이론화되어진다. 특히, 본 발명의 실시예들에 따른 산소석출물 농도 프로파일은 산소석출물이 없는 소자 활성영역을 제공할 수 있지만, 상기 활성영역에 인접한 웨이퍼 벌크에 매우 고밀도의 산소석출물을 제공할 수 있다. 더구나, 산소석출물들 사이의 공간은 매우 작아질 수 있다. 이들 특성은 벌크 영역내에서 높은 선응력(line tension)을 일으킬 수 있으며, 교대로 트랜치에서 전위들의 운동을 유발시킬 수 있기 때문에 전위들이 소자 활성영역들로부터 이동되어 버리고, 산소석출물들에 고정된다고 이론화되어진다.
도 48a는 본 발명의 실시예들에 따른 실리콘 웨이퍼들내에서 제조될 수 있는 전계효과 트랜지스터 소자의 단면도이며, 산소석출물들을 형성하기 위해 800 ℃에서 4시간, 1000 ℃에서 16시간동안 어닐링시켰다. 도면에서 보여지듯이, 상부 DZ에 대응하는 소자 활성영역은 일반적으로 산소석출물이 없지만, 고밀도의 산소석출물들이 M자형 프로파일에서 제1 피크에 대응하는 상기 소자에 인접한 벌크 영역내에서 발견된다. 도 48b는 본 발명의 실시예들에 따라 도 48a의 웨이퍼에서 산소석출물의 M자형 프로파일을 보여주는 그래프이다.
도 49는 본 발명의 실시예들에 따라 트랜치 전위 고정의 결과로서 STI 소자에서 슬립의 잠재적인 운동을 개념적으로 보여준다. 어떠한 작동 이론에 의해 속박되기를 원함이 없이도, 도 49에서 FA는 예를 들어 트랜치내의 갭충전물질의 치밀화후에 발생할 수 있는 공정으로 유발된 스트레스이다. FA는 도 47의 시뮬레이션 결과에 의해 보여지듯이 트랜치의 구석에서 최대가 될 것이다. 또한 도 49에서, Fint는 트랜치 전위와 산소석출물들 사이의 내부작용력이며, 다음과 같이 주어질 수 있다.
여기서 양(quantities)들은 도 49에 나타나 있으며, εO와 εD는 스트레인을 나타내며, v는 체적을 나타낸다. 도 49에서 보여지듯이, 전위 운동은 다음에서 보여지는 바와 같이 얻어질 수 있다.
FLT는 선응력 벡터이며, 물질계수 G, 버거스벡터 b 및 전위 중심들 사이의 길이 L의 함수이다. 따라서, 산소석출물들 사이의 거리가 감소할 때, 선응력 FLT의 크기는 증가한다. 이것은 FA≤FLT+ Fint인 전위 고정 조건에서 전위 이동을 야기시킬 수 있으며, 그리하여 평형 조건에서는 FLTmax= Gb / L 이다. 따라서, L이 감소하면 FLTmax은 증가한다. 결론적으로, 어떠한 작동 이론에 의해 속박받기를 원함이 없이도, 고밀도의 작은 산소석출물들이 L을 감소시키고 FLT를 증가시키며, 그리하여 FA≤FLT+ Fint로 되어 전위 고정을 야기하는 것으로 나타난다.
전위 고정을 직접적으로 관찰하는 것은 곤란할 수 있다. 그러나, 전위 고정은 도 4의 프로파일을 포함하도록 제조된 STI 구조를 갖는 128 MB DRAM과 같은 소자들을 비교함으로써 확인될 수 있다. 도 50은 본 발명의 실시예들에 따른 M자형 산소석출물 농도 프로파일을 갖는 웨이퍼들(도 50의 하부 곡선)과 일정한 산소석출물 농도 프로파일을 갖는 웨이퍼들(도 50의 상부 곡선)에 대한 리프레쉬 시간 대 불량 비트의 수를 나타내는 그래프이다. 도 50에서 보여지듯이, 주어진 리프레쉬 시간에 대하여 불량 비트의 수는 일정한 산소석출물 농도 프로파일을 갖는 웨이퍼들(도 50의 상부 곡선)에 비하여 본 발명의 실시예들에 따른 M자형 산소석출물 농도 프로파일을 갖는 웨이퍼들(도 50의 하부 곡선)을 사용하는 경우 낮다. 어떠한 작동 이론에 속박되기를 원함이 없이도, 본 발명의 실시예들에 따른 M자형 산소석출물 프로파일은 활성 소자영역내에서 전위 고정을 제공한다고 이론화될 수 있다. 당업자에게 잘 알려진 바와 같이, 활성 소자영역내에서 전위들은 그 내에 전자들을 포착할 수 있으며, 이것은 소자의 리프레쉬 시간을 감소시킬 수 있으며, 그리고/또는 주어진 리프레쉬 시간에서 보다 많은 수의 불량 비트를 만들어낸다. 따라서, 도 50은 전위 고정이 본 발명의 실시예들에 따른 M자형 산소석출물 농도 프로파일들을 사용하여 생성된다는 증거를 제공하는 것으로 나타난다.
전술한 바와 같이, 본 발명의 실시예들에 따라 제조된 실리콘 웨이퍼들은 RTA 챔버상에 실리콘 다이옥사이드 승화를 감소시킬 수 있으며, 바람직하게는 제거할 수도 있다. 도 51은 쿼츠 챔버(512) 및 RTA 열원(514)을 포함하는 종래의 RTA 시스템(510)의 단면도이다. 웨이퍼(516)가 챔버(512)내에 보여지며, 지지대(518)에의해 지지되고 있다. 상기 웨이퍼는 일반적으로 그 위에 자연산화층(520)을 포함한다.
약 1200 ℃ 위의 온도에서 RTA를 수행하면 존재하는 자연산화물 및/또는 다른 실리콘 다이옥사이드는 웨이퍼로부터 증발되어 쿼츠 챔버(512)상에 증착될 수 있다. 이러한 현상을 "실리콘 다이옥사이드 승화(SiO2sublimation)"라고 칭한다. 실리콘 다이옥사이드가 상기 챔버 벽 상에 증착되면, 이것은 챔버의 효율 및/또는 공정의 신뢰성을 저하시킬 수 있으며, 웨이퍼들의 수율 및/또는 성능을 저하시킬 수 있다.
명백히 대비되건데, 본 발명의 실시예들에 따라 RTA 어닐링이 약 1200 ℃ 이하, 약 1150 ℃ 이하, 약 1100 ℃와 약 1120 ℃ 사이, 약 1120 ℃에서 수행되면 거의 실리콘 다이옥사이드 승화는 일어나지 않는다. 실제로 챔버(512)의 세정 또는 교체의 필요없이 RTA 시스템(512)내에서 웨이퍼들이 6개월 이상이 되도록 처리될 수 있다는 것을 알 수 있었다.
도 52는 본 발명의 실시예들에 따른 개량된 초크랄스키 풀러의 개략도이며, 도 53은 도 52의 초크랄스키 풀러의 개량된 부분들이 상세도이다. 도 52 및 도 53에서, 도 28 내지 도 30에서 사용된 것과 동일한 참조번호는 동일한 요소를 나타내며, 도 28 내지 도 30과의 차이점만을 이하에서 설명한다.
도 52 및 53에서 보여지듯이, 열차단하우징바닥은 내부 열차단하우징벽(310)으로부터 외부 열차단하우징벽(330)을 향하여 하향경사진 내부 열차단하우징벽 (310)에 인접한 제1 부분(320a)을 포함한다. 또한, 외부 열차단하우징벽(330)으로부터 내부 열차단하우징벽(310)을 향하여 예를 들어, 도 53에서 나타낸 각도 γ로 하향경사진 상기 외부 열차단하우징벽 (330)에 인접한 제2 부분(320b)을 포함한다. 다르게 보면, 상기 열차단하우징바닥의 제2 부분(320b)은 외부 열차단하우징벽 (330)과 열차단하우징바닥(320)의 교차부에서 상기 열차단하우징내의 노치(notch)로 생각될 수 있다.
도 52 및 53의 초크랄스키 풀러는 본 발명의 실시예들에 따라 다음의 장점들의 하나 또는 그이상을 제공할 수 있다. 첫째, 잉곳(228)의 표면과 내부 열차단하우징벽(310) 사이의 거리 "d"가 잉곳에서의 보다 균일한 열분포를 위해 감소될 수 있다. 더구나, 노치(320b)의 영역에서 아르곤 가스의 속도는 감소될 수 있으며, 이것은 잉곳(22)의 표면의 온도 균일성을 증가시킬 수 있다. 마지막으로, 상기 노치는 아르곤 가스내에서 난류를 감소시킬 수 있다. 이들중의 하나 이상 및/또는 다른 요소들의 결과로서, 향상된 품질의 실리콘 잉곳이 제공될 수 있다.
도면들과 상세한 설명란에서 본 발명의 전형적인 바람직한 실시예들이 개시되어 있으며, 비록 특정 용어가 사용되었지만, 이들은 이하의 청구항에서 언급되는 본 발명의 사상을 한정하기 위한 것이 아니며, 단지 일반적이며 서술적인 의미로 사용된다.

Claims (94)

  1. 상면, 하면 및 상기 상면과 하면 사이 내에서 산소석출물 농도 프로파일을 갖는 실리콘 웨이퍼에서, 상기 산소석출물 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 및 제2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크, 및 상기 웨이퍼의 하면과 상기 제2 피크 사이에 포함된 디누드존;
    상기 제1 및 제2 피크 사이에서의 컨케이브(concave) 영역;
    적어도 하나의 슬립 전위 영역을 그 내에 포함하는 상기 웨이퍼의 하면과 상기 제2 피크 사이의 상기 디누드존; 및
    그 내에 슬립 전위가 없는 상기 웨이퍼의 상면과 상기 제1 피크 사이의 상기 디누드존을 포함하는 실리콘 웨이퍼.
  2. 제 1 항에 있어서, 상기 산소석출물의 농도 프로파일이 상기 상면과 하면 사이의 중앙에 위치하는 상기 실리콘 웨이퍼의 중앙면에 대하여 대칭인 것을 특징으로 하는 실리콘 웨이퍼.
  3. 제 1 항에 있어서, 상기 디누드존들의 깊이는 상기 실리콘 웨이퍼의 상면 및 하면으로부터 5 ㎛ 내지 40 ㎛의 범위내인 것을 특징으로 하는 실리콘 웨이퍼.
  4. 제 3 항에 있어서, 상기 디누드존들의 깊이는 상기 실리콘 웨이퍼의 양면중 상기 상면으로부터 30 ㎛인 것을 특징으로 하는 실리콘 웨이퍼.
  5. 제 1 항에 있어서, 상기 제1 피크 및 제2 피크에서의 산소 석출물의 농도는 적어도 1 x 109cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼.
  6. 제 1 항에 있어서, 상기 제1 피크 및 제2 피크 사이의 상기 컨케이브 영역에서의 산소 석출물의 농도는 적어도 1 x 108cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼.
  7. 제 1 항에 있어서, 상기 제1 피크 및 제2 피크 사이의 상기 컨케이브영역에서만 COP(Crystal Originated Precipitates)가 존재하는 것을 특징으로 하는 실리콘 웨이퍼.
  8. 제 1 항에 있어서, 상기 웨이퍼의 상면과 상기 제1 피크 사이의 상기 디누드존내에, 상기 산소석출물 농도 프로파일을 포함하지 않는 실리콘 웨이퍼내에서의 동일한 STI 영역들에 비하여 감소된 STI 슬립을 갖는 복수개의 얕은 트랜치 분리(STI) 영역들을 더 포함하는 것을 특징으로 하는 실리콘 웨이퍼.
  9. 제 1 항에 있어서, 상기 웨이퍼의 상기 상면과 상기 제1 피크 사이의 상기 디누드존내에 STI 슬립이 없는 복수개의 얕은 트랜치 분리(STI) 영역들을 더 포함하는 것을 특징으로 하는 실리콘 웨이퍼.
  10. 제 1 항에 있어서, 상기 컨케이브 영역내의 최저 산소석출물 농도는 상기 제1 및 제2 피크들에서의 최고 산소석출물 농도보다도 적어도 1차수의 크기 만큼 작은 것을 특징으로 하는 실리콘 웨이퍼.
  11. 상면, 하면 및 상기 상면과 하면 사이 내에서 산소석출물 농도 프로파일을 갖는 실리콘 웨이퍼에서, 상기 산소석출물 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 및 제2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크, 및 상기 웨이퍼의 하면과 상기 제2 피크 사이에 포함된 디누드존;
    상기 제1 및 제2 피크 사이에서의 컨케이브(concave) 영역; 및
    상기 웨이퍼의 상면과 상기 제1 피크 사이의 상기 디누드존내에, 상기 산소석출물 농도 프로파일을 포함하지 않는 실리콘 웨이퍼내에서의 동일한 STI 영역들에 비하여 감소된 STI 슬립을 갖는 복수개의 얕은 트랜치 분리(STI) 영역들을 포함하는 실리콘 웨이퍼.
  12. 제 11 항에 있어서, 상기 산소석출물의 농도 프로파일이 상기 상면과 하면 사이의 중앙에 위치하는 상기 실리콘 웨이퍼의 중앙면에 대하여 대칭인 것을 특징으로 하는 실리콘 웨이퍼.
  13. 제 11 항에 있어서, 상기 디누드존들의 깊이는 상기 실리콘 웨이퍼의 상면 및 하면으로부터 5 ㎛ 내지 40 ㎛의 범위내인 것을 특징으로 하는 실리콘 웨이퍼.
  14. 제 13 항에 있어서, 상기 디누드존들의 깊이는 상기 실리콘 웨이퍼의 양면중 상기 상면으로부터 30 ㎛인 것을 특징으로 하는 실리콘 웨이퍼.
  15. 제 11 항에 있어서, 상기 제1 피크 및 제2 피크에서의 산소 석출물의 농도는 적어도 1 x 109cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼.
  16. 제 11 항에 있어서, 상기 제1 피크 및 제2 피크 사이의 상기 컨케이브 영역에서의 산소 석출물의 농도는 적어도 1 x 108cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼.
  17. 제 11 항에 있어서, 상기 제1 피크 및 제2 피크 사이의 상기 컨케이브영역에서만 COP(Crystal Originated Precipitates)가 존재하는 것을 특징으로 하는 실리콘 웨이퍼.
  18. 제 11 항에 있어서, 상기 웨이퍼의 상기 상면과 상기 제1 피크 사이의 상기 디누드존은 그내에 슬립 전위가 없는 것을 특징으로 하는 실리콘 웨이퍼.
  19. 제 11 항에 있어서, 상기 컨케이브 영역내의 최저 산소석출물 농도는 상기 제1 및 제2 피크들에서의 최고 산소석출물 농도보다도 적어도 1차수의 크기 만큼 작은 것을 특징으로 하는 실리콘 웨이퍼.
  20. 상면, 하면 및 상기 상면과 하면 사이 내에서 산소석출물 농도 프로파일을 갖는 실리콘 웨이퍼에서, 상기 산소석출물 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 및 제2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크, 및 상기 웨이퍼의 하면과 상기 제2 피크 사이에 포함된 디누드존;
    상기 제1 및 제2 피크 사이에서의 컨케이브(concave) 영역; 및
    상기 웨이퍼의 상면과 상기 제1 피크 사이의 상기 디누드존내에 STI 슬립이 없는 복수개의 얕은 트랜치 분리(STI) 영역들을 포함하는 실리콘 웨이퍼.
  21. 제 20 항에 있어서, 상기 산소석출물의 농도 프로파일이 상기 상면과 하면 사이의 중앙에 위치하는 상기 실리콘 웨이퍼의 중앙면에 대하여 대칭인 것을 특징으로 하는 실리콘 웨이퍼.
  22. 제 20 항에 있어서, 상기 디누드존들의 깊이는 상기 실리콘 웨이퍼의 상면 및 하면으로부터 5 ㎛ 내지 40 ㎛의 범위내인 것을 특징으로 하는 실리콘 웨이퍼.
  23. 제 22 항에 있어서, 상기 디누드존들의 깊이는 상기 실리콘 웨이퍼의 양면중 상기 상면으로부터 30 ㎛인 것을 특징으로 하는 실리콘 웨이퍼.
  24. 제 20 항에 있어서, 상기 제1 피크 및 제2 피크에서의 산소 석출물의 농도는 적어도 1 x 109cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼.
  25. 제 20 항에 있어서, 상기 제1 피크 및 제2 피크 사이의 상기 컨케이브 영역에서의 산소 석출물의 농도는 적어도 1 x 108cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼.
  26. 제 20 항에 있어서, 상기 제1 피크 및 제2 피크 사이의 상기 컨케이브영역에서만 COP(Crystal Originated Precipitates)가 존재하는 것을 특징으로 하는 실리콘 웨이퍼.
  27. 제 20 항에 있어서, 상기 웨이퍼의 상기 상면과 상기 제1 피크 사이의 상기디누드존은 그내에 슬립 전위가 없는 것을 특징으로 하는 실리콘 웨이퍼.
  28. 제 20 항에 있어서, 상기 컨케이브 영역내의 최저 산소석출물 농도는 상기 제1 및 제2 피크들에서의 최고 산소석출물 농도보다도 적어도 1차수의 크기 만큼 작은 것을 특징으로 하는 실리콘 웨이퍼.
  29. 상면 및 하면을 갖는 실리콘 웨이퍼에 대하여, 상기 실리콘 웨이퍼의 상면 및 하면에 대하여 베이컨시 주입효과를 갖는 가스와 인터스티셜 실리콘 주입효과를 갖는 가스를 포함하는 혼합가스 분위기하에서, 1100 ℃와 1150 ℃ 사이에서 급속 열적 어닐링(RTA) 공정을 수행하여, 후속 열처리 동안에 산소석출물로 성장하는 장소로서 역할을 하는 핵생성 중심을 발생시키며, 상기 웨이퍼의 상면으로부터 하면까지의 상기 핵생성 중심의 농도 프로파일에서 상기 핵생성 중심 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 및 제 2 피크;
    상기 웨이퍼의 전면과 상기 제1 피크사이 및 상기 웨이퍼의 하면과 상기 제2 피크사이에서의 임계 농도보다 낮은 소정의 핵생성 중심 농도를 갖는 영역; 및
    상기 제1 피크 및 제2 피크 사이의 컨케이브 영역을 포함하는 실리콘 웨이퍼의 제조방법.
  30. 제 29 항에 있어서, 상기 급속 열적 어릴링 공정 단계는, 상기 웨이퍼의 상면으로부터 하면까지의 베이컨시의 농도 프로파일을 또한 발생시키며, 상기 베이컨시 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 피크 및 제2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크사이 및 상기 웨이퍼의 하면과 상기 제2 피크사이에서의 임계 농도보다 낮은 소정의 베이컨시 농도를 갖는 영역; 및
    상기 제1 피크 및 제2 피크 사이의 컨케이브 영역을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  31. 제 29 항에 있어서, 상기 웨이퍼의 상면으로부터 하면까지의 산소석출물 농도 프로파일을 형성하기 위하여 상기 실리콘 웨이퍼에 대하여 후속되는 열처리를 수행하는 단계를 더 포함하며, 상기 산소 석출물 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 피크 및 제2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크사이 및 상기 웨이퍼의 하면과 상기 제2 피크사이에 포함된 디누드존(DZ); 및
    상기 제1 피크 및 제2 피크 사이의 컨케이브 영역을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  32. 제 29 항에 있어서, 상기 혼합가스는 암모니아(NH3) 가스 및 아르곤 가스를포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  33. 제 30 항에 있어서, 상기 혼합가스는 암모니아(NH3) 가스 및 아르곤 가스를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  34. 제 29 항에 있어서, 상기 급속 열적 어닐링 공정을 수행하는 단계는, 적어도 10 ℃/초의 비율로 상기 웨이퍼를 급속 냉각하는 것을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  35. 제 29 항에 있어서, 상기 급속 열적 어닐링 공정은 1120 ℃에서 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  36. 제 29 항에 있어서, 상기 급속 열적 어닐링 공정은 적어도 5초 동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  37. 제 29 항에 있어서, 상기 급속 열적 어닐링 공정을 수행하는 단계는, 50 ℃/초의 비율로 상기 웨이퍼를 급속 가열하는 것을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  38. 제 31 항에 있어서, 상기 실리콘 웨이퍼에 대한 후속 열처리를 수행하는 단계는, 800 ℃ 내지 1000 ℃ 사이에서 4 시간 내지 20 시간동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  39. 제 29 항에 있어서, 상기 급속 열적 어닐링 공정을 수행하는 단계는 상기 실리콘 웨이퍼를 위한 웨이퍼링 공정의 도너 킬링(donor killing) 동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  40. 제 29 항에 있어서, 상기 수행 단계 이전에,
    잉곳의 인상속도가 인터스티셜 집괴의 형성이 방지되도록 충분히 크며, 베이컨시 집괴의 형성이 방지되도록 충분히 작은 잉곳 인상속도 프로파일에 따라 핫존로내의 용융 실리콘으로부터 잉곳을 인상하는 단계; 및
    상기 실리콘 웨이퍼를 제공하기 위해 상기 잉곳을 반경 방향으로 슬라이싱하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  41. 제 29 항에 있어서, 상기 수행 단계 이전에,
    점결함을 형성하지만 인터스티셜 집괴 및 베이컨시 집괴를 형성하지 않는 잉곳 인상속도 프로파일에 따라 핫존로내의 용융 실리콘으로부터 잉곳을 인상하는 단계; 및
    상기 실리콘 웨이퍼를 제공하기 위해 상기 잉곳을 반경 방향으로 슬라이싱하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  42. 제 29 항에 있어서, 상기 수행 단계 이전에,
    잉곳의 인상속도가 인터스티셜 집괴를 형성함이 없이 베이컨시 집괴가 잉곳의 직경을 통하여 형성되도록 충분히 큰 잉곳 인상속도 프로파일에 따라 핫존로내의 용융 실리콘으로부터 잉곳을 인상하는 단계; 및
    상기 실리콘 웨이퍼를 제공하기 위해 상기 잉곳을 반경 방향으로 슬라이싱하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  43. 상면 및 하면을 갖는 실리콘 웨이퍼에 대하여, 암모니아 및 아르곤의 혼합가스 분위기하에서 급속 열적 어닐링(RTA) 공정을 수행하여, 후속 열처리 동안에 산소석출물로 성장하는 장소로서 역할을 하는 핵생성 중심을 발생시키며, 상기 웨이퍼의 상면으로부터 하면까지의 상기 핵생성 중심의 농도 프로파일에서 상기 핵생성 중심 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 및 제 2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크사이 및 상기 웨이퍼의 하면과 상기 제2 피크사이에서의 임계 농도보다 낮은 소정의 핵생성 중심 농도를 갖는 영역; 및
    상기 제1 피크 및 제2 피크 사이의 컨케이브 영역을 포함하는 실리콘 웨이퍼의 제조방법.
  44. 제 43 항에 있어서, 상기 급속 열적 어릴링 공정 단계는, 상기 웨이퍼의 상면으로부터 하면까지의 베이컨시의 농도 프로파일을 또한 발생시키며, 상기 베이컨시 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 피크 및 제2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크사이 및 상기 웨이퍼의 하면과 상기 제2 피크사이에서의 임계 농도보다 낮은 소정의 베이컨시 농도를 갖는 영역; 및
    상기 제1 피크 및 제2 피크 사이의 컨케이브 영역을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  45. 제 43 항에 있어서, 상기 웨이퍼의 상면으로부터 하면까지의 산소석출물 농도 프로파일을 형성하기 위하여 상기 실리콘 웨이퍼에 대하여 후속되는 열처리를 수행하는 단계를 더 포함하며, 상기 산소석출물 농도 프로파일은,
    상기 웨이퍼의 상면 및 하면으로부터 각각 제1 및 제2 깊이에서의 제1 피크 및 제2 피크;
    상기 웨이퍼의 상면과 상기 제1 피크사이 및 상기 웨이퍼의 하면과 상기 제2 피크사이에 포함된 디누드존(DZ); 및
    상기 제1 피크 및 제2 피크 사이의 컨케이브 영역을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  46. 제 43 항에 있어서, 상기 급속 열적 어닐링 공정을 수행하는 단계는, 적어도 10 ℃/초의 비율로 상기 웨이퍼를 급속 냉각하는 것을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  47. 제 43 항에 있어서, 상기 급속 열적 어닐링 공정은 1120 ℃에서 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  48. 제 43 항에 있어서, 상기 급속 열적 어닐링 공정은 적어도 5초 동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  49. 제 43 항에 있어서, 상기 급속 열적 어닐링 공정을 수행하는 단계는, 50 ℃/초의 비율로 상기 웨이퍼를 급속 가열하는 것을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  50. 제 45 항에 있어서, 상기 실리콘 웨이퍼에 대한 후속 열처리를 수행하는 단계는, 800 ℃ 내지 1000 ℃ 사이에서 4 시간 내지 20 시간동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  51. 제 43 항에 있어서, 상기 급속 열적 어닐링 공정을 수행하는 단계는 상기 실리콘 웨이퍼를 위한 웨이퍼링 공정의 도너 킬링(donor killing) 동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  52. 제 43 항에 있어서, 상기 수행 단계 이전에,
    잉곳의 인상속도가 인터스티셜 집괴의 형성이 방지되도록 충분히 크며, 베이컨시 집괴의 형성이 방지되도록 충분히 작은 잉곳 인상속도 프로파일에 따라 핫존로내의 용융 실리콘으로부터 잉곳을 인상하는 단계; 및
    상기 실리콘 웨이퍼를 제공하기 위해 상기 잉곳을 반경 방향으로 슬라이싱하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  53. 제 43 항에 있어서, 상기 수행 단계 이전에,
    점결함을 형성하지만 인터스티셜 집괴 및 베이컨시 집괴를 형성하지 않는 잉곳 인상속도 프로파일에 따라 핫존로내의 용융 실리콘으로부터 잉곳을 인상하는 단계; 및
    상기 실리콘 웨이퍼를 제공하기 위해 상기 잉곳을 반경 방향으로 슬라이싱하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  54. 제 43 항에 있어서, 상기 수행 단계 이전에,
    잉곳의 인상속도가 인터스티셜 집괴를 형성함이 없이 베이컨시 집괴가 잉곳의 직경을 통하여 형성되도록 충분히 큰 잉곳 인상속도 프로파일에 따라 핫존로내의 용융 실리콘으로부터 잉곳을 인상하는 단계; 및
    상기 실리콘 웨이퍼를 제공하기 위해 상기 잉곳을 반경 방향으로 슬라이싱하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  55. 상면 및 하면을 갖는 실리콘 웨이퍼에 대하여, 아르곤 및 암모니아를 포함하는 분위기에서, 적어도 5초 동안 1100 ℃ 내지 1200 ℃ 사이에서 급속 열적 어닐링(RTA) 공정을 수행하는 단계를 포함하는 실리콘 웨이퍼의 제조방법.
  56. 제 55 항에 있어서, 상기 수행하는 단계는, 상면 및 하면을 갖는 실리콘 웨이퍼에 대하여, 아르곤 및 암모니아를 포함하는 분위기에서, 적어도 5초 동안 1100 ℃ 내지 1150 ℃ 사이에서 급속 열적 어닐링(RTA) 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  57. 제 55 항에 있어서, 상기 수행하는 단계 이전에, 아르곤 및 암모니아를 포함하는 분위기로부터 산소를 퍼징하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  58. 제 56 항에 있어서, 상기 수행하는 단계 이전에, 소정 농도 이하의 산소가 상기 분위기에 존재함을 감지하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  59. 제 55 항에 있어서, 상기 수행하는 단계 이전에, 아르곤 및 암모니아를 포함하는 분위기의 가열을 50 ℃/초로 1100 ℃ 내지 1150 ℃ 사이로 증가시키는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  60. 제 55 항에 있어서, 상기 수행하는 단계 이전에, 아르곤 및 암모니아를 포함하는 분위기의 가열을 50 ℃/초로 800 ℃ 로부터 1100 ℃ 내지 1150 ℃ 사이로 증가시키는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  61. 제 60 항에 있어서, 상기 증가시키는 단계 이전에 아르곤 및 암모니아를 포함하는 분위기로부터 산소를 퍼지하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  62. 제 61 항에 있어서, 상기 수행하는 단계 이전에, 소정 농도 이하의 산소가 아르곤 및 암모니아를 포함하는 분위기에 존재함을 감지하는 단계가 선행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  63. 제 55 항에 있어서, 상기 수행하는 단계 이후에, 아르곤 및 암모니아를 포함하는 분위기의 가열을 10 ℃/초 내지 70 ℃/초 사이로 1100 ℃ 내지 1150 ℃ 사이로부터 감소시키는 단계가 후행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  64. 제 55 항에 있어서, 상기 수행하는 단계 이후에, 아르곤 및 암모니아를 포함하는 분위기의 가열을 10 ℃/초 내지 70 ℃/초 사이로 1100 ℃ 내지 1150 ℃ 사이로부터 800 ℃로 감소시키는 단계가 후행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  65. 제 64 항에 있어서, 상기 감소시키는 단계 이후에, 아르곤 및 암모니아를 포함하는 분위기로부터 암모니아를 퍼지하는 단계가 후행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  66. 제 55 항에 있어서, 상기 수행하는 단계는, 상면 및 하면을 갖는 실리콘 웨이퍼에 대하여 아르곤 및 암모니아를 포함하는 분위기에서 적어도 5초 동안 1120 ℃에서 급속 열적 어닐링(RTA) 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  67. 제 55 항에 있어서, 상기 수행하는 단계는, 상면 및 하면을 갖는 실리콘 웨이퍼에 대하여 아르곤 및 암모니아를 포함하는 분위기에서 5초 내지 30초 동안에 1100 ℃ 내지 1150 ℃ 사이에서 급속 열적 어닐링(RTA) 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  68. 제 60 항에 있어서, 상기 증가시키는 단계와 상기 수행하는 단계 사이에, 아르곤 및 암모니아를 포함하는 분위기의 가열을 800 ℃에서 10초 동안 유지하는 단계가 수행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
  90. 삭제
  91. 삭제
  92. 삭제
  93. 삭제
  94. 삭제
KR10-2002-0016818A 2001-06-28 2002-03-27 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼 KR100450676B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/893,804 2001-06-28
US09/893,804 US6503594B2 (en) 1997-02-13 2001-06-28 Silicon wafers having controlled distribution of defects and slip

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR10-2004-0060692A Division KR100455400B1 (ko) 2001-06-28 2004-07-31 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘웨이퍼의 제조방법
KR10-2004-0060693A Division KR100486311B1 (ko) 2001-06-28 2004-07-31 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러

Publications (2)

Publication Number Publication Date
KR20030002300A KR20030002300A (ko) 2003-01-08
KR100450676B1 true KR100450676B1 (ko) 2004-10-01

Family

ID=25402123

Family Applications (3)

Application Number Title Priority Date Filing Date
KR10-2002-0016818A KR100450676B1 (ko) 2001-06-28 2002-03-27 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼
KR10-2004-0060692A KR100455400B1 (ko) 2001-06-28 2004-07-31 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘웨이퍼의 제조방법
KR10-2004-0060693A KR100486311B1 (ko) 2001-06-28 2004-07-31 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR10-2004-0060692A KR100455400B1 (ko) 2001-06-28 2004-07-31 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘웨이퍼의 제조방법
KR10-2004-0060693A KR100486311B1 (ko) 2001-06-28 2004-07-31 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러

Country Status (8)

Country Link
US (3) US6503594B2 (ko)
JP (3) JP2003051504A (ko)
KR (3) KR100450676B1 (ko)
CN (3) CN100510200C (ko)
DE (1) DE10227141B4 (ko)
MY (1) MY129698A (ko)
SG (3) SG118139A1 (ko)
TW (1) TW513741B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101089994B1 (ko) * 2009-05-26 2011-12-05 주식회사 엘지실트론 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
KR101104492B1 (ko) 2009-04-28 2012-01-12 삼성전자주식회사 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법
KR101383608B1 (ko) * 2011-10-20 2014-04-10 주식회사 엘지실트론 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1146150B1 (en) * 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
CN1155074C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
US20020127766A1 (en) * 2000-12-27 2002-09-12 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP4055362B2 (ja) * 2000-12-28 2008-03-05 信越半導体株式会社 単結晶育成方法および単結晶育成装置
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
KR100766393B1 (ko) * 2003-02-14 2007-10-11 주식회사 사무코 규소 웨이퍼의 제조방법
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
TWI263713B (en) * 2004-11-04 2006-10-11 Univ Nat Central Heat shield and crystal growth equipment
KR100690959B1 (ko) * 2004-12-23 2007-03-09 주식회사 실트론 단결정 잉곳의 성장 장치
CN100437941C (zh) * 2005-03-21 2008-11-26 北京有色金属研究总院 一种获得洁净区的硅片快速热处理工艺方法及其产品
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US12103874B2 (en) 2006-06-06 2024-10-01 Evoqua Water Technologies Llc Ultraviolet light activated oxidation process for the reduction of organic carbon in semiconductor process water
WO2007146671A2 (en) 2006-06-06 2007-12-21 Fluid Lines Ultaviolet light activated oxidation process for the reduction of organic carbon in semiconductor process water
US10343939B2 (en) 2006-06-06 2019-07-09 Evoqua Water Technologies Llc Ultraviolet light activated oxidation process for the reduction of organic carbon in semiconductor process water
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
US8741155B2 (en) 2007-04-03 2014-06-03 Evoqua Water Technologies Llc Method and system for providing ultrapure water
US9365436B2 (en) 2007-04-03 2016-06-14 Evoqua Water Technologies Llc Method of irradiating a liquid
US9725343B2 (en) 2007-04-03 2017-08-08 Evoqua Water Technologies Llc System and method for measuring and treating a liquid stream
US9365435B2 (en) 2007-04-03 2016-06-14 Evoqua Water Technologies Llc Actinic radiation reactor
US20080245737A1 (en) * 2007-04-03 2008-10-09 Siemens Water Technologies Corp. Method and system for providing ultrapure water
US8753522B2 (en) 2007-04-03 2014-06-17 Evoqua Water Technologies Llc System for controlling introduction of a reducing agent to a liquid stream
US8961798B2 (en) 2007-04-03 2015-02-24 Evoqua Water Technologies Llc Method for measuring a concentration of a compound in a liquid stream
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
KR20090034534A (ko) * 2007-10-04 2009-04-08 주식회사 실트론 극저결함 반도체 단결정의 제조방법 및 그 제조 장치
KR100958523B1 (ko) 2007-12-28 2010-05-19 주식회사 실트론 무결함 영역 마진이 확대된 실리콘 단결정 잉곳의 제조방법
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010040587A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
EP2351509A4 (en) 2008-10-28 2018-01-17 Olympus Corporation Medical device
DE102009002075A1 (de) 2009-04-01 2010-10-07 Wacker Chemie Ag Verfahren zur Herstellung von Kohlenwasserstoffoxysiliciumverbindungen
KR101160268B1 (ko) 2010-06-25 2012-06-27 주식회사 엘지실트론 단결정 잉곳 성장장치
JP5572569B2 (ja) 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5825931B2 (ja) * 2011-08-25 2015-12-02 グローバルウェーハズ・ジャパン株式会社 固体撮像素子の製造方法
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9634098B2 (en) * 2013-06-11 2017-04-25 SunEdison Semiconductor Ltd. (UEN201334164H) Oxygen precipitation in heavily doped silicon wafers sliced from ingots grown by the Czochralski method
WO2015003022A1 (en) * 2013-07-01 2015-01-08 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
CN105002556A (zh) * 2014-04-21 2015-10-28 洛阳金诺机械工程有限公司 一种拉制硅芯时提高硅芯结晶速度的装置
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
US9425063B2 (en) 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
WO2016021843A1 (ko) * 2014-08-05 2016-02-11 주식회사 엘지실트론 실리콘 단결정 성장 장치 및 이를 이용한 실리콘 단결정 성장 방법
KR101680217B1 (ko) * 2014-08-05 2016-11-28 주식회사 엘지실트론 실리콘 단결정 성장 장치 및 이를 이용한 실리콘 단결정 성장 방법
US9312120B2 (en) * 2014-08-29 2016-04-12 Infineon Technologies Ag Method for processing an oxygen containing semiconductor body
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
US11161762B2 (en) 2015-01-21 2021-11-02 Evoqua Water Technologies Llc Advanced oxidation process for ex-situ groundwater remediation
US10494281B2 (en) 2015-01-21 2019-12-03 Evoqua Water Technologies Llc Advanced oxidation process for ex-situ groundwater remediation
CN107208306B (zh) * 2015-02-03 2020-07-14 胜高股份有限公司 单晶提拉装置的清洗方法及其清洗用具和单晶的制造方法
CN104630880A (zh) * 2015-02-15 2015-05-20 英利集团有限公司 形成单晶棒的直拉系统与生长单晶棒的工艺方法
JP6601119B2 (ja) * 2015-10-05 2019-11-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハ裏面検査装置およびそれを用いたエピタキシャルウェーハ裏面検査方法
CN105470129B (zh) * 2015-12-01 2018-10-16 北京北方华创微电子装备有限公司 一种消除氧热施主对少子扩散长度影响的方法
CN105483820A (zh) * 2015-12-09 2016-04-13 天津市环欧半导体材料技术有限公司 一种提高直拉硅单晶拉速的结构
KR101800272B1 (ko) * 2015-12-23 2017-12-20 에스케이실트론 주식회사 실리콘 단결정 잉곳의 성장 장치 및 성장 방법
KR101841550B1 (ko) * 2015-12-23 2018-03-23 에스케이실트론 주식회사 실리콘 단결정 잉곳의 성장 장치 및 성장 방법
JP6647892B2 (ja) 2016-02-03 2020-02-14 株式会社Ｓｃｒｅｅｎホールディングス 熱処理用サセプタおよび熱処理装置
SG11201900068PA (en) 2016-07-06 2019-02-27 Tokuyama Corp Single crystal silicon plate-shaped body and production method therefor
CN106435715A (zh) * 2016-11-03 2017-02-22 保山新澳泰能源有限公司 一种单晶热场梯度附加调节系统
DE102016225138A1 (de) 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
KR101895131B1 (ko) * 2016-12-28 2018-10-18 경북대학교 산학협력단 단결정 성장로의 잉곳 직경 측정 방법
CN108660513A (zh) * 2017-03-28 2018-10-16 上海新昇半导体科技有限公司 一种减少晶片缺陷的设备及方法
JP6950581B2 (ja) * 2018-02-28 2021-10-13 株式会社Sumco シリコン単結晶の製造方法およびシリコン単結晶の引き上げ装置
US11885036B2 (en) 2019-08-09 2024-01-30 Leading Edge Equipment Technologies, Inc. Producing a ribbon or wafer with regions of low oxygen concentration
RU2719622C1 (ru) * 2019-08-13 2020-04-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора
US11695048B2 (en) 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN111893557A (zh) * 2020-07-01 2020-11-06 中国科学院上海微系统与信息技术研究所 一种用于隔绝热量的热屏障装置及熔炼炉
CN111893558B (zh) * 2020-07-01 2021-08-17 中国科学院上海微系统与信息技术研究所 一种用于单晶硅生长炉的薄膜隔热片及单晶硅生长炉
CN111926379A (zh) * 2020-07-01 2020-11-13 中国科学院上海微系统与信息技术研究所 一种热屏障装置及熔炼炉
CN111893561B (zh) * 2020-07-01 2021-08-17 中国科学院上海微系统与信息技术研究所 一种用于单晶硅生长炉的复合隔热结构及单晶硅生长炉
CN111926380B (zh) * 2020-07-01 2021-10-19 中国科学院上海微系统与信息技术研究所 一种用于单晶生产炉的热屏装置、控制方法及单晶生产炉
US11990425B2 (en) * 2020-09-30 2024-05-21 Tokyo Electron Limited Stress relief in semiconductor wafers
KR102429972B1 (ko) * 2020-10-07 2022-08-05 주식회사 오에스티투 고저항 웨이퍼 제조 방법
US11873575B2 (en) 2020-11-30 2024-01-16 Globalwafers Co., Ltd. Ingot puller apparatus having heat shields with voids therein
CN113106546B (zh) * 2021-03-25 2022-05-17 徐州鑫晶半导体科技有限公司 用于单晶炉的导流筒、单晶炉及导流筒的加工方法
EP4151782B1 (de) * 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
KR102643160B1 (ko) * 2022-06-08 2024-03-04 주식회사 한스코리아 실리콘 단결정 잉곳 생산장치
JP2024008390A (ja) * 2022-07-08 2024-01-19 株式会社Sumco シリコンウェーハ及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647625A (en) * 1987-06-30 1989-01-11 Sony Corp Treating method for semiconductor substrate
JPH05330975A (ja) * 1992-06-03 1993-12-14 Mitsubishi Materials Corp 単結晶引上装置
US5403406A (en) * 1990-11-15 1995-04-04 Memc Electronic Materials, Spa Silicon wafers having controlled precipitation distribution
KR19980070037A (ko) * 1997-02-13 1998-10-26 윤종용 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치
US5972106A (en) * 1995-12-08 1999-10-26 Shin-Etsu Handotai Co., Ltd. Device and method for producing single crystal
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6190631B1 (en) * 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6191010B1 (en) * 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6236104B1 (en) * 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS529438B2 (ko) 1973-01-16 1977-03-16
JPS61219795A (ja) 1985-03-25 1986-09-30 Mitsubishi Metal Corp 析出核の形成速度が速いシリコン単結晶ウエハおよびその製造法
JPS6213834A (ja) 1985-07-10 1987-01-22 Akebono Brake Res & Dev Center Ltd 偏摩耗改善パツドの製法
JPS63315589A (ja) 1987-06-16 1988-12-23 Osaka Titanium Seizo Kk 単結晶製造装置
JPS6418988A (en) * 1987-07-13 1989-01-23 Sony Corp Single crystal growth unit
JPH0745354B2 (ja) 1987-08-31 1995-05-17 新日本製鐵株式会社 単結晶棒の引上げ装置
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
JPH01242500A (ja) * 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH02107587A (ja) 1988-10-13 1990-04-19 Mitsubishi Metal Corp 半導体単結晶育成装置
JP2709310B2 (ja) 1989-11-11 1998-02-04 住友シチックス株式会社 単結晶引上げ装置
JPH06102590B2 (ja) 1990-02-28 1994-12-14 信越半導体株式会社 Ｃｚ法による単結晶ネック部育成自動制御方法
GB9014136D0 (en) 1990-06-25 1990-08-15 Fujisawa Pharmaceutical Co Tricyclo compounds,a process for their production and a pharmaceutical composition containing the same
JPH0777996B2 (ja) 1990-10-12 1995-08-23 信越半導体株式会社 コーン部育成制御方法及び装置
JP3016897B2 (ja) 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JPH0825831B2 (ja) 1991-03-29 1996-03-13 九州電子金属株式会社 シリコン単結晶製造装置
DE69133236T2 (de) 1991-04-26 2004-02-26 Mitsubishi Materials Corp. Verfahren zur Einkristallzüchtung
US5441014A (en) * 1991-06-24 1995-08-15 Komatsu Electronic Metals Co., Ltd. Apparatus for pulling up a single crystal
JP2785532B2 (ja) 1991-08-24 1998-08-13 信越半導体株式会社 単結晶棒引上育成制御装置
JP3153595B2 (ja) 1991-12-04 2001-04-09 株式会社東芝 遠方監視システム
US5485803A (en) 1993-01-06 1996-01-23 Nippon Steel Corporation Method of predicting crystal quality of semiconductor single crystal and apparatus thereof
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH06340490A (ja) 1993-05-31 1994-12-13 Sumitomo Sitix Corp シリコン単結晶製造装置
DE4442829A1 (de) 1994-12-01 1996-06-05 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zur Herstellung eines Einkristalls
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
US5779791A (en) 1996-08-08 1998-07-14 Memc Electronic Materials, Inc. Process for controlling thermal history of Czochralski-grown silicon
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
SG105510A1 (en) 1997-04-09 2004-08-27 Memc Electronic Materials Low defect density silicon
JPH1192283A (ja) * 1997-09-18 1999-04-06 Toshiba Corp シリコンウエハ及びその製造方法
US6090671A (en) * 1997-09-30 2000-07-18 Siemens Aktiengesellschaft Reduction of gate-induced drain leakage in semiconductor devices
JP3587231B2 (ja) 1998-01-27 2004-11-10 三菱住友シリコン株式会社 シリコン単結晶の引上げ装置
JP4195738B2 (ja) 1998-04-08 2008-12-10 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶製造装置
JP3670493B2 (ja) * 1998-10-09 2005-07-13 東芝セラミックス株式会社 単結晶引上装置
WO2000022198A1 (en) 1998-10-14 2000-04-20 Memc Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6197111B1 (en) * 1999-02-26 2001-03-06 Memc Electronic Materials, Inc. Heat shield assembly for crystal puller
JP3709494B2 (ja) * 1999-02-26 2005-10-26 株式会社Ｓｕｍｃｏ シリコン単結晶引上げ装置の熱遮蔽部材
JP2002543608A (ja) * 1999-05-03 2002-12-17 シュテアク エルテーペー システムズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体材料の格子構造体中に欠陥を形成させる方法
DE10006589A1 (de) * 1999-05-26 2000-12-07 Samsung Electronics Co Ltd Czochralski-Zugvorrichtungen und Zugverfahren zum Herstellen von monokristallinen Siliziumblöcken
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001270798A (ja) * 2000-03-28 2001-10-02 Wacker Nsce Corp シリコン単結晶製造装置
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS647625A (en) * 1987-06-30 1989-01-11 Sony Corp Treating method for semiconductor substrate
US5403406A (en) * 1990-11-15 1995-04-04 Memc Electronic Materials, Spa Silicon wafers having controlled precipitation distribution
JPH05330975A (ja) * 1992-06-03 1993-12-14 Mitsubishi Materials Corp 単結晶引上装置
US5972106A (en) * 1995-12-08 1999-10-26 Shin-Etsu Handotai Co., Ltd. Device and method for producing single crystal
KR19980070037A (ko) * 1997-02-13 1998-10-26 윤종용 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6190631B1 (en) * 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
US6191010B1 (en) * 1998-09-02 2001-02-20 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6236104B1 (en) * 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104492B1 (ko) 2009-04-28 2012-01-12 삼성전자주식회사 단결정 기판 제조방법 및 그에 의해 제조된 단결정 기판 평가를 위한 열처리 방법
KR101089994B1 (ko) * 2009-05-26 2011-12-05 주식회사 엘지실트론 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
KR101383608B1 (ko) * 2011-10-20 2014-04-10 주식회사 엘지실트론 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법

Also Published As

Publication number Publication date
CN1796621A (zh) 2006-07-05
JP2007290961A (ja) 2007-11-08
US6676753B2 (en) 2004-01-13
KR20040076841A (ko) 2004-09-03
SG123642A1 (en) 2006-07-26
JP2003051504A (ja) 2003-02-21
KR20030002300A (ko) 2003-01-08
SG145553A1 (en) 2008-09-29
CN1254855C (zh) 2006-05-03
KR100486311B1 (ko) 2005-04-29
US6503594B2 (en) 2003-01-07
MY129698A (en) 2007-04-30
JP2011258973A (ja) 2011-12-22
DE10227141A1 (de) 2003-01-23
SG118139A1 (en) 2006-01-27
US20010055689A1 (en) 2001-12-27
CN1782141A (zh) 2006-06-07
CN100510200C (zh) 2009-07-08
US20030044622A1 (en) 2003-03-06
JP5484414B2 (ja) 2014-05-07
KR20040076237A (ko) 2004-08-31
CN1393914A (zh) 2003-01-29
KR100455400B1 (ko) 2004-11-09
DE10227141B4 (de) 2012-11-29
US6780238B2 (en) 2004-08-24
US20030068890A1 (en) 2003-04-10
TW513741B (en) 2002-12-11

Similar Documents

Publication Publication Date Title
KR100450676B1 (ko) 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼
KR100378184B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US6821344B2 (en) Czochralski pullers including heat shield housings having sloping top and bottom
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
KR100788988B1 (ko) 에피텍셜 웨이퍼용 실리콘 단결정 웨이퍼, 에피텍셜웨이퍼 및 이들의 제조방법 그리고 평가방법
US8920560B2 (en) Method for manufacturing epitaxial wafer
KR20000005886A (ko) 적은결함을갖는질소가도프된실리콘단결정웨이퍼및그의제조방법
JP4718668B2 (ja) エピタキシャルウェーハの製造方法
US6902618B2 (en) Silicon single crystal wafer having void denuded zone on the surface and diameter of above 300 mm and its production method
US5574307A (en) Semiconductor device and method of producing the same
JP4089137B2 (ja) シリコン単結晶の製造方法およびエピタキシャルウェーハの製造方法
ITMI20011120A1 (it) Wafer di silicio aventi distribuzione controllata di difetti, metodi di preparazione degli stessi, ed estrattori czochralski per la fabbrica
KR100385961B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정
US7122082B2 (en) Silicon wafer and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 16