KR19980070037A - 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치 - Google Patents

반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치 Download PDF

Info

Publication number
KR19980070037A
KR19980070037A KR1019970054899A KR19970054899A KR19980070037A KR 19980070037 A KR19980070037 A KR 19980070037A KR 1019970054899 A KR1019970054899 A KR 1019970054899A KR 19970054899 A KR19970054899 A KR 19970054899A KR 19980070037 A KR19980070037 A KR 19980070037A
Authority
KR
South Korea
Prior art keywords
ingot
semiconductor
seed crystal
speed
growth
Prior art date
Application number
KR1019970054899A
Other languages
English (en)
Inventor
박재근
조규철
이곤섭
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to US08/989,591 priority Critical patent/US6045610A/en
Priority to SG1998000215A priority patent/SG64470A1/en
Priority to TW087101568A priority patent/TW541366B/zh
Priority to TW91115554A priority patent/TWI251039B/zh
Priority to KR1019980003911A priority patent/KR100295040B1/ko
Priority to CNA2003101248608A priority patent/CN1548590A/zh
Priority to DE19861325A priority patent/DE19861325B4/de
Priority to DE19806045A priority patent/DE19806045B4/de
Priority to JP03068298A priority patent/JP3992816B2/ja
Priority to CNB981004164A priority patent/CN100482868C/zh
Publication of KR19980070037A publication Critical patent/KR19980070037A/ko
Priority to US09/320,210 priority patent/US6251184B1/en
Priority to US09/320,102 priority patent/US6146459A/en
Priority to US09/454,675 priority patent/US6472040B1/en
Priority to US09/702,503 priority patent/US6485807B1/en
Priority to US09/803,471 priority patent/US6409833B2/en
Priority to US09/893,804 priority patent/US6503594B2/en
Priority to US10/217,635 priority patent/US6821344B2/en
Priority to US10/235,006 priority patent/US6676753B2/en
Priority to US10/235,023 priority patent/US6780238B2/en
Priority to JP2007127354A priority patent/JP2007238440A/ja

Links

Abstract

반도체 잉곳 성장시 베이컨시-풍부(vacancy-rich)영역의 직경 및 라지디스로케이션영역을 최소화하여 반도체소자의 신뢰성 및 수율향상을 꾀하는 시드결정의 인상속도 최적화방법, 그에 따른 반도체 잉곳 성장방법, 이에 따라 성장된 반도체 잉곳, 반도체 웨이퍼 및 반도체장치에 관한 것이다.
본 발명은, 시드결정의 인상속도를 일정한 속도로 감소시키면서 기준잉곳을 성장시키는 단계; 기준잉곳의 길이방향을 따라 결함의 분포를 분석하는 단계; 및 분석의 결과를 토대로 기준잉곳의 길이방향에 대한 직각면에서 최적의 결함을 포함하는 특정지점을 설정하여 이 지점에서의 시드결정 인상속도를 최적의 인상속도로 결정하는 단계를 구비하며, 상기 최적화인상속도에서 반도체 잉곳을 성장시켜 잉곳 및 웨이퍼의 대부분에 걸쳐 베이컨시-풍부영역이 균일하게 분포됨과 동시에 라지디스로케이션영역이 최소화된다.
따라서, 잉곳에서 결함의 최소화와 잉곳 전체에 걸쳐 결함 분포의 균일화가 달성되어 반도체소자의 수율향상을 꾀할 수 있다.

Description

반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과 반도체 웨이퍼 및 반도체장치
본 발명은 반도체장치 제조용 잉곳성장에 관한 것이며, 보다 상세하게는 반도체 잉곳 성장시 베이컨시-풍부(vacancy-rich)영역의 직경 및 라지디스로케이션(Large Dislocation)영역을 최소화하며, 잉곳으로부터 제작되는 반도체 웨이퍼가 균일한 결함분포를 가짐으로써 반도체소자의 수율향상을 꾀하는, 특히 초크랄스키법에 의한 반도체 잉곳(ingot) 성장시 시드(seed)결정의 인상속도(pull rate) 최적화방법, 이에 따라 설정된 최적화인상속도를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과 반도체 웨이퍼 및 반도체장치에 관한 것이다.
일반적으로, 반도체소자가 고집적화되는 반도체 웨이퍼는 단결정으로 성장된 반도체 잉곳으로부터 제작된다. 이러한 고밀도의 디바이스를 집적시킨 VLSI 제작을 위한 반도체 웨이퍼의 품질은 반도체소자의 신뢰성이나 수율에 결정적인 영향을 미치는 것이며, 그의 일반적인 제작과정을 실리콘 반도체에 대하여 설명한다.
먼저, 원료물질로부터 단결정을 성장시킨다. 단결정 성장과정은 쿼차이트(Quartzite)등의 원료물질을 복잡한 다단계의 정제과정을 통하여 다결정 실리콘으로 형성시킨 후, 초크랄스키(Czochralski; CZ)법이나 용융대역(Float Zone; FZ)법을 사용하여 단결정 잉곳(Ingot)으로 성장시키는 과정이다.
단결정 잉곳이 성장된 후에는 일련의 복잡한 형상화공정과 폴리싱공정을 수행하여 반도체장치의 제조에 적당한 물질인 웨이퍼가 형성되며, 이러한 일련의 공정을 웨이퍼링(wafering)이라 한다.
즉, 상기 단결정 잉곳에 대하여 트리밍공정을 수행하여 적정한 형상과 크기로 표면을 다듬질하며, 트리밍된 잉곳은 결정격자의 방향을 표시하기 위해 그 길이방향을 따라 하나 또는 그 이상의 플랫(Flat)을 형성시키며(Orientation Flattening), 잉곳표면의 오염물질을 제거하는 잉곳에칭(ingot etching)이 수행되고, 잉곳으로부터 실리콘 슬라이스를 만들기 위해 절단공정을 수행한다(slicing). 이어서, 각 실리콘 슬라이스의 가장자리를 라운딩처리(edge rounding)하여 취급편리를 도모하며, 이어서, 상기 슬라이스의 휨을 방지하기 위하여 슬라이스를 래핑(Lapping)한다.
이어서 앞서의 형상화작업 등에 의한 손상이나 오염물을 화학적으로 에칭하여 제거하며(slice etching), 도너킬링(donor killing)이라는 열처리공정을 수행하며, 이는 잉곳성장 후 실리콘 단결정의 격자 사이에 존재하는 침입형 산소(interstitial oxygen)가 O+또는 O-등으로 대전되어 결정격자내에서 일종의 도너역할을 하기 때문에 후속되는 불순물주입등 웨이퍼의 전기적 조절을 곤란하게 하는 것을 방지하기 위함이다.
이어서, 열처리된 슬라이스의 표면을 폴리싱한 후, 크리닝한다.
한편, 상기와 같은 일련의 웨이퍼링 공정에도 불구하고 반도체 웨이퍼의 품질은 반도체 웨이퍼용 잉곳의 성장과정에서 거의 결정되어진다. 잉곳 성장방법으로서 초크랄스키(Czochralski; CZ)법과 용융대역(Float Zone; FZ)법이 주로 사용되며, 초크랄스키법이 써멀 스트레스(Thermal Stress)에 대한 내구력이 강하기 때문에 VLSI에서 보다 널리 적용되고 있다.
도1은 일반적인 초크랄스키법에 의한 단결정 성장장치인 풀러(puller)를 나타낸다. 풀러는 크게 3개의 성분으로 구성된다. 즉, 석영도가니(14), 흑연지지대(12), 회전장치(10) 및 고주파코일(16)등의 가열소자로 구성되는 전기로부분과; 시드결정지지부(24)와 그 회전장치로 구성되는 인상장치부분과; 가스공급원, 유량조절기, 배기장치등으로 구성되는 분위기 제어부분이다.
단결정 잉곳의 성장과정을 간단히 살펴보면, 원료물질을 정제하여 형성한 다결정실리콘을 석영도가니(14)에 넣은 후 코주파코일(16)로 실리콘의 용융온도 이상으로 가열하여 용융시킨다. 이어서 적정한 결정방향을 갖는 시드결정(22)을 용융된 실리콘용액(18)과 접촉시킨 후 서서히 인상시키면 고체와 액체의 계면에서 냉각이 이루어지면서 시드결정의 결정방향과 같은 단결정이 성장된다. 이때 열전달이 효율적으로 이루어질 수 있도록 전기로부분의 회전장치(10)는 시계방향으로 회전하며, 시드결정 인상장치는 이와 반대방향인 반시계방향으로 회전하면서 인상된다.
상기와 같은 잉곳 성장장치와 성장과정에서 원하는 잉곳의 직경과 결정결함이 적은 고순도의 단결정 잉곳을 성장시키기 위한 주요 파라미터는 크게 용융온도, 잉곳의 직경, 인상속도 및 회전속도등이 있다. 특히, 시드결정의 인상속도는 풀러의 핫존(hot zone)구조에 의해 결정되는 온도조건과 함께 성장되는 단결정 잉곳의 직경과 성장속도 및 품질을 좌우하는 중요한 파라미터이다.
단결정 잉곳의 직경은 인상속도에 반비례함으로 잉곳의 직경을 증가시키기 위하여 인상속도를 감소시키는 것은 경제적 측면에서 일정한 한계를 가지게 된다. 또한 시드결정의 인상속도가 충분히 높지 않은 경우에는 단결정 성장과정에서 발생되는 점결함들이 확산이동하여 대규모의 전위루프(dislocation loop)가 형성되는 소위 라지디스로케이션(large dislocation)이라는 잉곳의 품질적인 문제점을 유발하게 된다. 한편, 시드결정의 인상속도를 증가시키면 원하는 잉곳의 직경을 충분히 확보할 수 없을 뿐만 아니라 결정성장시 고체화되는 영역의 냉각이 급하게 이루어져 과도하게 존재하는 점결함들이 잉곳의 가장자리로 충분히 빠져나가지 못한 채 결정내에 고착된다는 문제점이 있다.
따라서, 단결정 잉곳의 성장에 있어서는 잉곳 성장장치의 핫존(hot zone)구조에 의한 온도조건과 함께 시드결정의 인상속도(pull rate)가 단결정의 생산성과 품질을 크게 좌우하게 되는 것이다.
도2는 단결정성장된 종래의 특정 반도체 잉곳으로부터 웨이퍼링과정을 거쳐 제조된 반도체 웨이퍼에서 결함의 분포를 나타낸 도면이다. 도2로부터 웨이퍼(30)내의 결함분포는, 방사형태로 그 내부는 베이컨시 타입의 결함이 집중된 베이컨시-풍부영역(32)이 되며, 그 주변으로는 인터스티셜 타입의 결함이 분포된 인터스티셜-풍부영역(34)로 구분되어지며 그 경계를 통상 OSF(Oxidation induced Stacking Fault)링이라 한다. 상기 베이컨시 타입의 결함으로서는 웨이퍼 표면을 세정하기 위한 SC1 처리후에 나타나는 COP(Crystal Originated Particles), 레이저광 산란촬영장치(Laser light Scattering Tomography)에 의해 검출되는 LST 결함, 웨이퍼 표면에 대한 세코에칭후 나타나는 FPD(Flow Pattern Defects)등이 있으며, 인터스티셜 타입의 결함은 침입형 산소에 기인한 결함등이 있다.
한편, 보론코브(Voronkov)의 이론에 따르면, 상기 베이컨시-풍부영역(32)과 인터스티셜-풍부영역(34)과의 경계인 OSF링의 직경(DV)은 시드결정의 인상속도의 함수로 나타난다는 것이 알려져 있다. 따라서 잉곳성장시 시드결정의 인상속도가 증가될수록 웨이퍼 내부의 베이컨시-풍부영역(32)의 직경(Dv)은 증가되어진다.
도3은 본 발명자들에 의하여 실험분석된 데이터로서, 특정 잉곳으로부터 제작된 웨이퍼에 대하여 DRAM(Dynamic Random Access Memory) 공정을 수행한 후 프라임굿(prime good)을 판별하기 위한 Bin1 수율을 조사한 결과를 나타낸 그래프이다. 도3에서 가로축은 웨이퍼에서 결함영역의 직경을 나타낸 것으로서, 본 출원인에 의하여 1997년 2월 6일자로 대한민국 특허청에 출원된 대한민국 특허출원번호 제 97-3764호 웨이퍼의 결함분석방법에 개시된 방법에 의하여 직접방식으로 검출된 웨이퍼상의 결함분포로부터 측정된 결함영역의 직경을 나타낸다. 한편, 상기 출원의 개시내용으로부터 결함영역의 직경과 결함의 농도사이에는 일정한 관계가 있음을 쉽게 측정할 수 있다. 즉, 결함영역의 직경이 클수록 결함영역내의 디-디펙트(D-Defects)나 COP의 농도도 증가하며, 반대로 결함영역의 직경이 작을수록 결함영역내의 결함의 농도도 감소하게 된다. 도3은 상기 결함영역의 직경과 결함의 농도사이의 관계로부터 예측할 수 있는 바와 같이, 결함영역의 직경이 증가할수록, 즉 결함의 농도가 증가할수록 반도체 웨이퍼상에 구현된 반도체소자의 Bin1 수율이 현격히 떨어지게 된다.
한편, 종래에는 웨이퍼상에 구현되는 반도체소자의 수율과 직접적으로 관련있는 결정결함(crystal defect)이 그 분포나 농도측면에서 제대로 제어되지 않은 관계로 웨이퍼마다, 나아가 동일 잉곳으로부터 제작된 웨이퍼들 사이에서 조차도 결정결함의 분포와 농도가 일관되게 정형화되지 않았기 때문에 반도체소자의 수율관리에 큰 어려움이 있었다.
본 발명의 목적은, 상기 종래기술의 배경 및 문제점으로부터 반도체 웨이퍼에서 결정결함을 최소화 및 웨이퍼내에 산재하는 결정결함의 분포도를 잉곳 전체에 걸쳐 균일하게 하기 위한 것이다.
본 발명의 보다 구체적인 제 1 목적은, 반도체 잉곳 성장시 시드결정의 인상속도에 따라 잉곳내의 결정결함의 분포를 분석하여 시드결정 인상속도에 대한 최적화속도를 찾아내는 방법을 제공하는 데 있다.
본 발명의 제 2 목적은, 시드결정의 최적화된 인상속도를 적용하여 반도체 잉곳을 성장시키는 반도체 잉곳 성장방법을 제공하는 데 있다.
본 발명의 제 3 목적은, 결정결함의 농도가 최소화되며, 결정결함의 분포가 잉곳 전체에 걸쳐 균일하게 되어 있는 반도체 잉곳을 제공하는 데 있다.
본 발명의 제 4 목적은 결정결함이 최소화된 반도체 웨이퍼를 제공하는 데 있다.
본 발명의 제 5 목적은 결정결함이 최소화된 반도체 웨이퍼상에 반도체회로를 구성한 반도체장치를 제공하는 데 있다.
도1은 초크랄스키 결정성장을 수행하여 잉곳을 제조하는 일반적인 풀러(puller)를 나타내는 개략도이다.
도2는 종래의 반도체 웨이퍼에서 베이컨시-풍부(vacancy-rich)영역과 인터스티셜-풍부(interstitial-rich)영역을 구분하여 나타내는 도면이다.
도3은 반도체 웨이퍼에서 결함영역의 직경과 Bin1 수율의 관계를 나타내는 그래프이다.
도4는 본 발명의 일 실시예에 따라 기준잉곳 성장을 위한 시드결정의 인상속도(pull rate) 변화 그래프이다.
도5는 본 발명의 일 실시예에 의한 인상속도에 따라 성장된 기준잉곳에서 잉곳의 길이방향으로 절단한 면에서 결함의 단면 분포관계를 보여주는 XRT분석 사진이다.
도6은 도5에 대응하는 라이프타임 맵(Lifetime Map) 사진이다.
도7은 본 발명의 일 실시예에 따른 잉곳결정 길이에 대한 시드결정 인상속도의 관계를 나타낸 그래프이다.
도8은 도7의 인상속도에 의해 성장된 잉곳의 베이컨시-풍부영역의 직경관계를 개략적으로 나타낸 도면이다.
도9는 본 발명의 일 실시예에 따른 잉곳결정 길이에 대한 시드결정 인상속도의 미세조정(fine tuning)관계를 나타낸 그래프이다.
도10은 도9의 인상속도에 의해 성장된 잉곳의 베이컨시-풍부영역의 직경관계를 개략적으로 나타낸 도면이다.
도11은 본 발명의 일 실시예에 따라 성장된 반도체 잉곳에서 결함의 단면 분포관계를 개략적으로 나타낸 도면이다.
도12은 도11의 12-12선을 자른 반도체 웨이퍼의 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10; 회전장치 12; 흑연지지대
14; 석영도가니 16; 고주파코일
18; 실리콘용액 20; 잉곳
22; 시드결정 30; 웨이퍼
32,50; 베이컨시-풍부영역 34; 인터스티셜-풍부영역
52; 완전결정영역
상기 본 발명의 제 1 목적을 달성하기 위한 본 발명에 따른 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법은, 시드결정의 인상속도를 특정의 속도에 이르기까지 일정한 속도로 감소시키면서 기준잉곳을 성장시키는 단계; 상기 기준잉곳의 길이방향을 따라 결함의 분포를 분석하는 단계; 및
상기 분석의 결과를 토대로 상기 기준잉곳의 길이방향에 대한 직각면에서 최적의 결함을 포함하는 특정지점을 설정하여 이 지점에서의 시드결정 인상속도를 최적의 인상속도로 결정하는 단계를 구비하여 이루어진다.
상기 시드결정의 인상속도를 최적화함에 있어서, 상기 기준잉곳은 초크랄스키법에 의해 성장된 실리콘 잉곳에 대하여 적용되며, 상기 기준잉곳의 성장은 상기 시드결정의 인상속도를 일정한 속도로 감소후 다시 특정의 속도로 증가시키면서 수행하는 것이, 보다 바람직하게는 상기 인상속도의 감소 및 증가는 1차함수를 유지하며 수행되는 것이 잉곳에서 결함의 분포를 정확히 나타낼 수 있다.
또한, 상기 시드결정의 인상속도의 초기속도 및 최저속도는 성장되는 잉곳의 원하는 직경에 따라 적절히 선택하며, 보다 정교하게는 특정 핫존구조하의 온도조건을 고려하여 이루어질 수 있다.
또한, 상기 결함의 분포에 대한 분석은 잉곳의 가로방향으로 절단한 샘플 및 상기 잉곳의 길이방향을 따라 절개한 단면에서의 분포로 나타내며, 예를 들어 절개한 잉곳의 단면을 XRT 분석을 통하여 나타낼 수 있다. 상기 결함의 분포는 베이컨시-풍부영역, 인터스티셜-풍부영역 및 완전결정영역에 대한 분포로 나타내며, 상기 최적의 결함을 포함하는 지점의 설정은 주변부가 라지디스로케이션이 포함되지 않으면서 중앙부에 상기 베이컨시-풍부영역만이 포함되는 지점이며, 그중에서 특히 베이컨시-풍부영역의 직경이 최소가 되며 그 주변을 따라 완전결정영역이 되는 지점에 대하여 이루어지는 것이 바람직하다.
또한 상기 본 발명의 제 2 목적을 달성하기 위한 반도체 잉곳 성장방법은, 시드결정의 인상속도를 초기속도로부터 청구항 1에 의해 설정된 최적화속도까지 점차로 감소시키면서 반도체 잉곳을 성장시키는 단계; 및
상기 시드결정의 인상속도가 최적화인상속도에 이르면 시드결정을 최적화인상속도로 인상하면서 반도체 잉곳을 성장시키는 단계를 구비하여 이루어진다.
상기 최적화인상속도로 시드결정을 인상하면서 반도체 잉곳을 일정한 길이만큼 성장시킨 후 시드결정의 인상속도를 점차로 증가시키면서 잉곳성장을 종료하게 되며, 상기 시드결정의 최적화인상속도는 일정한 범위를 가질 수 있으며, 상기 시드결정의 최적화인상속도의 범위는 성장되는 잉곳의 길이방향에 대한 직각면상에서 주변부에 라지디스로케이션이 없이 중앙부에 베이컨시-풍부영역만이 존재하도록 하는 시드결정의 인상속도 범위로 하는 것이 결함을 최소화할 수 있으며, 상기 시드결정의 최적화인상속도 범위내에서 시드결정의 인상속도를 미세하게 감소시키면서 잉곳을 성장시키는 것이 잉곳 전체에 걸쳐 균일한 결함분포를 가질 수 있어 바람직하다.
특히, 상기 시드결정의 인상속도가 최적화인상속도에서 잉곳 성장을 시키는 단계는 성장되는 잉곳의 길이방향에 대한 직각면상에서 주변부에 라지디스로케이션이 없이 중앙부에 베이컨시-풍부영역의 직경이 최소가 되는 인상속도에서 시작하는 것이 결정결함을 최소화할 수 있어 바람직하다.
상기 잉곳 성장은 원하는 잉곳의 직경에 따라 잉곳성장장치의 특정된 핫존(hot zone) 구조하에서 수행하며, 원하는 잉곳의 직경에 따라 핫존의 구조를 다양하게 조정하면서 수행할 수도 있다.
상기 본 발명의 제 3 목적을 달성하기 위한 반도체 잉곳은, 반도체 잉곳의 길이방향을 따라 그 주변부에 라지디스로케이션이 없이 그 중앙부에 특정의 직경을 갖는 베이컨시-풍부영역만이 잉곳의 유효영역의 대부분에 걸쳐 형성되어 있는 것을 특징으로 한다.
상기 반도체 잉곳의 베이컨시-풍부영역의 직경은 일정한 범위를 갖는 것이 허용될 수 있으며, 특히 상기 반도체 잉곳은 8인치 웨이퍼용 잉곳에 대하여 상기 베이컨시-풍부영역의 직경이 10 내지 16 cm 범위내로 하는 것이 바람직하나, 직경이 10 cm 이하 또는 직경이 16 cm 이상일 수도 있다.
특히, 상기 반도체 잉곳의 길이방향을 따라 형성된 상기 베이컨시-풍부영역의 주변으로는 완전결정 상태인 것이 바람직하다.
상기 본 발명의 제 4 목적을 달성하기 위한 반도체 웨이퍼는, 그 주변부에 라지디스로케이션이 없이 그 중앙부에 특정의 직경을 갖는 베이컨시-풍부영역만이 형성되어 있는 것을 특징으로 한다.
8인치 웨이퍼에 대하여 상기 베이컨시-풍부영역의 직경이 10 내지 16 cm 범위내로 하는 것이 바람직하나, 직경이 10 cm 이하 또는 직경이 16 cm 이상이 될 수도 있으며, 상기 반도체 웨이퍼의 상기 베이컨시-풍부영역의 주변으로는 완전결정 상태인 것이 바람직하다.
상기 본 발명의 제 5 목적을 달성하기 위한 반도체장치는, 그 주변부에 라지디스로케이션이 없이 그 중앙부에 특정의 직경을 갖는 베이컨시-풍부영역만이 형성되어 있는 반도체 웨이퍼상에 특정의 반도체회로를 구성하여 이루어진 것을 특징으로 한다.
상기 반도체회로는 웨이퍼상에 DRAM(Dynamic Random Access Memory)이 형성된 것이거나, SRAM등 메모리장치, 기타 반도체 웨이퍼를 사용하는 모든 제품에 적용될 수 있다.
본 발명에 따르면, 반도체 잉곳의 성장시 시드결정의 인상속도를 원하는 잉곳 직경에 따라 초기 인상속도로부터 감소시켜 잉곳을 형성시킴으로써, 인상속도와 결함분포관계를 정확하게 분석할 수 있으며, 이를 기준잉곳으로 하여 주변에 완전결정이 형성되면서 중앙에는 베이컨시-풍부영역만이 존재하도록 하여 이 지점을 최적화인상속도로 설정할 수 있으며, 이렇게 설정된 최적화인상속도에 기초하여 반도체 잉곳을 성장시키면 결정결함의 농도가 적고 그 분포가 정형화될 수 있으며, 이에 따라 제작된 반도체 웨이퍼나 반도체장치의 신뢰성 및 수율향상을 이룰 수 있다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도4는 본 발명의 일 실시예에 따라 기준잉곳의 성장길이에 따라 시드결정의 인상속도(pull rate)를 변화시킨 그래프이다. 즉, 본 발명에 의한 잉곳 성장시 시드결정의 인상속도를 최적화하여 그 최적화인상속도를 설정하기 위한 기준잉곳의 인상속도 변화 그래프이다.
본 실시예는 8 인치 실리콘 웨이퍼용 잉곳에 대하여 실시한 것이나 반드시 이에 국한하는 것은 아니며, 제반 성장 파라미터들을 8 인치용 잉곳을 성장시키기 위한 것으로 조절하였다. 도4에 나타내듯이, 시드결정의 초기 인상속도는 1.2 mm/min으로 설정하였으며, 최저 인상속도는 0.5 mm/min으로 설정하였다. 또한 초기 인상속도(a)로부터 최저 인상속도(c)에 이르기까지는 속도기울기가 일정한 1차 함수관계가 유지되도록 하였다. 이는 후속되는 잉곳내에서의 결함분포를 직접적으로 분석할 수 있다는 점에서 바람직하나 반드시 이에 국한되지 않고 포물선형태로 할 수도 있다. 즉, 잉곳에 대한 다른 목적을 위한 분석시에는 특정구간에 대하여 인상속도 감소기울기를 조절할 수도 있다.
한편, 최저 인상속도(c)에 이른 후 인상속도를 다시 증가시킨다. 시드결정의 인상속도를 초기속도로부터 감소시킨 후 다시 증가시키는 것은 잉곳 성장에서 잘 알려져 있다.
도5는 본 발명의 일 실시예에 의한 인상속도에 따라 성장된 기준잉곳에서 잉곳의 길이방향으로 절단한 면에서 결함의 단면 분포관계를 보여주는 XRT분석 사진이다. 도6은 도5에 사용한 샘플과 동일한 샘플에 대응하는 라이프타임 맵(Lifetime Map) 사진이다.
상기 실시예에서의 기준잉곳은 8인치 웨이퍼용으로 성장되는 것으로서, 잉곳의 직경은 200 mm가 된다. 사진은 기준잉곳을 길이방향으로 절단한 면에 대한 분석사진이며, 샘플 위치별 OSF링의 직경과 시드결정의 인상속도를 표1에 나타내었다.
표1
샘플위치(mm) 0 100 200 250 350 450 550 575 700 800 900
OSF링직경(mm) 200 200 133 113 107 85.5 64 59 56.5 98 130.5
인상속도(mm/min) 1.2 1.0 0.79 0.69 0.65 0.60 0.56 0.55 0.50 0.56 0.63
도5 및 도6에서 기준잉곳의 분석을 위한 잉곳의 유효길이를 900 mm로 하였으며, 시드결정이 있는 곳의 샘플위치를 0 mm로 하였으며, 잉곳의 테일(tail) 부분을 900 mm로 설정하였다.
도5는 기준잉곳을 길이방향으로 절단한 후 절단표면을 미러(mirror)에칭을 하고, 질소분위기 하에서 800℃ x 4시간 + 1000℃ x 16시간 어닐링한 후의 XRT 분석을 실시한 것이며, 도6은 동일 샘플에 대한 라이프타임 맵이다.
도6으로부터 적색부분(W)이 2 내지 5.6 μsec 의 라이프타임을 나타내며, 노란색부분(X)이 5.6 내지 9.2 μsec 의 라이프타임을 나타내며, 보라색부분(Y)이 12.8 내지 16.4 μsec의 라이프타임을 나타내며, 감청색부분(Z)이 20 μsec 정도의 라이프타임을 나타낸다. 라이프타임이 짧은 것은 결함이 많다는 것을 의미한다.
도5 및 도6으로부터 기준잉곳의 전 길이를 통하여 중앙부의 적색부분(W)이 베이컨시-풍부영역을 나타내며, 샘플번호 #3으로부터 #B, #D, #F, #H, #J, #L, #4, #5에 이르는 잉곳의 가장자리부분이 인터스티셜-풍부영역을 나타내며, 베이컨시-풍부영역과 인터스티셜-풍부영역의 사이부분이 완전결정영역을 나타낸다.
따라서 시드결정의 최적화인상속도는 잉곳의 중앙부에 베이컨시-풍부영역만이 존재하며, 주변부에는 라지디스로케이션이 형성되지 않는 완전결정영역이 존재하는 지점의 시드결정 인상속도가 된다. 본 실시예에서는 대략 샘플위치가 140 mm 정도인 샘플번호 #2의 중앙 근처로부터 대략 샘플위치 230 mm인 샘플번호 #3의 중앙에 이르는 범위가 이에 해당하며, 이때의 시드결정의 인상속도는 대략 0.92 mm/min 으로부터 0.70 mm/min에 해당한다. 상기 샘플위치와 시드결정의 인상속도는 본 실시예에 한정되는 것은 아니며, 다양한 성장조건에 의해 변화될 수 있다.
한편, 가장 바람직한 시드결정의 인상속도는 주변부에 라지디스로케이션이 형성되지 않으면서 중앙에 형성된 베이컨시-풍부영역의 직경이 최소가 되는 지점에서의 인상속도가 될 것이다.
도7은 본 발명의 일 실시예에 따른 초크랄스키법에 의한 실리콘 잉곳결정 길이에 대한 시드결정 인상속도의 관계를 나타낸 그래프이며, 도8은 도7의 인상속도에 의해 성장된 잉곳의 베이컨시-풍부영역의 직경관계를 개략적으로 나타낸 도면이다.
도7로부터 시드결정의 초기 인상속도는 1.2 mm/min으로 하였으며, 최적화인상속도는 0.6 내지 0.7 mm/min 범위가 되도록 하였다. 즉, 풀러내에서 시드결정을 도가니속에 담긴 용융액과 접촉한 후 시드결정의 인상속도를 감소시키면서 잉곳길이 약 10 cm 부근인 최적화인상속도에 이르면 인상속도를 변화시키지 않고 잉곳성장을 잉곳길이 100 cm 까지 계속시킨다.
도8은 최적화인상속도를 거의 일정하게 유지하면서 잉곳성장을 시킨 결과를 나타내는 개략도로서, 잉곳 내의 일점쇄선은 베이컨시-풍부영역을 경계지워주는 OSF링의 직경을 나타낸 것으로서, 잉곳길이가 약 10 cm 부근의 직경(L1)은 15.3 cm이나, 잉곳길이가 잉곳성장의 종료지점인 약 120 cm의 근처에서 직경(L2)는 17.5 cm가 된다. 즉, 시드결정의 인상속도를 일정하게 유지하여도 잉곳성장이 계속될수록 열전달율등의 공정변수등으로 베이컨시-풍부영역의 직경이 커지게 되며, 이는 결국 결정결함의 증가를 가져오는 것이기 때문에 바람직하지 않다. 또한 잉곳의 전체길이에 대하여 결함의 분포가 달라지기 때문에 이로부터 제작되는 반도체 웨이퍼에 대한 결함분포의 균일성을 상실하게 된다.
이러한 단점을 극복하기 위하여 시드결정 인상속도에 대한 최적화인상속도를 잉곳성장중 미세조정(fine tuning)하며, 이를 도9 및 도10에 나타내었다.
도9는 본 발명의 일 실시예에 따른 잉곳결정 길이에 대한 시드결정 인상속도의 미세조정(fine tuning)관계를 나타낸 그래프이며, 도10은 도9의 인상속도에 의해 성장된 잉곳의 베이컨시-풍부영역의 직경관계를 개략적으로 나타낸 도면이다.
도9 및 도10은 각기 도7 및 도8에 대응하는 도면이며, 잉곳성장중에서 시드결정 인상속도에 대한 최적화인상속도 및 잉곳성장중 최적화인상속도를 미세조정한 경우를 제외하고 동일한 관계를 나타낸다.
도9로부터 실선은 도7의 인상속도를 나타내는 실선과 동일한 것이며, 일점쇄선으로 표시한 L3는 시드결정 인상의 최적화속도를 0.6 mm/min 이하로 감소시킨 상태에서 잉곳성장중 최적화인상속도를 점차로 미세하게 감소시킨 것을 나타내며, 점선으로 표시한 L4는 도7의 최적화인상속도와 동일한 속도에서 출발하여 점차 인상속도를 미세하게 감소시킨 것을 나타낸다.
도10으로부터 시드결정 인상의 최적화인상속도를 점차 감소시키면서 미세조정하는 경우 L3 및 L4 모두 잉곳의 전체에 걸쳐 베이컨시-풍부영역의 직경이 균일하게 형성된다. L3에 의한 베이컨시-풍부영역의 직경은 약 10 cm이며, L4에 의한 베이컨시-풍부영역의 직경은 약 16 cm이다.
도11은 본 발명의 일 실시예에 따라 성장된 반도체 잉곳에서 결함의 단면 분포관계를 개략적으로 나타낸 도면이며, 도12는 도11의 12-12선을 자른 단면도이다.
도11 및 도12로부터 본 발명에 의한 잉곳이나 웨이퍼는 중앙에 위치하는 베이컨시-풍부영역의 직경이 8인치 웨이퍼용에 대하여 10 내지 16 cm로 유지하는 것이 바람직하나, 핫존구조를 조정하면서 그 이하나 그 이상이 될 수도 있다.
도11에서 도면의 상측은 잉곳의 시드(seed)부분이고, 하측은 테일(tail)부분이다. 참조번호 50은 베이컨시-풍부영역(50)이며, 52는 라지디스로케이션이 발생하지 않는 완전결정영역을 나타낸다.
이상의 실시예는 비록 실리콘 결정에 대하여 8인치 웨이퍼용 잉곳을 성장시키는 것에 관한 것이지만 다양한 재질 및 크기에 대하여 적용할 수 있음은 물론이다.
따라서, 본 발명에 의하면 반도체 잉곳 성장시 시드결정의 최적화인상속도를 정확하고 합리적으로 설정할 수 있게 되어 결정결함이 최소화된 잉곳을 성장시킬 수 있다는 효과가 있다.
또한, 최적화된 인상속도에 의해 반도체 잉곳을 성장시킴으로써 잉곳에 관계없이 결정결함이 잉곳 전체에 걸쳐 균일한 분포를 갖는 웨이퍼를 제조할 수 있기 때문에 반도체소자의 수율관리가 바람직하게 이루어질 수 있다는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (39)

  1. 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법에 있어서,
    시드결정의 인상속도를 특정의 속도에 이르기까지 일정한 속도로 감소시키면서 기준잉곳을 성장시키는 단계;
    상기 기준잉곳의 길이방향을 따라 결함의 분포를 분석하는 단계; 및
    상기 분석의 결과를 토대로 상기 기준잉곳의 길이방향에 대한 직각면에서 최적의 결함을 포함하는 특정지점을 설정하여 이 지점에서의 시드결정 인상속도를 최적의 인상속도로 결정하는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  2. 제 1 항에 있어서,
    상기 기준잉곳은 초크랄스키법에 의해 성장된 것임을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  3. 제 2 항에 있어서,
    상기 기준잉곳은 특정 핫존(Hot Zone) 구조하에서 수행되는 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  4. 제 2 항에 있어서,
    상기 기준잉곳의 성장은 상기 시드결정의 인상속도를 일정한 속도로 감소후 최저의 속도에서 다시 특정의 속도로 증가시키면서 수행하는 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  5. 제 4 항에 있어서,
    상기 인상속도의 감소 및 증가는 1차함수를 유지하며 수행되는 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  6. 제 1 항에 있어서,
    상기 시드결정의 인상속도의 초기속도 및 최저속도는 성장되는 잉곳의 원하는 직경 및 잉곳성장장치의 온도조건에 따라 적절히 선택하는 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  7. 제 1 항에 있어서,
    상기 잉곳은 실리콘 단결정인 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  8. 제 1 항에 있어서,
    상기 결함의 분포를 분석하는 단계는 기준잉곳을 가로방향으로 절단한 복수개의 웨이퍼에 대하여 수행하는 것을 포함하는 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  9. 제 1 항에 있어서,
    상기 결함의 분포를 분석하는 단계는 상기 잉곳의 길이방향을 따라 절개한 단면에서의 XRT(X-Ray Topography))분석에 의해 수행되는 것임을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  10. 제 9 항에 있어서,
    상기 XRT분석은 길이방향으로 절단한 기준잉곳 샘플에 대하여 미러(Mirror)에칭을 한 후 질소분위기 하에서 800℃ x 4시간 + 1000℃ x 16시간 유지한 후 라이프타임(lifetime) 맵을 통하여 수행하는 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  11. 제 1 항에 있어서,
    상기 결함의 분포는 베이컨시-풍부영역, 인터스티셜-풍부영역 및 완전결정영역에 대한 분포로 구분한 것임을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  12. 제 11 항에 있어서,
    상기 인터스티셜-풍부영역은 라지디스로케이션(large dislocation)이 발생되는 영역임을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  13. 제 11 항에 있어서,
    상기 최적의 결함을 포함하는 특정지점은 상기 기준잉곳의 길이방향에 대한 직각면상에서 주변부에 라지디스로케이션이 없이 중앙부에 상기 베이컨시-풍부영역만이 존재하는 지점인 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  14. 제 13 항에 있어서,
    상기 최적의 결함을 포함하는 특정지점은 상기 기준잉곳의 길이방향에 대한 직각면상에서 주변부에 라지디스로케이션이 없이 중앙부에 상기 베이컨시-풍부영역만이 존재하는 지점중에서 상기 베이컨시-풍부영역의 직경이 최소가 되는 지점인 것을 특징으로 하는 상기 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법.
  15. 시드결정의 인상속도를 초기속도로부터 청구항 1에 의해 설정된 최적화속도 까지 점차로 감소시키면서 반도체 잉곳을 성장시키는 단계; 및
    상기 시드결정의 인상속도가 최적화속도에 이르면 시드결정을 최적화속도로 인상하면서 반도체 잉곳을 성장시키는 단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체 잉곳 성장방법.
  16. 제 15 항에 있어서,
    상기 최적화속도로 시드결정을 인상하면서 반도체 잉곳을 일정한 길이만큼 성장시킨 후 시드결정의 인상속도를 점차로 증가시키면서 잉곳성장을 종료하는 단계를 더 구비하는 것을 특징으로 하는 상기 반도체 잉곳 성장방법.
  17. 제 15 항에 있어서,
    상기 시드결정의 최적화속도는 일정한 범위를 갖는 것을 특징으로 하는 상기 반도체 잉곳 성장방법.
  18. 제 17 항에 있어서,
    상기 시드결정의 최적화속도의 범위는 성장되는 잉곳의 길이방향에 대한 직각면상에서 주변부에 라지디스로케이션이 없이 중앙부에 베이컨시-풍부영역만이 존재하도록 하는 시드결정의 인상속도 범위임을 특징으로 하는 상기 반도체 잉곳 성장방법.
  19. 제 17 항에 있어서,
    8인치 웨이퍼용 반도체 잉곳에 대하여 상기 최적화속도는 0.5 내지 0.8 mm/min의 범위내인 것을 특징으로 하는 상기 반도체 잉곳 성장방법.
  20. 제 17 항에 있어서,
    상기 시드결정의 최적화속도 범위내에서 시드결정의 인상속도를 점차로 감소시키면서 잉곳을 성장시키는 것을 특징으로 하는 상기 반도체 잉곳 성장방법.
  21. 제 18 항에 있어서,
    상기 시드결정의 인상속도가 최적화속도에서 잉곳 성장을 시키는 단계는 성장되는 잉곳의 길이방향에 대한 직각면상에서 주변부에 라지디스로케이션이 없이 중앙부에 베이컨시-풍부영역의 직경이 최소가 되는 인상속도에서 시작하는 것을 특징으로 하는 상기 반도체 잉곳 성장방법.
  22. 제 15 항에 있어서,
    상기 잉곳 성장은 원하는 잉곳의 직경에 따라 잉곳성장장치의 특정된 핫존(hot zone) 구조하에서 수행하는 것을 특징으로 하는 상기 반도체 잉곳 성장방법.
  23. 반도체 잉곳의 길이방향을 따라 그 주변부에 라지디스로케이션이 없이 그 중앙부에 특정의 직경을 갖는 베이컨시-풍부영역만이 잉곳의 유효영역의 대부분에 걸쳐 형성되어 있는 것을 특징으로 하는 반도체 잉곳.
  24. 제 23 항에 있어서,
    상기 반도체 잉곳의 베이컨시-풍부영역의 직경은 일정한 범위를 갖는 것을 특징으로 하는 상기 반도체 잉곳.
  25. 제 24 항에 있어서,
    상기 반도체 잉곳은 8인치 웨이퍼용 잉곳에 대하여 상기 베이컨시-풍부영역의 직경이 10 내지 16 cm 범위내인 것을 특징으로 하는 상기 반도체 잉곳.
  26. 제 24 항에 있어서,
    상기 반도체 잉곳은 8인치 웨이퍼용 잉곳에 대하여 상기 베이컨시-풍부영역의 직경이 10 cm 이하인 것을 특징으로 하는 상기 반도체 잉곳.
  27. 제 24 항에 있어서,
    상기 반도체 잉곳은 8인치 웨이퍼용 잉곳에 대하여 상기 베이컨시-풍부영역의 직경이 16 cm 이상인 것을 특징으로 하는 상기 반도체 잉곳.
  28. 제 23 항에 있어서,
    상기 반도체 잉곳의 길이방향을 따라 형성된 상기 베이컨시-풍부영역의 주변으로는 완전결정 상태인 것을 특징으로 하는 상기 반도체 잉곳.
  29. 제 23 항에 있어서,
    상기 반도체 잉곳의 재질은 실리콘임을 특징으로 하는 상기 반도체 잉곳.
  30. 그 주변부에 라지디스로케이션이 없이 그 중앙부에 특정의 직경을 갖는 베이컨시-풍부영역만이 형성되어 있는 것을 특징으로 하는 반도체 웨이퍼.
  31. 제 30 항에 있어서,
    8인치 웨이퍼에 대하여 상기 베이컨시-풍부영역의 직경이 10 내지 16 cm 범위내인 것을 특징으로 하는 상기 반도체 웨이퍼.
  32. 제 30 항에 있어서,
    8인치 웨이퍼에 대하여 상기 베이컨시-풍부영역의 직경이 10 cm 이하인 것을 특징으로 하는 상기 반도체 웨이퍼.
  33. 제 30 항에 있어서,
    8인치 웨이퍼에 대하여 상기 베이컨시-풍부영역의 직경이 16 cm 이상인 것을 특징으로 하는 상기 반도체 웨이퍼.
  34. 제 30 항에 있어서,
    상기 반도체 웨이퍼의 상기 베이컨시-풍부영역의 주변으로는 완전결정 상태인 것을 특징으로 하는 상기 반도체 웨이퍼.
  35. 제 30 항에 있어서,
    상기 반도체 웨이퍼의 재질은 실리콘임을 특징으로 하는 상기 반도체 웨이퍼.
  36. 그 주변부에 라지디스로케이션이 없이 그 중앙부에 특정의 직경을 갖는 베이컨시-풍부영역만이 형성되어 있는 반도체 웨이퍼상에 특정의 반도체회로를 구성하여 이루어진 것을 특징으로 하는 반도체장치.
  37. 제 36 항에 있어서,
    8인치 웨이퍼에 대하여 상기 베이컨시-풍부영역의 직경이 10 내지 16 cm 범위내인 것을 특징으로 하는 상기 반도체장치.
  38. 제 36 항에 있어서,
    상기 반도체 웨이퍼의 재질은 실리콘임을 특징으로 하는 상기 반도체장치.
  39. 제 36 항에 있어서,
    상기 반도체 웨이퍼상에 일정한 반도체소자가 형성된 것을 특징으로 하는 상기 반도체장치.
KR1019970054899A 1997-02-13 1997-10-24 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치 KR19980070037A (ko)

Priority Applications (20)

Application Number Priority Date Filing Date Title
US08/989,591 US6045610A (en) 1997-02-13 1997-12-12 Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
SG1998000215A SG64470A1 (en) 1997-02-13 1998-01-27 Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
TW087101568A TW541366B (en) 1997-02-13 1998-02-06 Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace
TW91115554A TWI251039B (en) 1997-02-13 1998-02-06 Semi-pure monocrystalline silicon wafers, pure monocrystalline silicon wafers and a Czochralski puller
KR1019980003911A KR100295040B1 (ko) 1997-02-13 1998-02-10 핫존로에서의인상속도프로파일을조절하여단결정실리콘잉곳및웨이퍼를제조하는방법,그에따라제조된잉곳및웨이퍼
JP03068298A JP3992816B2 (ja) 1997-02-13 1998-02-13 ホットゾーンでの引上速度プロファイルを調節して単結晶シリコンインゴット及びウェーハを製造する方法、それによって製造されるインゴット及びウェーハ
CNB981004164A CN100482868C (zh) 1997-02-13 1998-02-13 通过控制拉速分布制造单晶硅锭和晶片的方法及其产品
DE19861325A DE19861325B4 (de) 1997-02-13 1998-02-13 Verfahren zum Herstellen eines Siliziumstabs unter Steuern des Ziehgeschwindigkeitsverlaufs in einem Heißzonenofen
DE19806045A DE19806045B4 (de) 1997-02-13 1998-02-13 Verfahren zum Herstellen von einkristallinen Siliziumstäben unter Steuern desZiehgeschwindigkeitsverlaufs in einem Heißzonenofen
CNA2003101248608A CN1548590A (zh) 1997-02-13 1998-02-13 通过控制拉速分布制造单晶硅锭和晶片的方法及其产品
US09/320,210 US6251184B1 (en) 1997-02-13 1999-05-26 Insulating-containing ring-shaped heat shields for czochralski pullers
US09/320,102 US6146459A (en) 1997-02-13 1999-05-26 Czochralski pullers for manufacturing monocrystalline silicon ingots by controlling temperature at the center and edge of an ingot-melt interface
US09/454,675 US6472040B1 (en) 1997-02-13 1999-12-03 Semi-pure and pure monocrystalline silicon ingots and wafers
US09/702,503 US6485807B1 (en) 1997-02-13 2000-10-31 Silicon wafers having controlled distribution of defects, and methods of preparing the same
US09/803,471 US6409833B2 (en) 1997-02-13 2001-03-09 Insulating-containing ring-shaped heat shields and support members for Czochralski pullers
US09/893,804 US6503594B2 (en) 1997-02-13 2001-06-28 Silicon wafers having controlled distribution of defects and slip
US10/217,635 US6821344B2 (en) 1997-02-13 2002-08-13 Czochralski pullers including heat shield housings having sloping top and bottom
US10/235,006 US6676753B2 (en) 1997-02-13 2002-09-04 Czochralski pullers for manufacturing monocrystalline silicon ingots, including heat shield having sloped portions
US10/235,023 US6780238B2 (en) 1997-02-13 2002-09-04 Argon/ammonia rapid thermal annealing for silicon wafers
JP2007127354A JP2007238440A (ja) 1997-02-13 2007-05-11 ホットゾーンでの引上速度プロファイルを調節して製造された単結晶シリコンインゴット及びウェーハ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR97-4291 1997-02-13
KR19970004291 1997-02-13

Publications (1)

Publication Number Publication Date
KR19980070037A true KR19980070037A (ko) 1998-10-26

Family

ID=66048499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970054899A KR19980070037A (ko) 1997-02-13 1997-10-24 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치

Country Status (1)

Country Link
KR (1) KR19980070037A (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
KR100375516B1 (ko) * 2000-09-22 2003-03-10 주식회사 실트론 무결함 실리콘 단결정 성장 방법
KR20030050354A (ko) * 2001-12-18 2003-06-25 주식회사 실트론 단결정 실리콘 잉곳 제조 방법
KR100400645B1 (ko) * 2000-09-07 2003-10-08 주식회사 실트론 단결정 실리콘 웨이퍼, 잉곳 및 그 제조방법
KR100426360B1 (ko) * 2001-12-14 2004-04-08 주식회사 실트론 단결정 실리콘 잉곳 제조 방법
KR100450676B1 (ko) * 2001-06-28 2004-10-01 삼성전자주식회사 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼
KR100571570B1 (ko) * 2000-02-15 2006-04-14 주식회사 실트론 초크랄스키 결정성장 로의 고속인상용 핫존 구조 결정방법
KR100722089B1 (ko) * 2002-10-18 2007-05-25 가부시키가이샤 섬코 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
KR100742337B1 (ko) * 2005-12-29 2007-07-24 주식회사 실트론 실리콘 단결정 성장 방법
KR100811297B1 (ko) * 2005-10-31 2008-03-07 가부시키가이샤 섬코 실리콘 단결정 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571570B1 (ko) * 2000-02-15 2006-04-14 주식회사 실트론 초크랄스키 결정성장 로의 고속인상용 핫존 구조 결정방법
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
KR100400645B1 (ko) * 2000-09-07 2003-10-08 주식회사 실트론 단결정 실리콘 웨이퍼, 잉곳 및 그 제조방법
KR100375516B1 (ko) * 2000-09-22 2003-03-10 주식회사 실트론 무결함 실리콘 단결정 성장 방법
KR100450676B1 (ko) * 2001-06-28 2004-10-01 삼성전자주식회사 아르곤/암모니아 급속 열적 어닐링 공정을 포함한 실리콘 웨이퍼의 제조방법, 그에 따라 제조된 실리콘 웨이퍼
KR100426360B1 (ko) * 2001-12-14 2004-04-08 주식회사 실트론 단결정 실리콘 잉곳 제조 방법
KR20030050354A (ko) * 2001-12-18 2003-06-25 주식회사 실트론 단결정 실리콘 잉곳 제조 방법
KR100722089B1 (ko) * 2002-10-18 2007-05-25 가부시키가이샤 섬코 실리콘 단결정 잉곳의 점결함 분포를 측정하는 방법
KR100811297B1 (ko) * 2005-10-31 2008-03-07 가부시키가이샤 섬코 실리콘 단결정 제조 방법
KR100742337B1 (ko) * 2005-12-29 2007-07-24 주식회사 실트론 실리콘 단결정 성장 방법

Similar Documents

Publication Publication Date Title
US5788763A (en) Manufacturing method of a silicon wafer having a controlled BMD concentration
US7378071B2 (en) Silicon wafer and method for producing silicon single crystal
US6077343A (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
EP0823497B1 (en) Process for controlling thermal history of Czochralski-grown silicon
US6893499B2 (en) Silicon single crystal wafer and method for manufacturing the same
KR100582239B1 (ko) 실리콘 단결정 웨이퍼 및 실리콘 단결정 웨이퍼의 제조방법
KR100710702B1 (ko) 실리콘 단결정의 제조 방법, 단결정 잉곳 제조 장치 및실리콘 단결정 웨이퍼의 열처리 방법
KR19980070037A (ko) 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치
EP1640484A1 (en) Process for producing single crystal and single crystal
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
KR20020018904A (ko) 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
EP1536044B1 (en) Method of manufacturing an epitaxial silicon wafer
US7323048B2 (en) Method for producing a single crystal and a single crystal
KR100400645B1 (ko) 단결정 실리콘 웨이퍼, 잉곳 및 그 제조방법
KR100368331B1 (ko) 반도체 웨이퍼의 열처리 방법 및 이를 통해 제조된 반도체 웨이퍼
KR100606997B1 (ko) 실리콘 웨이퍼 및 실리콘 단결정 잉곳의 제조 방법
KR100445190B1 (ko) 단결정 실리콘 잉곳 제조 방법
JP4899608B2 (ja) 半導体単結晶の製造装置及び製造方法
JPH11180793A (ja) 単結晶の引上速度制御方法
JP2005015290A (ja) 単結晶の製造方法及び単結晶
KR20190100653A (ko) 실리콘 단결정 잉곳의 형상 보정 방법
US5968260A (en) Method for fabricating a single-crystal semiconductor
JP4016471B2 (ja) 結晶育成方法
JP2004217504A (ja) 単結晶製造用黒鉛ヒーター及び単結晶製造装置ならびに単結晶製造方法
JP6512184B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination