JP3791446B2

JP3791446B2 - エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Info

Publication number: JP3791446B2
Application number: JP2002120962A
Authority: JP
Inventors: 昭益 ▲裴▼; 嘉信中田; 智則山岡
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2002-04-23
Filing date: 2002-04-23
Publication date: 2006-06-28
Anticipated expiration: 2022-04-23
Also published as: JP2003318114A

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコン基板上にエピタキシャル層を形成したエピタキシャルウェーハの製造方法及びエピタキシャルウェーハに関する。
【０００２】
【従来の技術】
ＣＺ（チョクラルスキー）法で引上成長されたシリコン単結晶を加工して作製されたシリコンウェーハは、酸素不純物を多く含んでおり、この酸素不純物は転位や欠陥等を生じさせる酸素析出物（ＢＭＤ：Bulk Micro Defect）となる。
この酸素析出物がデバイスが形成される表面にある場合、リーク電流増大や酸化膜耐圧低下等の原因になって半導体デバイスの特性に大きな影響を及ぼす。
【０００３】
このため、従来、シリコンウェーハ表面に対し、１２５０℃以上の高温で短時間の急速加熱・急冷の熱処理（Rapid Thermal Annealing：ＲＴＡ）を所定の雰囲気ガス中で施し、内部に過剰空孔（Vacancy）を埋設するとともに、この後の熱処理で表面において空孔を外方拡散させることによりＤＺ（Denuded Zone）層（無欠陥層）を均一に形成する方法が用いられている（例えば、国際公開公報ＷＯ 98/38675に記載の技術）。そして、上記ＤＺ層形成後に、上記温度より低温で熱処理を施すことで、内部の欠陥層として酸素析出核を形成・安定化してゲッタリング効果を有するＢＭＤ層を形成する工程が採用されている。
【０００４】
また、近年、シリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長したエピタキシャルウェーハが用いられている。例えば、ウェーハ表面の完全性を上げるために、抵抗が０．０３Ω・ｃｍ以上である高抵抗のｐ^-型シリコン基板上に所望の抵抗としたｐ型のエピタキシャル層をデバイス作製層として成長したエピタキシャルウェーハ（以下、ｐ／ｐ^-ウェーハと略す）等が知られている。
このエピタキシャルウェーハでは、ｐ^-型シリコン基板内に所定の密度のＢＭＤを生じさせるために、このシリコン基板に、予め、１２５０℃以上の温度の水素雰囲気中にてＲＴＡを施し、その後、１１００℃以上の温度で、このシリコン基板上にｐ型のエピタキシャル層を成長させる方法が採られている。
【０００５】
【発明が解決しようとする課題】
ところで、従来のエピタキシャルウェーハでは、ｐ型のエピタキシャル層の成長は、通常、１１００℃以上の水素雰囲気中にて行われるために、空孔欠陥を消滅させる格子間シリコンの注入が生じ、シリコン基板の表面に残存する酸素析出核が消滅してしまい、所望の密度のＢＭＤが得られないという問題点があった。
特にｐ／ｐ^-ウェーハの場合、ドーパントのＢ（ホウ素）濃度が低いｐ^-基板にエピタキシャル成長させるため、酸素析出核が消滅しやすい傾向があり、ＩＧ（Intrinsic Gettering)特性を確保するのが困難であった。
さらに、このエピタキシャルウェーハでは、酸素析出核を形成・安定化させるためには、ＤＺ層の厚みを一定の幅で確保する必要があるが、このＤＺ層の厚みを制御することは非常に難しい。
【０００６】
本発明は、上記の課題に鑑みてなされたものであって、所望の密度のＢＭＤ密度及び所望の厚みのＤＺ層が確保されることで、高い近接ゲッタリング効果を有するエピタキシャルウェーハの製造方法及びエピタキシャルウェーハを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、上記課題を解決するために、次の様なエピタキシャルウェーハの製造方法及びエピタキシャルウェーハを採用した。
すなわち、本発明のエピタキシャルウェーハの製造方法は、シリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長してなるエピタキシャルウェーハの製造方法であって、
前記シリコン基板に１２００℃以上かつシリコンの融点以下の温度、１０〜３０秒の熱処理時間にて急速加熱・急速冷却の熱処理を施して内部に新たに空孔を形成する空孔形成工程と、
前記空孔形成工程において熱処理した十分な量の空孔を有するシリコン基板上に、１１７０℃以下でかつ前記熱処理温度より３０℃以上低いエピタキシャル成長温度にてシリコン単結晶のエピタキシャル層をエピタキシャル成長するエピタキシャル成長工程とを有するとともに、
このエピタキシャル成長工程が、該エピタキシャル成長における熱処理により前記空孔から酸素析出核を形成するとともに、前記シリコン基板中心部に酸素析出核を残存させる酸素析出核残存工程でもあることを特徴とする。
本発明のエピタキシャルウェーハの製造方法は、シリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長してなるエピタキシャルウェーハの製造方法であって、前記シリコン基板に１２００℃以上かつシリコンの融点以下の温度にて急速加熱・急速冷却の熱処理を施して内部に新たに空孔を形成する空孔形成工程と、この熱処理したシリコン基板上に、前記熱処理温度より３０℃以上低いエピタキシャル成長温度にてシリコン単結晶のエピタキシャル層をエピタキシャル成長するエピタキシャル成長工程とを有することを特徴とする。
【０００８】
このエピタキシャルウェーハの製造方法では、前記シリコン基板を１２００℃以上かつシリコンの融点以下の温度にて急速加熱・急速冷却の熱処理を施して内部に新たに空孔を形成し、その後、この熱処理したシリコン基板上に、前記熱処理温度より３０℃以上低いエピタキシャル成長温度にてシリコン単結晶のエピタキシャル層をエピタキシャル成長させることにより、シリコン基板内部の空孔欠陥は消滅することなく残存することとなる。これにより、高い近接ゲッタリング効果を有するエピタキシャルウェーハを容易に製造することが可能になる。
【０００９】
また、本発明のエピタキシャルウェーハの製造方法は、前記シリコン基板及び前記エピタキシャル層がｐ型であるときに好適である。すなわち、このエピタキシャルウェーハの製造方法では、シリコン基板及びエピタキシャル層がｐ型であるので、いわゆるｐ／ｐ^-ウェーハ等のエピタキシャルウェーハにおいても、十分なゲッタリング効果を奏することができる。
【００１０】
また、本発明のエピタキシャルウェーハの製造方法は、前記熱処理温度と前記エピタキシャル成長温度との差を６５〜１１５℃とするのが好ましい。
このエピタキシャルウェーハ中の空孔欠陥の密度の制御は、前記熱処理温度を変えることで可能であるから、この熱処理温度を変えることにより所望の密度のＢＭＤを得ることが可能になる。
また、ＤＺ層の厚みの制御は、エピタキシャル成長温度を変えることで可能であるから、このエピタキシャル成長温度を変えることにより所望の厚みのＤＺ層を得ることが可能になる。
これにより、シリコン基板内部の空孔欠陥は消滅することなく確実に残存することとなり、さらに高い近接ゲッタリング効果が可能になる。
【００１１】
また、本発明のエピタキシャルウェーハの製造方法は、前記熱処理は、窒化ガス、水素、酸素、窒素、アルゴンのいずれか１種または２種以上を含む雰囲気ガス中にて施されるのが好ましい。
前記熱処理の雰囲気ガスを、窒化ガス、水素、酸素、窒素、アルゴンのいずれか１種または２種以上を含む雰囲気ガスとすることで、シリコン基板内部に高密度の空孔欠陥が形成されることとなり、その後にエピタキシャル成長を施しても、これらの空孔欠陥は消滅するおそれが無い。
【００１２】
また、本発明のエピタキシャルウェーハは、熱処理により内部に新たに空孔が形成されたシリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長してなるエピタキシャルウェーハであって、前記シリコン基板に酸素析出熱処理を施した後の酸素析出物の密度は、５．０〜１５．０×１０⁵ｃｍ²であることを特徴とする。
【００１３】
このエピタキシャルウェーハでは、シリコン基板に酸素析出熱処理を施した後の酸素析出物の密度を５．０〜１５．０×１０⁵ｃｍ²としたことにより、高い近接ゲッタリング効果を奏することができる。
【００１４】
また、本発明のエピタキシャルウェーハは、無欠陥層の厚みを５０〜２５０μｍとしたことにより、高い近接ゲッタリング効果を奏することができる。
【００１５】
また、本発明のエピタキシャルウェーハは、シリコン基板に施す酸素析出熱処理の条件として、６００〜８００℃にて２〜４時間熱処理した後、さらに１０００〜１１００℃にて１０〜２０時間熱処理するのが好ましい。
シリコン基板に上記の酸素析出熱処理を施すことで、その酸素析出物の密度を５．０〜１５．０×１０⁵ｃｍ²、無欠陥層の厚みを５０〜２５０μｍと制御することが可能になる。
【００１６】
【発明の実施の形態】
以下、本発明に係るエピタキシャルウェーハの製造方法及びエピタキシャルウェーハの一実施形態について図面に基づき説明する。
本実施形態におけるエピタキシャルウェーハの製造方法は、エピタキシャル成長前に、シリコン基板に１２００℃以上かつシリコンの融点以下の温度にて急速加熱・急速冷却の熱処理を施して内部に新たに空孔を形成する空孔形成工程と、この熱処理したシリコン基板上に、前記熱処理温度より３０℃以上低いエピタキシャル成長温度にてシリコン単結晶のエピタキシャル層をエピタキシャル成長するエピタキシャル成長工程とを有する方法である。
【００１７】
ここで、本実施形態のエピタキシャルウェーハの製造方法に用いられる熱処理炉について説明する。
図１は、シリコン基板Ｓに熱処理を施すために用いられる枚葉式の熱処理炉を示す断面図であり、この熱処理炉１は、シリコン基板Ｓが載置可能な円環状のサセプタ２と、このサセプタ２を内部に収納する反応室３とを備えており、この反応室３の外部には、シリコン基板Ｓを加熱するためのランプ（図示略）が配置されている。
【００１８】
サセプタ２は、炭化珪素（ＳｉＣ）等で形成された円環状のもので、その内周に沿って段部２ａが形成され、この段部２ａ上にシリコン基板Ｓの周縁部が載置されるようになっている。
反応室３は、中空の箱状のもので、その内壁には、シリコン基板Ｓの表面に雰囲気ガスＧを供給するための供給口３ａ、及び該供給口３ａに対向する壁面に形成されて供給された雰囲気ガスＧを排出する排出口３ｂがそれぞれ形成されている。この供給口３ａは、雰囲気ガスＧの供給源（図示略）に接続されている。
【００１９】
雰囲気ガスＧは、窒化ガス、Ｈ₂（水素）、Ｏ₂（酸素）、Ｎ₂（窒素）、Ａｒ（アルゴン）のいずれか１種からなるガス、または、これらのガスのうち２種以上を含む混合ガスである。
上記の窒化ガスは、特にＮ₂（窒素）が分解可能な温度よりも低い温度で分解する、例えば、ＮＨ₃、ＮＯ、Ｎ₂Ｏ、Ｎ₂Ｏ₂、ヒドラジン、ジメチルヒドラジン等の窒素原子を含むガスである。
【００２０】
なお、本実施形態では、窒化ガスを主とした雰囲気ガスＧ、特にＮＨ₃を主とした雰囲気ガスＧを用いている。
その理由は、本発明者等のこれまでの検討結果によれば、シリコンウェーハに熱処理を施す際に、窒化ガス、特にＮＨ₃を主とした雰囲気ガスを用いることにより、Ｎ₂を用いた場合と比べて高効率で空孔注入効果が得られる。したがって、同一の熱処理条件にて熱処理を行うと、窒化ガスを主とした雰囲気ガスＧの方がシリコンウェーハ中のＢＭＤの密度が高くなるので、熱処理の低温化、短時間化が可能であるからである。
【００２１】
ここで、シリコンウエーハ中の酸素析出物（ＢＭＤ）の密度分布について説明する。
例えば、窒化ガスを含む雰囲気ガス中でＲＴＡ処理を行ったシリコンウエーハに対して酸素析出のための熱処理を行うと、厚さ方向にＢＭＤ密度の分布がＭ型に形成される傾向がある。すなわち、厚さ方向のＢＭＤ密度は、表面近傍に最大値（以下、ＢＭＤピーク密度と称す）を有すると共に、厚さ方向の中間部分に極小値（Ｍ型分布の底部：以下、ＢＭＤバルク密度と称す）を有している。
【００２２】
このＢＭＤ密度は、窒化ガスを含む雰囲気ガスの窒化作用により注入・凍結された空孔濃度のみに依存する。
ＢＭＤピーク密度は主としてＲＴＡ処理温度に比例し、シリコンウェーハの酸素濃度依存性は小さい。
一方、ＢＭＤバルク密度のＲＴＡ処理温度依存性は、ある温度領域でＢＭＤバルク密度が極小になり、この極小点より高温側では急峻な温度依存性を示す。この時のＢＭＤバルク密度は、シリコンウェーハの酸素濃度に大きく依存する。したがって、酸素濃度が高い場合、ＢＭＤバルク密度が高くなり、ＢＭＤピーク密度との差が小さく、浅いＭ型となる。
【００２３】
次に、本実施形態のエピタキシャルウェーハの製造方法について、図１及び図２に基づき説明する。図２は、本実施形態のエピタキシャルウェーハの製造方法を示す過程図であり、エピタキシャルウェーハの断面構造を製造工程順に示している。
ここでは、このエピタキシャルウェーハの構造をその製造プロセスと合わせて説明する。まず、図１に示す熱処理炉１を用いて高抵抗のｐ^-型シリコン基板ＳにＲＴＡ（Rapid Thermal Annealing）処理を施し、このシリコン基板Ｓの内部に新たに空孔を形成する（空孔形成工程）（図２（ａ））。なお、このｐ^-型のシリコン基板Ｓは、ＣＺ法により引上成長されたインゴットから切り出され、両面が鏡面研磨されたポリッシュドウェーハであり、抵抗が１〜２Ω・ｃｍのものである。
【００２４】
ＲＴＡ処理についてより詳しく説明すると、サセプタ２にシリコン基板Ｓを載置した後、供給口３ａから上記雰囲気ガスＧをシリコン基板Ｓの表面に供給した状態で、１２００℃以上かつシリコンの融点（１４１４℃）以下の範囲の熱処理温度かつ１０〜３０秒の範囲の熱処理時間で、短時間の急速加熱・急速冷却（例えば、５０℃／秒の昇温又は降温、望ましくは３０℃／秒）のＲＴＡ処理を行う。なお、本実施形態では、シリコン基板Ｓの内部に効果的に空孔を形成するために、１２００℃以上かつ１２５０℃以下の範囲の熱処理温度かつ１０〜３０秒の範囲の熱処理時間でＲＴＡ処理を行う。
この熱処理温度及び熱処理時間の範囲であれば、図２（ｂ）に示すように、内部に十分な量の空孔Ｖを形成することができる。
【００２５】
次いで、このシリコン基板Ｓをエピタキシャル成長炉内にセットし、図２（ｃ）に示すように、ＲＴＡ処理温度（１２００℃以上かつシリコンの融点（１４１４℃）以下の温度）より３０℃以上低いエピタキシャル成長温度で、抵抗が０．０３Ω・ｃｍ以上のｐ型シリコン単結晶であるエピタキシャル層Ｅを膜厚数μｍまでエピタキシャル成長し、エピタキシャルウェーハＷを作製する。
【００２６】
このエピタキシャル成長温度とＲＴＡ処理温度との差は３０℃以上あれば良いが、好ましくは６５〜１１５℃である。
例えば、ＲＴＡ処理の温度が１２００℃であれば、エピタキシャル成長温度は１１７０℃以下、好ましくは１１３５〜１０８５℃となる。これにより、シリコン基板Ｓ内部の空孔欠陥であるエピタキシャル成長後の残存酸素析出核Ｖｎは、エピタキシャル成長の際においても全部は消滅することなく、シリコン基板Ｓの中心部に残存することとなる。
このようにして作製されたエピタキシャルウェーハＷは、高い近接ゲッタリング効果を有するｐ／ｐ^-ウェーハとなる。
【００２７】
このようにして得られたエピタキシャルウェーハＷに酸素析出熱処理を施す。この酸素析出熱処理は、好ましくは６００〜８００℃にて２〜４時間熱処理した後、さらに１０００〜１１００℃にて１０〜２０時間熱処理する。
酸素析出熱処理後のエピタキシャルウェーハＷは、シリコン基板ＳのＢＭＤ（酸素析出物）の密度が５．０〜１５．０×１０⁵ｃｍ²であり、このエピタキシャルウェーハＷの表面を基準（０μｍ）としたときのＤＺ層（無欠陥層）の厚みが５０〜２５０μｍである。
【００２８】
図３はＢＭＤが安定して存在するためのＲＴＡ処理及びエピタキシャル成長の各温度範囲を示す図であり、この図では、ｐ^-型のシリコン基板Ｓを用い、ＲＴＡ処理温度として１１１０℃、１１５０℃、１２００℃の３点を、エピタキシャル成長温度として１１８５℃、１１１５℃、１１３５℃の３点を、それぞれ採っている。なお、図中、「●」はＢＭＤが安定して存在する点であり、「×」はＢＭＤが消滅した点である。
（図３中に、１２００℃を超えるＲＴＡ処理温度におけるデータ、及び１１８５〜１１３５℃の範囲外のエピタキシャル成長温度におけるデータを御記入下さい。）
この図によれば、ＲＴＡ処理温度が１２００℃以上であれば、エピタキシャル成長温度が１１３５〜１０８５℃の範囲で、ＢＭＤが消滅することなく安定して存在することが分かる。
【００２９】
図４はＲＴＡ処理温度（Ｔ_RTA）とエピタキシャル成長温度（Ｔ_EPI）との温度差ΔＴ（＝Ｔ_RTA−Ｔ_EPI）（℃）とＢＭＤ密度（×１０⁴個／ｃｍ²）との関係を示す図である。ここでは、１２００℃で１０秒間、ＲＴＡ処理を施したｐ^-型のシリコン基板を用いて、温度差ΔＴとＢＭＤ密度との関係を調べた。
この図によれば、温度差ΔＴが３０℃以上であればＢＭＤは消滅することなく安定して存在していることが分かる。特に、温度差ΔＴが６５〜１１５℃の範囲では、温度差ΔＴに対してＢＭＤ密度がほぼ直線的に増加しており、この範囲では、温度差ΔＴを制御することでＢＭＤ密度を任意に制御することができることが分かった。
【００３０】
図５はエピタキシャル成長温度（Ｔ_EPI）とＢＭＤ密度（×１０⁴個／ｃｍ²）との関係を示す図である。ここでは、１２００℃で１０秒間、ＲＴＡ処理を施したｐ^-型のシリコン基板を用いて、エピタキシャル成長温度とＢＭＤ密度との関係を調べた。
ＢＭＤ密度としては、ＢＭＤバルク密度（図中、●）とＢＭＤピーク密度（図中、■）とに分けて調べた。ここでは、エピタキシャル成長温度それぞれについて、３個の試料のＢＭＤピーク密度とＢＭＤバルク密度を測定し、これらの平均値、最大値及び最小値を図示した。
【００３１】
この図によれば、ＢＭＤバルク密度は、エピタキシャル成長温度が高くなるにしたがってほぼ直線的に減少し、値の幅も小さくなっていることが分かる。したがって、エピタキシャル成長温度を制御することでＢＭＤバルク密度を制御することができる。また、ＢＭＤピーク密度は全般的に小さい値で、エピタキシャル成長温度が１１１５℃以上では完全に消滅していることが分かる。
なお、エピタキシャル成長温度を一定にした場合のエピタキシャル成長時間とＢＭＤバルク密度との関係を調べたが、ＢＭＤバルク密度はエピタキシャル成長時間が４０〜１６０秒の範囲でほぼ一定であることが確かめられた。
【００３２】
図６はエピタキシャル成長条件の異なるエピタキシャルウェーハそれぞれのＤＺ幅の面内方向変化を示す図である。
エピタキシャル成長条件は、１１３５℃で４０秒（図中、○）、１１１５℃で４０秒（図中、■）、１０８５℃で４０秒（図中、●）、１１３５℃で８０秒（図中、□）の４点とし、それぞれについて、中心部、半径／２の点、周辺部それぞれにおけるＤＺ幅を測定した。
この図によれば、１０８５℃で４０秒の成長条件では、ＤＺ幅に変化が認められるものの、他の成長条件では、ＤＺ幅の変化が非常に小さいことが分かった。
【００３３】
本実施形態のエピタキシャルウェーハの製造方法によれば、ＲＴＡ処理温度（１２００℃以上かつシリコンの融点（１４１４℃）以下の温度）より３０℃以上低いエピタキシャル成長温度でエピタキシャル成長させるので、シリコン基板Ｓ内部の酸素析出核Ｖｎを消滅することなく安定して存在させることができ、その結果、高い近接ゲッタリング効果を有するエピタキシャルウェーハを容易に製造することができる。
また、高抵抗体であるｐ^-型のシリコン基板Ｓの表面に、ｐ型シリコン単結晶からなるエピタキシャル層Ｅを成長させたので、いわゆるｐ／ｐ^-ウェーハ等のエピタキシャルウェーハにおいても、十分なゲッタリング効果が得られる。
【００３４】
本実施形態のシリコンウェーハによれば、酸素析出熱処理後のシリコン基板ＳのＢＭＤ（酸素析出物）の密度を５．０〜１５．０×１０⁵ｃｍ²とし、このエピタキシャルウェーハＷのＤＺ層の厚みを５０〜２５０μｍとしたので、高い近接ゲッタリング効果を有することとなる。したがって、このエピタキシャルウェーハに作り込まれたデバイスの特性及び信頼性を向上させることができ、引いては製品の歩留まりを向上させることができる。
【００３５】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、本実施形態では、抵抗が１〜２Ω・ｃｍのｐ^-型のシリコン基板Ｓを用いたが、ｐ^-型以外のシリコン基板であってもよく、ｐ^-型シリコン基板Ｓに限定されることはない。
また、このシリコン基板Ｓに窒素を添加しておいても構わない。この場合、通常のシリコン基板Ｓよりも高いＢＭＤ密度が得られるので、優れたＩＧ（Intrinsic Gettering）特性を有する。
【００３６】
さらに、本実施形態では、ｐ／ｐ^-ウェーハのエピタキシャルウェーハに本実施形態のＲＴＡ処理及びエピタキシャル成長を施したが、エピタキシャル層よりもｐ型の不純物濃度が高いシリコン基板を用いたいわゆるｐ／ｐ⁺ウェーハに本実施形態のＲＴＡ処理及びエピタキシャル成長を施しても構わない。
【００３７】
【発明の効果】
以上説明したように、本発明のシリコンウェーハの製造方法によれば、シリコン基板を１２００℃以上かつシリコンの融点以下の温度にて急速加熱・急速冷却の熱処理を施して内部に新たに空孔を形成し、その後、この熱処理したシリコン基板上に、前記熱処理温度より３０℃以上低いエピタキシャル成長温度にてシリコン単結晶のエピタキシャル層をエピタキシャル成長させるので、エピタキシャル成長後においてもシリコン基板内部の空孔欠陥は全部が消滅することなく、一部が残存することとなり、高い近接ゲッタリング効果を有するエピタキシャルウェーハを容易に製造することができる。
【００３８】
本発明のエピタキシャルウェーハによれば、酸素析出熱処理後のシリコン基板の酸素析出物の密度を５．０〜１５．０×１０⁵ｃｍ²としたので、高い近接ゲッタリング効果を奏することができる。したがって、このエピタキシャルウェーハに作り込まれたデバイスの特性及び信頼性を向上させることができ、引いては製品の歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態のシリコンウェーハの製造方法に用いられる熱処理炉を示す概略構成図である。
【図２】本発明の一実施形態のシリコンウェーハの製造方法を示す過程図である。
【図３】ＢＭＤが安定して存在するためのＲＴＡ処理及びエピタキシャル成長の各温度範囲を示す図である。
【図４】ＲＴＡ処理温度とエピタキシャル成長温度との温度差とＢＭＤ密度との関係を示す図である。
【図５】エピタキシャル成長温度とＢＭＤ密度との関係を示す図である。
【図６】エピタキシャル成長条件の異なるエピタキシャルウェーハそれぞれのＤＺ幅の面内方向変化を示す図である。
【符号の説明】
１熱処理炉
２サセプタ
３反応室
Ｅエピタキシャル層
Ｇ雰囲気ガス
Ｓｐ^-型シリコン基板
Ｖ空孔
Ｖｎエピタキシャル成長後の残存酸素析出核

Claims

シリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長してなるエピタキシャルウェーハの製造方法であって、
前記シリコン基板に１２００℃以上かつシリコンの融点以下の温度、１０〜３０秒の熱処理時間にて急速加熱・急速冷却の熱処理を施して内部に新たに空孔を形成する空孔形成工程と、
前記空孔形成工程において熱処理した十分な量の空孔を有するシリコン基板上に、１１７０℃以下でかつ前記熱処理温度より３０℃以上低いエピタキシャル成長温度にてシリコン単結晶のエピタキシャル層をエピタキシャル成長するエピタキシャル成長工程とを有するとともに、
このエピタキシャル成長工程が、該エピタキシャル成長における熱処理により前記空孔から酸素析出核を形成するとともに、前記シリコン基板中心部に酸素析出核を残存させる酸素析出核残存工程でもあることを特徴とするエピタキシャルウェーハの製造方法。
請求項１記載のエピタキシャルウェーハの製造方法において、
前記シリコン基板及び前記エピタキシャル層はｐ型であることを特徴とするエピタキシャルウェーハの製造方法。
請求項１または２記載のエピタキシャルウェーハの製造方法において、
前記熱処理温度と前記エピタキシャル成長温度との差は、６５〜１１５℃であることを特徴とするエピタキシャルウェーハの製造方法。
請求項１、２または３記載のエピタキシャルウェーハの製造方法において、
前記熱処理は、窒化ガス、水素、酸素、窒素、アルゴンのいずれか１種または２種以上を含む雰囲気ガス中にて施されることを特徴とするエピタキシャルウェーハの製造方法。
請求項１から４のいずれか記載の製造方法により製造され、熱処理により内部に新たに空孔が形成されたシリコン基板の表面にシリコン単結晶のエピタキシャル層をエピタキシャル成長してなるエピタキシャルウェーハであって、
前記シリコン基板に酸素析出熱処理を施した後の酸素析出物の密度は、５．０〜１５．０×１０ ^５ｃｍ^２であることを特徴とするエピタキシャルウェーハ。
請求項５記載のエピタキシャルウェーハにおいて、
このエピタキシャルウェーハの無欠陥層の厚みは、５０〜２５０μｍであることを特徴とするエピタキシャルウェーハ。
請求項５または６記載のエピタキシャルウェーハにおいて、
前記酸素析出熱処理は、６００〜８００℃にて２〜４時間熱処理した後、さらに１０００〜１１００℃にて１０〜２０時間熱処理することを特徴とするエピタキシャルウェーハ。