JP2003077924A - 半導体ウェーハの製造方法及び半導体ウェーハ - Google Patents
半導体ウェーハの製造方法及び半導体ウェーハInfo
- Publication number
- JP2003077924A JP2003077924A JP2001262173A JP2001262173A JP2003077924A JP 2003077924 A JP2003077924 A JP 2003077924A JP 2001262173 A JP2001262173 A JP 2001262173A JP 2001262173 A JP2001262173 A JP 2001262173A JP 2003077924 A JP2003077924 A JP 2003077924A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- heat treatment
- manufacturing
- epitaxial
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 半導体ウェーハの製造方法及び半導体ウェー
ハにおいて、エピタキシャルウェーハでも高い近接ゲッ
タリング効果を有すること。 【解決手段】 シリコン基板ＳＵＢの表面にシリコン単
結晶をエピタキシャル成長したエピタキシャル層ＥＰを
有するエピタキシャルウェーハＷを雰囲気ガス中で熱処
理する工程を有し、該工程の前記雰囲気ガスは、窒化ガ
スを含む。
ハにおいて、エピタキシャルウェーハでも高い近接ゲッ
タリング効果を有すること。 【解決手段】 シリコン基板ＳＵＢの表面にシリコン単
結晶をエピタキシャル成長したエピタキシャル層ＥＰを
有するエピタキシャルウェーハＷを雰囲気ガス中で熱処
理する工程を有し、該工程の前記雰囲気ガスは、窒化ガ
スを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板上に
エピタキシャル層を形成した半導体ウェーハの製造方法
及び半導体ウェーハに関する。
エピタキシャル層を形成した半導体ウェーハの製造方法
及び半導体ウェーハに関する。
【０００２】
【従来の技術】ＣＺ（チョクラルスキー）法で引上成長
されたシリコン単結晶を加工して作製されたシリコンウ
ェーハは、酸素不純物を多く含んでおり、この酸素不純
物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Mi
cro Defect)となる。この酸素析出物がデバイスが形成
される表面にある場合、リーク電流増大や酸化膜耐圧低
下等の原因になって半導体デバイスの特性に大きな影響
を及ぼす。
されたシリコン単結晶を加工して作製されたシリコンウ
ェーハは、酸素不純物を多く含んでおり、この酸素不純
物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Mi
cro Defect)となる。この酸素析出物がデバイスが形成
される表面にある場合、リーク電流増大や酸化膜耐圧低
下等の原因になって半導体デバイスの特性に大きな影響
を及ぼす。
【０００３】このため、従来、シリコンウェーハ表面に
対し、１２５０℃以上の高温で短時間の急速加熱・急冷
の熱処理（ＲＴＡ）を所定の雰囲気ガス中で施し、内部
に過剰空孔(Vacancy)を埋設するとともに、この後の熱
処理で表面において空孔を外方拡散させることによりＤ
Ｚ(Denuded Zone)層（無欠陥層）を均一に形成する方法
が用いられている（例えば、国際公開公報 ＷＯ 98/386
75に記載の技術）。そして、上記ＤＺ層形成後に、上記
温度より低温で熱処理を施すことで、内部の欠陥層とし
て酸素析出核を形成・安定化してゲッタリング効果を有
するＢＭＤ層を形成する工程が採用されている。
対し、１２５０℃以上の高温で短時間の急速加熱・急冷
の熱処理（ＲＴＡ）を所定の雰囲気ガス中で施し、内部
に過剰空孔(Vacancy)を埋設するとともに、この後の熱
処理で表面において空孔を外方拡散させることによりＤ
Ｚ(Denuded Zone)層（無欠陥層）を均一に形成する方法
が用いられている（例えば、国際公開公報 ＷＯ 98/386
75に記載の技術）。そして、上記ＤＺ層形成後に、上記
温度より低温で熱処理を施すことで、内部の欠陥層とし
て酸素析出核を形成・安定化してゲッタリング効果を有
するＢＭＤ層を形成する工程が採用されている。
【０００４】ところで、近年、シリコン基板の表面にシ
リコン単結晶のエピタキシャル層をエピタキシャル成長
したエピタキシャルウェーハが用いられている。例え
ば、ウェーハ表面の完全性を上げるために、抵抗が０．
０３Ω・ｃｍ以上である高抵抗のｐ-型シリコン基板上
に所望の抵抗としたｐ型のエピタキシャル層をデバイス
作製層として成長したエピタキシャルウェーハ（以下、
ｐ／ｐ-ウェーハと略す）等が知られている。
リコン単結晶のエピタキシャル層をエピタキシャル成長
したエピタキシャルウェーハが用いられている。例え
ば、ウェーハ表面の完全性を上げるために、抵抗が０．
０３Ω・ｃｍ以上である高抵抗のｐ-型シリコン基板上
に所望の抵抗としたｐ型のエピタキシャル層をデバイス
作製層として成長したエピタキシャルウェーハ（以下、
ｐ／ｐ-ウェーハと略す）等が知られている。
【０００５】このようなエピタキシャルウェーハでは、
エピタキシャル成長前に水素雰囲気中の熱処理により表
面の酸化膜を除去する高温処理を行うと共にエピタキシ
ャルプロセス中も通常は水素雰囲気であるため、空孔欠
陥を消滅させる格子間シリコンの注入が生じ、酸素析出
核がシリコン基板表面から消滅し、ＢＭＤが形成され難
い傾向があった。特にｐ／ｐ-ウェーハの場合、消滅し
やすい傾向があり、ＩＧ（Intrinsic Gettering)特性を
確保するのが困難であった。
エピタキシャル成長前に水素雰囲気中の熱処理により表
面の酸化膜を除去する高温処理を行うと共にエピタキシ
ャルプロセス中も通常は水素雰囲気であるため、空孔欠
陥を消滅させる格子間シリコンの注入が生じ、酸素析出
核がシリコン基板表面から消滅し、ＢＭＤが形成され難
い傾向があった。特にｐ／ｐ-ウェーハの場合、消滅し
やすい傾向があり、ＩＧ（Intrinsic Gettering)特性を
確保するのが困難であった。
【０００６】このため、従来、ｐ／ｐ-ウェーハ等のエ
ピタキシャルウェーハのＢＭＤ密度を高くするために、
窒素をドーピングしたシリコン基板を用いることが広く
行われている。
ピタキシャルウェーハのＢＭＤ密度を高くするために、
窒素をドーピングしたシリコン基板を用いることが広く
行われている。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の技術では、以下のような課題が残されている。すな
わち、従来の窒素ドープ結晶のシリコン基板を用いた場
合では、ある程度ＢＭＤ密度が改善させるが十分ではな
い。
来の技術では、以下のような課題が残されている。すな
わち、従来の窒素ドープ結晶のシリコン基板を用いた場
合では、ある程度ＢＭＤ密度が改善させるが十分ではな
い。
【０００８】本発明は、前述の課題に鑑みてなされたも
ので、エピタキシャルウェーハでも高い近接ゲッタリン
グ効果を有する半導体ウェーハの製造方法及び半導体ウ
ェーハを提供することを目的とする。
ので、エピタキシャルウェーハでも高い近接ゲッタリン
グ効果を有する半導体ウェーハの製造方法及び半導体ウ
ェーハを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、本発明
の半導体ウェーハの製造方法は、シリコン基板の表面に
シリコン単結晶をエピタキシャル成長したエピタキシャ
ル層を有するエピタキシャルウェーハを雰囲気ガス中で
熱処理する工程を有し、該工程の前記雰囲気ガスは、窒
化ガスを含むことを特徴とする。また、本発明の半導体
ウェーハは、熱処理により内部に新たに空孔が形成され
た半導体ウェーハであって、上記本発明の半導体ウェー
ハの製造方法により作製されたことを特徴とする。
決するために以下の構成を採用した。すなわち、本発明
の半導体ウェーハの製造方法は、シリコン基板の表面に
シリコン単結晶をエピタキシャル成長したエピタキシャ
ル層を有するエピタキシャルウェーハを雰囲気ガス中で
熱処理する工程を有し、該工程の前記雰囲気ガスは、窒
化ガスを含むことを特徴とする。また、本発明の半導体
ウェーハは、熱処理により内部に新たに空孔が形成され
た半導体ウェーハであって、上記本発明の半導体ウェー
ハの製造方法により作製されたことを特徴とする。
【００１０】これらの半導体ウェーハの製造方法及び半
導体ウェーハは、エピタキシャルウェーハを雰囲気ガス
中で熱処理する工程において、雰囲気ガスが窒化ガスを
含むので、エピタキシャル成長時の熱処理で酸素析出核
がシリコン基板表面から消滅していても、エピタキシャ
ル成長後のエピタキシャル層表面から内部に空孔(Vacan
cy)が注入されて表面近傍に十分な酸素析出核を得るこ
とが可能となる。すなわち、このＲＴＡ処理されたウェ
ーハに対し、この後にＤＺ層及び酸素析出核を形成・安
定化する熱処理を行えば、表面近傍にゲッタリング効果
を有するＢＭＤ層を形成することができる。
導体ウェーハは、エピタキシャルウェーハを雰囲気ガス
中で熱処理する工程において、雰囲気ガスが窒化ガスを
含むので、エピタキシャル成長時の熱処理で酸素析出核
がシリコン基板表面から消滅していても、エピタキシャ
ル成長後のエピタキシャル層表面から内部に空孔(Vacan
cy)が注入されて表面近傍に十分な酸素析出核を得るこ
とが可能となる。すなわち、このＲＴＡ処理されたウェ
ーハに対し、この後にＤＺ層及び酸素析出核を形成・安
定化する熱処理を行えば、表面近傍にゲッタリング効果
を有するＢＭＤ層を形成することができる。
【００１１】また、本発明の半導体ウェーハの製造方法
は、前記雰囲気ガスが、Ｎ2が分解可能な温度よりも低
い分解温度の窒化ガスを含むことが好ましい。すなわ
ち、この半導体ウェーハの製造方法では、雰囲気ガス
が、Ｎ2が分解可能な温度よりも低い分解温度の窒化ガ
ス、例えばＮＨ3、ＮＯ、Ｎ2Ｏ、Ｎ2Ｏ2、ヒドラジン又
はジメチルヒドラジン等を含むので、Ｎ2の場合よりも
低い熱処理温度又は短い熱処理時間でも窒化ガスが分解
されてエピタキシャルウェーハ表面を窒化（窒化膜を形
成）し、内部にＶａｃａｎｃｙを注入することができ、
熱処理時のスリップ発生を抑制することができる。
は、前記雰囲気ガスが、Ｎ2が分解可能な温度よりも低
い分解温度の窒化ガスを含むことが好ましい。すなわ
ち、この半導体ウェーハの製造方法では、雰囲気ガス
が、Ｎ2が分解可能な温度よりも低い分解温度の窒化ガ
ス、例えばＮＨ3、ＮＯ、Ｎ2Ｏ、Ｎ2Ｏ2、ヒドラジン又
はジメチルヒドラジン等を含むので、Ｎ2の場合よりも
低い熱処理温度又は短い熱処理時間でも窒化ガスが分解
されてエピタキシャルウェーハ表面を窒化（窒化膜を形
成）し、内部にＶａｃａｎｃｙを注入することができ、
熱処理時のスリップ発生を抑制することができる。
【００１２】また、本発明の半導体ウェーハの製造方法
は、前記窒化ガスは、ＮＨ3（アンモニア）を含むこと
が好ましい。すなわち、この半導体ウェーハの製造方法
では、ＮＨ3を含んだ窒化ガスを用いることにより、Ｎ
Ｈ3が分解して生じたＨ（水素）がエピタキシャルウェ
ーハ表面の自然酸化膜等を除去するクリーニング効果を
有しているため、さらに表面の窒化及びＶａｃａｎｃｙ
の注入が促進される。また、ＮＨ3には自然酸化膜を窒
化させる効果があり、Ｖａｃａｎｃｙの注入が促進され
ると共に、自然酸化膜の蒸発を抑制するため、表面の荒
れを防ぐ効果も有する。
は、前記窒化ガスは、ＮＨ3（アンモニア）を含むこと
が好ましい。すなわち、この半導体ウェーハの製造方法
では、ＮＨ3を含んだ窒化ガスを用いることにより、Ｎ
Ｈ3が分解して生じたＨ（水素）がエピタキシャルウェ
ーハ表面の自然酸化膜等を除去するクリーニング効果を
有しているため、さらに表面の窒化及びＶａｃａｎｃｙ
の注入が促進される。また、ＮＨ3には自然酸化膜を窒
化させる効果があり、Ｖａｃａｎｃｙの注入が促進され
ると共に、自然酸化膜の蒸発を抑制するため、表面の荒
れを防ぐ効果も有する。
【００１３】また、本発明の半導体ウェーハの製造方法
は、前記窒化ガスがブラズマ化されていることが好まし
い。すなわち、この半導体ウェーハの製造方法では、窒
化ガスがブラズマ化されていることにより、活性化され
た窒化ガスとなって、さらに表面の窒化及びＶａｃａｎ
ｃｙの注入が促進される。
は、前記窒化ガスがブラズマ化されていることが好まし
い。すなわち、この半導体ウェーハの製造方法では、窒
化ガスがブラズマ化されていることにより、活性化され
た窒化ガスとなって、さらに表面の窒化及びＶａｃａｎ
ｃｙの注入が促進される。
【００１４】また、本発明の半導体ウェーハの製造方法
は、前記シリコン基板及び前記エピタキシャル層はｐ型
であると共に、シリコン基板は、０．０３Ω・ｃｍ以上
の抵抗である技術が採用される。すなわち、この半導体
ウェーハの製造方法は、シリコン基板及びエピタキシャ
ル層がｐ型であると共に、シリコン基板が、０．０３Ω
・ｃｍ以上の抵抗であるので、ＩＧ特性の不十分ないわ
ゆるｐ／ｐ-ウェーハでも、上記ＲＴＡ処理によりＩＧ
特性の改善を効果的に図ることができる。
は、前記シリコン基板及び前記エピタキシャル層はｐ型
であると共に、シリコン基板は、０．０３Ω・ｃｍ以上
の抵抗である技術が採用される。すなわち、この半導体
ウェーハの製造方法は、シリコン基板及びエピタキシャ
ル層がｐ型であると共に、シリコン基板が、０．０３Ω
・ｃｍ以上の抵抗であるので、ＩＧ特性の不十分ないわ
ゆるｐ／ｐ-ウェーハでも、上記ＲＴＡ処理によりＩＧ
特性の改善を効果的に図ることができる。
【００１５】また、本発明の半導体ウェーハの製造方法
は、前記シリコン基板に窒素を添加しておくことが好ま
しい。すなわち、この半導体ウェーハの製造方法では、
シリコン基板に窒素を添加しておくので、通常のシリコ
ン基板よりも高いＢＭＤ密度が得られる窒素ドープ基板
により、より優れたＩＧ特性を有するエピタキシャルウ
ェーハを得ることができる。
は、前記シリコン基板に窒素を添加しておくことが好ま
しい。すなわち、この半導体ウェーハの製造方法では、
シリコン基板に窒素を添加しておくので、通常のシリコ
ン基板よりも高いＢＭＤ密度が得られる窒素ドープ基板
により、より優れたＩＧ特性を有するエピタキシャルウ
ェーハを得ることができる。
【００１６】本発明の半導体ウェーハは、熱処理により
内部に新たに空孔が形成された半導体ウェーハであっ
て、上記本発明の半導体ウェーハの製造方法により作製
されたことを特徴とする。この半導体ウェーハでは、上
記本発明の半導体ウェーハの製造方法により作製されて
いるので、その後の熱処理により表面に十分なＤＺ層と
表面近傍の内部に適度に高いＢＭＤ密度とを有した高品
質なエピタキシャルウェーハが得られる。また、本発明
の半導体ウェーハは、上記本発明の半導体ウェーハの表
面に無欠陥層が形成されていることを特徴とする。
内部に新たに空孔が形成された半導体ウェーハであっ
て、上記本発明の半導体ウェーハの製造方法により作製
されたことを特徴とする。この半導体ウェーハでは、上
記本発明の半導体ウェーハの製造方法により作製されて
いるので、その後の熱処理により表面に十分なＤＺ層と
表面近傍の内部に適度に高いＢＭＤ密度とを有した高品
質なエピタキシャルウェーハが得られる。また、本発明
の半導体ウェーハは、上記本発明の半導体ウェーハの表
面に無欠陥層が形成されていることを特徴とする。
【００１７】
【発明の実施の形態】以下、本発明に係る半導体ウェー
ハの製造方法及び半導体ウェーハの一実施形態を、図１
及び図２を参照しながら説明する。図１にあって、符号
１はサセプタ、２は反応室を示している。図１は、エピ
タキシャルウェーハ（半導体ウェーハ）Ｗの熱処理を実
施するための枚葉式の熱処理炉を示すものである。該熱
処理炉は、図１に示すように、エピタキシャルウェーハ
Ｗを載置可能な円環状のサセプタ１と、該サセプタ１を
内部に収納した反応室２とを備えている。なお、反応室
２の外部には、エピタキシャルウェーハＷを加熱するラ
ンプ（図示略）が配置されている。
ハの製造方法及び半導体ウェーハの一実施形態を、図１
及び図２を参照しながら説明する。図１にあって、符号
１はサセプタ、２は反応室を示している。図１は、エピ
タキシャルウェーハ（半導体ウェーハ）Ｗの熱処理を実
施するための枚葉式の熱処理炉を示すものである。該熱
処理炉は、図１に示すように、エピタキシャルウェーハ
Ｗを載置可能な円環状のサセプタ１と、該サセプタ１を
内部に収納した反応室２とを備えている。なお、反応室
２の外部には、エピタキシャルウェーハＷを加熱するラ
ンプ（図示略）が配置されている。
【００１８】サセプタ１は、シリコンカーバイト等で形
成されており、内側に段部１ａが設けられ、該段部１ａ
上にエピタキシャルウェーハＷの周縁部を載置するよう
になっている。反応室２には、エピタキシャルウェーハ
Ｗの表面に雰囲気ガスＧを供給する供給口２ａ及び供給
された雰囲気ガスＧを排出する排出口２ｂが設けられて
いる。また、供給口２ａは、雰囲気ガスＧの供給源（図
示略）に接続されている。
成されており、内側に段部１ａが設けられ、該段部１ａ
上にエピタキシャルウェーハＷの周縁部を載置するよう
になっている。反応室２には、エピタキシャルウェーハ
Ｗの表面に雰囲気ガスＧを供給する供給口２ａ及び供給
された雰囲気ガスＧを排出する排出口２ｂが設けられて
いる。また、供給口２ａは、雰囲気ガスＧの供給源（図
示略）に接続されている。
【００１９】雰囲気ガスＧは、Ｎ2が分解可能な温度よ
りも低い分解温度の窒化ガス、例えばＮＨ3、ＮＯ、Ｎ2
Ｏ、Ｎ2Ｏ2、ヒドラジン、ジメチルヒドラジン等やこれ
らの混合ガス又はこれらの窒化ガスとＡｒ（アルゴ
ン）、Ｎ2（窒素）、Ｏ2（酸素）、Ｈ2（水素）等との
混合ガスである。なお、本実施形態では、ＮＨ3を主と
した雰囲気ガスＧを用いている。
りも低い分解温度の窒化ガス、例えばＮＨ3、ＮＯ、Ｎ2
Ｏ、Ｎ2Ｏ2、ヒドラジン、ジメチルヒドラジン等やこれ
らの混合ガス又はこれらの窒化ガスとＡｒ（アルゴ
ン）、Ｎ2（窒素）、Ｏ2（酸素）、Ｈ2（水素）等との
混合ガスである。なお、本実施形態では、ＮＨ3を主と
した雰囲気ガスＧを用いている。
【００２０】熱処理を施すエピタキシャルウェーハＷ
は、図２の（ａ）に示すように、シリコン基板ＳＵＢ上
にエピタキシャル成長により膜厚数μｍのエピタキシャ
ル層ＥＰが成膜されたものである。このエピタキシャル
ウェーハＷは、ＣＭＯＳ・ＩＣ等に好適なｐ／ｐ-ウェ
ーハ、すなわちシリコン基板ＳＵＢ及びエピタキシャル
層ＥＰがｐ型であると共に、シリコン基板ＳＵＢが、
０．０３Ω・ｃｍ以上の抵抗とされている。本実施形態
では、例えばシリコン基板ＳＵＢ及びエピタキシャル層
ＥＰは、どちらも８〜１２Ω・ｃｍである。なお、この
エピタキシャルウェーハＷのエピタキシャル層ＥＰを成
膜する際、エピタキシャルプロセス前及びプロセス中に
おいて水素雰囲気で高温処理が施されているため、シリ
コン基板ＳＵＢ表面から酸素析出核が消滅してしまって
いる。
は、図２の（ａ）に示すように、シリコン基板ＳＵＢ上
にエピタキシャル成長により膜厚数μｍのエピタキシャ
ル層ＥＰが成膜されたものである。このエピタキシャル
ウェーハＷは、ＣＭＯＳ・ＩＣ等に好適なｐ／ｐ-ウェ
ーハ、すなわちシリコン基板ＳＵＢ及びエピタキシャル
層ＥＰがｐ型であると共に、シリコン基板ＳＵＢが、
０．０３Ω・ｃｍ以上の抵抗とされている。本実施形態
では、例えばシリコン基板ＳＵＢ及びエピタキシャル層
ＥＰは、どちらも８〜１２Ω・ｃｍである。なお、この
エピタキシャルウェーハＷのエピタキシャル層ＥＰを成
膜する際、エピタキシャルプロセス前及びプロセス中に
おいて水素雰囲気で高温処理が施されているため、シリ
コン基板ＳＵＢ表面から酸素析出核が消滅してしまって
いる。
【００２１】上記熱処理炉によりエピタキシャルウェー
ハＷに熱処理、特に急加熱及び急冷却の熱処理を施すに
は、サセプタ１にエピタキシャルウェーハＷを載置した
後、供給口２ａから上記雰囲気ガスＧをエピタキシャル
ウェーハＷの表面に供給した状態で、９００℃から１２
００℃までの範囲の熱処理温度かつ１ｓｅｃから６０ｓ
ｅｃまでの範囲の熱処理時間で、短時間の急速加熱・急
冷（例えば、５０℃／秒の昇温又は降温、望ましくは３
０℃／ｓｅｃ）のＲＴＡ(Rapid Thermal Annealing)処
理を行う。なお、本実施形態では、スリップの発生抑制
に好適な条件、９００℃から１１８０℃までの熱処理温
度かつ３０ｓｅｃ以下の熱処理時間でＲＴＡ処理を行
う。この熱処理温度及び熱処理時間の範囲であれば、図
２の（ｂ）に示すように、内部に十分な空孔Ｖを注入で
きる。
ハＷに熱処理、特に急加熱及び急冷却の熱処理を施すに
は、サセプタ１にエピタキシャルウェーハＷを載置した
後、供給口２ａから上記雰囲気ガスＧをエピタキシャル
ウェーハＷの表面に供給した状態で、９００℃から１２
００℃までの範囲の熱処理温度かつ１ｓｅｃから６０ｓ
ｅｃまでの範囲の熱処理時間で、短時間の急速加熱・急
冷（例えば、５０℃／秒の昇温又は降温、望ましくは３
０℃／ｓｅｃ）のＲＴＡ(Rapid Thermal Annealing)処
理を行う。なお、本実施形態では、スリップの発生抑制
に好適な条件、９００℃から１１８０℃までの熱処理温
度かつ３０ｓｅｃ以下の熱処理時間でＲＴＡ処理を行
う。この熱処理温度及び熱処理時間の範囲であれば、図
２の（ｂ）に示すように、内部に十分な空孔Ｖを注入で
きる。
【００２２】なお、上記熱処理では、例えば、８００℃
までの昇温時にはＡｒのみを雰囲気ガスとして供給し、
８００℃から所定の熱処理温度（例えば、１１８０℃）
までの急速加熱昇温時、該熱処理温度一定での熱処理時
及びその後の８００℃までの急冷時にはＡｒとＮＨ3と
の混合ガスを雰囲気ガスとして供給し、その後、８００
℃一定でＮＨ3を完全に排出するまでＡｒのみを雰囲気
ガスとして供給し、排出完了後に再びＡｒのみの雰囲気
ガス中で降温する。このように、昇温時の途中から急冷
降温時の途中まで上記低分解温度の窒化ガスを雰囲気ガ
スとして供給している。
までの昇温時にはＡｒのみを雰囲気ガスとして供給し、
８００℃から所定の熱処理温度（例えば、１１８０℃）
までの急速加熱昇温時、該熱処理温度一定での熱処理時
及びその後の８００℃までの急冷時にはＡｒとＮＨ3と
の混合ガスを雰囲気ガスとして供給し、その後、８００
℃一定でＮＨ3を完全に排出するまでＡｒのみを雰囲気
ガスとして供給し、排出完了後に再びＡｒのみの雰囲気
ガス中で降温する。このように、昇温時の途中から急冷
降温時の途中まで上記低分解温度の窒化ガスを雰囲気ガ
スとして供給している。
【００２３】上記熱処理により、エピタキシャルウェー
ハＷの表面には、従来に比べて低い熱処理温度でも窒化
ガスが十分に分解して表面を窒化、すなわち窒化膜を形
成して内部にＶａｃａｎｃｙを十分に注入することがで
きる。なお、このＲＴＡ処理後のエピタキシャルウェー
ハＷは、表面に窒化膜が形成されているため、エピタキ
シャル成長直後に特徴的な活性な表面をもたず、エピタ
キシャル成長後のプロセス（検査等）での種々の汚染に
対する耐性が高いという特徴を有している。また、デバ
イス作製工程において、この窒化膜をフッ酸で剥離する
ことにより、従来のエピタキシャルウェーハと同様の形
態で取り扱うことが可能になる。
ハＷの表面には、従来に比べて低い熱処理温度でも窒化
ガスが十分に分解して表面を窒化、すなわち窒化膜を形
成して内部にＶａｃａｎｃｙを十分に注入することがで
きる。なお、このＲＴＡ処理後のエピタキシャルウェー
ハＷは、表面に窒化膜が形成されているため、エピタキ
シャル成長直後に特徴的な活性な表面をもたず、エピタ
キシャル成長後のプロセス（検査等）での種々の汚染に
対する耐性が高いという特徴を有している。また、デバ
イス作製工程において、この窒化膜をフッ酸で剥離する
ことにより、従来のエピタキシャルウェーハと同様の形
態で取り扱うことが可能になる。
【００２４】また、上記熱処理後に該熱処理より低い温
度で、空孔への酸素析出を行うための熱処理を施すこと
により、酸素析出核の安定を図り、さらに長時間の熱処
理を施すことにより、図２の（ｃ）に示すように、エピ
タキシャル層ＥＰを含む表面層にＤＺ層ＤＺを形成する
と共にエピタキシャル層ＥＰよりも内部に析出物の成長
を行いＢＭＤ層ＢＭＤを形成する。
度で、空孔への酸素析出を行うための熱処理を施すこと
により、酸素析出核の安定を図り、さらに長時間の熱処
理を施すことにより、図２の（ｃ）に示すように、エピ
タキシャル層ＥＰを含む表面層にＤＺ層ＤＺを形成する
と共にエピタキシャル層ＥＰよりも内部に析出物の成長
を行いＢＭＤ層ＢＭＤを形成する。
【００２５】例えば、８００℃４時間の熱処理及びその
後に１０００℃１６時間行う熱処理により、十分な厚さ
のＤＺ層ＤＺ及び十分なＢＭＤ密度のＢＭＤ層ＢＭＤを
得ることができる。なお、ＲＴＡ処理後にエピタキシャ
ル層ＥＰに残った空孔は、この熱処理によって対消滅等
により消え、析出には寄与しないと共に、上記ＤＺ層Ｄ
Ｚは、その厚さが十数μｍ程度あり、十分にエピタキシ
ャル層ＥＰを含んでいる。
後に１０００℃１６時間行う熱処理により、十分な厚さ
のＤＺ層ＤＺ及び十分なＢＭＤ密度のＢＭＤ層ＢＭＤを
得ることができる。なお、ＲＴＡ処理後にエピタキシャ
ル層ＥＰに残った空孔は、この熱処理によって対消滅等
により消え、析出には寄与しないと共に、上記ＤＺ層Ｄ
Ｚは、その厚さが十数μｍ程度あり、十分にエピタキシ
ャル層ＥＰを含んでいる。
【００２６】このように本実施形態では、雰囲気ガスＧ
が窒化ガスを含むので、エピタキシャル成長時の熱処理
で酸素析出核がシリコン基板ＳＵＢ表面から消滅してい
ても、エピタキシャル成長後のエピタキシャル層ＥＰ表
面から内部に空孔(Vacancy)が注入されて表面近傍に十
分な酸素析出核（ＢＭＤ層）を得ることが可能となる。
また、雰囲気ガスＧが、Ｎ2が分解可能な温度よりも低
い分解温度のＮＨ3等の窒化ガスであるので、熱処理温
度の低温化を図ることができ、熱処理時のスリップ発生
を抑制することができる。
が窒化ガスを含むので、エピタキシャル成長時の熱処理
で酸素析出核がシリコン基板ＳＵＢ表面から消滅してい
ても、エピタキシャル成長後のエピタキシャル層ＥＰ表
面から内部に空孔(Vacancy)が注入されて表面近傍に十
分な酸素析出核（ＢＭＤ層）を得ることが可能となる。
また、雰囲気ガスＧが、Ｎ2が分解可能な温度よりも低
い分解温度のＮＨ3等の窒化ガスであるので、熱処理温
度の低温化を図ることができ、熱処理時のスリップ発生
を抑制することができる。
【００２７】また、ＮＨ3を主とした雰囲気ガスＧを用
いることにより、ＮＨ3が分解して発生したＨがエピタ
キシャルウェーハＷ表面の自然酸化膜等を除去するクリ
ーニング効果を有しているため、さらに表面の窒化及び
Ｖａｃａｎｃｙの注入が促進される。また、ＮＨ3には
自然酸化膜を窒化させる効果があり、Ｖａｃａｎｃｙの
注入が促進されると共に、自然酸化膜の蒸発を抑制する
ため、表面の荒れを防ぐ効果も有する。なお、ＲＴＡ処
理を施した本実施形態のエピタキシャルウェーハＷにつ
いて、その表面のＨａｚｅ値を測定した結果、Ａｒ／Ｎ
2を雰囲気ガスとした場合に比べてＡｒ／ＮＨ3を雰囲気
ガスにした場合はＨａｚｅ値が一桁改善されることが確
認された。
いることにより、ＮＨ3が分解して発生したＨがエピタ
キシャルウェーハＷ表面の自然酸化膜等を除去するクリ
ーニング効果を有しているため、さらに表面の窒化及び
Ｖａｃａｎｃｙの注入が促進される。また、ＮＨ3には
自然酸化膜を窒化させる効果があり、Ｖａｃａｎｃｙの
注入が促進されると共に、自然酸化膜の蒸発を抑制する
ため、表面の荒れを防ぐ効果も有する。なお、ＲＴＡ処
理を施した本実施形態のエピタキシャルウェーハＷにつ
いて、その表面のＨａｚｅ値を測定した結果、Ａｒ／Ｎ
2を雰囲気ガスとした場合に比べてＡｒ／ＮＨ3を雰囲気
ガスにした場合はＨａｚｅ値が一桁改善されることが確
認された。
【００２８】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば、上記ＤＺ層形成又は酸素析出のための熱処理を特
に行わず、その後のデバイス作製工程に伴って行われる
熱処理で行っても構わない。また、上記実施形態のよう
に、上記ＲＴＡ処理をＲＴＡ用の熱処理炉で行うのでは
なく、エピタキシャル層成膜用のエピタキシャル成長炉
内でエピタキシャル層形成後に引き続き行ってもよい。
なお、窒化ガスを用いることから、ＲＴＡ用の熱処理炉
で上記ＲＴＡ処理を行う方が好ましい。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば、上記ＤＺ層形成又は酸素析出のための熱処理を特
に行わず、その後のデバイス作製工程に伴って行われる
熱処理で行っても構わない。また、上記実施形態のよう
に、上記ＲＴＡ処理をＲＴＡ用の熱処理炉で行うのでは
なく、エピタキシャル層成膜用のエピタキシャル成長炉
内でエピタキシャル層形成後に引き続き行ってもよい。
なお、窒化ガスを用いることから、ＲＴＡ用の熱処理炉
で上記ＲＴＡ処理を行う方が好ましい。
【００２９】また、上記実施形態では、ｐ／ｐ-ウェー
ハのエピタキシャルウェーハに上記ＲＴＡ処理を施した
が、エピタキシャル層よりもｐ型の不純物濃度が高いシ
リコン基板を用いたいわゆるｐ／ｐ+ウェーハに上記Ｒ
ＴＡ処理を施して構わない。なお、このｐ／ｐ+ウェー
ハの場合、裏面にオートドープ防止用の酸化膜を有する
必要があるときは、デバイス作製工程前に表面の窒化膜
を除去する際に、エピタキシャル成長面だけをフッ酸に
曝すことにより、裏面酸化膜を残したまま、表面側の窒
化膜を剥離することが可能である。
ハのエピタキシャルウェーハに上記ＲＴＡ処理を施した
が、エピタキシャル層よりもｐ型の不純物濃度が高いシ
リコン基板を用いたいわゆるｐ／ｐ+ウェーハに上記Ｒ
ＴＡ処理を施して構わない。なお、このｐ／ｐ+ウェー
ハの場合、裏面にオートドープ防止用の酸化膜を有する
必要があるときは、デバイス作製工程前に表面の窒化膜
を除去する際に、エピタキシャル成長面だけをフッ酸に
曝すことにより、裏面酸化膜を残したまま、表面側の窒
化膜を剥離することが可能である。
【００３０】また、上記実施形態では、シリコン基板に
通常のものを用いたが、シリコン基板に窒素を添加した
窒素ドープ基板を用いても構わない。この場合、通常の
シリコン基板よりも高いＢＭＤ密度が得られる窒素ドー
プ基板により、より優れたＩＧ特性を有するエピタキシ
ャルウェーハを得ることができる。
通常のものを用いたが、シリコン基板に窒素を添加した
窒素ドープ基板を用いても構わない。この場合、通常の
シリコン基板よりも高いＢＭＤ密度が得られる窒素ドー
プ基板により、より優れたＩＧ特性を有するエピタキシ
ャルウェーハを得ることができる。
【００３１】また、上記実施形態では、熱処理温度を雰
囲気ガスがＮ2の場合よりも下げたが、雰囲気ガスのＮ2
と同様の高い熱処理温度であっても、Ｎ2よりも短い熱
処理時間にすることができ、この場合でも熱処理温度を
下げた場合と同様に、十分な空孔注入及びスリップの大
幅低減を図ることができる。また、プラズマ化した上記
窒化ガスを雰囲気ガスとしてもよい。この場合、上記窒
化ガスがプラズマ化して活性化されているため、さらに
表面の窒化及びＶａｃａｎｃｙの注入が促進される。
囲気ガスがＮ2の場合よりも下げたが、雰囲気ガスのＮ2
と同様の高い熱処理温度であっても、Ｎ2よりも短い熱
処理時間にすることができ、この場合でも熱処理温度を
下げた場合と同様に、十分な空孔注入及びスリップの大
幅低減を図ることができる。また、プラズマ化した上記
窒化ガスを雰囲気ガスとしてもよい。この場合、上記窒
化ガスがプラズマ化して活性化されているため、さらに
表面の窒化及びＶａｃａｎｃｙの注入が促進される。
【００３２】また、雰囲気ガスが三種類以上の混合ガス
である場合は、そのうちの一種類以上がＮ2やＮＨ3等の
窒化ガスであればよい。また、雰囲気ガスが二種類以上
の混合ガスである場合は、含まれる窒化ガスは０．５％
以上又は１０ｓｃｃｍ以上で絶対量の少ない方の量とさ
れることが好ましい。すなわち、この範囲での窒化反応
は反応律速であり、この最低限以上の窒化性のガスを含
んでいれば、ウェーハ表面に形成される窒化膜厚は同じ
であり、その結果、導入される原子空孔濃度は同じで、
析出量は同じである。なお、これ以下の０．０５％以上
０．５％未満、又は１ｓｃｃｍを越えて１０ｓｃｃｍ以
下の範囲では、窒化膜厚は同一温度及び時間であれば、
窒素の分圧により、窒化量が変化する。したがって、こ
の領域は、拡散律速であり、窒素量により析出量をコン
トロールすることができる。
である場合は、そのうちの一種類以上がＮ2やＮＨ3等の
窒化ガスであればよい。また、雰囲気ガスが二種類以上
の混合ガスである場合は、含まれる窒化ガスは０．５％
以上又は１０ｓｃｃｍ以上で絶対量の少ない方の量とさ
れることが好ましい。すなわち、この範囲での窒化反応
は反応律速であり、この最低限以上の窒化性のガスを含
んでいれば、ウェーハ表面に形成される窒化膜厚は同じ
であり、その結果、導入される原子空孔濃度は同じで、
析出量は同じである。なお、これ以下の０．０５％以上
０．５％未満、又は１ｓｃｃｍを越えて１０ｓｃｃｍ以
下の範囲では、窒化膜厚は同一温度及び時間であれば、
窒素の分圧により、窒化量が変化する。したがって、こ
の領域は、拡散律速であり、窒素量により析出量をコン
トロールすることができる。
【００３３】また、上記雰囲気ガスの圧力は、減圧、常
圧又は加圧のいずれの状態でもよい。また、上記実施形
態によりウェーハ表面に形成される窒化膜、酸窒化膜
は、Ｓｉ3Ｎ4を代表とするＳｉxＮyである。また、酸化
膜を窒化した場合には、Ｓｉ2Ｎ2Ｏを代表とするＳｉ2
ＮxＯ4-1.5xが形成される。
圧又は加圧のいずれの状態でもよい。また、上記実施形
態によりウェーハ表面に形成される窒化膜、酸窒化膜
は、Ｓｉ3Ｎ4を代表とするＳｉxＮyである。また、酸化
膜を窒化した場合には、Ｓｉ2Ｎ2Ｏを代表とするＳｉ2
ＮxＯ4-1.5xが形成される。
【００３４】また、この窒化膜は、酸窒化膜（シリコン
酸化窒化膜）でもよく、さらに窒化膜中に水素が含まれ
ていても構わない。なお、上記実施形態では、熱処理前
のエピタキシャルウェーハ表面に自然酸化膜が形成され
ている場合があるが、自然酸化膜程度の酸化膜であれば
上述したようにＮＨ3等のクリーニング効果や酸化膜の
窒化により十分なＶａｃａｎｃｙ注入効果を得ることが
できる。しかしながら、ＮＨ3等の上記窒化ガスによる
熱処理前に酸素を含む雰囲気ガス等で熱処理をして自然
酸化膜よりも厚い酸化膜がエピタキシャルウェーハ表面
に形成されていると、ＮＨ3等の表面窒化作用によるＶ
ａｃａｎｃｙ注入効果を十分に得ることができない。こ
れは、表面の酸化膜が厚いため、ＮＨ3等の雰囲気ガス
で熱処理しても良好なＶａｃａｎｃｙ注入効果が可能な
窒化膜（酸窒化膜を含む）がＳｉ表面に形成できないた
めである。したがって、本実施形態におけるＮＨ3等の
上記窒化ガスによる熱処理前に、自然酸化膜より厚い酸
化膜をエピタキシャルウェーハに積極的に形成したり、
当該熱処理前に酸素を含む雰囲気ガス中で熱処理するよ
うな処理工程を行うことは好ましくない。また、本実施
形態において、ＮＨ3等の上記窒化ガスを反応室に供給
する前に、雰囲気ガス中に含まれる酸素を除去するパー
ジ処理工程を行うことが好ましい。なお、エピタキシャ
ル成長直後の表面は、活性なＳｉ表面であり、エピタキ
シャル成長後に同じ炉の中で連続して処理する場合は、
このような想定は必要ない。
酸化窒化膜）でもよく、さらに窒化膜中に水素が含まれ
ていても構わない。なお、上記実施形態では、熱処理前
のエピタキシャルウェーハ表面に自然酸化膜が形成され
ている場合があるが、自然酸化膜程度の酸化膜であれば
上述したようにＮＨ3等のクリーニング効果や酸化膜の
窒化により十分なＶａｃａｎｃｙ注入効果を得ることが
できる。しかしながら、ＮＨ3等の上記窒化ガスによる
熱処理前に酸素を含む雰囲気ガス等で熱処理をして自然
酸化膜よりも厚い酸化膜がエピタキシャルウェーハ表面
に形成されていると、ＮＨ3等の表面窒化作用によるＶ
ａｃａｎｃｙ注入効果を十分に得ることができない。こ
れは、表面の酸化膜が厚いため、ＮＨ3等の雰囲気ガス
で熱処理しても良好なＶａｃａｎｃｙ注入効果が可能な
窒化膜（酸窒化膜を含む）がＳｉ表面に形成できないた
めである。したがって、本実施形態におけるＮＨ3等の
上記窒化ガスによる熱処理前に、自然酸化膜より厚い酸
化膜をエピタキシャルウェーハに積極的に形成したり、
当該熱処理前に酸素を含む雰囲気ガス中で熱処理するよ
うな処理工程を行うことは好ましくない。また、本実施
形態において、ＮＨ3等の上記窒化ガスを反応室に供給
する前に、雰囲気ガス中に含まれる酸素を除去するパー
ジ処理工程を行うことが好ましい。なお、エピタキシャ
ル成長直後の表面は、活性なＳｉ表面であり、エピタキ
シャル成長後に同じ炉の中で連続して処理する場合は、
このような想定は必要ない。
【００３５】また、スリップ長については、低温での熱
処理の方が短いと共に、冷却速度が高い方が短くなる傾
向があり、さらに、アンモニアを含んだ雰囲気ガスとし
た場合、アンモニアが比較的少ない方がスリップ長が短
くなる傾向がある。これは、アンモニアが分解した際
に、熱伝導率が比較的高いＨ（水素）が多くなるためと
考えられる。したがって、比較的低い温度でかつ流量比
の少ないアンモニアを含む雰囲気ガスを用いて熱処理を
行い、さらに高い冷却速度で冷却すれば、よりスリップ
が抑制され、十分なＢＭＤ密度が得られる。
処理の方が短いと共に、冷却速度が高い方が短くなる傾
向があり、さらに、アンモニアを含んだ雰囲気ガスとし
た場合、アンモニアが比較的少ない方がスリップ長が短
くなる傾向がある。これは、アンモニアが分解した際
に、熱伝導率が比較的高いＨ（水素）が多くなるためと
考えられる。したがって、比較的低い温度でかつ流量比
の少ないアンモニアを含む雰囲気ガスを用いて熱処理を
行い、さらに高い冷却速度で冷却すれば、よりスリップ
が抑制され、十分なＢＭＤ密度が得られる。
【００３６】
【発明の効果】本発明によれば、以下の効果を奏する。
本発明の半導体ウェーハの製造方法及び半導体ウェーハ
によれば、エピタキシャルウェーハを雰囲気ガス中で熱
処理する工程において、雰囲気ガスが窒化ガスを含むの
で、エピタキシャル成長時に酸素析出核がシリコン基板
表面から消滅していても、上記熱処理でエピタキシャル
層表面から内部に空孔が注入されて表面近傍に十分な酸
素析出核を得ることが可能となる。すなわち、本発明に
より作製された半導体ウェーハに対し、この後にＤＺ層
及び酸素析出核を形成・安定化する熱処理を行えば、十
分なＤＺ層と表面近傍にゲッタリング効果を有するＢＭ
Ｄ層とを有した高品質なエピタキシャルウェーハを得る
ことができる。特に、２００ｍｍよりも大きい径の３０
０ｍｍのウェーハにおいて、さらに有効である。
本発明の半導体ウェーハの製造方法及び半導体ウェーハ
によれば、エピタキシャルウェーハを雰囲気ガス中で熱
処理する工程において、雰囲気ガスが窒化ガスを含むの
で、エピタキシャル成長時に酸素析出核がシリコン基板
表面から消滅していても、上記熱処理でエピタキシャル
層表面から内部に空孔が注入されて表面近傍に十分な酸
素析出核を得ることが可能となる。すなわち、本発明に
より作製された半導体ウェーハに対し、この後にＤＺ層
及び酸素析出核を形成・安定化する熱処理を行えば、十
分なＤＺ層と表面近傍にゲッタリング効果を有するＢＭ
Ｄ層とを有した高品質なエピタキシャルウェーハを得る
ことができる。特に、２００ｍｍよりも大きい径の３０
０ｍｍのウェーハにおいて、さらに有効である。
【図１】 本発明に係る半導体ウェーハの製造方法及び
半導体ウェーハの一実施形態における熱処理炉を示す概
略的な全体断面図である。
半導体ウェーハの一実施形態における熱処理炉を示す概
略的な全体断面図である。
【図２】 本発明に係る半導体ウェーハの製造方法及び
半導体ウェーハの一実施形態におけるエピタキシャルウ
ェーハを製造工程順に示す拡大断面図である。
半導体ウェーハの一実施形態におけるエピタキシャルウ
ェーハを製造工程順に示す拡大断面図である。
１ サセプタ
２ 反応室
ＥＰ エピタキシャル層
Ｇ 雰囲気ガス
ＳＵＢ シリコン基板
Ｖ 空孔
Ｗ エピタキシャルウェーハ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 中田 嘉信
東京都千代田区大手町一丁目５番１号 三
菱マテリアルシリコン株式会社内
(72)発明者 ▲裴▼ 昭益
東京都千代田区大手町一丁目５番１号 三
菱マテリアルシリコン株式会社内
Claims (8)
- 【請求項１】 シリコン基板の表面にシリコン単結晶を
エピタキシャル成長したエピタキシャル層を有するエピ
タキシャルウェーハを雰囲気ガス中で熱処理する工程を
有し、 該工程の前記雰囲気ガスは、窒化ガスを含むことを特徴
とする半導体ウェーハの製造方法。 - 【請求項２】 請求項１に記載の半導体ウェーハの製造
方法において、 前記雰囲気ガスは、Ｎ2が分解可能な温度よりも低い分
解温度の窒化ガスを含むことを特徴とする半導体ウェー
ハの製造方法。 - 【請求項３】 請求項２に記載の半導体ウェーハの製造
方法において、 前記窒化ガスは、ＮＨ3を含むことを特徴とする半導体
ウェーハの製造方法。 - 【請求項４】 請求項１から３のいずれかに記載の半導
体ウェーハの製造方法において、 前記窒化ガスは、ブラズマ化されていることを特徴とす
る半導体ウェーハの製造方法。 - 【請求項５】 請求項１から４のいずれかに記載の半導
体ウェーハの製造方法において、 前記シリコン基板及び前記エピタキシャル層はｐ型であ
ると共に、シリコン基板は、０．０３Ω・ｃｍ以上の抵
抗であることを特徴とする半導体ウェーハの製造方法。 - 【請求項６】 請求項１から５のいずれかに記載の半導
体ウェーハの製造方法において、 前記シリコン基板に窒素を添加しておくことを特徴とす
る半導体ウェーハの製造方法。 - 【請求項７】 熱処理により内部に新たに空孔が形成さ
れた半導体ウェーハであって、 請求項１から６のいずれかに記載の半導体ウェーハの製
造方法により作製されたことを特徴とする半導体ウェー
ハ。 - 【請求項８】 請求項７に記載の半導体ウェーハにおい
て、 表面に無欠陥層が形成されていることを特徴とする半導
体ウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262173A JP2003077924A (ja) | 2001-08-30 | 2001-08-30 | 半導体ウェーハの製造方法及び半導体ウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001262173A JP2003077924A (ja) | 2001-08-30 | 2001-08-30 | 半導体ウェーハの製造方法及び半導体ウェーハ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009111528A Division JP5062217B2 (ja) | 2009-04-30 | 2009-04-30 | 半導体ウェーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003077924A true JP2003077924A (ja) | 2003-03-14 |
Family
ID=19089109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001262173A Pending JP2003077924A (ja) | 2001-08-30 | 2001-08-30 | 半導体ウェーハの製造方法及び半導体ウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003077924A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016116180A1 (de) * | 2015-01-21 | 2016-07-28 | Siltronic Ag | Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02256235A (ja) * | 1988-12-27 | 1990-10-17 | Toshiba Corp | 表面処理方法 |
| JPH04213816A (ja) * | 1990-12-05 | 1992-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000044389A (ja) * | 1998-05-22 | 2000-02-15 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ |
| WO2000013226A1 (en) * | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
| JP2001509319A (ja) * | 1997-02-26 | 2001-07-10 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 |
-
2001
- 2001-08-30 JP JP2001262173A patent/JP2003077924A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02256235A (ja) * | 1988-12-27 | 1990-10-17 | Toshiba Corp | 表面処理方法 |
| JPH04213816A (ja) * | 1990-12-05 | 1992-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001509319A (ja) * | 1997-02-26 | 2001-07-10 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 |
| JP2000044389A (ja) * | 1998-05-22 | 2000-02-15 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ |
| WO2000013226A1 (en) * | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
| JP2002524852A (ja) * | 1998-09-02 | 2002-08-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハの製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016116180A1 (de) * | 2015-01-21 | 2016-07-28 | Siltronic Ag | Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe |
| KR20170093924A (ko) * | 2015-01-21 | 2017-08-16 | 실트로닉 아게 | 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법 |
| CN107210222A (zh) * | 2015-01-21 | 2017-09-26 | 硅电子股份公司 | 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法 |
| JP2018510492A (ja) * | 2015-01-21 | 2018-04-12 | ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 |
| KR102001326B1 (ko) * | 2015-01-21 | 2019-07-17 | 실트로닉 아게 | 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법 |
| US10483128B2 (en) | 2015-01-21 | 2019-11-19 | Siltronic Ag | Epitaxially coated semiconductor wafer, and method for producing an epitaxially coated semiconductor wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7670965B2 (en) | Production method for silicon wafers and silicon wafer | |
| JP7541551B2 (ja) | イントリンシックゲッタリングおよびゲート酸化物完全性歩留まりを有するシリコンウエハを処理する方法 | |
| US8642449B2 (en) | Silicon wafer | |
| JP2009515370A (ja) | ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板 | |
| JP2008016652A (ja) | シリコンウェーハの製造方法 | |
| JP5062217B2 (ja) | 半導体ウェーハの製造方法 | |
| JP2001308101A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| US20120049330A1 (en) | Silicon wafer and method for producing the same | |
| JP4432317B2 (ja) | シリコンウエーハの熱処理方法 | |
| JP3791446B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| WO2010050120A1 (ja) | シリコンウェーハの製造方法 | |
| JP3778146B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2010041000A (ja) | 窒素ドープシリコンウェーハの製造方法及び該方法により得られる窒素ドープシリコンウェーハ | |
| JP2003077924A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JP5045710B2 (ja) | シリコンウェーハの製造方法 | |
| JP4345253B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JP3690256B2 (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| JP2003007711A (ja) | シリコンウェーハ | |
| JP2009224810A (ja) | シリコンウェーハの製造方法、シリコンウェーハ | |
| JP2009177194A (ja) | シリコンウェーハの製造方法、シリコンウェーハ | |
| JP2003257984A (ja) | シリコンウェーハ及びその製造方法 | |
| JP4078822B2 (ja) | シリコンウェーハの製造方法 | |
| JP2009073684A (ja) | エピタキシャルウェーハの製造方法 | |
| JP2002043241A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| JP2003100762A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090527 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100219 |