JP2001509319A - 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 - Google Patents

理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法

Info

Publication number
JP2001509319A
JP2001509319A JP53781498A JP53781498A JP2001509319A JP 2001509319 A JP2001509319 A JP 2001509319A JP 53781498 A JP53781498 A JP 53781498A JP 53781498 A JP53781498 A JP 53781498A JP 2001509319 A JP2001509319 A JP 2001509319A
Authority
JP
Japan
Prior art keywords
wafer
oxygen
concentration
front surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP53781498A
Other languages
English (en)
Other versions
JP3288721B2 (ja
Inventor
ファルステル,ロベルト
コルナラ,マルコ
ガンバロ,ダニエラ
オルモ,マッシミリアーノ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25194044&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2001509319(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2001509319A publication Critical patent/JP2001509319A/ja
Application granted granted Critical
Publication of JP3288721B2 publication Critical patent/JP3288721B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/249921Web or sheet containing structurally defined element or component
    • Y10T428/249953Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967Inorganic matrix in void-containing component
    • Y10T428/249969Of silicon-containing material [e.g., glass, etc.]

Abstract

(57)【要約】 後の熱処理工程においてウエハ中の酸素析出挙動に影響を与える単結晶シリコンウエハ(1)の熱処理方法。ウエハは、前表面(3)、裏面(5)、および前表面と裏面との間の中央面(7)を有する。この方法では、ウエハを熱処理(S2)に付して、結晶空格子点(13)を形成し、空格子点はシリコンのバルク中に形成される。次いで、結晶空格子点の全てではないがいくつかが前表面に拡散するような速度でウエハを加熱処理温度から冷却して、ピーク密度が中央面上またはその近傍にあり、濃度がウエハの前表面の方向に一般に減少している空格子点濃度分布を有するウエハを製造する。

Description

【発明の詳細な説明】 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法発明の背景 本発明は、電子部品の製造において使用される半導体材料基板、特にシリコン ウエハの製造に関する。特に、本発明は、本質的にいずれかの任意の電子デバイ ス製造法の熱処理サイクル中に、酸素析出物の理想的な不均一深さ分布をウエハ が形成することを可能にするシリコンウエハの処理法に関する。 半導体電子部品のほとんどの製造方法のための出発材料である単結晶シリコン は、種単結晶を溶融シリコンに浸漬し次いで遅い引出によって成長させるいわゆ るチョクラルスキー法によって一般に製造されている。溶融シリコンは、石英ル ツボに収容されているので、種々の不純物によって汚染され、不純物の中で主た るものは酸素である。固化シリコンにおける酸素の実際の凝離係数によっておよ び溶融塊の温度でのシリコン中における酸素の溶解性によって決まる濃度に酸素 が達するまで、シリコン溶融塊の温度で、酸素が結晶格子に入る。当該濃度は、 電子デバイスの製造方法に典型的な温度における固形シリコンにおける酸素の溶 解性よりも高い。結晶が溶融塊から成長し冷却されると、酸素の溶解性は急速に 減少し、これにより、得られるスライスまたはウエハにおいて、酸素は過飽和濃 度で存在する。 電子デバイスの製造において一般的に使用される熱処理サイクルは、酸素が過 飽和になっているシリコンウエハにおいて酸素の析出を生じさせる。ウエハにお ける析出位置に依存して、析出は有害または有益である。ウエハの活性デバイス 領域に位置する酸素析出物は、デバイスの動作を損い得る。しかし、ウエハのバ ルクに位置する酸素析出物は、ウエハに接触するようになり得る望ましくない金 属不純物を捕捉し得る。金属を捕捉するウエハのバルクに位置する酸素析出物の 使用は、内的または本質的なゲタッリング(IG)と一般に呼ばれる。 歴史的に、電子デバイス製造法は、酸素析出物の無いウエハの表面付近の領域 または地域(一般に、「デニューデッドゾーン」または「無析出領域」と呼ばれ る。)を有するシリコンを製造するように設計されている一連の工程を有してい た。なお、ウエハの残り、すなわちウエハバルクは、IG目的のために充分な数 の酸素析出物を有する。デニューデッドゾーンは、例えば、高-低-高熱シークエ ンスにおいて、例示すれば、(a)少なくとも4時間にわたる不活性周囲におけ る高温(>1100℃)における酸素外方拡散の熱処理、(b)低温(600〜 750℃)における酸素析出物核形成、(c)高温(1000〜1150℃)に おける酸素(SiO2)析出物の成長において、形成され得る。例えば、シムラ (F.Shimura)の「Semiconductor Silicon Crystal Technology」、Academic pr ess,Inc.(1989年)(カリフォルニア、サンジェゴ在)の第361〜36 7頁およびそれに引用された文献を参照できる。 しかしながら、ごく最近、先進の電子デバイス製造法、例えばDRAM製造法 が始められており、高温プロセス工程の使用を最小限にしている。これらプロセ スの幾つかは、充分なバルク析出密度およびデニューデッドゾーンを与えるよう に充分な高温プロセス工程を維持しているが、材料に対する許容性がきつくて工 業的に実行できる製品を与えることができない。他の現在の高度に先進の電子デ バイス製造法は、外方拡散工程を全く含んでいない。活性デバイス領域における 酸素析出物に伴う問題のために、これら電子デバイスの製造業者は、プロセス条 件下でウエハにおけるいずれかでの酸素析出物を形成できないシリコンウエハを 使用しなければならない。結果として、すべてのIGポテンシャルが失われる。発明の概要 本発明の目的の中には、本質的にいずれかの電子デバイス製造法の熱処理サイ クル間に、酸素析出物の理想的な不均一深さ分布を形成する単結晶シリコンウエ ハを提供すること;ウエハバルクにおける酸素析出物の充分な密度および充分な 深さのデニューデッドゾーンを最適にかつ再現性よく形成するそのようなウエハ を提供すること;ウエハバルクにおける酸素析出物の形成およびデニューデッド ゾーンの形成が、ウエハのこれら領域における酸素濃度における差に依存しない ウエハを提供すること;デニューデッドゾーンの形成が酸素の外方拡散に依存し ないそのようなプロセスを提供すること;得られるデニューデッドゾーンの厚さ が、IC製造法シーケンスの詳細に本質的に依存しないそのようなウエハを提供 すること;ならびにウエハバルクにおける酸素析出物の形成およびデニューデッ ドゾーンの形成が、シリコンウエハをスライスするチョクラルスキー成長単結晶 シリコンインゴットの酸素濃度および熱履歴によって影響されないそのようなウ エハを提供することがある。 したがって、簡潔には、本発明は、一方はウエハの前表面であり、他方はウエ ハの裏面である一般的に平行な2つの主表面、前表面と裏面の間の中央面、前表 面と裏面とをつなぐ周縁部、前表面と、前表面から中央面に向かって測定して少 なくとも約10μmの距離D1との間にあるウエハの領域を含んでなる表面層、お よび中央面と第1領域との間にあるウエハの第2領域を含んでなるバルク層を有 する単結晶シリコンウエハを提供する。特に、ウエハは、バルク層中の空格子点 濃度が表面層中の空格子点濃度よりも高く、空格子点が空格子点ピーク密度は中 央面上またはその近傍にある濃度分布を有し、該濃度が一般にピーク密度位置か らウエハの前表面の方向に減少するという結晶空格子点の非均一分布を有してい る。 さらに、本発明は、一方はウエハの前表面であり、他方はウエハの裏面である 一般的に平行な2つの主表面、前表面と裏面の間の中央面、前表面と裏面とをつ なぐ周縁部、前表面から約15μmを越えない距離D2内にあるウエハ領域からな る前表面層、および中央面と前表面層との間のウエハ領域を含んでなるバルク層 を有してなる単結晶シリコンウエハを提供する。特に、バルク層は実質的に均一 な酸素濃度と、以下のような結晶空格子点濃度を有する: ウエハを800℃で4時間、次いで1000℃で16時間アニールすることか ら本質的になる酸素析出熱処理に付した場合に、ウエハは、バルク層中の酸素析 出物のピーク密度が中央面またはその近傍にあり、バルク層中の酸素析出物の濃 度が前表面層の方向に一般に減少する濃度分布を持つ酸素析出物を含む。 さらに、本発明は、一方はウエハの前表面であり、他方はウエハの裏面である 一般的に平行な2つの主表面、前表面と裏面の間の中央面、前表面と裏面とをつ なぐ周縁部を含んでなる単結晶シリコンウエハを提供する。ウエハは、格子間酸 素を含むデニューデッドゾーンであり、前表面から中央面に向かって測定して、 前表面から少なくとも約10μmの距離D1にあるウエハの領域を含んでなるデニ ューデッドゾーンを有してなることを特徴とする。ウエハは、D1の2分の1 に等しい距離におけるデニューデッドゾーン中の格子間酸素の濃度は、デニュー デッドゾーン中の最大格子間酸素濃度の少なくとも約75%であることを特徴と する。 さらに、本発明は、前表面、裏面、前表面と裏面の間の中央面、前表面と、前 表面から中央面に向かって測定した距離Dとの間にあるウエハの領域を含んでな る表面層、および中央面と表面層との間にあるウエハの領域を含んでなるバルク 層を有する単結晶シリコンウエハを、後の熱処理工程におけるウエハ中の酸素の 析出挙動に影響を与えるように熱処理する方法を提供する。該方法は、非窒素化 雰囲気中でウエハを熱処理して表面層およびバルク層中に結晶空格子点を形成す る工程;熱処理されたウエハの冷却速度を制御して、空格子点ピーク密度は中央 面上またはその近傍にある空格子点濃度分布を有し、該濃度は一般にピーク密度 位置からウエハの前表面の方向に減少し、表面層とバルク層との間の空格子点濃 度の差は、750℃を越える温度でのウエハの熱処理によって表面層中にデニュ ーデッドゾーンおよびバルク層中に酸素クラスターまたは析出物を形成すること ができ、バルク層中の酸素クラスターまたは析出物の濃度は主として空格子点濃 度に依存しているような差であるウエハを製造する工程を含んでなる。 さらに、本発明は、チョクラルスキー法により成長された単結晶シリコンイン ゴットから切り出された単結晶シリコンウエハを、後の熱処理工程におけるウエ ハ中の酸素の析出挙動に影響を与えるように熱処理する方法に関する。シリコン ウエハは、前表面、裏面、前表面と裏面の間の中央面、前表面と、前表面から中 央面に向かって測定した距離Dとの間にあるウエハの領域を含んでなる表面層、 および中央面と表面層との間にあるウエハの領域を含んでなるバルク層を有する 。該方法は、(i)ウエハを酸素含有雰囲気の存在下に加熱することにより、ウ エハ前表面上に酸化物層を成長させる工程;(ii)酸化されたウエハを少なく とも約1175℃の温度で加熱処理して、表面層およびバルク層に結晶空格子点 を形成する工程;(iii)900℃未満の温度にウエハを冷却する工程;(i v)加熱温度と900℃との間で加熱処理されたウエハの冷却速度を制御して、 空格子点ピーク密度は中央面上またはその近傍にある空格子点濃度分布を有し、 該濃度は、ウエハの前表面の方向に一般に減少し、表面層とバルク層との間の空 格子点濃度の差は、750℃を越える温度でのウエハの熱処理によって表面層中 にデニューデッドゾーンおよびバルク層中に酸素クラスターまたは析出物を形成 することができ、バルク層中の酸素クラスターまたは析出物の濃度は主として空 格子点濃度に依存しているような差であるウエハを製造する工程を含んでなる。 さらに、本発明は、チョクラルスキー法により成長された単結晶シリコンイン ゴットから切り出された単結晶シリコンウエハを、後の熱処理工程におけるウエ ハ中の酸素の析出挙動に影響を与えるように熱処理する方法に関する。シリコン ウエハは、前表面、裏面、前表面と裏面の間の中央面、前表面と、前表面から中 央面に向かって測定した距離Dとの間にあるウエハの領域を含んでなる表面層、 および中央面と表面層との間にあるウエハの領域を含んでなるバルク層を有する 。該方法は、(i)ウエハを酸素含有雰囲気中で加熱することにより、表面層お よびバルク層に結晶空格子点を形成する工程、(ii)加熱処理されたウエハの 冷却速度を制御して、空格子点ピーク密度は中央面上またはその近傍にある空格 子点濃度分布を有し、該濃度は、ウエハの前表面の方向に一般に減少し、表面層 とバルク層との間の空格子点濃度の差は、750℃を越える温度でのウエハの熱 処理によって表面層中にデニューデッドゾーンおよびバルク層中に酸素クラスタ ーまたは析出物を形成することができ、酸素クラスターまたは析出物の濃度は主 として空格子点濃度に依存しているような差であるウエハを製造する工程を含ん でなる。 本発明の他の目的および特徴は、部分的に明らかであり、部分的に以下に説明 する。図面の簡単な説明 図1は、本発明の方法を概略的に示す図である。 図2は、実施例1に記載されたように処理されたウエハ(試料4−7)の断面 の写真である。 図3は、実施例1に記載された一連の工程に付されたウエハ(試料4−8)の 断面の写真である。 図4は、実施例1に記載された一連の工程に付されたウエハ(試料3−14) の断面の写真である。 図5は、実施例1に記載された一連の工程に付されたウエハ(試料4−7)の 表面からの深さと、白金濃度(原子/cm3)の対数との関係を示すグラフであ る。 図6は、実施例2に記載された一連の工程に付されたウエハ(試料3−4)の 断面の写真である。 図7は、実施例2に記載された一連の工程に付されたウエハ(試料3−5)の 断面の写真である。 図8は、実施例2に記載された一連の工程に付されたウエハ(3−6)の断面 の写真である。 図9は、実施例3に記載された一連の工程に付されたウエハ(試料1−8)の 断面の写真である。 図10は、実施例4に記載されたように、本発明に従って単結晶シリコンウエ ハを急速に熱アニーリングする間に雰囲気において存在する酸素の分圧と、バル ク微細欠陥(BMD)の数密度との対数グラフである。好ましい態様の詳細な説明 本発明によれば、本質的に電子デバイス製造プロセスの間に、IG目的のため に充分な密度の酸素析出物を有するウエハバルクおよび充分な深さのデニューデ ッドゾーンを形成する理想的な析出ウエハを見いだした。好都合なことには、こ の理想的な析出ウエハは、半導体シリコン製造工業において通常に使用されてい る用具を使用してかなり短時間で製造される。この方法は、酸素が電子デバイス 製造プロセスの間に析出する手順を「プリント」または決めるシリコンにおける 「鋳型」を創り出す。 本発明の理想的な析出ウエハのための出発材料は、従来のチョクラルスキー結 晶成長法に従って成長された単結晶インゴットからスライスされた単結晶シリコ ンウエハである。そのような方法、ならびに標準的なシリコンのスライス、ラッ ピング、エッチングおよび磨き技術が、例えば、シムラ(F.Shimura)の「Semic onductor Silicon Crystal Technology」、Academic press,Inc.、1989年 および「Si1icon Chemical Etching」(J.Grabmaier編)、Springer-Verlag、New York、1982年に開示されている。 チョクラルスキー成長シリコンは、典型的には、約5x1017〜約9x1017 原子/cm3(ASTM標準F−121−83)の範囲の酸素濃度を有する。ウ エハの酸素析出挙動は理想的な析出ウエハにおける酸素濃度から本質的に切り離 されるようになるので、出発ウエハは、チョクラルスキー法によって得られる範 囲内または範囲外さえに入る酸素濃度を有していてよい。 シリコンの融点(約1410℃)から約750〜350℃までの単結晶シリコ ンインゴットの冷却速度に依存して、酸素析出物核中心が、ウエハをスライスす る単結晶シリコンインゴットにおいて形成することがある。出発材料におけるこ れら核中心の存在または不存在は本発明において重要ではなく、これら中心は、 約1300℃を越えない温度でシリコンを熱処理することによって溶解し得る。 いくつかの熱処理、例えば、約4時間にわたって約800℃の温度でシリコンを アニールすることは、これら中心を安定化させ、中心が、約1150℃を越えな い温度で溶解しなくなる。酸素析出物の検出限界は、現在、約5x106析出物 /cm3である。酸素析出物核中心の存在(または密度)は、現在使用されてい る技術を使用して、直接に測定することはできない。しかし、その存在を間接的 に検出するために、種々の技術が使用できる。前にも説明したように、シリコン における予め存在する酸素析出物核中心を安定化でき、析出物を、シリコンを酸 素析出熱処理に付すことによってこれら部位で成長させることができる。したが って、これら核中心の存在は、酸素析出熱処理の後に、例えば、4時間にわたっ て800℃の温度で次いで16時間にわたって1000℃の温度でウエハをアニ ールした後に、間接的に測定することができる。 単結晶シリコンにおいて不純物として存在する場合に、置換カーボンは、酸素 析出物核中心の形成を触媒する能力を有する。この理由および他の理由から、単 結晶シリコン出発材料が低濃度の炭素を含有することが好ましい。すなわち、単 結晶シリコンは、約5x1016原子/cm3未満、より好ましくは約1x1016 原子/cm3未満、最も好ましくは約5x1015原子/cm3未満の炭素濃度を有 することが好ましい。 図1を参照すると、本発明の理想的な析出ウエハ1のための出発材料が、前表 面3、後表面5、および前表面と後表面との間の仮想的な中央面7を有する。本 明細書において、用語「前」および「後」とは、ウエハの2つのほぼ平面状の主 表面を区別するために使用される。用語としてのウエハの前表面は、電子デバイ スが後に設けられる表面を必ずしも意味するのではなく、また、用語としてのウ エハの後表面は、電子デバイスが設けられる表面と反対側の主表面を必ずしも意 味するのではない。加えて、シリコンウエハは典型的にいくらかの総合厚さ変化 (TTV)、たわみおよび反りを有するので、前表面の全ての地点と後表面の全 ての地点との間の中間点は、正確に平面内にないことがある。実際に、TTV、 あわみおよび反りは一般にはわずかなものであるので、近似的には、中間点は、 前表面と後表面との間のほぼ等距離である仮想的な中間平面内にあると言うこと ができる。 本発明の方法の第1の態様において、ウエハ1は工程S1において酸素含有雰 囲気中で熱処理され、ウエハ1を包囲する表面酸化物層9を成長させる。一般に 、酸化物層は、シリコン上に形成する本来の酸化物層(約15オングストローム )よりも大きい厚さを有する。好ましくは、酸化物層は、少なくとも約20オン グストロームの厚さを有する。いくつかの態様において、少なくとも約25オン グストローム、さらに少なくとも約30オングストロームの厚さを有する。現在 まで得られている実験的証拠は、約30オングストローム越える厚さを有する酸 化物層は、望ましい効果を阻害しない状態で、付加的な利点をほとんどまたは全 く与えない。 工程S2において、ウエハを高温に加熱し、ウエハ1における結晶格子空孔1 3の数密度を増加させる熱処理にウエハを付す。好ましくは、この熱処理工程は 、ウエハを急速に目標温度に加熱し、かなり短時間で該温度でアニールする急速 熱的アニーラーにおいて行われる。一般に、ウエハは、1150℃以上、好まし くは少なくとも1175℃、より好ましくは少なくとも1200℃、最も好まし くは少なくとも1200℃〜1275℃の温度に付される。 本発明の第1の態様において、急速熱的アニール工程は、窒化雰囲気、すなわ ち、露出シリコン表面を窒化できるアンモニアなどの窒素含有化合物ガスまたは 窒素ガス(N2)を含有する雰囲気の存在下で、行う。雰囲気は、全体的に窒素 または窒素化合物ガスからなってよく、あるいはアルゴンのような非窒化ガスを 付加的に含んでいてよい。ウエハにおける空格子点濃度の増加は、即時でない場 合に、アニール温度達成時に、ほとんど達成される。ウエハは、少なくとも1秒 間、典型的には少なくとも数秒間(例えば少なくとも3秒間)、好ましくは数十 秒間(例えば、20、30、40または50秒間)、ウエハの所望特性に応じて 、約60秒までの時間で(これは、工業的な急速熱的アニーラーの限界に近い) 、ほぼこの温度で一般に保持される。得られるウエハは、ウエハにおけるかなり 均一な空格子点濃度(数密度)を有する。 現在まで得られる実験的証拠に基づけば、急速な熱的アニール工程を行う雰囲 気は、酸素、水蒸気および他の酸化ガスのかなり小さい分圧しか有しないことが 好ましい。すなわち、雰囲気は、空格子点濃度の形成を抑制する充分な量のシリ コン自己格子間原子を注入するのに不充分であるそのようなガスの分圧または酸 化ガスの全不存在を有する。酸化ガス濃度の下限は正確には決められていないが 、0.01気圧(atm)の酸素分圧、あるいは100万原子当たり10000 部(ppma)に対して、空格子点濃度の増加は観測されず、かつ効果は観測さ れない。雰囲気は、0.01気圧(10000ppma)未満、より好ましくは 0.005気圧(5000ppma)以下、特に好ましくは0.002気圧(2 000ppma)以下、最も好ましくは0.001気圧(1000ppma)以 下である酸素および他の酸化ガスの分圧を有することが好ましい。 結晶格子空孔の形成を生じさせることに加えて、急速な熱的アニール工程は、 シリコン出発材料中に存在するいずれかの非安定化酸素析出物核中心の溶解を生 じさせる。これらの核中心は、例えば、ウエハをスライスする単結晶シリコンイ ンゴットの成長中に、あるいはウエハをスライスするインゴットまたはウエハの 予備熱履歴における他の出来事の結果として、形成される。したがって、これら 核中心が急速熱的アニール工程中に溶解できるのであれば、これら核中心の存在 または不存在は重要でない。 急速加熱アニール(rapid thermal anneal)は、ウエハを別々に一群の高電力 ランプによって加熱するような、種々の市販の急速加熱アニール(RTA)炉によ って、実施することができる。RTA炉は、シリコンウエハを急速に加熱しうるも ので、例えば、RTA炉は、ウエハを室温から1200℃に数秒で加熱することができ る。このような市販のRTA炉の1つは、AG Associates(カリフォルニア、マウン テンビュー)から市販のモデル610である。 固有の点欠陥(空格子点およびシリコン自己格子間(self-interstitial)欠 陥)は、単結晶シリコン中を拡散することができ、その拡散速度は、温度に依存 する。したがって、固有の点欠陥の濃度分布は、固有の点欠陥についての拡散率 の関数であり、再結合速度は、温度の関数である。例えば、固有の点欠陥は、ウ エハが急速加熱アニール工程でアニールされる温度の付近の温度で、比較的移動 しやすいが、商業的に実用的な時間については、700℃ほどの温度でも本質的に 移動しない。現在までに得られた実験データの示唆するとろによれば、空格子点 の有効拡散速度は、約700℃未満の温度で著しく遅く、恐らくは800℃、900℃ま たは1,000℃もの高温でも、空格子点は、商業的に実用的な時間について移動し ないようである。 工程S2の完了後、ウエハは、工程S3において、結晶格子空格子点が単結晶にお いて比較的移動しやすい温度範囲を通って、急速に冷却される。この温度範囲を 通って、ウエハの温度が低下するにつれて、空格子点は、酸化物層9に拡散して 消滅し、その結果、空格子点の濃度分布の変化につながり、その変化の程度は、 ウエハがこの温度範囲内に維持される時間の長さに依存する。ウエハがこの温度 範囲で、無限の時間維持されれば、空格子点濃度は、ウエハバルク11全体が、再 度実質的に均一になり、その濃度は、加熱処理工程の完了直後の結晶格子空格子 点の濃度よりも実質的に小さい平衡値である。しかしながら、ウエハの急冷によ って、結晶格子空格子点の非-均一性拡散を達成することができ、その最大空格 子点濃度は、中央面7またはその付近であり、空格子点濃度は、ウエハの前表面3 および裏面5の方向に減少する。一般に、この温度範囲内の平均冷却速度は、1秒 当たり少なくとも約5℃で、好適には1秒当たり少なくとも約20℃である。デニ ューデッドゾーンの所望の深さに応じて、平均冷却速度は、好適には1秒当たり 少なくとも約50℃、より好適には1秒当たり少なくとも約100℃であり、1秒当 たり約100〜約200℃の範囲の冷却速度がある種の用途について現在好適である。 ウエハを、結晶格子空格子点が単結晶シリコンにおいて比較的移動しやすい、上 記温度範囲からはずれた温度に冷却しても、冷却速度は、ウエハの析出特性に対 し実質的に影響を与えないようであるため、ごく狭い限界的なものではないよう である。好適には、冷却工程は、加熱工程が実施されるのと、同じ雰囲気下に実 施することができる。 工程S4において、ウエハは、酸素析出加熱処理に付される。例えば、ウエハは 、温度800℃で4時間、次いで温度1000℃で6時間アニールする。これとは別の態 様として、好適には、ウエハは、電子デバイス製造法の第1工程として温度約80 0℃の炉に装入する。この温度で炉に装入すると、予め急速加熱アニールしたウ エハは、酸素析出に関し、異なった挙動を示す別の領域を有する。高濃度空格子 点領域(ウエハバルク)において、酸素は、ウエハが炉内部に入るにつれて急速 にクラスター化する。装入温度に達する時点までに、クラスター化工程は、終了 し、空格子点の初期濃度のみに応じてクラスター分布が達成される。低濃度空格 子点領域(ウエハ表面付近)では、ウエハは、予め存在する酸素析出物核形成中 心を欠如する、通常のウエハに類似の拳動を示す。すなわち、酸素のクラスター 化が観察されない。温度が800℃を越えて上昇するつれて、または温度が一定で ある場合、空格子点豊富領域のクラスターは、成長して析出物を形成し、これに より消費される一方、空格子点欠乏領域においては何も生じない。ウエハを種々 の空格子点濃度領域に分割することによって、テンプレートは、ウエハを炉に装 入すると瞬時に固定される酸素析出パターンが描かれれることによって、効果的 に形成される。 図1に示すように、ウエハにおける、得られた酸素析出物の深さ分布は、酸素 析出物-非含有材料(デニューデッドゾーン)15,15'の透明領域を特徴とし、こ れら15,15'は、各々、前表面3および裏面5から深さt,t'に延在する。酸素析出物 -非含有領域15と15'の間に、実質的に均一密度の酸素析出物を含む領域17が存在 する。 領域17の酸素析出物濃度は、一次的には加熱工程の関数であって、二次的には 冷却速度の関数である。一般に、酸素析出物の濃度は、加熱工程における温度の 上昇およびアニール時間の延長につれて増加し、約1×107〜約5×1010析出物/c m3範囲の析出物密度が通常得られる。 酸素析出物-非含有材料(デニューデッドゾーン)15および15'の、前表面およ び裏面からの各深さtおよびt'は、一次的には、結晶格子空格子点がシリコンに おいて比較的移動しやすい温度範囲を介する、冷却速度の関数である。一般に、 深さt,t'は、冷却速度の減少につれて増加し、少なくとも約10、20、30、40、50 、70または100μmのデニューデッドゾーン深さが達成される。実質的には、デニ ューデッドゾーンの深さは、電子デバイス製造法の詳細には本質的に依存せず、 加えて、従来から実施されている酸素の外方拡散にも依存しない。 本発明のこの工程に使用される急速加熱処理は、ウエハ前表面および裏面の各 表面からの少量酸素の外方拡散をもたらしうるが、外方拡散の程度は、デニュー デッドゾーン形成用の従来法で観察されるものよりも実質的により小さい。その 結果、本発明の理想的な析出ウエハは、実質的に均一な格子間酸素濃度を、シリ コン表面からの距離の関数として有する。例えば、酸素析出加熱処理の前に、ウ エハは、実質的に均一な濃度の格子間酸素を、ウエハ中心から、シリコン表面の 約15μm以内のウエハ領域に、好適にはシリコン中心から、シリコン表面の約10 μm以内のウエハ領域に、より好適にはシリコン中心から、シリコン表面の約5μ m以内のウエハ領域に、最も好適にはシリコン中心から、シリコン表面の約3μm 内のウエハ領域に有する。本明細書に用いられる「実質的に均一な酸素」なる用 語は、約50%未満、好適には約20%未満、より好適には約10%未満の酸素濃度変 化を意味する。 代表的には、酸素析出加熱処理は、加熱処理ウエハから、実質的な量の酸素外 方拡散をもたらさない。その結果、ウエハ表面から数ミクロンを越える距離のデ ニューデッドゾーンにおける格子間酸素の濃度は、析出加熱処理の結果としては 実質的に変化しない。例えば、ウエハのデニューデッドゾーンが、シリコン表面 と距離D1(少なくとも約10μm、前表面から中央面に向かって測定)との間のウ エハ領域からなる場合、D1の半分に等しいシリコン表面からの距離におけるデニ ューデッドゾーン内の地点の酸素濃度は、代表的には、デニューデッドゾーンの いずれの箇所にもおける格子間酸素ピーク濃度の少なくとも約75%である。ある 種の酸素析出加熱処理について、このような地点の格子間酸素濃度は、上記濃度 よりも大きくてもよく、すなわち、デニューデッドゾーンのいずれの箇所にもお ける最大酸素濃度の少なくとも85%、90%または95%である。 本発明の第2具体例によれば、非窒化雰囲気を、第1具体例の加熱(急速加熱 アニール)および冷却工程に使用の窒化雰囲気に代えて、使用する。好適な非窒 化雰囲気には、アルゴン、ヘリウム、ネオン、二酸化炭素および他の非酸化性、 非窒化性元素および化合物ガスまたはそれらのガスの混合物が包含される。非窒 化雰囲気は、窒化雰囲気と同様に、比較的低い酸素分圧、すなわち、0.01atm(1 0,000ppma)未満、より好適には0.005atm(5,000ppma)未満、最も好適には0.00 2atm(2,000ppma)未満、特に好適には0.001atm(1,000ppma)未満の分圧である 。 本発明の第3具体例によれば、工程S1(熱酸化工程)は、省略し、出発ウエハ は、天然酸化物層以外の酸化物層を有しない。しかしながら、このようなウエハ を窒素雰囲気下にアニールすると、その効果は、天然酸化物層よりも厚みがより 厚い酸化物層(強化酸化物層)を有するウエハを窒素中でアニールしたときに観 察される効果とは、異なったものになる。強化酸化物層を含有するウエハをアニ ールすると、直後ではないにしても、アニール温度に達することによって、実質 的に均一な空格子点濃度の増加が、ウエハのほぼ全体で達成される。さらに、空 格子点濃度は、所定のアニール温度でアニール時間の関数として実質的に増加し ないようである。しかしながら、ウエハが天然酸化物層以外のいずれの酸化物層 をも欠如する場合で、ウエハの前表面および裏面を窒素中でアニールすると、得 られるウエハは、ウエハの断面積についてほぼU字形の空格子点濃度(数密度(n umber density))分布を有する。すなわち、最大濃度は、前表面および裏面か ら数ミクロンの位置または数ミクロン以内の位置に存在し、相対的に一定でより 小さい濃度は、ウエハバルク全体に存在し、はじめて、ウエハバルクの最小濃度 は、強化酸化物層を有するウエハで得られる濃度にほぼ等しくなる。さらに、ア ニール時間の増加は、天然酸化物層以外の酸化物層を欠如するウエハにおける空 格子点濃度の増加をもたらす。 実験結果の示唆するところによれば、天然酸化物層以外に酸化物層を有しない ウエハと、強化酸化物層を有するウエハとについての、この挙動上の差異は、酸 素分子または他の酸化性ガスを雰囲気中に含めることで、回避することができる 。別の方法で説明すると、天然酸化物層以外に酸化物層を有しないウエハを、酸 素 を低分圧で含む窒素雰囲気下にアニールすると、ウエハは、強化酸化物層を有す るウエハと同じ挙動を示す。したがって、いずれの理論にも拘束されることはな いが、天然酸化物層よりも厚みがより厚い表面酸化物層は、シリコンの窒化を抑 制するシールドとして役立つようである。すなわち、この酸化物層は、出発ウエ ハ上に存在しうるか、または、系内で、アニール工程の間に強化酸化物層の成長 によって形成することができる。 したがって、本発明によれば、急速加熱アニール工程の間の雰囲気は、好適に は、少なくとも約0.0001atm(100ppma)、より好適には少なくとも約0.0002atm (200ppma)の分圧を有する。しかしながら、前記した理由のため、酸素の分圧 は、好適には0.01atm(10,000ppma)を越えず、より好適には0.005atm(5,000pp ma)未満、さらに好適には0.002atm(2,000ppma)未満、最も好適には0.001atm (1,000ppma)未満である。 本発明の他の具体例によれば、ウエハの前表面および裏面を、異なる雰囲気に さらすことができ、これらの各々は、1またはそれ以上の窒化または非窒化ガス を含むことができる。例えば、ウエハの前表面を非窒化雰囲気にさらしつつ、裏 面を窒化雰囲気にさらすことができる。これとは別の態様として、複数のウエハ (例えば2、3またはそれ以上のウエハ)を、各面が対向した配置で積層しながら 、同時にアニールすることができる。この方法でアニールすると、面と面が接触 した状態であるため、各面は、アニールの間に雰囲気から物理的にシールドされ る。これとは別の態様として、急速加熱アニール工程の間に使用される雰囲気お よびウエハの所望の酸素析出分布に応じて、酸化物層は、デニューデッドゾーン として望まれるウエハ面、例えばウエハの前表面3(図1を参照されたし)のみに 形成することができる。 本発明の方法の出発物質は、研磨シリコンウエハであってよく、これとは別の 態様として、予めラップされ、エッチングされているが、研磨していないシリコ ンウエハであってもよい。加えて、ウエハは、空格子点または自己格子間点欠陥 (主要な固有の点欠陥)を有することができる。例えば、ウエハは、中心から周 縁部にかけて優勢な空格子点であってもよく、中心から周縁部にかけて優勢な自 己格子間欠陥であってよく、またはウエハは、自己格子間欠陥優勢材料の軸方向 に沿って対称的なリングによって囲まれた、空格子点優勢材料の中心コアーを有 することができる。 エピタキシャル層を、理想的な析出ウエハ上に蒸着する必要がある場合、本発 明の方法は、エピタキシャル蒸着の前後のいずれかに実施することができる。蒸 着前に実施する場合、本発明方法の実施後でエピタキシャル蒸着の前にウエハの 酸素析出核形成中心を安定化させることが、望ましい。蒸着後に実施する場合、 本発明の方法に必要な冷却速度を達成できる限り、エピタキシャル蒸着の直後に エピタキシャル反応器によって本発明の方法を実施することが望ましい。 単結晶シリコンの結晶格子空格子点の測定は、白金拡散分析法で実施すること ができる。一般に、白金は、試料上に蒸着して水平面に拡散し、その拡散時間お よび温度は、好適には、Frank-Turnbullメカニズムが白金の拡散を支配するが白 金原子によって空格子点装飾(decoration)の安定状態に達するのに十分なよう に選択することができる。本発明にとって代表的な空格子点濃度を有するウエハ について、730℃×20分間の拡散時間および温度を使用することができるが、よ り正確な飛跡(tracking)は、より低い温度、例えば約680℃で達成できるよう である。加えて、ケイ化プロセスによる有りうる影響を最小にするため、白金蒸 着法は、好適には1未満の単一層の表面濃度をもたらす。白金拡散技術は、例え ば、次のような種々の文献に記載されている:Jacobら,J .Appl.Phys.,vol. 82,p.182(1997);ZimmermannおよびRyssel,"The Modeling of Platinum Diffu sion In Silicon Under Non-Equilibrium Conditions,"J .Eletrochemical Soci ety ,vol.139,p.256(1992);Zimmermann,Goesele,SeilenthalおよびEichine r,"Vacancy Concentration Wafer Mapping In Silicon,"Journal of Crystal G rowth ,vol.129,p.582(1993);ZimmermannおよびFalster,"Investigation Of The Nucleation of Oxygen Precipitates in Czochralski Silicon At An Earl y Stage,"Appl .Phys.Lett.,vol.60,p.3250(1992);およびZimmermannおよ びRyssel,Appl .Phys.A,vol.55,p.121(1992)。 実施例1〜4は、本発明の理想的な酸素析出法を説明する。よって、これらの実 施例は、本発明を制限する意図は7ない。実施例1 シリコン単結晶をチョクコラルスキー法によって引き出し、スライスし、研磨 してシリコンウエハを形成した。次いで、ウエハを表面酸化工程(S1)、急速加 熱アニール工程(窒素またはアルゴン雰囲気)(S2)、急冷工程(S3)、酸素安 定化工程および成長工程(S4)に、以下の表1に示した条件下に付した。工程S1 〜S4前のウエハ初期酸素濃度(Oi)、工程S4後のウエハバルク中酸素析出物濃度 (OPD)、および工程S4後のデニューデッドゾーンの深さ(DZ)も、表1に報告 した。 図2、3および4は、得られたウエハの断面を示す(これらの図面は、倍率200倍 で撮った写真の拡大図である)。試料4〜7は、図2に示し、試料4〜8は、図3に示 し、試料3〜14は、図4に示す。 加えて、白金拡散法を用いて、試料4〜7の結晶格子空格子点濃度を測定した。 白金濃度-ウエハ表面(ウエハの前表面側に相当する0μmの深さ)からの深さの プロットは、図5に示す。 実施例2 本発明の方法は、チョクラルスキー成長シリコンウエハの酸素濃度から相対的 に独立していることを証明するために、異なる酸素濃度を有する3つのウエハを 、実施例1に記載したと同様な一連の工程に付した。3つの工程の各条件、工程S1 〜S4前のウエハ初期酸素濃度(Oi)、工程S4後のウエハバルク中酸素析出物濃度 (OPD)、および工程S4後のデニューデッドゾーンの深さ(DZ)(ウエハ表面か ら測定)は、表2に示した。図6、7および8は、得られたウエハの断面を示す( これらの図面は、倍率200倍で撮った写真の拡大図である)。試料3〜4は図6に示 し、試料3〜5は図7に示し、試料3〜6は、図8に示す。 実施例3 本発明の方法は、酸素析出物安定化および成長工程(S4)に用いた条件から相対 的に独立していることを証明するために、同じ初期酸素濃度を有するウエハ(試 料1〜8)を、試料3〜4について実施例2に記載したと同様な一連の工程に付した 。ただし、商業的な16Mb特許方法を、酸素析出物安定化および成長工程(S4)に 用いた。図9は、得られたウエハの断面である(これらの図面は、倍率200倍で撮 った写真の拡大図である)。工程S4の後、試料1〜8および3〜4は、匹敵するバル ク酸素析出物密度(試料1〜8については7×1010/cm3、試料3〜4については4×1 010/cm3)および匹敵するデニューデッドゾーンの深さ(約40μm)を有する。 実施例4 この実施例は、バルク微小欠陥(bulk microdefects)(BMD)の密度において 観察されうる特性、すなわち、酸素析出物の密度、および加熱処理の間に雰囲気 中で酸素濃度の増加から得られたデニューデッドゾーン(DZ)の深さを説明する 。3つの異なるウエハセットを、種々のプロセス条件下に急速加熱アニールに付 し た。セットAのウエハは、1200℃×30秒で窒素雰囲気下にアニールし、セットBの ウエハは、同じ条件下に20秒間アニールし、セットCのウエハは、アルゴン雰囲 気下に1200℃×30秒間アニールした。この実施例では、いずれのウエハについて も予備酸化工程を行わなかった。 以下の表3に示すように、酸素分圧は、所定のセットにおいて各ウエハについ て増加させた。アニールの完了後、各ウエハのBMD密度およびDZ深さを常法で測 定した。結果を以下の表3に示す。 以上のデータが示すように、雰囲気中の酸素分圧が増加するにつれて、バルク 微小欠陥の数密度は減少する。加えて、酸素分圧が10,000ppmaに達すると、バル ク微小欠陥の数密度は、本発明に従い、前もった急速加熱アニールを行わずに酸 素析出加熱処理に付したウエハにおいて観察されるバルク微小欠陥の数密度から 区別がつかない。 以上の結果を考慮に入れると、本発明のいくつかの目的が達成されたことがわ かる。 以上の構成および方法において、本発明の精神を逸脱しない限り、種々の変形 例をなすことができ、前記した記載に含まれる全ての事項は、単なる例示であっ て、制限する意図はない。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガンバロ,ダニエラ イタリア、イ―28066ガリアテ、ビア・ロ ーマ117/ビ番 (72)発明者 オルモ,マッシミリアーノ イタリア、イ―28100ノバーラ、ビアレ・ ベルディ11番

Claims (1)

  1. 【特許請求の範囲】 1.一方はウエハの前表面であり、他方はウエハの裏面である一般的に平行な 2つの主表面、前表面と裏面の間の中央面、前表面と裏面とをつなぐ周縁部、前 表面と、前表面から中央面に向かって測定して少なくとも約10μmの距離D1と の間にあるウエハの領域を含んでなる表面層、および中央面と第1領域との間に あるウエハの第2領域を含んでなるバルク層を有する単結晶シリコンウエハであ って、 ウエハは、バルク層中の空格子点濃度が表面層中の空格子点濃度よりも高く、 空格子点が空格子点ピーク密度は中央面上またはその近傍にある濃度分布を有し 、該濃度が一般にピーク密度位置からウエハの前表面の方向に減少するという結 晶空格子点の非均一分布を有していることを特徴とする単結晶シリコンウエハ。 2.D1は少なくとも約20μmである請求項1に記載のウエハ。 3.D1は少なくとも約50μmである請求項1に記載のウエハ。 4.D1は約30〜約100μmである請求項1に記載のウエハ。 5.ウエハ表面から3μmを越える距離にある格子間酸素の濃度は、バルク層 中の格子間酸素の濃度の少なくとも50%である請求項1に記載のウエハ。 6.ウエハ表面から10μmを越える距離にある格子間酸素の濃度は、バルク 層中の格子間酸素の濃度の少なくとも80%である請求項1に記載のウエハ。 7.D1は少なくとも約20μmである請求項6に記載のウエハ。 8.D1は少なくとも約50μmである請求項6に記載のウエハ。 9.D1は約30〜約100μmである請求項6に記載のウエハ。 10.ウエハ表面から15μmを越える距離にある格子間酸素の濃度は、バル ク層中の格子間酸素の濃度の少なくとも90%である請求項1に記載のウエハ。 11.ウエハ表面上にエピタキシャル層をさらに有する請求項1に記載のウエ ハ。 12.一方はウエハの前表面であり、他方はウエハの裏面である一般的に平行 な2つの主表面、前表面と裏面の間の中央面、前表面と裏面とをつなぐ周縁部、 前表面から約15μmを越えない距離D2内にあるウエハ領域からなる前表面層、 および中央面と前表面層との間のウエハ領域を含んでなるバルク層を有してなる 単結晶シリコンウエハであって、バルク層は実質的に均一な酸素濃度と、以下の ような結晶空格子点濃度を有する単結晶シリコンウエハ: ウエハを800℃で4時間、次いで1000℃で16時間アニールすることか ら本質的になる酸素析出熱処理に付した場合に、ウエハは、バルク層中の酸素析 出物のピーク密度が中央面またはその近傍にあり、バルク層中の酸素析出物の濃 度が前表面層の方向に一般に減少する濃度分布を持つ酸素析出物を含む。 13.D2は約10μmを越えない請求項12に記載のウエハ。 14.D2は約5μmを越えない請求項12に記載のウエハ。 15.D2は約3μmを越えない請求項12に記載のウエハ。 16.ウエハ表面上にエピタキシャル層をさらに有する請求項12に記載のウ エハ。 17.一方はウエハの前表面であり、他方はウエハの裏面である一般的に平行 な2つの主表面、前表面と裏面の間の中央面、前表面と裏面とをつなぐ周縁部、 前表面から中央面の方向で測定して少なくとも約10μmの距離D1までにあるウ エハの領域を含んでなり、格子間酸素を含むデニューデッドゾーンを有する単結 晶シリコンウエハであって、 D1の2分の1に等しい距離におけるデニューデッドゾーン中の格子間酸素の 濃度は、デニューデッドゾーン中の最大格子間酸素濃度の少なくとも約75%で ある単結晶シリコンウエハ。 18.D1は少なくとも約20μmである請求項17に記載のウエハ。 19.D1の2分の1に等しい距離におけるデニューデッドゾーン中の格子間 酸素の濃度は、デニューデッドゾーン中の最大格子間酸素濃度の少なくとも約8 0%である請求項18に記載のウエハ。 20.D1の2分の1に等しい距離におけるデニューデッドゾーン中の格子間 酸素の濃度は、デニューデッドゾーン中の最大格子間酸素濃度の少なくとも約9 0%である請求項18に記載のウエハ。 21.D1は少なくとも約50μmである請求項17に記載のウエハ。 22.D1の2分の1に等しい距離におけるデニューデッドゾーン中の格子間 酸素の濃度は、デニューデッドゾーン中の最大格子間酸素濃度の少なくとも約8 5%である請求項21に記載のウエハ。 23.D1の2分の1に等しい距離におけるデニューデッドゾーン中の格子間 酸素の濃度は、デニューデッドゾーン中の最大格子間酸素濃度の少なくとも約9 5%である請求項21に記載のウエハ。 24.D1は約30〜約100μmである請求項17に記載のウエハ。 25.D1の2分の1に等しい距離におけるデニューデッドゾーン中の格子間 酸素の濃度は、デニューデッドゾーン中の最大格子間酸素濃度の少なくとも約8 5%である請求項24に記載のウエハ。 26.ウエハ表面上にエピタキシャル層をさらに有する請求項17に記載のウ エハ。 27.前表面、裏面、前表面と裏面の間の中央面、前表面と、前表面から中央 面に向かって測定した距離Dとの間にあるウエハの領域を含んでなる表面層、お よび中央面と表面層との間にあるウエハの領域を含んでなるバルク層を有する単 結晶シリコンウエハを、後の熱処理工程におけるウエハ中の酸素の析出挙動に影 響を与えるように熱処理する方法であって、 非窒素化雰囲気中でウエハを熱処理して表面層およびバルク層中に結晶空格子 点を形成する工程、 熱処理されたウエハの冷却速度を制御して、空格子点ピーク密度は中央面上ま たはその近傍にある空格子点濃度分布を有し、該濃度は一般にピーク密度位置か らウエハの前表面の方向に減少し、表面層とバルク層との間の空格子点濃度の差 は、750℃を越える温度でのウエハの熱処理によって表面層中にデニューデッ ドゾーンおよびバルク層中に酸素クラスターまたは析出物を形成することができ 、バルク層中の酸素クラスターまたは析出物の濃度は主として空格子点濃度に依 存しているような差であるウエハを製造する工程 を含んでなる方法。 28.該熱処理は、酸素含有雰囲気中で約1175℃を超える温度において、 約5000ppma未満の酸素分圧下、60秒未満の時間、ウエハを加熱することか らなる請求項27に記載の方法。 29.該雰囲気は主としてアルゴンまたはヘリウムである請求項28に記載の 方法。 30.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約50℃/秒である請求項28に記載の方法。 31.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約100℃/秒である請求項28に記載の方法。 32.該加熱処理は、酸素分圧が約5000ppma未満である酸素含有雰囲気中 、約1200℃を越える温度でウエハを加熱することからなる請求項27に記載 の方法。 33.該雰囲気は主としてアルゴンまたはヘリウムである請求項32に記裁の 方法。 34.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約50℃/秒である請求項32に記載の方法。 35.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約100℃/秒である請求項32に記載の方法。 36.該加熱処理は、酸素分圧が約1000ppma未満である酸素含有雰囲気中 、約1175℃を越える温度でウエハを加熱することからなる請求項27に記載 の方法。 37.該雰囲気は主としてアルゴンまたはヘリウムである請求項36に記載の 方法。 38.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約50℃/秒である請求項36に記載の方法。 39.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約100℃/秒である請求項36に記載の方法。 40.該加熱処理は、酸素分圧が約1000ppma未満である酸素含有雰囲気中 、約1200℃を越える温度でウエハを加熱することからなる請求項27に記載 の方法。 41.該雰囲気は主としてアルゴンまたはヘリウムである請求項40に記載の 方法。 42.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約50℃/秒である請求項40に記載の方法。 43.該冷却速度は、結晶空格子点がシリコン中で比較的移動しやすい温度範 囲を通して、少なくとも約100℃/秒である請求項40に記載の方法。 44.前表面、裏面、前表面と裏面の間の中央面、前表面と、前表面から中央 面に向かって測定した距離Dとの間にあるウエハの領域を含んでなる表面層、お よび中央面と表面層との間にあるウエハの領域を含んでなるバルク層を有する、 チョクラルスキー法により成長された単結晶シリコンインゴットから切り出され た単結晶シリコンウエハを、後の熱処理工程におけるウエハ中の酸素の析出挙動 に影響を与えるように熱処理する方法であって、 ウエハを酸素含有雰囲気の存在下に加熱することにより、ウエハ前表面上に酸 化物層を成長させる工程、 酸化されたウエハを少なくとも約1150℃の温度で加熱処理して、表面層お よびバルク層に結晶空格子点を形成する工程、 900℃未満の温度にウエハを冷却する工程、 加熱温度と900℃との間で加熱処理されたウエハの冷却速度を制御して、空 格子点ピーク密度は中央面上またはその近傍にある空格子点濃度分布を有し、該 濃度は、ウエハの前表面の方向に一般に減少し、表面層とバルク層との間の空格 子点濃度の差は、750℃を越える温度でのウエハの熱処理によって表面層中に デニューデッドゾーンおよびバルク層中に酸素クラスターまたは析出物を形成す ることができ、バルク層中の酸素クラスターまたは析出物の濃度は主として空格 子点濃度に依存しているような差であるウエハを製造する工程 を含んでなる方法。 45.冷却速度は、少なくとも50℃/秒である請求項44に記載の方法。 46.該加熱処理は、酸素分圧が約5000ppma未満である酸素含有雰囲気中 、約1200℃を越える温度でウエハを加熱することからなる請求項45に記載 の方法。 47.該加熱処理は、酸素分圧が約1000ppma未満である酸素含有雰囲気中 、約1200℃を越える温度でウエハを加熱することからなる請求項45に記載 の方法。 48.該雰囲気は主としてアルゴンまたはヘリウムである請求項45に記載の 方法。 49.該雰囲気は主として窒素である請求項45に記載の方法。 50.冷却速度は、少なくとも100℃/秒である請求項44に記載の方法。 51.該加熱処理は、酸素分圧が約5000ppma未満である酸素含有雰囲気中 、約1200℃を越える温度でウエハを加熱することからなる請求項50に記載 の方法。 52.該加熱処理は、酸素分圧が約1000ppma未満である酸素含有雰囲気中 、約1200℃を越える温度でウエハを加熱することからなる請求項50に記載 の方法。 53.該雰囲気は主としてアルゴンまたはヘリウムである請求項50に記載の 方法。 54.該雰囲気は主として窒素である請求項50に記載の方法。 55.前表面、裏面、前表面と裏面の間の中央面、前表面と、前表面から中央 面に向かって測定した距離Dとの間にあるウエハの領域を含んでなる表面層、お よび中央面と表面層との間にあるウエハの領域を含んでなるバルク層を有する、 チョクラルスキー法により成長された単結晶シリコンインゴットから切り出され た単結晶シリコンウエハを、後の熱処理工程におけるウエハ中の酸素の析出挙動 に影響を与えるように熱処理する方法であって、 ウエハを酸素含有雰囲気中で加熱することにより、表面層およびバルク層に結 晶空格子点を形成する工程、 加熱処理されたウエハの冷却速度を制御して、空格子点ピーク密度は中央面上 またはその近傍にある空格子点濃度分布を有し、該濃度は、ウエハの前表面の方 向に一般に減少し、表面層とバルク層との間の空格子点濃度の差は、750℃を 越える温度でのウエハの熱処理によって表面層中にデニューデッドゾーンおよび バルク層中に酸素クラスターまたは析出物を形成することができ、酸素クラスタ ーまたは析出物の濃度は主として空格子点濃度に依存しているような差であるウ エハを製造する工程 を含んでなる方法。 56.該加熱処理は、酸素分圧が約5000ppma未満である酸素含有雰囲気中 、約1175℃を越える温度でウエハを加熱することからなる請求項55に記載 の方法。 57.該雰囲気は主としてアルゴンまたはヘリウムである請求項56に記載の 方法。 58.雰囲気は主として窒素である請求項56に記載の方法。 59.冷却速度は、少なくとも50℃/秒である請求項56に記載の方法。 60.冷却速度は、少なくとも100℃/秒である請求項56に記載の方法。 61.該加熱処理は、酸素分圧が約1000ppma未満である酸素含有雰囲気中 、約1175℃を越える温度でウエハを加熱することからなる請求項55に記載 の方法。 62.該雰囲気は主としてアルゴンまたはヘリウムである請求項61に記載の 方法。 63.雰囲気は主として窒素である請求項61に記載の方法。 64.冷却速度は、少なくとも50℃/秒である請求項61に記載の方法。 65.冷却速度は、少なくとも100℃/秒である請求項61に記載の方法。 66.加熱処理は、約1200℃を越える温度にウエハを加熱することを含む 請求項61に記載の方法。 67.デニューデッドゾーンを含む近表面領域および酸素析出物を含むバルク 領域を有する単結晶シリコンウエハを製造する方法であって、 前表面、裏面、前表面と裏面の間の中央面、前表面と裏面とをつなぐ周縁部、 前表面と、前表面から中央面に向かって測定して少なくとも約10μmの距離D1 との間にあるウエハの領域を含んでなる表面層、および中央面と第1領域との間 にあるウエハの第2領域を含んでなるバルク層を有し、バルク層中の空格子点濃 度は、表面層中の空格子点濃度よりも高い不均一な結晶空格子点分布を持つ単結 晶シリコンウエハを、少なくとも約800℃の温度でウエハをアニールする酸素 析出加熱処理に付す工程を含んでなる方法において、デニューデッドゾーンが表 面層中に形成され、酸素析出物がバルク層中に形成され、ウエハバルク中でのデ ニューデッドゾーンの形成および酸素析出物の形成は、ウエハのこれら領域中 の酸素濃度の差に依存しない方法。
JP53781498A 1997-02-26 1998-02-25 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 Expired - Lifetime JP3288721B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/806,436 1997-02-26
US08/806,436 US5994761A (en) 1997-02-26 1997-02-26 Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
PCT/US1998/003686 WO1998038675A1 (en) 1997-02-26 1998-02-25 Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor

Publications (2)

Publication Number Publication Date
JP2001509319A true JP2001509319A (ja) 2001-07-10
JP3288721B2 JP3288721B2 (ja) 2002-06-04

Family

ID=25194044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53781498A Expired - Lifetime JP3288721B2 (ja) 1997-02-26 1998-02-25 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法

Country Status (9)

Country Link
US (7) US5994761A (ja)
EP (3) EP1300879B1 (ja)
JP (1) JP3288721B2 (ja)
KR (2) KR100395391B1 (ja)
CN (1) CN1158696C (ja)
DE (2) DE69817365T2 (ja)
MY (1) MY132868A (ja)
TW (1) TW528815B (ja)
WO (1) WO1998038675A1 (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11199380A (ja) * 1997-12-26 1999-07-27 Sumitomo Metal Ind Ltd シリコンウエーハ及び結晶育成方法
JP2002110683A (ja) * 2000-09-26 2002-04-12 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2002524852A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP2003055088A (ja) * 2001-08-09 2003-02-26 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
JP2003100761A (ja) * 2001-09-25 2003-04-04 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2003124220A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2004228139A (ja) * 2003-01-20 2004-08-12 Toshiba Corp シリコン単結晶基板
JP2006186312A (ja) * 2004-12-27 2006-07-13 Memc Electron Materials Inc 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法
US7078357B2 (en) 2000-10-25 2006-07-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer and silicon wafer
JP2007534579A (ja) * 2003-07-08 2007-11-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 安定化された理想的酸素析出シリコンウエハを製造する方法
WO2008023701A1 (fr) * 2006-08-25 2008-02-28 Sumco Techxiv Corporation Procédé de traitement thermique d'une plaquette de silicium
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP2009212537A (ja) * 2000-11-28 2009-09-17 Sumco Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
JP2010004054A (ja) * 1998-09-02 2010-01-07 Memc Electron Materials Inc 内部ゲッタリング性の改良された熱アニーリングされたウエハ
JP2010087512A (ja) * 2008-09-29 2010-04-15 Magnachip Semiconductor Ltd シリコンウエハ及びその製造方法
JP2010283076A (ja) * 2009-06-03 2010-12-16 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2012015298A (ja) * 2010-06-30 2012-01-19 Covalent Materials Corp シリコンウェーハ及びその製造方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR20150017684A (ko) 2013-08-07 2015-02-17 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼 및 그 제조 방법
US9059099B2 (en) 2011-03-22 2015-06-16 Global Wafers Japan Co., Ltd. Thermal treatment method of silicon wafer and silicon wafer
WO2016006145A1 (ja) * 2014-07-09 2016-01-14 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法
JP2016504759A (ja) * 2012-11-19 2016-02-12 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
EP1146150B1 (en) 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
SG165151A1 (en) * 1997-04-09 2010-10-28 Memc Electronic Materials Low defect density silicon
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1624482B1 (en) * 1998-09-02 2009-07-29 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
EP1914796B1 (en) * 1998-09-02 2012-06-06 MEMC Electronic Materials, Inc. Method of forming non-oxygen precipitating Czochralski silicon wafers
EP1125008B1 (en) * 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19925044B4 (de) * 1999-05-28 2005-07-21 Siltronic Ag Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
US6458202B1 (en) 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
KR100745311B1 (ko) * 1999-09-23 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 냉각 속도를 제어함으로써 단결정 실리콘을 성장시키는초크랄스키 방법
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
DE19952705A1 (de) * 1999-11-02 2001-05-10 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit einer epitaktischen Schicht
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US6376395B2 (en) 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
JP4720058B2 (ja) 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
WO2002044446A2 (en) * 2000-11-30 2002-06-06 Memc Electronic Materials, Inc. Process for controlling thermal history of vacancy-dominated, single crystal silicon
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
US20020127766A1 (en) * 2000-12-27 2002-09-12 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP4554886B2 (ja) * 2001-01-02 2010-09-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 向上したゲート酸化物完全性を有する単結晶シリコンの製造方法
KR100805518B1 (ko) 2001-01-26 2008-02-20 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP2002334848A (ja) * 2001-05-09 2002-11-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理装置
WO2003001583A2 (en) * 2001-06-22 2003-01-03 Memc Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP4473571B2 (ja) * 2001-07-10 2010-06-02 信越半導体株式会社 シリコンウェーハの製造方法
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
KR20030030712A (ko) * 2001-10-12 2003-04-18 주식회사 실트론 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030035152A (ko) 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
KR100423752B1 (ko) 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
TWI276161B (en) * 2001-12-21 2007-03-11 Memc Electronic Materials Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
EP1493179B1 (en) * 2002-04-10 2007-12-12 MEMC Electronic Materials, Inc. Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
CN1324166C (zh) * 2002-11-12 2007-07-04 Memc电子材料有限公司 利用坩锅旋转以控制温度梯度的制备单晶硅的方法
JP2004172391A (ja) 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
JP4396640B2 (ja) * 2004-02-03 2010-01-13 信越半導体株式会社 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
CN100338270C (zh) * 2004-11-05 2007-09-19 北京有色金属研究总院 一种单晶硅抛光片热处理工艺
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Sumco Soiウェーハの製造方法
KR20080017376A (ko) * 2005-05-19 2008-02-26 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 고저항률 실리콘 구조 및 그 제조 프로세스
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
CN103943672B (zh) 2006-01-20 2020-06-16 英飞凌科技奥地利股份公司 处理含氧半导体晶片的方法及半导体元件
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
KR101385810B1 (ko) 2006-05-19 2014-04-16 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Cz 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
KR101313326B1 (ko) 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
DE102012217727A1 (de) * 2012-09-28 2014-04-17 Siltronic Ag Verfahren zum Nachweis von Defekten in einkristallinem Silicium
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot
JP6131842B2 (ja) * 2013-11-26 2017-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
EP3653761B1 (en) 2016-12-28 2024-02-28 Sunedison Semiconductor Limited Silicon wafers with intrinsic gettering and gate oxide integrity yield
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
CN109346433B (zh) 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JP3009078B2 (ja) 1992-01-06 2000-02-14 オムロン株式会社 文字認識装置
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Soi基板の製造方法
US5548654A (en) * 1994-04-07 1996-08-20 Fast; Lawrence R. Infrared audio transmitter system
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) * 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) * 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
EP0954018B1 (en) 1996-12-03 2010-02-17 Sumco Corporation Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US5954761A (en) * 1997-03-25 1999-09-21 Intermedics Inc. Implantable endocardial lead assembly having a stent
SG165151A1 (en) * 1997-04-09 2010-10-28 Memc Electronic Materials Low defect density silicon
EP1146150B1 (en) * 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11354525A (ja) 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
DE69928434T2 (de) * 1998-09-02 2006-07-27 Memc Electronic Materials, Inc. Wärmebehandelte siliziumplättchen mit verbesserter eigengetterung
KR100957729B1 (ko) * 1998-09-02 2010-05-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1493179B1 (en) * 2002-04-10 2007-12-12 MEMC Electronic Materials, Inc. Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11199380A (ja) * 1997-12-26 1999-07-27 Sumitomo Metal Ind Ltd シリコンウエーハ及び結晶育成方法
JP2002524852A (ja) * 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP2010004054A (ja) * 1998-09-02 2010-01-07 Memc Electron Materials Inc 内部ゲッタリング性の改良された熱アニーリングされたウエハ
JP4681063B2 (ja) * 1998-09-02 2011-05-11 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 内部ゲッタリング性の改良された熱アニーリングされたウエハ
JP2002110683A (ja) * 2000-09-26 2002-04-12 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
US7078357B2 (en) 2000-10-25 2006-07-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer and silicon wafer
JP2009212537A (ja) * 2000-11-28 2009-09-17 Sumco Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003055088A (ja) * 2001-08-09 2003-02-26 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2003100761A (ja) * 2001-09-25 2003-04-04 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2003124220A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP2008135773A (ja) * 2002-02-07 2008-06-12 Siltronic Ag シリコンウェーハの熱処理方法及び該方法で処理したシリコンウェーハ
JP2004228139A (ja) * 2003-01-20 2004-08-12 Toshiba Corp シリコン単結晶基板
JP4660068B2 (ja) * 2003-01-20 2011-03-30 株式会社東芝 シリコン単結晶基板
JP2007534579A (ja) * 2003-07-08 2007-11-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 安定化された理想的酸素析出シリコンウエハを製造する方法
JP4733029B2 (ja) * 2003-07-08 2011-07-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 安定化された理想的酸素析出シリコンウエハを製造する方法
JP2006186312A (ja) * 2004-12-27 2006-07-13 Memc Electron Materials Inc 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法
WO2008023701A1 (fr) * 2006-08-25 2008-02-28 Sumco Techxiv Corporation Procédé de traitement thermique d'une plaquette de silicium
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2010087512A (ja) * 2008-09-29 2010-04-15 Magnachip Semiconductor Ltd シリコンウエハ及びその製造方法
JP2010283076A (ja) * 2009-06-03 2010-12-16 Covalent Materials Corp シリコンウェーハの熱処理方法
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
JP2012015298A (ja) * 2010-06-30 2012-01-19 Covalent Materials Corp シリコンウェーハ及びその製造方法
US9059099B2 (en) 2011-03-22 2015-06-16 Global Wafers Japan Co., Ltd. Thermal treatment method of silicon wafer and silicon wafer
JP2016504759A (ja) * 2012-11-19 2016-02-12 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
KR20150017684A (ko) 2013-08-07 2015-02-17 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼 및 그 제조 방법
KR101657351B1 (ko) 2013-08-07 2016-09-13 글로벌웨어퍼스 재팬 가부시키가이샤 실리콘 웨이퍼 및 그 제조 방법
US10141180B2 (en) 2013-08-07 2018-11-27 Globalwafers Japan Co., Ltd. Silicon wafer and method for manufacturing the same
WO2016006145A1 (ja) * 2014-07-09 2016-01-14 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法
JP2016018927A (ja) * 2014-07-09 2016-02-01 株式会社Sumco エピタキシャルシリコンウェーハおよびその製造方法
CN106663628A (zh) * 2014-07-09 2017-05-10 胜高股份有限公司 外延硅晶片和其制造方法
US10192754B2 (en) 2014-07-09 2019-01-29 Sumco Corporation Epitaxial silicon wafer and method for producing the epitaxial silicon wafer

Also Published As

Publication number Publication date
TW528815B (en) 2003-04-21
CN1251206A (zh) 2000-04-19
DE69817365D1 (de) 2003-09-25
JP3288721B2 (ja) 2002-06-04
US5994761A (en) 1999-11-30
US6586068B1 (en) 2003-07-01
US6306733B1 (en) 2001-10-23
US6849119B2 (en) 2005-02-01
KR20000075744A (ko) 2000-12-26
US20020026893A1 (en) 2002-03-07
DE69817365T2 (de) 2004-06-24
EP1002335A4 (en) 2000-05-24
EP2028682A1 (en) 2009-02-25
US6180220B1 (en) 2001-01-30
KR20030097601A (ko) 2003-12-31
WO1998038675A1 (en) 1998-09-03
EP1300879A3 (en) 2005-03-16
EP1002335A1 (en) 2000-05-24
EP1002335B1 (en) 2003-08-20
EP1300879A2 (en) 2003-04-09
US6204152B1 (en) 2001-03-20
CN1158696C (zh) 2004-07-21
KR100395391B1 (ko) 2003-08-25
EP1300879B1 (en) 2008-09-10
US20030196586A1 (en) 2003-10-23
DE69840004D1 (de) 2008-10-23
US6537368B2 (en) 2003-03-25
MY132868A (en) 2007-10-31

Similar Documents

Publication Publication Date Title
JP2001509319A (ja) 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
US6191010B1 (en) Process for preparing an ideal oxygen precipitating silicon wafer
EP1114441B1 (en) Method of forming non-oxygen precipitating czochralski silicon wafers
US6686260B2 (en) Process for producing thermally annealed wafers having improved internal gettering
EP1624482B1 (en) Thermally annealed silicon wafers having improved intrinsic gettering
EP1914796B1 (en) Method of forming non-oxygen precipitating Czochralski silicon wafers

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090315

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100315

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110315

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120315

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120315

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130315

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140315

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term