JP4660068B2 - シリコン単結晶基板 - Google Patents
シリコン単結晶基板 Download PDFInfo
- Publication number
- JP4660068B2 JP4660068B2 JP2003011177A JP2003011177A JP4660068B2 JP 4660068 B2 JP4660068 B2 JP 4660068B2 JP 2003011177 A JP2003011177 A JP 2003011177A JP 2003011177 A JP2003011177 A JP 2003011177A JP 4660068 B2 JP4660068 B2 JP 4660068B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- silicon
- crystal substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、従来よりも高いゲッタリング能力を有する改良されたシリコン単結晶基板およびその応用に関する。
【０００２】
【従来の技術】
通常のＬＳＩ工程では、シリコンウエハーは金属などの不純物元素による汚染を必然的に受けるため、特性不良品の発生による歩留まり低下などが生じることが多い。このため、不純物のゲッタリング能力が高く、汚染に影響されにくいシリコンウエハーが開発され、その一部はＬＳＩの量産ラインで使用されている。その例として、ＣＺ法で作製したシリコンウエハーに高温アニール処理を施したアニール処理ウエハーなどを挙げることができる（たとえば非特許文献１および特許文献１参照）。
【０００３】
シリコン結晶内の酸素析出欠陥であるＢＭＤ(Bulk Micro Defect)は、高い金属ゲッタリング能力を示すことが知られている。従来は、シリコンウエハーのＩＧ(Intrinsic Gettering)能力を高めるために、ＢＭＤ密度を高めることに努力が払われてきた。ただし、ＢＭＤ自体の存在はデバイスの特性不良を招くため、表面層のデバイス活性領域ではＢＭＤ密度を低くし、かつデバイス活性領域よりも深い領域でＢＭＤ密度を高くしたシリコン単結晶基板の開発が続けられてきた。水素アニールウエハーを含むアニール処理ウエハーはその代表例である。
【０００４】
シリコン結晶内でＢＭＤ密度を増加させるには高い格子間酸素濃度を実現することが必要であるが、格子間酸素濃度を増大させるには限界がある。しかも、過度にＢＭＤ密度を高めると、シリコン単結晶基板の機械的強度が劣化するという問題が生じる。
【０００５】
一方、次世代および次々世代のＬＳＩでは、Ｒｕ，Ｗ，Ｔｉ，Ｇｅ，Ｓｒ，Ｉｒ，Ｔａ，Ｐｄ，Ｈｆなど、これまで使用されなかった新規材料元素が電極やゲート酸化膜などのデバイス構成要素の構成材料として導入されること、およびプロセス温度が一層低温化されることが予想されている。
【０００６】
新規材料元素は、それが使用されるデバイス構成要素以外の他のデバイス領域にとっては汚染金属となる。しかも、新規材料元素は従来の汚染金属元素をはるかに上回る量で導入される。したがって、シリコン単結晶基板にはこれまで以上のＩＧ能力が求められることになる。
【０００７】
プロセスの低温化は、汚染金属の拡散という観点で見れば、シリコン単結晶基板のＩＧ能力の低下を意味する。したがって、低温処理プロセスでも高いゲッタリング能力を保持するためには、より強いＩＧ能力を持つシリコン単結晶基板が要求される。
【０００８】
以上のように、次世代および次々世代のＬＳＩには、これまで以上のＩＧ能力を持つシリコン単結晶基板の開発が不可欠となる。
【０００９】
【非特許文献１】
シリコンテクノロジー，Ｎｏ．２８，１２（１９９８）
【００１０】
【特許文献１】
特許第２７６２１９０号
【００１１】
【発明が解決しようとする課題】
本発明の目的は、従来のシリコン単結晶基板をはるかに上回るＩＧ能力を持ち、新規材料元素や低温プロセスが導入される次世代および次次世代の半導体デバイスに十分に対応できる改良されたシリコン単結晶基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の一態様に係るシリコン単結晶基板は、結晶格子点からシリコン原子が抜けた結晶内空孔と、前記結晶内空孔にＯまたはＮが析出した結晶内欠陥と、前記結晶内空孔と前記結晶内欠陥との複合体とを含み、サイズが５０ｎｍ以下である微小欠陥を、総量で１×１０ 9 個／ｃｍ 3 以上の密度で有する結晶領域を持つことを特徴とする。
【００１３】
本発明において、微小欠陥は、表面から１０μｍ以下の領域では１×１０8個／ｃｍ3以下の密度、表面から１０μｍ以上深い領域では１×１０8個／ｃｍ3以上の密度で分布していることが好ましい。
【００１４】
本発明に係るシリコン単結晶基板は支持基板としてＳＯＩウエハー、歪シリコンウエハー（歪ＳＯＩウエハーを含む）、またはエピタキシャルウエハーにも適用できる。
【００１６】
【発明の実施の形態】
本発明でいう微小欠陥の定義は以下の通りである。「結晶格子点からシリコン原子が抜けた結晶内空孔」とは、シリコン単結晶内において本来シリコン原子が存在すべき結晶格子点から１個以上のシリコン原子が抜けて欠損状態にある結晶欠陥を意味する。これは、単純に空孔と呼ばれる結晶欠陥と同じ意味を持つので、以下においてこの微小欠陥を空孔または微小空孔という場合がある。「結晶内空孔にＯまたはＮを含むシリコン以外の原子が析出した結晶内欠陥」は、上記の結晶内空孔の定義から容易に理解できる。このような微小欠陥は、たとえば陽電子消滅法、ＩＲ分光法、ＥＳＲ分光法、ＥＮＤＯＲ分光法及びそれらを併用した方法により分析することができる。また、前記欠陥および前記空孔の複合体は、例をあげれば、空孔−酸素複合体（ＶxＯy）や空孔−窒素複合体（ＶxＮy）と呼ばれるものであり、たとえば陽電子消滅法及びＩＲ分光法により分析することができる。上記の定義からわかるように、「微小欠陥」には、ＢやＰなどのドーパント原子がシリコン原子と置換され４配位構造をとるドーパント型構造部分は含まれない。本発明でいう微小欠陥のサイズは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。
【００１７】
本発明は、上述した微小欠陥が、従来強いゲッタリング能力をもつとされていたＢＭＤをはるかに凌ぐゲッタリング能力を持つことを見出すことによりなされたものである。すなわち、本発明の実施形態に係るシリコン単結晶基板では、高いゲッタリング能力を示す微小欠陥が稠密に分布しており、汚染元素に対して高い捕捉能力を示す。本発明の実施形態に係るシリコン単結晶基板が高いＩＧ能力を示すためには、微小欠陥が１×１０8個／ｃｍ3以上の密度で分布している領域を有することが好ましい。逆に上記の微小欠陥密度がそれ以下の密度になると将来予想される低温プロセスやデバイス中に含まれる大量の新規材料元素に対応するに充分なゲッタリング能力を持たなくなる。
【００１８】
特に、本結晶基板をエピタキシャルウエハーなどの支持基板としてではなく、それ自体に半導体デバイスを作製する場合、即ちバルクウエハーとして使用する場合、表面付近のデバイス活性領域では欠陥密度を極力抑制する必要があるため、微小欠陥が、表面から１０μｍ以下の領域では１×１０8個／ｃｍ3以下の密度、表面から１０μｍ以上深い領域では１×１０8個／ｃｍ3以上（さらには１×１０9個／ｃｍ3以上）の密度で分布していることがより好ましい。
【００１９】
本発明の実施形態に係るシリコン単結晶基板としては、通常、水素またはＡｒ雰囲気下で１２００℃程度の高温アニール処理によってデバイス活性領域から酸素析出欠陥やＣＯＰなどを除去したものが使用される。ただし、用途によっては、高温アニール処理を施さないで使用することもある。
【００２０】
本発明の実施形態に係るシリコン単結晶基板は、そのままの形態でＬＳＩ工程に投入して使用することができる。また、本発明の実施形態に係るシリコン単結晶基板は、ＳＯＩウエハー、歪シリコンウエハー（歪ＳＯＩウエハーを含む）またはエピタキシャルウエハーの支持基板として用いることもできる。この場合、従来よりもＩＧ能力の優れたＳＯＩウエハー、歪シリコンウエハー（歪ＳＯＩウエハー）またはエピタキシャルウエハーを提供することができる。
【００２１】
ここでＳＯＩウエハーの構造としては一例としては図１に示す構造をあげることができる。即ち支持基板である本発明によるシリコン基板１１の上層に埋め込み絶縁膜１２、更にその上層にシリコン単結晶層１３という３層から構成される。埋め込み絶縁膜１２としてはＳｉＯ2層を用いる場合が多い。一方歪シリコンウエハーの構造の最も単純な例として図２に示す構造をあげることができる。即ち支持基板である本発明によるシリコン基板２１の上層にＳｉＧｅバッファー層２２、格子緩和ＳｉＧｅ層２３、歪シリコン層２４の順の４層から形成される。また歪シリコンウエハーの一つである歪ＳＩＯウエハー構造の一例を図３に示したが、この場合は、支持基板である本発明のシリコン基板３１の上にＳｉＧｅバッファー層３２、埋め込み絶縁膜３３、格子緩和ＳｉＧｅ層３４、歪シリコン層３５の５層から構成される構造となる。
【００２２】
請求項５で示されるシリコンエピタキシャルウエハーも含め、本発明によるシリコン基板を支持基板とするこれらの多層ウエハーを用いて半導体デバイスを製造する場合も、支持基板が不純物元素に対して強力なゲッタリング能力を持つため、アニール処理工程等の過程で多数の不純物元素を捕捉し、デバイス活性領域からデバイス特性不良の原因となる不純物元素を効果的に除去することが可能となる。特に拡散速度の速い不純物元素に対して、本発明によるシリコン基板を支持基板として用いた場合強力なゲッタリング効果が発揮される。
【００２３】
【実施例】
以下、本発明の実施例を説明するが、本発明はこれら実施例の記載によって何ら限定されるものではない。
【００２４】
実施例１
本発明に係るシリコン単結晶基板を以下のようにして作製した。
ＣＺ（チョクラルスキー）法によるシリコン単結晶引上装置を用い、窒素濃度８×１０15ａｔｏｍｓ／ｃｍ3のシリコン融液に１０００ガウスの磁場を印加しながら、Ｖ／Ｇ：０．３０ｍｍ2／分℃の条件で、直径８インチのｐ型シリコンインゴットを引き上げた。ここで、Ｖは結晶引き上げ速度（ｍｍ／分）、Ｇはシリコン融液との界面近傍におけるインゴット中の温度勾配（℃／ｍｍ）を示す。引き上げられたシリコンインゴットは、結晶方位（１００）、抵抗率２．０Ωｃｍ、酸素濃度１．５×１０18ａｔｏｍｓ／ｃｍ3であった。
【００２５】
インゴットからシリコン単結晶基板を切り出して鏡面研磨した。水素雰囲気下において、シリコン単結晶基板を室温から１１５０℃まで１０℃／分の速度で昇温して１１５０℃で４０分熱処理し、さらに１２００℃まで昇温して２０分熱処理した。
【００２６】
得られたシリコン単結晶基板をＩＲ分光法および陽電子消滅法を用い、総合的な分析を行ったところ、微小空孔、ＶxＯyで示される微小空孔−酸素複合体及び微小空孔−窒素複合体の総量が１×１０9個／ｃｍ3以上の密度で生成していることを確認した。
【００２７】
具体的にいえば、ＩＲ分光法では、空孔−酸素複合体（ＶxＯy）特有の吸収が１０１４ｃｍ-1の吸収を中心に９００〜１０００ｃｍ-1の範囲に観測され、同時に空孔−窒素複合体（ＶxＮy）特有の吸収が９６０〜９７０ｃｍ-1の範囲に観測された。上記２種の吸収パターンの吸収強度から、これらの微小欠陥の密度は合計で１．５×１０9個／ｃｍ3であることが確認された。
【００２８】
また陽電子消滅法では、陽電子寿命の分布から多数の微小空孔の存在が確認され、合計４．３×１０9個／ｃｍ3の密度で微小空孔が存在することが確認された。また、陽電子寿命とドプラー拡がりのＳパラメーターなどの測定値から、そのうちの一部はＮ原子またはＯ原子などシリコン以外の原子が析出した結晶内欠陥として存在することが確認された。これらの結晶内欠陥の大きさは５０ｎｍ以下であり、特に２０ｎｍ以下のサイズのものが支配的であることも確認された。また裏面からのエッチングによって表層部分のみを残した試料に対する分析によって、表層１０μｍの領域の上記微小欠陥密度は検出限界以下の密度であることも確認できた。
【００２９】
次にＣＯＰなど巨大空孔を測定する方法である赤外線散乱トモグラフィーによってサイズの大きな空孔の測定を行った結果、巨大空孔であるＣＯＰは検出限界以下で測定されず、本結晶で形成された空孔の大部分が微小空孔であることを確認した。また従来からゲッタリングサイトとして知られているＢＭＤについていえば、深さ１０μｍ以上の領域では通常のアニールウエハーと同様、赤外線散乱トモグラフィーの測定結果では９．０×１０8個／ｃｍ3という高いＢＭＤ密度が観測された。
【００３０】
比較例１
従来のＢＭＤ密度を高めたシリコン単結晶基板（高温アニール処理ウエハー）を以下のようにして作製した。
実施例１で用いたのと同じ単結晶引上装置を用い、窒素濃度１×１０14ａｔｏｍｓ／ｃｍ3のシリコン融液から、Ｖ／Ｇ：０．２２ｍｍ2／分℃の条件で、直径８インチのｐ型シリコンインゴットを引き上げた。引き上げられたシリコンインゴットは、抵抗率１．８Ωｃｍ、酸素濃度１．０×１０18ａｔｏｍｓ／ｃｍ3であった。次に、本インゴットから切り出し、鏡面研磨したシリコン結晶基板を水素雰囲気下で室温から１２００℃まで昇温させ、６０分の加熱処理を行った。
【００３１】
本比較例の様に、高温アニール処理を行ったシリコン結晶基板は、赤外線散乱トモグラフィーによる分析の結果、表面から深さ１０μｍ以内のデバイス活性領域では、ＢＭＤ，ＣＯＰなどの欠陥群が激減していることが確認された。それに対し、表面より深さ１０μｍ以下の深部領域では、赤外線散乱トモグラフィーによる測定結果では１．０×１０9個／ｃｍ3という多数のＢＭＤの形成が確認された。
【００３２】
一方、ＥＳＲ，ＥＮＤＯＲ，ＩＲ分光および陽電子消滅法による総合的な分析結果から、微小空孔、微小空孔−酸素複合体（ＶxＯy）および微小空孔−窒素複合体（ＶxＮy）の密度は合計で５．０×１０7個／ｃｍ3以下であることが確認された。
【００３３】
比較例２
多数のＣＯＰを含む、ＣＺ法で作製した通常のシリコン単結晶基板を以下のようにして作製した。
実施例１で用いたのと同じ単結晶引上装置を用い、窒素、炭素などの元素をドープしないシリコン融液から、Ｖ／Ｇ：０．２２ｍｍ2／分℃の条件で、直径８インチのｐ型シリコンインゴットを引き上げた。引き上げられたシリコンインゴットは、抵抗率１．８Ωｃｍ、酸素濃度１．０×１０18ａｔｏｍｓ／ｃｍ3であった。次に本インゴットからシリコン単結晶基板を切り出して鏡面研磨した。
【００３４】
赤外線散乱トモグラフィーによる分析の結果、巨大空孔であるＣＯＰの密度は１５０個／ｃｍ2と高いＣＯＰ密度が観測された。それに対し、ＩＲ分光および陽電子消滅法による分析の結果、微小空孔、微小空孔−酸素複合体（ＶxＯy）および微小空孔−窒素複合体（ＶxＮy）の密度は合計で１×１０6個／ｃｍ3以下であった。このシリコン単結晶基板では、微小空孔が集積した結果、巨大空孔であるＣＯＰが生じていると考えられる。言い換えれば、ＣＯＰの形成時に微小空孔が吸収されたため、結果として微小空孔密度が低下したものと考えられる。
【００３５】
実施例２
次に、実施例１および比較例１，２のシリコン単結晶基板に対して、汚染金属元素としてＣｕ，ＦｅまたはＡｌの溶液をスピンコートして、１０13ａｔｏｍｓ／ｃｍ2の濃度で強制汚染を行った。Ａｒ雰囲気下において８００℃で１時間熱処理してシリコン単結晶基板中に金属元素を拡散させた後に除冷した。
【００３６】
ステップ研磨を行いながら、ＤＬＴＳ法およびＡＤＤ−ＩＣＰＭＳ法により深さ方向の金属濃度を測定した。表１に、表面から深さ２．５μｍおよびバルク領域（表面から１０μｍ以上深い領域）におけるＣｕ濃度、Ｆｅ濃度およびＡｌ濃度を示す。
【００３７】
【表１】
表１から以下のことがわかる。実施例１のシリコン単結晶基板は、比較例１のシリコン単結晶基板（ＢＭＤ密度を高めた従来の高温アニール処理ウエハー）に較べて、バルク領域での不純物濃度が高く、深さ２．５μｍでの不純物濃度が低くなっており、優れたゲッタリング効果を示している。また、比較例１のシリコン単結晶基板では金属種によってゲッタリング効果に差があるのに対し、実施例１のシリコン単結晶基板ではどの金属種に対しても同程度のゲッタリング能力を示す。このため、実施例１の深さ２．５μｍでの不純物濃度を、比較例１と比較すると、金属種によっては１桁以上低くなっている。
【００３８】
同様に、実施例１のシリコン単結晶基板は、比較例２のシリコン単結晶基板（多数のＣＯＰを含むもの）に較べて、非常に優れたゲッタリング効果を示している。比較例２の結果に示されるように、多数の巨大空孔（ＣＯＰ）が形成されても有効なゲッタリング能力につながらないことがわかる。ＣＯＰの如く、比較的多数の巨大空孔の存在はある程度の体積の空間スペースを結晶内に形成する点では、微小空孔群を稠密に形成した結晶状態と同等ではあるものの、巨大空孔であるがために個数的に稠密な形成が困難であり、結晶全体としての効率的なゲッタリング能力として発現しにくくなると考えられる。
【００３９】
実施例３
実施例１のシリコン単結晶基板に対して、酸素濃度０．７〜１．０×１０18ａｔｏｍｓ／ｃｍ3のウエハーを用いて、Ｆｅ、ＣｕおよびＮｉ溶液をスピンコートして、１０００℃で８時間および４１０℃で４５分間の拡散を行い、徐冷却した。ＤＬＴＳ法でバルク中の金属不純物濃度を測定した。結晶内空孔密度はＩＲ分光および陽電子消滅法により測定した。図４に結晶内空孔密度と金属不純物濃度との関係を示す。結晶内空孔密度の増加に伴い、金属不純物濃度が指数関数的に減少している。金属不純物濃度９×１０10ａｔｏｍｓ／ｃｍ3が検出限界であるから、結晶内空孔密度が１×１０8個／ｃｍ3以上存在すると、ゲッタリング効果があることがわかる。
【００４０】
次いで、第１原理的手法による電子状態の計算によって、代表的な微小欠陥であるＶ3Ｎ2（Ｎ2ペアが析出した３原子空孔）およびＢＭＤによる各種金属原子の捕捉能力を評価した。具体的には、Ｂ３ＬＹＰ ｈｙｂｒｉｄ ｆｕｎｃｔｉｏｎａｌを用いた密度汎関数法（ＤＦＴ）を用い、モデルクラスターを用いて第１原理計算を行い、Ｖ3Ｎ2およびＢＭＤの、Ｃｕ、ＦｅおよびＡｌに対する束縛エネルギーＥbを求めて金属に対する捕捉能力を評価した。その結果を表２に示す。
【００４１】
【表２】
表２に示されるように、Ｖ3Ｎ2はＢＭＤに比べて、Ｃｕ、ＦｅおよびＡｌに対する束縛エネルギーＥbが高くなっている。また、ＢＭＤの場合、親酸素性の弱いＣｕに対する束縛エネルギーＥbは、親酸素性の強いＦｅ，Ａｌに対する束縛エネルギーＥbにより小さくなっており、必ずしも全ての金属元素に対して一様に強いゲッタリング能力を有するものではなく、ある種の金属元素に対してはゲッタリング能力が弱いことが分かる。これに対して、Ｖ3Ｎ2では、いずれの金属種に対しても同程度の高い束縛エネルギーＥbを持ち、３種の金属に対して一様に、ＢＭＤを凌ぐゲッタリング能力を持つことを示している。この結果は、表１を参照して実施例１と比較例１とを対比した議論を理論的側面からも裏付けるものである。
【００４２】
なお、表２ではＶ3Ｎ2で表される微小欠陥についての計算結果を示したが、酸素原子が析出した微小欠陥、および他元素が析出していない結晶内空孔でも表２と同様な結果が確認された。
【００４３】
【発明の効果】
以上詳述したように本発明によれば、従来のシリコン単結晶基板を遥かに上回るゲッタリング能力を有し、新規材料元素や低温プロセスが導入される次世代および次々世代のＬＳＩや個別半導体デバイスに十分対応できるシリコン単結晶基板を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るＳＯＩウエハーを示す断面図。
【図２】 本発明の実施形態に係る歪シリコンウエハーを示す断面図。
【図３】 本発明の実施形態に係る歪ＳＯＩウエハーを示す断面図。
【図４】 本発明の実施例３における結晶内空孔密度と金属不純物濃度との関係を示す図。
【符号の説明】
１１…シリコン基板、１２…埋め込み絶縁膜、１３…シリコン単結晶層、２１…シリコン基板、２２…ＳｉＧｅバッファー層、２３…格子緩和ＳｉＧｅ層、２４…歪シリコン層、３１…シリコン基板、３２…ＳｉＧｅバッファー層、３３…埋め込み絶縁膜、３４…格子緩和ＳｉＧｅ層３４、３５…歪シリコン層。
【発明の属する技術分野】
本発明は、従来よりも高いゲッタリング能力を有する改良されたシリコン単結晶基板およびその応用に関する。
【０００２】
【従来の技術】
通常のＬＳＩ工程では、シリコンウエハーは金属などの不純物元素による汚染を必然的に受けるため、特性不良品の発生による歩留まり低下などが生じることが多い。このため、不純物のゲッタリング能力が高く、汚染に影響されにくいシリコンウエハーが開発され、その一部はＬＳＩの量産ラインで使用されている。その例として、ＣＺ法で作製したシリコンウエハーに高温アニール処理を施したアニール処理ウエハーなどを挙げることができる（たとえば非特許文献１および特許文献１参照）。
【０００３】
シリコン結晶内の酸素析出欠陥であるＢＭＤ(Bulk Micro Defect)は、高い金属ゲッタリング能力を示すことが知られている。従来は、シリコンウエハーのＩＧ(Intrinsic Gettering)能力を高めるために、ＢＭＤ密度を高めることに努力が払われてきた。ただし、ＢＭＤ自体の存在はデバイスの特性不良を招くため、表面層のデバイス活性領域ではＢＭＤ密度を低くし、かつデバイス活性領域よりも深い領域でＢＭＤ密度を高くしたシリコン単結晶基板の開発が続けられてきた。水素アニールウエハーを含むアニール処理ウエハーはその代表例である。
【０００４】
シリコン結晶内でＢＭＤ密度を増加させるには高い格子間酸素濃度を実現することが必要であるが、格子間酸素濃度を増大させるには限界がある。しかも、過度にＢＭＤ密度を高めると、シリコン単結晶基板の機械的強度が劣化するという問題が生じる。
【０００５】
一方、次世代および次々世代のＬＳＩでは、Ｒｕ，Ｗ，Ｔｉ，Ｇｅ，Ｓｒ，Ｉｒ，Ｔａ，Ｐｄ，Ｈｆなど、これまで使用されなかった新規材料元素が電極やゲート酸化膜などのデバイス構成要素の構成材料として導入されること、およびプロセス温度が一層低温化されることが予想されている。
【０００６】
新規材料元素は、それが使用されるデバイス構成要素以外の他のデバイス領域にとっては汚染金属となる。しかも、新規材料元素は従来の汚染金属元素をはるかに上回る量で導入される。したがって、シリコン単結晶基板にはこれまで以上のＩＧ能力が求められることになる。
【０００７】
プロセスの低温化は、汚染金属の拡散という観点で見れば、シリコン単結晶基板のＩＧ能力の低下を意味する。したがって、低温処理プロセスでも高いゲッタリング能力を保持するためには、より強いＩＧ能力を持つシリコン単結晶基板が要求される。
【０００８】
以上のように、次世代および次々世代のＬＳＩには、これまで以上のＩＧ能力を持つシリコン単結晶基板の開発が不可欠となる。
【０００９】
【非特許文献１】
シリコンテクノロジー，Ｎｏ．２８，１２（１９９８）
【００１０】
【特許文献１】
特許第２７６２１９０号
【００１１】
【発明が解決しようとする課題】
本発明の目的は、従来のシリコン単結晶基板をはるかに上回るＩＧ能力を持ち、新規材料元素や低温プロセスが導入される次世代および次次世代の半導体デバイスに十分に対応できる改良されたシリコン単結晶基板を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の一態様に係るシリコン単結晶基板は、結晶格子点からシリコン原子が抜けた結晶内空孔と、前記結晶内空孔にＯまたはＮが析出した結晶内欠陥と、前記結晶内空孔と前記結晶内欠陥との複合体とを含み、サイズが５０ｎｍ以下である微小欠陥を、総量で１×１０ 9 個／ｃｍ 3 以上の密度で有する結晶領域を持つことを特徴とする。
【００１３】
本発明において、微小欠陥は、表面から１０μｍ以下の領域では１×１０8個／ｃｍ3以下の密度、表面から１０μｍ以上深い領域では１×１０8個／ｃｍ3以上の密度で分布していることが好ましい。
【００１４】
本発明に係るシリコン単結晶基板は支持基板としてＳＯＩウエハー、歪シリコンウエハー（歪ＳＯＩウエハーを含む）、またはエピタキシャルウエハーにも適用できる。
【００１６】
【発明の実施の形態】
本発明でいう微小欠陥の定義は以下の通りである。「結晶格子点からシリコン原子が抜けた結晶内空孔」とは、シリコン単結晶内において本来シリコン原子が存在すべき結晶格子点から１個以上のシリコン原子が抜けて欠損状態にある結晶欠陥を意味する。これは、単純に空孔と呼ばれる結晶欠陥と同じ意味を持つので、以下においてこの微小欠陥を空孔または微小空孔という場合がある。「結晶内空孔にＯまたはＮを含むシリコン以外の原子が析出した結晶内欠陥」は、上記の結晶内空孔の定義から容易に理解できる。このような微小欠陥は、たとえば陽電子消滅法、ＩＲ分光法、ＥＳＲ分光法、ＥＮＤＯＲ分光法及びそれらを併用した方法により分析することができる。また、前記欠陥および前記空孔の複合体は、例をあげれば、空孔−酸素複合体（ＶxＯy）や空孔−窒素複合体（ＶxＮy）と呼ばれるものであり、たとえば陽電子消滅法及びＩＲ分光法により分析することができる。上記の定義からわかるように、「微小欠陥」には、ＢやＰなどのドーパント原子がシリコン原子と置換され４配位構造をとるドーパント型構造部分は含まれない。本発明でいう微小欠陥のサイズは、５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましい。
【００１７】
本発明は、上述した微小欠陥が、従来強いゲッタリング能力をもつとされていたＢＭＤをはるかに凌ぐゲッタリング能力を持つことを見出すことによりなされたものである。すなわち、本発明の実施形態に係るシリコン単結晶基板では、高いゲッタリング能力を示す微小欠陥が稠密に分布しており、汚染元素に対して高い捕捉能力を示す。本発明の実施形態に係るシリコン単結晶基板が高いＩＧ能力を示すためには、微小欠陥が１×１０8個／ｃｍ3以上の密度で分布している領域を有することが好ましい。逆に上記の微小欠陥密度がそれ以下の密度になると将来予想される低温プロセスやデバイス中に含まれる大量の新規材料元素に対応するに充分なゲッタリング能力を持たなくなる。
【００１８】
特に、本結晶基板をエピタキシャルウエハーなどの支持基板としてではなく、それ自体に半導体デバイスを作製する場合、即ちバルクウエハーとして使用する場合、表面付近のデバイス活性領域では欠陥密度を極力抑制する必要があるため、微小欠陥が、表面から１０μｍ以下の領域では１×１０8個／ｃｍ3以下の密度、表面から１０μｍ以上深い領域では１×１０8個／ｃｍ3以上（さらには１×１０9個／ｃｍ3以上）の密度で分布していることがより好ましい。
【００１９】
本発明の実施形態に係るシリコン単結晶基板としては、通常、水素またはＡｒ雰囲気下で１２００℃程度の高温アニール処理によってデバイス活性領域から酸素析出欠陥やＣＯＰなどを除去したものが使用される。ただし、用途によっては、高温アニール処理を施さないで使用することもある。
【００２０】
本発明の実施形態に係るシリコン単結晶基板は、そのままの形態でＬＳＩ工程に投入して使用することができる。また、本発明の実施形態に係るシリコン単結晶基板は、ＳＯＩウエハー、歪シリコンウエハー（歪ＳＯＩウエハーを含む）またはエピタキシャルウエハーの支持基板として用いることもできる。この場合、従来よりもＩＧ能力の優れたＳＯＩウエハー、歪シリコンウエハー（歪ＳＯＩウエハー）またはエピタキシャルウエハーを提供することができる。
【００２１】
ここでＳＯＩウエハーの構造としては一例としては図１に示す構造をあげることができる。即ち支持基板である本発明によるシリコン基板１１の上層に埋め込み絶縁膜１２、更にその上層にシリコン単結晶層１３という３層から構成される。埋め込み絶縁膜１２としてはＳｉＯ2層を用いる場合が多い。一方歪シリコンウエハーの構造の最も単純な例として図２に示す構造をあげることができる。即ち支持基板である本発明によるシリコン基板２１の上層にＳｉＧｅバッファー層２２、格子緩和ＳｉＧｅ層２３、歪シリコン層２４の順の４層から形成される。また歪シリコンウエハーの一つである歪ＳＩＯウエハー構造の一例を図３に示したが、この場合は、支持基板である本発明のシリコン基板３１の上にＳｉＧｅバッファー層３２、埋め込み絶縁膜３３、格子緩和ＳｉＧｅ層３４、歪シリコン層３５の５層から構成される構造となる。
【００２２】
請求項５で示されるシリコンエピタキシャルウエハーも含め、本発明によるシリコン基板を支持基板とするこれらの多層ウエハーを用いて半導体デバイスを製造する場合も、支持基板が不純物元素に対して強力なゲッタリング能力を持つため、アニール処理工程等の過程で多数の不純物元素を捕捉し、デバイス活性領域からデバイス特性不良の原因となる不純物元素を効果的に除去することが可能となる。特に拡散速度の速い不純物元素に対して、本発明によるシリコン基板を支持基板として用いた場合強力なゲッタリング効果が発揮される。
【００２３】
【実施例】
以下、本発明の実施例を説明するが、本発明はこれら実施例の記載によって何ら限定されるものではない。
【００２４】
実施例１
本発明に係るシリコン単結晶基板を以下のようにして作製した。
ＣＺ（チョクラルスキー）法によるシリコン単結晶引上装置を用い、窒素濃度８×１０15ａｔｏｍｓ／ｃｍ3のシリコン融液に１０００ガウスの磁場を印加しながら、Ｖ／Ｇ：０．３０ｍｍ2／分℃の条件で、直径８インチのｐ型シリコンインゴットを引き上げた。ここで、Ｖは結晶引き上げ速度（ｍｍ／分）、Ｇはシリコン融液との界面近傍におけるインゴット中の温度勾配（℃／ｍｍ）を示す。引き上げられたシリコンインゴットは、結晶方位（１００）、抵抗率２．０Ωｃｍ、酸素濃度１．５×１０18ａｔｏｍｓ／ｃｍ3であった。
【００２５】
インゴットからシリコン単結晶基板を切り出して鏡面研磨した。水素雰囲気下において、シリコン単結晶基板を室温から１１５０℃まで１０℃／分の速度で昇温して１１５０℃で４０分熱処理し、さらに１２００℃まで昇温して２０分熱処理した。
【００２６】
得られたシリコン単結晶基板をＩＲ分光法および陽電子消滅法を用い、総合的な分析を行ったところ、微小空孔、ＶxＯyで示される微小空孔−酸素複合体及び微小空孔−窒素複合体の総量が１×１０9個／ｃｍ3以上の密度で生成していることを確認した。
【００２７】
具体的にいえば、ＩＲ分光法では、空孔−酸素複合体（ＶxＯy）特有の吸収が１０１４ｃｍ-1の吸収を中心に９００〜１０００ｃｍ-1の範囲に観測され、同時に空孔−窒素複合体（ＶxＮy）特有の吸収が９６０〜９７０ｃｍ-1の範囲に観測された。上記２種の吸収パターンの吸収強度から、これらの微小欠陥の密度は合計で１．５×１０9個／ｃｍ3であることが確認された。
【００２８】
また陽電子消滅法では、陽電子寿命の分布から多数の微小空孔の存在が確認され、合計４．３×１０9個／ｃｍ3の密度で微小空孔が存在することが確認された。また、陽電子寿命とドプラー拡がりのＳパラメーターなどの測定値から、そのうちの一部はＮ原子またはＯ原子などシリコン以外の原子が析出した結晶内欠陥として存在することが確認された。これらの結晶内欠陥の大きさは５０ｎｍ以下であり、特に２０ｎｍ以下のサイズのものが支配的であることも確認された。また裏面からのエッチングによって表層部分のみを残した試料に対する分析によって、表層１０μｍの領域の上記微小欠陥密度は検出限界以下の密度であることも確認できた。
【００２９】
次にＣＯＰなど巨大空孔を測定する方法である赤外線散乱トモグラフィーによってサイズの大きな空孔の測定を行った結果、巨大空孔であるＣＯＰは検出限界以下で測定されず、本結晶で形成された空孔の大部分が微小空孔であることを確認した。また従来からゲッタリングサイトとして知られているＢＭＤについていえば、深さ１０μｍ以上の領域では通常のアニールウエハーと同様、赤外線散乱トモグラフィーの測定結果では９．０×１０8個／ｃｍ3という高いＢＭＤ密度が観測された。
【００３０】
比較例１
従来のＢＭＤ密度を高めたシリコン単結晶基板（高温アニール処理ウエハー）を以下のようにして作製した。
実施例１で用いたのと同じ単結晶引上装置を用い、窒素濃度１×１０14ａｔｏｍｓ／ｃｍ3のシリコン融液から、Ｖ／Ｇ：０．２２ｍｍ2／分℃の条件で、直径８インチのｐ型シリコンインゴットを引き上げた。引き上げられたシリコンインゴットは、抵抗率１．８Ωｃｍ、酸素濃度１．０×１０18ａｔｏｍｓ／ｃｍ3であった。次に、本インゴットから切り出し、鏡面研磨したシリコン結晶基板を水素雰囲気下で室温から１２００℃まで昇温させ、６０分の加熱処理を行った。
【００３１】
本比較例の様に、高温アニール処理を行ったシリコン結晶基板は、赤外線散乱トモグラフィーによる分析の結果、表面から深さ１０μｍ以内のデバイス活性領域では、ＢＭＤ，ＣＯＰなどの欠陥群が激減していることが確認された。それに対し、表面より深さ１０μｍ以下の深部領域では、赤外線散乱トモグラフィーによる測定結果では１．０×１０9個／ｃｍ3という多数のＢＭＤの形成が確認された。
【００３２】
一方、ＥＳＲ，ＥＮＤＯＲ，ＩＲ分光および陽電子消滅法による総合的な分析結果から、微小空孔、微小空孔−酸素複合体（ＶxＯy）および微小空孔−窒素複合体（ＶxＮy）の密度は合計で５．０×１０7個／ｃｍ3以下であることが確認された。
【００３３】
比較例２
多数のＣＯＰを含む、ＣＺ法で作製した通常のシリコン単結晶基板を以下のようにして作製した。
実施例１で用いたのと同じ単結晶引上装置を用い、窒素、炭素などの元素をドープしないシリコン融液から、Ｖ／Ｇ：０．２２ｍｍ2／分℃の条件で、直径８インチのｐ型シリコンインゴットを引き上げた。引き上げられたシリコンインゴットは、抵抗率１．８Ωｃｍ、酸素濃度１．０×１０18ａｔｏｍｓ／ｃｍ3であった。次に本インゴットからシリコン単結晶基板を切り出して鏡面研磨した。
【００３４】
赤外線散乱トモグラフィーによる分析の結果、巨大空孔であるＣＯＰの密度は１５０個／ｃｍ2と高いＣＯＰ密度が観測された。それに対し、ＩＲ分光および陽電子消滅法による分析の結果、微小空孔、微小空孔−酸素複合体（ＶxＯy）および微小空孔−窒素複合体（ＶxＮy）の密度は合計で１×１０6個／ｃｍ3以下であった。このシリコン単結晶基板では、微小空孔が集積した結果、巨大空孔であるＣＯＰが生じていると考えられる。言い換えれば、ＣＯＰの形成時に微小空孔が吸収されたため、結果として微小空孔密度が低下したものと考えられる。
【００３５】
実施例２
次に、実施例１および比較例１，２のシリコン単結晶基板に対して、汚染金属元素としてＣｕ，ＦｅまたはＡｌの溶液をスピンコートして、１０13ａｔｏｍｓ／ｃｍ2の濃度で強制汚染を行った。Ａｒ雰囲気下において８００℃で１時間熱処理してシリコン単結晶基板中に金属元素を拡散させた後に除冷した。
【００３６】
ステップ研磨を行いながら、ＤＬＴＳ法およびＡＤＤ−ＩＣＰＭＳ法により深さ方向の金属濃度を測定した。表１に、表面から深さ２．５μｍおよびバルク領域（表面から１０μｍ以上深い領域）におけるＣｕ濃度、Ｆｅ濃度およびＡｌ濃度を示す。
【００３７】
【表１】
【００３８】
同様に、実施例１のシリコン単結晶基板は、比較例２のシリコン単結晶基板（多数のＣＯＰを含むもの）に較べて、非常に優れたゲッタリング効果を示している。比較例２の結果に示されるように、多数の巨大空孔（ＣＯＰ）が形成されても有効なゲッタリング能力につながらないことがわかる。ＣＯＰの如く、比較的多数の巨大空孔の存在はある程度の体積の空間スペースを結晶内に形成する点では、微小空孔群を稠密に形成した結晶状態と同等ではあるものの、巨大空孔であるがために個数的に稠密な形成が困難であり、結晶全体としての効率的なゲッタリング能力として発現しにくくなると考えられる。
【００３９】
実施例３
実施例１のシリコン単結晶基板に対して、酸素濃度０．７〜１．０×１０18ａｔｏｍｓ／ｃｍ3のウエハーを用いて、Ｆｅ、ＣｕおよびＮｉ溶液をスピンコートして、１０００℃で８時間および４１０℃で４５分間の拡散を行い、徐冷却した。ＤＬＴＳ法でバルク中の金属不純物濃度を測定した。結晶内空孔密度はＩＲ分光および陽電子消滅法により測定した。図４に結晶内空孔密度と金属不純物濃度との関係を示す。結晶内空孔密度の増加に伴い、金属不純物濃度が指数関数的に減少している。金属不純物濃度９×１０10ａｔｏｍｓ／ｃｍ3が検出限界であるから、結晶内空孔密度が１×１０8個／ｃｍ3以上存在すると、ゲッタリング効果があることがわかる。
【００４０】
次いで、第１原理的手法による電子状態の計算によって、代表的な微小欠陥であるＶ3Ｎ2（Ｎ2ペアが析出した３原子空孔）およびＢＭＤによる各種金属原子の捕捉能力を評価した。具体的には、Ｂ３ＬＹＰ ｈｙｂｒｉｄ ｆｕｎｃｔｉｏｎａｌを用いた密度汎関数法（ＤＦＴ）を用い、モデルクラスターを用いて第１原理計算を行い、Ｖ3Ｎ2およびＢＭＤの、Ｃｕ、ＦｅおよびＡｌに対する束縛エネルギーＥbを求めて金属に対する捕捉能力を評価した。その結果を表２に示す。
【００４１】
【表２】
【００４２】
なお、表２ではＶ3Ｎ2で表される微小欠陥についての計算結果を示したが、酸素原子が析出した微小欠陥、および他元素が析出していない結晶内空孔でも表２と同様な結果が確認された。
【００４３】
【発明の効果】
以上詳述したように本発明によれば、従来のシリコン単結晶基板を遥かに上回るゲッタリング能力を有し、新規材料元素や低温プロセスが導入される次世代および次々世代のＬＳＩや個別半導体デバイスに十分対応できるシリコン単結晶基板を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るＳＯＩウエハーを示す断面図。
【図２】 本発明の実施形態に係る歪シリコンウエハーを示す断面図。
【図３】 本発明の実施形態に係る歪ＳＯＩウエハーを示す断面図。
【図４】 本発明の実施例３における結晶内空孔密度と金属不純物濃度との関係を示す図。
【符号の説明】
１１…シリコン基板、１２…埋め込み絶縁膜、１３…シリコン単結晶層、２１…シリコン基板、２２…ＳｉＧｅバッファー層、２３…格子緩和ＳｉＧｅ層、２４…歪シリコン層、３１…シリコン基板、３２…ＳｉＧｅバッファー層、３３…埋め込み絶縁膜、３４…格子緩和ＳｉＧｅ層３４、３５…歪シリコン層。
Claims (4)
- 結晶格子点からシリコン原子が抜けた結晶内空孔と、前記結晶内空孔にＯまたはＮが析出した結晶内欠陥と、前記結晶内空孔と前記結晶内欠陥との複合体とを含み、サイズが５０ｎｍ以下である微小欠陥を、総量で１×１０ 9 個／ｃｍ 3 以上の密度で有する結晶領域を持つことを特徴とするシリコン単結晶基板。
- 請求項１のシリコン単結晶基板を支持基板として有することを特徴とするＳＯＩシリコン単結晶基板。
- 請求項１のシリコン単結晶基板を支持基板として有することを特徴とする歪シリコン単結晶基板。
- 請求項１のシリコン単結晶基板の表面にエピタキシャル法によりシリコン単結晶層を堆積してなることを特徴とするシリコン単結晶基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011177A JP4660068B2 (ja) | 2003-01-20 | 2003-01-20 | シリコン単結晶基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011177A JP4660068B2 (ja) | 2003-01-20 | 2003-01-20 | シリコン単結晶基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228139A JP2004228139A (ja) | 2004-08-12 |
| JP4660068B2 true JP4660068B2 (ja) | 2011-03-30 |
Family
ID=32900152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003011177A Expired - Fee Related JP4660068B2 (ja) | 2003-01-20 | 2003-01-20 | シリコン単結晶基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4660068B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142063A (ja) * | 2005-11-17 | 2007-06-07 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714755A (ja) * | 1993-06-25 | 1995-01-17 | Sumitomo Metal Ind Ltd | シリコン半導体基板及びその製造方法 |
| JP2001509319A (ja) * | 1997-02-26 | 2001-07-10 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 |
| JP2001270796A (ja) * | 2000-03-27 | 2001-10-02 | Wacker Nsce Corp | シリコン半導体基板およびその製造方法 |
| JP2002334886A (ja) * | 2001-05-11 | 2002-11-22 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの酸素析出物密度の評価方法及びその評価方法に基づいて製造されたシリコンウェーハ |
-
2003
- 2003-01-20 JP JP2003011177A patent/JP4660068B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714755A (ja) * | 1993-06-25 | 1995-01-17 | Sumitomo Metal Ind Ltd | シリコン半導体基板及びその製造方法 |
| JP2001509319A (ja) * | 1997-02-26 | 2001-07-10 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 |
| JP2001270796A (ja) * | 2000-03-27 | 2001-10-02 | Wacker Nsce Corp | シリコン半導体基板およびその製造方法 |
| JP2002334886A (ja) * | 2001-05-11 | 2002-11-22 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの酸素析出物密度の評価方法及びその評価方法に基づいて製造されたシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004228139A (ja) | 2004-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2259291B1 (en) | Process for metallic contamination reduction in silicon wafers | |
| JP4743010B2 (ja) | シリコンウェーハの表面欠陥評価方法 | |
| Hourai et al. | Behavior of defects induced by metallic impurities on Si (100) surfaces | |
| JPS6255697B2 (ja) | ||
| JP2014508405A5 (ja) | ||
| WO2012106210A2 (en) | Methods for reducing the metal content in the device layer of soi structures and soi structures produced by such methods | |
| KR20100070989A (ko) | 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법 | |
| JP2006073580A (ja) | シリコンエピタキシャルウェーハ及びその製造方法 | |
| JP2019195020A (ja) | 半導体シリコンウェーハの金属不純物除去方法 | |
| JP6448805B2 (ja) | エピタキシャルにコーティングされた半導体ウェハとエピタキシャルにコーティングされた半導体ウェハの製造方法 | |
| JP2019004173A (ja) | 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造 | |
| JP3063143B2 (ja) | Ｓｉ基板の製造方法 | |
| KR100965510B1 (ko) | Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판 | |
| JP5099024B2 (ja) | エピタキシャルウエーハの製造方法及び半導体装置の製造方法 | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| JP4660068B2 (ja) | シリコン単結晶基板 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JP4344517B2 (ja) | 半導体基板及びその製造方法 | |
| JP2005064054A (ja) | シリコンウェーハ中の鉄濃度の測定方法 | |
| JP5630527B2 (ja) | 貼合せｓｏｉウェーハの製造方法 | |
| JP5011608B2 (ja) | 高融点金属膜付シリコン単結晶ウェーハ及びその製造方法並びにシリコン単結晶中の不純物ゲッタリング方法 | |
| JP5737202B2 (ja) | 半導体素子、及びその形成方法 | |
| KR100712057B1 (ko) | 실리콘 단결정층의 제조 방법 및 실리콘 단결정층 | |
| JP2019149471A (ja) | 半導体ウェーハのゲッタリング能力の評価方法および該評価方法を用いた半導体ウェーハの製造方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070711 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4660068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |