JPH0518254B2 - - Google Patents
Info
- Publication number
- JPH0518254B2 JPH0518254B2 JP59102715A JP10271584A JPH0518254B2 JP H0518254 B2 JPH0518254 B2 JP H0518254B2 JP 59102715 A JP59102715 A JP 59102715A JP 10271584 A JP10271584 A JP 10271584A JP H0518254 B2 JPH0518254 B2 JP H0518254B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- heat treatment
- defect
- temperature
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 48
- 238000010438 heat treatment Methods 0.000 description 29
- 230000007547 defect Effects 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000005247 gettering Methods 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000001556 precipitation Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は半導体ウエハの製造方法に関し、特に
イントリンシツク・ゲツタリングの改良に係る。 近年、半導体デバイスの集積度が向上するに従
い、益々シリコン単結晶中の結晶欠陥が素子特性
に影響を与えるようになつてきている。このた
め、結晶中の欠陥を減少させる目的で種々のゲツ
タリング方法が開発されている。これらの技術の
うち、イントリンシツク・ゲツタリングは素子が
形成されるウエハの表面領域を無欠陥とし、ウエ
ハ内部に微小欠陥を発生させて結晶欠陥の原因と
なる重金属等の汚染不純物をウエハ自体にゲツタ
（捕獲）させる能力を与えるものであり、ゲツタ
リング効果に優れており、しかも熱処理を行なう
だけで実施できるため注目されてきている。 このイントリンシツク・ゲツタリングは低温熱
処理（500〜900℃）で酸素析出核が発生し、高温
熱処理（1000〜1250℃）でウエハ内部の酸素析出
核が微小欠陥に成長するとともにウエハ表面の酸
素及び析出核が外方拡散することを利用し、ウエ
ハ表面を無欠陥層とし、ウエハ内部に微小欠陥を
形成するものである。 より具体的には、従来は低温熱処理後、デバ
イス・プロセス（900〜1100℃の熱処理が含まれ
る）へ投入する方法、低温熱処理及び高温熱処
理を順次行なつた後、デバイス・プロセスへ投入
する方法、高温熱処理及び低温熱処理を順次行
なつた後、デバイス・プロセスへ投入する方法、
等が行なわれている。なお、上記高温熱処理は酸
化性又は不活性雰囲気中で行なわれている。 しかし、上記の方法では低温熱処理後には第
１図に示すようにウエハ１の全体に酸素析出核
２，…が発生するだけであり、デバイス・プロセ
ス中にウエハ内部に微小欠陥を成長させるため、
プロセス初期からゲツタリング効果を発揮させる
ことが極めて困難である。また、上記又はの
方法では第２図に示すようにデバイス・プロセス
前にウエハ１表面に無欠陥層３，３が、ウエハ１
内部に微小欠陥４，…がそれぞれ形成されるが、
無欠陥層３，３の幅は狭く、しかもその幅のバラ
ツキが大きい。したがつて、従来の方法ではいず
れもウエハ表面の無欠陥層に形成される半導体デ
バイスの特性が完全に満足なものであるとは言い
難かつた。 本発明は上記事情に鑑みてなされたものであ
り、ウエハ表面の無欠陥層とウエハ内部の微小欠
陥層とを制御性よく形成し、これによりウエハ表
面に形成される半導体デバイスの特性をより向上
させ得る半導体ウエハの製造方法を提供しようと
するものである。 本発明者らは研究を重ねた結果、イントリンシ
ツク・ゲツタリングの高温熱処理の雰囲気を選択
することによりウエハ表面の無欠陥層とウエハ内
部の微小欠陥層とを制御性よく形成し得ることを
見出し、本発明をなすに至つた。 すなわち、本発明の半導体ウエハの製造方法
は、半導体ウエハを500〜900℃で0.5〜16時間熱
処理した後、水素ガス又は水素含有不活性ガス中
において1000℃以上の高温で熱処理することを特
徴とするものである。 本発明において低温熱処理の温度を500〜900℃
の範囲に限定したのは、500℃未満又は900℃を超
えた場合には微小欠陥の核が形成されないためで
ある。 また、本発明において低温熱処理の処理時間を
0.5〜16時間の範囲に限定したのは、0.5時間未満
であると500℃程度の比較的低い温度で処理した
場合、一定量の微小欠陥の核が発生せず、また16
時間を超えると900℃程度の比較的高い温度で処
理した場合、表面近傍にも欠陥が残存し易いため
である。 更に、本発明において高温熱処理の温度を1000
℃以上としたのは、1000℃未満では表面の酸素及
び析出核の外方拡散が困難となるためである。ま
た、高温熱処理は通常５分〜５時間の処理時間で
行なわれる。 以下、本発明の実施例を第３図ａ〜ｃを参照し
て説明する。 まず、チヨコラルスキー法により、種結晶と石
英ガラスルツボとの回転比を２〜３、ルツボと結
晶との直径比を2.3〜2.8としてボロン濃度が約
1018以上及び1014〜1015（atom／cm3）の２種のＰ
型シリコンインゴツトを引上げた。これらのイン
ゴツトを通常の工程に従い、切断した後、エツチ
ング、ポリシング等を行い、ボロン濃度の異なる
２種のシリコンウエハイ，ロを得た。 次に、このシリコンウエハ１１を650〜700℃の
低温で数時間熱処理し、酸素析出核１２，…を形
成し、条件を変えて高温熱処理を行うためのサン
プルとした。この段階では、シリコンウエハ１１
の状態は従来のの方法の低温熱処理後の状態と
同様である（第３図ａ図示）。つづいて、このシ
リコンウエハ１１を水素含有不活性ガスを１〜
230l／minの流量で流している還元雰囲気中にお
いて1000℃以上の高温で熱処理した。また、比較
例として、水素含有還元性雰囲気での高温熱処理
に代えて、水素を含有しない不活性ガス雰囲気中
で高温熱処理を行つた。この結果、上述した２種
のシリコンインゴツトから得られたウエハのいず
れにもウエハ表面に無欠陥層１３，１３が、ウエ
ハ１１内部に微小欠陥１４，…が形成された（同
図ｂ図示）。これらのウエハをデバイスプロセス
に対応する900〜1100℃の温度で熱処理を行い、
ウエハ１１内部の微小欠陥１４，…を成長させた
（同図ｃ図示）。これらの微小欠陥を成長させた後
のウエハの無欠陥層の幅および幅のバラツキを調
べ、結果を表１および表２に示した。
イントリンシツク・ゲツタリングの改良に係る。 近年、半導体デバイスの集積度が向上するに従
い、益々シリコン単結晶中の結晶欠陥が素子特性
に影響を与えるようになつてきている。このた
め、結晶中の欠陥を減少させる目的で種々のゲツ
タリング方法が開発されている。これらの技術の
うち、イントリンシツク・ゲツタリングは素子が
形成されるウエハの表面領域を無欠陥とし、ウエ
ハ内部に微小欠陥を発生させて結晶欠陥の原因と
なる重金属等の汚染不純物をウエハ自体にゲツタ
（捕獲）させる能力を与えるものであり、ゲツタ
リング効果に優れており、しかも熱処理を行なう
だけで実施できるため注目されてきている。 このイントリンシツク・ゲツタリングは低温熱
処理（500〜900℃）で酸素析出核が発生し、高温
熱処理（1000〜1250℃）でウエハ内部の酸素析出
核が微小欠陥に成長するとともにウエハ表面の酸
素及び析出核が外方拡散することを利用し、ウエ
ハ表面を無欠陥層とし、ウエハ内部に微小欠陥を
形成するものである。 より具体的には、従来は低温熱処理後、デバ
イス・プロセス（900〜1100℃の熱処理が含まれ
る）へ投入する方法、低温熱処理及び高温熱処
理を順次行なつた後、デバイス・プロセスへ投入
する方法、高温熱処理及び低温熱処理を順次行
なつた後、デバイス・プロセスへ投入する方法、
等が行なわれている。なお、上記高温熱処理は酸
化性又は不活性雰囲気中で行なわれている。 しかし、上記の方法では低温熱処理後には第
１図に示すようにウエハ１の全体に酸素析出核
２，…が発生するだけであり、デバイス・プロセ
ス中にウエハ内部に微小欠陥を成長させるため、
プロセス初期からゲツタリング効果を発揮させる
ことが極めて困難である。また、上記又はの
方法では第２図に示すようにデバイス・プロセス
前にウエハ１表面に無欠陥層３，３が、ウエハ１
内部に微小欠陥４，…がそれぞれ形成されるが、
無欠陥層３，３の幅は狭く、しかもその幅のバラ
ツキが大きい。したがつて、従来の方法ではいず
れもウエハ表面の無欠陥層に形成される半導体デ
バイスの特性が完全に満足なものであるとは言い
難かつた。 本発明は上記事情に鑑みてなされたものであ
り、ウエハ表面の無欠陥層とウエハ内部の微小欠
陥層とを制御性よく形成し、これによりウエハ表
面に形成される半導体デバイスの特性をより向上
させ得る半導体ウエハの製造方法を提供しようと
するものである。 本発明者らは研究を重ねた結果、イントリンシ
ツク・ゲツタリングの高温熱処理の雰囲気を選択
することによりウエハ表面の無欠陥層とウエハ内
部の微小欠陥層とを制御性よく形成し得ることを
見出し、本発明をなすに至つた。 すなわち、本発明の半導体ウエハの製造方法
は、半導体ウエハを500〜900℃で0.5〜16時間熱
処理した後、水素ガス又は水素含有不活性ガス中
において1000℃以上の高温で熱処理することを特
徴とするものである。 本発明において低温熱処理の温度を500〜900℃
の範囲に限定したのは、500℃未満又は900℃を超
えた場合には微小欠陥の核が形成されないためで
ある。 また、本発明において低温熱処理の処理時間を
0.5〜16時間の範囲に限定したのは、0.5時間未満
であると500℃程度の比較的低い温度で処理した
場合、一定量の微小欠陥の核が発生せず、また16
時間を超えると900℃程度の比較的高い温度で処
理した場合、表面近傍にも欠陥が残存し易いため
である。 更に、本発明において高温熱処理の温度を1000
℃以上としたのは、1000℃未満では表面の酸素及
び析出核の外方拡散が困難となるためである。ま
た、高温熱処理は通常５分〜５時間の処理時間で
行なわれる。 以下、本発明の実施例を第３図ａ〜ｃを参照し
て説明する。 まず、チヨコラルスキー法により、種結晶と石
英ガラスルツボとの回転比を２〜３、ルツボと結
晶との直径比を2.3〜2.8としてボロン濃度が約
1018以上及び1014〜1015（atom／cm3）の２種のＰ
型シリコンインゴツトを引上げた。これらのイン
ゴツトを通常の工程に従い、切断した後、エツチ
ング、ポリシング等を行い、ボロン濃度の異なる
２種のシリコンウエハイ，ロを得た。 次に、このシリコンウエハ１１を650〜700℃の
低温で数時間熱処理し、酸素析出核１２，…を形
成し、条件を変えて高温熱処理を行うためのサン
プルとした。この段階では、シリコンウエハ１１
の状態は従来のの方法の低温熱処理後の状態と
同様である（第３図ａ図示）。つづいて、このシ
リコンウエハ１１を水素含有不活性ガスを１〜
230l／minの流量で流している還元雰囲気中にお
いて1000℃以上の高温で熱処理した。また、比較
例として、水素含有還元性雰囲気での高温熱処理
に代えて、水素を含有しない不活性ガス雰囲気中
で高温熱処理を行つた。この結果、上述した２種
のシリコンインゴツトから得られたウエハのいず
れにもウエハ表面に無欠陥層１３，１３が、ウエ
ハ１１内部に微小欠陥１４，…が形成された（同
図ｂ図示）。これらのウエハをデバイスプロセス
に対応する900〜1100℃の温度で熱処理を行い、
ウエハ１１内部の微小欠陥１４，…を成長させた
（同図ｃ図示）。これらの微小欠陥を成長させた後
のウエハの無欠陥層の幅および幅のバラツキを調
べ、結果を表１および表２に示した。
【表】
【表】
しかして上記方法によれば、ウエハ１１表面に
形成される無欠陥層１３，１３の幅は、従来の
又はの方法のように酸化性又は不活性ガス雰囲
気中で熱処理を行つた場合の無欠陥層の幅よりも
大きくなり、無欠陥層１３，１３の幅のバラツキ
もはるかに小さくなつた。また、1100℃以上で４
時間、水素雰囲気中で熱処理を行つたウエハ（実
施例１〜７）には幅が30μｍ以上の無欠陥層が形
成されたのに対し、水素を含有しない雰囲気中で
同様の条件下で熱処理を行つたウエハ（比較例１
〜４）には30μｍ以下の無欠陥層しか形成されな
かつた。 なお、水素含有雰囲気中で熱処理を行つた場合
でも、熱処理温度が低い場合（実施例７、８）
や、熱処理時間が短い場合（実施例９）には、形
成される無欠陥層の幅が小さくなるが、熱処理温
度が低い場合には時間を長く、熱処理時間が短い
場合には温度を高くするなど適宜条件を設定する
ことにより良好な幅の無欠陥層を形成することが
できる。しかし、熱処理時間が1000℃以下になる
と、形成される無欠陥層の幅は非常に狭くなり
（比較例５、６）、長時間熱処理しても無欠陥層の
幅はあまり広くならないので好ましくない。 また、第３図ｂのような構造がデバイス・プロ
セス前に制御性よく形成できるので、プロセス初
期からゲツタリング効果を発揮することができ
る。以上のようなことから、上記方法により形成
されたシリコンウエハ１１の表面の無欠陥層１３
に形成される半導体デバイスはその素子特性が極
めて良好となる。 なお、上記実施例ではウエハ１１表面の無欠陥
層１３に直接半導体デバイスを形成する場合につ
いて説明したが、第４図に示す如く第３図ａの工
程の後、ウエハ１１上に更にエピタキシヤル層１
５を形成してもよい。こ場合、エピタキシヤル成
長時に用いる水素ガスの流量等を制御することに
よりエピタキシヤル成長と同時に第３図ｂのよう
なウエハ１１表面の無欠陥層１３，１３とウエハ
１１内部の微小欠陥１４，…を形成でき、しかも
エピタキシヤル層１５に何ら悪影響を与えること
なくゲツタリング効果を発揮することができる。 以上詳述した如く本発明の半導体ウエハの製造
方法によれば、ウエハ表面の無欠陥層とウエハ内
部の微小欠陥層とを制御性よく形成し、これによ
りウエハ表面に形成される半導体デバイスの特性
をより向上させることができる等顕著な効果を奏
するものである。
形成される無欠陥層１３，１３の幅は、従来の
又はの方法のように酸化性又は不活性ガス雰囲
気中で熱処理を行つた場合の無欠陥層の幅よりも
大きくなり、無欠陥層１３，１３の幅のバラツキ
もはるかに小さくなつた。また、1100℃以上で４
時間、水素雰囲気中で熱処理を行つたウエハ（実
施例１〜７）には幅が30μｍ以上の無欠陥層が形
成されたのに対し、水素を含有しない雰囲気中で
同様の条件下で熱処理を行つたウエハ（比較例１
〜４）には30μｍ以下の無欠陥層しか形成されな
かつた。 なお、水素含有雰囲気中で熱処理を行つた場合
でも、熱処理温度が低い場合（実施例７、８）
や、熱処理時間が短い場合（実施例９）には、形
成される無欠陥層の幅が小さくなるが、熱処理温
度が低い場合には時間を長く、熱処理時間が短い
場合には温度を高くするなど適宜条件を設定する
ことにより良好な幅の無欠陥層を形成することが
できる。しかし、熱処理時間が1000℃以下になる
と、形成される無欠陥層の幅は非常に狭くなり
（比較例５、６）、長時間熱処理しても無欠陥層の
幅はあまり広くならないので好ましくない。 また、第３図ｂのような構造がデバイス・プロ
セス前に制御性よく形成できるので、プロセス初
期からゲツタリング効果を発揮することができ
る。以上のようなことから、上記方法により形成
されたシリコンウエハ１１の表面の無欠陥層１３
に形成される半導体デバイスはその素子特性が極
めて良好となる。 なお、上記実施例ではウエハ１１表面の無欠陥
層１３に直接半導体デバイスを形成する場合につ
いて説明したが、第４図に示す如く第３図ａの工
程の後、ウエハ１１上に更にエピタキシヤル層１
５を形成してもよい。こ場合、エピタキシヤル成
長時に用いる水素ガスの流量等を制御することに
よりエピタキシヤル成長と同時に第３図ｂのよう
なウエハ１１表面の無欠陥層１３，１３とウエハ
１１内部の微小欠陥１４，…を形成でき、しかも
エピタキシヤル層１５に何ら悪影響を与えること
なくゲツタリング効果を発揮することができる。 以上詳述した如く本発明の半導体ウエハの製造
方法によれば、ウエハ表面の無欠陥層とウエハ内
部の微小欠陥層とを制御性よく形成し、これによ
りウエハ表面に形成される半導体デバイスの特性
をより向上させることができる等顕著な効果を奏
するものである。
第１図は従来の方法により製造されるシリコン
ウエハの状態を示す断面図、第２図は従来の他の
方法により製造されるシリコンウエハの状態を示
す断面図、第３図ａ〜ｃは本発明の実施例におけ
るシリコンウエハの製造方法を示す断面図、第４
図は本発明の他の実施例において製造されるシリ
コンウエハの状態を示す断面図である。 １１……シリコンウエハ、１２……酸素析出
核、１３……無欠陥層、１４……微小欠陥、１５
……エピタキシヤル層。
ウエハの状態を示す断面図、第２図は従来の他の
方法により製造されるシリコンウエハの状態を示
す断面図、第３図ａ〜ｃは本発明の実施例におけ
るシリコンウエハの製造方法を示す断面図、第４
図は本発明の他の実施例において製造されるシリ
コンウエハの状態を示す断面図である。 １１……シリコンウエハ、１２……酸素析出
核、１３……無欠陥層、１４……微小欠陥、１５
……エピタキシヤル層。
Claims (1)
- １ 半導体ウエハを500〜900℃で0.5〜16時間熱
処理した後、水素ガス又は水素含有不活性ガス中
において1000℃以上の高温で熱処理することを特
徴とする半導体ウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102715A JPS60247935A (ja) | 1984-05-23 | 1984-05-23 | 半導体ウエハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59102715A JPS60247935A (ja) | 1984-05-23 | 1984-05-23 | 半導体ウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247935A JPS60247935A (ja) | 1985-12-07 |
| JPH0518254B2 true JPH0518254B2 (ja) | 1993-03-11 |
Family
ID=14334960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59102715A Granted JPS60247935A (ja) | 1984-05-23 | 1984-05-23 | 半導体ウエハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60247935A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10047345B4 (de) * | 2000-09-22 | 2008-11-13 | Mitsubishi Materials Silicon Corp. | Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198334A (ja) * | 1987-02-13 | 1988-08-17 | Komatsu Denshi Kinzoku Kk | 半導体シリコンウエ−ハの製造方法 |
| JP2666945B2 (ja) * | 1988-02-08 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2779556B2 (ja) * | 1991-05-15 | 1998-07-23 | 三菱マテリアル株式会社 | エピタキシャル基板およびその製造方法 |
| JPH05102167A (ja) * | 1991-10-07 | 1993-04-23 | Shin Etsu Handotai Co Ltd | シリコンの熱処理方法 |
| JP3346249B2 (ja) | 1997-10-30 | 2002-11-18 | 信越半導体株式会社 | シリコンウエーハの熱処理方法及びシリコンウエーハ |
| JP3746153B2 (ja) | 1998-06-09 | 2006-02-15 | 信越半導体株式会社 | シリコンウエーハの熱処理方法 |
| KR20010083771A (ko) | 1998-12-28 | 2001-09-01 | 와다 다다시 | 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼 |
| JP2004063685A (ja) * | 2002-07-26 | 2004-02-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4609029B2 (ja) | 2004-10-13 | 2011-01-12 | 信越半導体株式会社 | アニールウェーハの製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134071A (en) * | 1975-05-16 | 1976-11-20 | Nippon Denshi Kinzoku Kk | Method to eliminate crystal defects of silicon |
| JPS5596641A (en) * | 1979-01-19 | 1980-07-23 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of fabricating silicon monocrystal wafer |
| JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
| JPS594128A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-05-23 JP JP59102715A patent/JPS60247935A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51134071A (en) * | 1975-05-16 | 1976-11-20 | Nippon Denshi Kinzoku Kk | Method to eliminate crystal defects of silicon |
| JPS5596641A (en) * | 1979-01-19 | 1980-07-23 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of fabricating silicon monocrystal wafer |
| JPS5885534A (ja) * | 1981-11-18 | 1983-05-21 | Komatsu Denshi Kinzoku Kk | 半導体シリコン基板の製造法 |
| JPS594128A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10047345B4 (de) * | 2000-09-22 | 2008-11-13 | Mitsubishi Materials Silicon Corp. | Wärmebehandlungsverfahren eines Siliciumwafers und behandelter Siliciumwafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60247935A (ja) | 1985-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2726583B2 (ja) | 半導体基板 | |
| JPS6255697B2 (ja) | ||
| JPH0684925A (ja) | 半導体基板およびその処理方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JPH0518254B2 (ja) | ||
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JPS62123098A (ja) | シリコン単結晶の製造方法 | |
| KR100309462B1 (ko) | 반도체 소자의 웨이퍼 및 그 제조방법 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JP5211550B2 (ja) | シリコン単結晶ウェーハの製造方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP2652346B2 (ja) | シリコンウエーハの製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JP2652344B2 (ja) | シリコンウエーハ | |
| JP2002176058A (ja) | シリコン半導体基板の製造方法 | |
| JP2003100759A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JPS59119842A (ja) | 半導体装置の製造方法 | |
| JPS594128A (ja) | 半導体装置の製造方法 | |
| JPS58111323A (ja) | 半導体装置の製造方法 | |
| KR20030043387A (ko) | 단결정 실리콘 웨이퍼 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |