JP2779556B2 - エピタキシャル基板およびその製造方法 - Google Patents
エピタキシャル基板およびその製造方法Info
- Publication number
- JP2779556B2 JP2779556B2 JP3139688A JP13968891A JP2779556B2 JP 2779556 B2 JP2779556 B2 JP 2779556B2 JP 3139688 A JP3139688 A JP 3139688A JP 13968891 A JP13968891 A JP 13968891A JP 2779556 B2 JP2779556 B2 JP 2779556B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- silicon single
- substrate
- heat treatment
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明はエピタキシャル基板お
よびその製造方法、特に高集積微細化素子で構成される
回路の電気特性のバラツキを小さくするために必要な高
品位エピタキシャル基板およびその製造方法に関する。
よびその製造方法、特に高集積微細化素子で構成される
回路の電気特性のバラツキを小さくするために必要な高
品位エピタキシャル基板およびその製造方法に関する。
【０００２】
【従来の技術】従来、高集積微細化する半導体集積回路
において、基板の大口径化に有利なチヨクラルスキー
（ＣＺ）法によって製造されたシリコン単結晶棒から切
り出されたシリコン単結晶基板（ウェーハ）では、特定
の加熱処理を施すことにより、基板表面に無欠陥層（Ｄ
ｅｎｕｄｅｄ Ｚｏｎｅ）を、この基板内部に結晶欠陥
（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ：ＢＭＤ）をそ
れぞれ形成している。このＢＭＤにより、半導体集積回
路の製造過程中に侵入する微量の重金属などを捕獲して
いる。このようにシリコン基板にあっては、イントリン
シック・ゲッタリング（ＩＧ）効果を積極的に利用し、
デバイス作製での歩留まりの向上を図っている。
において、基板の大口径化に有利なチヨクラルスキー
（ＣＺ）法によって製造されたシリコン単結晶棒から切
り出されたシリコン単結晶基板（ウェーハ）では、特定
の加熱処理を施すことにより、基板表面に無欠陥層（Ｄ
ｅｎｕｄｅｄ Ｚｏｎｅ）を、この基板内部に結晶欠陥
（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ：ＢＭＤ）をそ
れぞれ形成している。このＢＭＤにより、半導体集積回
路の製造過程中に侵入する微量の重金属などを捕獲して
いる。このようにシリコン基板にあっては、イントリン
シック・ゲッタリング（ＩＧ）効果を積極的に利用し、
デバイス作製での歩留まりの向上を図っている。
【０００３】
【発明が解決しようとする課題】ＩＧ効果では、シリコ
ン単結晶基板中に含有されている酸素の濃度（［Ｏ
ｉ］：格子間に存在する酸素の濃度）が関連する。すな
わち、結晶成長時、坩堝や雰囲気から混入し、シリコン
単結晶中に溶解している過剰の酸素は、熱処理によって
結晶内部に析出し、その析出部の周囲に結晶欠陥を形成
する。この形成により、結晶格子に歪が生じ、この歪場
を利用して重金属などを捕獲、析出するものである。
ン単結晶基板中に含有されている酸素の濃度（［Ｏ
ｉ］：格子間に存在する酸素の濃度）が関連する。すな
わち、結晶成長時、坩堝や雰囲気から混入し、シリコン
単結晶中に溶解している過剰の酸素は、熱処理によって
結晶内部に析出し、その析出部の周囲に結晶欠陥を形成
する。この形成により、結晶格子に歪が生じ、この歪場
を利用して重金属などを捕獲、析出するものである。
【０００４】ところが、このＩＧ効果を高めるため、酸
素析出核を高密度に形成すると、残留酸素が少なくな
り、シリコン単結晶基板の機械的強度が弱くなってしま
う。例えば、半導体集積回路の製造工程中の熱処理で
は、デバイス回路の電気的活性領域にまで転位欠陥が発
生し、結晶特性が悪くなった。そのため、デバイス特性
を損なうことがないように、ＩＧ効果を狭い範囲で、制
御しなければならなかった。
素析出核を高密度に形成すると、残留酸素が少なくな
り、シリコン単結晶基板の機械的強度が弱くなってしま
う。例えば、半導体集積回路の製造工程中の熱処理で
は、デバイス回路の電気的活性領域にまで転位欠陥が発
生し、結晶特性が悪くなった。そのため、デバイス特性
を損なうことがないように、ＩＧ効果を狭い範囲で、制
御しなければならなかった。
【０００５】また、高濃度アンチモン不純物を含有する
シリコン単結晶基板に対して、ランピング比を０．１℃
／ｍｉｎ以下で低温処理工程をおこなえば、高いＴＧ効
果をもたせることができたが、熱処理炉の占有時間が非
常に長く、コスト的にも半導体装置の量産の製造には適
さなかった。
シリコン単結晶基板に対して、ランピング比を０．１℃
／ｍｉｎ以下で低温処理工程をおこなえば、高いＴＧ効
果をもたせることができたが、熱処理炉の占有時間が非
常に長く、コスト的にも半導体装置の量産の製造には適
さなかった。
【０００６】この発明の目的は、その機械的強度を損な
うことなく、高いＩＧ能力を有するエピタキシャル基板
を安価に提供することにある。また、そのエピタキシャ
ル基板の製造方法を提供することにある。
うことなく、高いＩＧ能力を有するエピタキシャル基板
を安価に提供することにある。また、そのエピタキシャ
ル基板の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、１．０×１０１８／ｃｍ３以上の高酸素濃度のシリ
コン単結晶基板上に、シリコン単結晶をエピタキシャル
成長させたエピタキシャル基板であって、上記シリコン
単結晶基板にはエピタキシャル成長前に、１１００℃以
上の高温熱処理と、５００〜１０５０℃での熱処理とが
施されたことを特徴とするエピタキシャル基板である。
は、１．０×１０１８／ｃｍ３以上の高酸素濃度のシリ
コン単結晶基板上に、シリコン単結晶をエピタキシャル
成長させたエピタキシャル基板であって、上記シリコン
単結晶基板にはエピタキシャル成長前に、１１００℃以
上の高温熱処理と、５００〜１０５０℃での熱処理とが
施されたことを特徴とするエピタキシャル基板である。
【０００８】また、請求項２に記載の発明は、ＭＣＺ法
により１．０×１０１８／ｃｍ３以上の高酸素濃度のシ
リコン単結晶を作製する工程と、このシリコン単結晶よ
りシリコン単結晶基板を加工する工程と、このシリコン
単結晶基板に１１００℃以上の高温熱処理を行う工程
と、その後、このシリコン単結晶基板に５００〜１０５
０℃の範囲の温度で熱処理を施す工程と、その後、この
シリコン単結晶基板上にエピタキシャル成長を行う工程
とを有するエピタキシャル基板の製造方法である。
により１．０×１０１８／ｃｍ３以上の高酸素濃度のシ
リコン単結晶を作製する工程と、このシリコン単結晶よ
りシリコン単結晶基板を加工する工程と、このシリコン
単結晶基板に１１００℃以上の高温熱処理を行う工程
と、その後、このシリコン単結晶基板に５００〜１０５
０℃の範囲の温度で熱処理を施す工程と、その後、この
シリコン単結晶基板上にエピタキシャル成長を行う工程
とを有するエピタキシャル基板の製造方法である。
【０００９】
【作用】この発明に係るエピタキシャル基板の製造方法
では、高酸素ＭＣＺ法（高濃度の酸素雰囲気の中で、融
液対流を制御する磁場を設置したＣＺ法）によってシリ
コン単結晶を製造し、このシリコン単結晶から切り出し
たシリコン基板を使用する。このシリコン基板中の酸素
濃度［Ｏｉ］は１．０×１０１８／ｃｍ３以上とする。
このシリコン基板に対して１１００℃以上の高温熱処理
を行う。さらに、この高温熱処理の後、５００〜１０５
０℃の範囲で熱処理をおこなう。そして、このシリコン
基板上にシリコン単結晶のエピタキシャル層を積層す
る。このシリコン基板は、ＣＺ単結晶基板に比べて結晶
成長縞（ストリエーション）のピッチが密であるので、
エピタキシャル成長後デバイス熱処理をおこなっても、
熱応力発生が小さい。また、ストリエーションの発生し
ていないエピタキシャル成長層との間に内部応力（歪）
の発生が小さい。このため、エピタキシャル成長層にス
リップ・ライン（ＳＬ）が発生しない。この結果、デバ
イス製造工程中で熱的機械強度に強く、高いＩＧ能力を
有するエピタキシャル基板を製造することができる。す
なわち、この発明に係るエピタキシャル基板は機械的強
度が強く、かつ、高いゲッタリング能力を有するもので
ある。
では、高酸素ＭＣＺ法（高濃度の酸素雰囲気の中で、融
液対流を制御する磁場を設置したＣＺ法）によってシリ
コン単結晶を製造し、このシリコン単結晶から切り出し
たシリコン基板を使用する。このシリコン基板中の酸素
濃度［Ｏｉ］は１．０×１０１８／ｃｍ３以上とする。
このシリコン基板に対して１１００℃以上の高温熱処理
を行う。さらに、この高温熱処理の後、５００〜１０５
０℃の範囲で熱処理をおこなう。そして、このシリコン
基板上にシリコン単結晶のエピタキシャル層を積層す
る。このシリコン基板は、ＣＺ単結晶基板に比べて結晶
成長縞（ストリエーション）のピッチが密であるので、
エピタキシャル成長後デバイス熱処理をおこなっても、
熱応力発生が小さい。また、ストリエーションの発生し
ていないエピタキシャル成長層との間に内部応力（歪）
の発生が小さい。このため、エピタキシャル成長層にス
リップ・ライン（ＳＬ）が発生しない。この結果、デバ
イス製造工程中で熱的機械強度に強く、高いＩＧ能力を
有するエピタキシャル基板を製造することができる。す
なわち、この発明に係るエピタキシャル基板は機械的強
度が強く、かつ、高いゲッタリング能力を有するもので
ある。
【００１０】
【実施例】［実施例１］ 以下、実施例１を説明する。高い濃度の酸素雰囲気の中
で、シリコン単結晶素材を石英坩堝に入れておいて、加
熱によってこの素材を溶かして、融点１４１４℃より少
し高い温度に保っておく。また、ドーパントとしてアン
チモンを添加しておく。この融液にシリコン単結晶の種
子結晶を浸して、十分なじませたのち、軸と坩堝とを回
転させながらゆっくりと引き上げる。この間、磁場を印
加することによって、融液の動粘性を高くした状態で、
坩堝との反応を抑制または促進しながら、シリコン単結
晶中の酸素濃度を制御する。このようにして種子結晶の
方位配列をもった円柱状のシリコン単結晶をうる。この
Ｎ型高酸素ＭＣＺシリコン単結晶を、エピタキシャル成
長基板として使用する。
で、シリコン単結晶素材を石英坩堝に入れておいて、加
熱によってこの素材を溶かして、融点１４１４℃より少
し高い温度に保っておく。また、ドーパントとしてアン
チモンを添加しておく。この融液にシリコン単結晶の種
子結晶を浸して、十分なじませたのち、軸と坩堝とを回
転させながらゆっくりと引き上げる。この間、磁場を印
加することによって、融液の動粘性を高くした状態で、
坩堝との反応を抑制または促進しながら、シリコン単結
晶中の酸素濃度を制御する。このようにして種子結晶の
方位配列をもった円柱状のシリコン単結晶をうる。この
Ｎ型高酸素ＭＣＺシリコン単結晶を、エピタキシャル成
長基板として使用する。
【００１１】高酸素ＭＣＺシリコン単結晶基板の表面
は、ＣＺシリコン単結晶基板より、ストリエーションピ
ッチが小さく密である。このため、面内方向の応力場の
発生が小さい。エピタキシャル成長前に、このシリコン
基板に対して１２００℃の熱処理を施した後、５５０℃
〜９５０℃までの時に９５０℃の熱処理の温度上昇速度
を０．１℃／ｍｉｎより早くして熱処理を行う。次に、
このシリコン基板に対してシリコン単結晶の薄膜をエピ
タキシャル成長させる。さらに、半導体装置製造工程に
おける熱履歴に近似のシミュレーション熱処理を施す。
この後、ジルトルエッチング液にて選択エッチングを行
う。ＩＧ層を明確化するものである。この結果、このエ
ピタキシャル成長層中に、スリップラインの発生がみら
れない。すなわち、デバイス製造工程中での、熱的機械
強度の強いシリコン基板であることがわかる。また、高
いＩＧ効果を有するエピタキシャル基板を安価に製造す
ることができる。
は、ＣＺシリコン単結晶基板より、ストリエーションピ
ッチが小さく密である。このため、面内方向の応力場の
発生が小さい。エピタキシャル成長前に、このシリコン
基板に対して１２００℃の熱処理を施した後、５５０℃
〜９５０℃までの時に９５０℃の熱処理の温度上昇速度
を０．１℃／ｍｉｎより早くして熱処理を行う。次に、
このシリコン基板に対してシリコン単結晶の薄膜をエピ
タキシャル成長させる。さらに、半導体装置製造工程に
おける熱履歴に近似のシミュレーション熱処理を施す。
この後、ジルトルエッチング液にて選択エッチングを行
う。ＩＧ層を明確化するものである。この結果、このエ
ピタキシャル成長層中に、スリップラインの発生がみら
れない。すなわち、デバイス製造工程中での、熱的機械
強度の強いシリコン基板であることがわかる。また、高
いＩＧ効果を有するエピタキシャル基板を安価に製造す
ることができる。
【００１２】
【発明の効果】以上説明してきたように、この発明によ
れば、機械的強度を損なうことなく、高いＩＧ能力を有
する半導体シリコン基板を安価に製造することができ
る。
れば、機械的強度を損なうことなく、高いＩＧ能力を有
する半導体シリコン基板を安価に製造することができ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−85085（ＪＰ，Ａ) 特開 昭60−247935（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) C30B 1/00 - 35/00 H01L 21/20 H01L 21/322
Claims (2)
- 【請求項１】 １．０×１０ １８ ／ｃｍ ３ 以上の高酸素
濃度のシリコン単結晶基板上に、シリコン単結晶をエピ
タキシャル成長させたエピタキシャル基板であって、 上記シリコン単結晶基板にはエピタキシャル成長前に、
１１００℃以上の高温熱処理と、５００〜１０５０℃で
の熱処理とが施されたエピタキシャル基板。 - 【請求項２】 ＭＣＺ法により１．０×１０ １８ ／ｃｍ
３ 以上の高酸素濃度のシリコン単結晶を作製する工程
と、 このシリコン単結晶よりシリコン単結晶基板を加工する
工程と、 このシリコン単結晶基板に１１００℃以上の高温熱処理
を行う工程と、 その後、このシリコン単結晶基板に５００〜１０５０℃
の範囲の温度で熱処理を施す工程と、 その後、このシリコン単結晶基板上にエピタキシャル成
長を行う工程とを有するエピタキシャル基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3139688A JP2779556B2 (ja) | 1991-05-15 | 1991-05-15 | エピタキシャル基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3139688A JP2779556B2 (ja) | 1991-05-15 | 1991-05-15 | エピタキシャル基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121319A JPH05121319A (ja) | 1993-05-18 |
| JP2779556B2 true JP2779556B2 (ja) | 1998-07-23 |
Family
ID=15251113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3139688A Expired - Lifetime JP2779556B2 (ja) | 1991-05-15 | 1991-05-15 | エピタキシャル基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2779556B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW505709B (en) * | 1998-05-22 | 2002-10-11 | Shinetsu Handotai Kk | A method for producing an epitaxial silicon single crystal wafer and the epitaxial silicon single crystal wafer |
| US6284039B1 (en) * | 1998-10-14 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafers substantially free of grown-in defects |
| JP4270713B2 (ja) * | 2000-05-09 | 2009-06-03 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| KR20030033187A (ko) * | 2001-10-18 | 2003-05-01 | 주식회사 실트론 | 반도체용 에피택셜 웨이퍼의 제조방법 |
| KR100500394B1 (ko) * | 2002-12-09 | 2005-07-07 | 주식회사 실트론 | 에피택셜 실리콘웨이퍼의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247935A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
| JPS6385085A (ja) * | 1986-09-29 | 1988-04-15 | Nec Corp | シリコン単結晶育成方法 |
-
1991
- 1991-05-15 JP JP3139688A patent/JP2779556B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121319A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3626364B2 (ja) | エピタキシャルシリコン単結晶ウエーハの製造方法及びエピタキシャルシリコン単結晶ウエーハ | |
| JP4605876B2 (ja) | シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法 | |
| US6641888B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer. | |
| JP2002009081A (ja) | 半導体装置及びその製造方法 | |
| US6878451B2 (en) | Silicon single crystal, silicon wafer, and epitaxial wafer | |
| JPH09199416A (ja) | 半導体基板とその製造方法 | |
| US6056931A (en) | Silicon wafer for hydrogen heat treatment and method for manufacturing the same | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
| JP2779556B2 (ja) | エピタキシャル基板およびその製造方法 | |
| JP2005206391A (ja) | シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板 | |
| US20020157597A1 (en) | Method for producing silicon epitaxial wafer | |
| JP4270713B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP7207204B2 (ja) | 炭素ドープシリコン単結晶ウェーハの製造方法 | |
| JP7188299B2 (ja) | 炭素ドープシリコン単結晶ウェーハ及びその製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH04298042A (ja) | 半導体の熱処理方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JP2004175620A (ja) | 単結晶の製造方法 | |
| JP2000077418A (ja) | リンドープシリコン単結晶ウエーハ及びエピタキシャルシリコンウエーハ及びこれらの製造方法 | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JPH0119265B2 (ja) | ||
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980324 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |