JPH0714755A - シリコン半導体基板及びその製造方法 - Google Patents
シリコン半導体基板及びその製造方法Info
- Publication number
- JPH0714755A JPH0714755A JP15544293A JP15544293A JPH0714755A JP H0714755 A JPH0714755 A JP H0714755A JP 15544293 A JP15544293 A JP 15544293A JP 15544293 A JP15544293 A JP 15544293A JP H0714755 A JPH0714755 A JP H0714755A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- wafer
- silicon semiconductor
- silicon
- osf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 高い強度を有しながらしかもＬＳＩ製造時の
熱酸化処理中にＯＳＦがほとんど発生しないシリコン半
導体基板を提供すること。 【構成】 シリコン半導体基板内部に１０16個／ｃｍ3
以上の原子空孔を含有しているシリコン半導体基板。
熱酸化処理中にＯＳＦがほとんど発生しないシリコン半
導体基板を提供すること。 【構成】 シリコン半導体基板内部に１０16個／ｃｍ3
以上の原子空孔を含有しているシリコン半導体基板。
Description
【０００１】
【産業上の利用分野】本発明はシリコン半導体基板及び
その製造方法に関し、より詳細にはＬＳＩ等の基板とし
て用いられるシリコン半導体基板及びその製造方法に関
する。
その製造方法に関し、より詳細にはＬＳＩ等の基板とし
て用いられるシリコン半導体基板及びその製造方法に関
する。
【０００２】
【従来の技術】Ｓｉ結晶中のＯ2 の固溶度は、ＬＳＩ製
造時における代表的な熱処理温度である１０００℃の
時、約３×１０17ａｔｏｍｓ／ｃｍ3 である。しかし、
現在ＬＳＩのシリコン（Ｓｉ）半導体基板として用いら
れているウエハはＣＺ（Czochralski)法を用いて製造さ
れており、石英るつぼから溶出した酸素が単結晶Ｓｉイ
ンゴット内に取り込まれる。該単結晶Ｓｉインゴットは
約１０時間で融点から室温まで冷却され、該単結晶Ｓｉ
インゴット内に酸素は約１０18ａｔｏｍｓ／ｃｍ3含有
されて常に過飽和状態となっている。この過飽和な酸素
は単結晶の引き上げ中に前記単結晶Ｓｉインゴット内で
析出し、微小なＳｉＯx に変化する。このＳｉＯx 析出
物の構造は不明であるが、約１０5 個／cm3 〜１０6 個
／cm3 の濃度で前記ウエハ内に存在している。
造時における代表的な熱処理温度である１０００℃の
時、約３×１０17ａｔｏｍｓ／ｃｍ3 である。しかし、
現在ＬＳＩのシリコン（Ｓｉ）半導体基板として用いら
れているウエハはＣＺ（Czochralski)法を用いて製造さ
れており、石英るつぼから溶出した酸素が単結晶Ｓｉイ
ンゴット内に取り込まれる。該単結晶Ｓｉインゴットは
約１０時間で融点から室温まで冷却され、該単結晶Ｓｉ
インゴット内に酸素は約１０18ａｔｏｍｓ／ｃｍ3含有
されて常に過飽和状態となっている。この過飽和な酸素
は単結晶の引き上げ中に前記単結晶Ｓｉインゴット内で
析出し、微小なＳｉＯx に変化する。このＳｉＯx 析出
物の構造は不明であるが、約１０5 個／cm3 〜１０6 個
／cm3 の濃度で前記ウエハ内に存在している。
【０００３】このようなシリコン半導体基板を用いてＬ
ＳＩを製造する場合、熱酸化処理中に、単結晶Ｓｉと酸
化膜との界面に格子間Ｓｉ、すなわち酸素と結合してい
ないＳｉが生じる。この格子間ＳｉがＳｉＯx 析出物の
周囲に集まってＯＳＦ(Oxidation induced stacking fa
ult)と呼ばれる積層欠陥が形成されると予想されてい
る。
ＳＩを製造する場合、熱酸化処理中に、単結晶Ｓｉと酸
化膜との界面に格子間Ｓｉ、すなわち酸素と結合してい
ないＳｉが生じる。この格子間ＳｉがＳｉＯx 析出物の
周囲に集まってＯＳＦ(Oxidation induced stacking fa
ult)と呼ばれる積層欠陥が形成されると予想されてい
る。
【０００４】ＯＳＦが形成されると、デバイスのリーク
電流が増大してしまうため、前記シリコン半導体基板に
おける出荷検査の中でも、ＯＳＦ密度は重要な検査項目
の１つになっており、検査では例えばサンプルに所定の
熱酸化処理を施した後、基板表面に選択的エッチングを
施し、表面に現れる線状ピット数を計測してＯＳＦ密度
を調べている。
電流が増大してしまうため、前記シリコン半導体基板に
おける出荷検査の中でも、ＯＳＦ密度は重要な検査項目
の１つになっており、検査では例えばサンプルに所定の
熱酸化処理を施した後、基板表面に選択的エッチングを
施し、表面に現れる線状ピット数を計測してＯＳＦ密度
を調べている。
【０００５】従来のシリコン半導体基板においては、Ｏ
ＳＦ密度を低減させる方法として一般的に１２００℃以
上の高温処理を施し、ＳｉＯx 析出物を溶体化する方法
がとられている。
ＳＦ密度を低減させる方法として一般的に１２００℃以
上の高温処理を施し、ＳｉＯx 析出物を溶体化する方法
がとられている。
【０００６】
【発明が解決しようとする課題】上記したＯＳＦ密度の
低減を図る方法を施すと、ＯＳＦの核となるＳｉＯx が
消滅するため、熱酸化処理中におけるＯＳＦの発生が抑
制される。
低減を図る方法を施すと、ＯＳＦの核となるＳｉＯx が
消滅するため、熱酸化処理中におけるＯＳＦの発生が抑
制される。
【０００７】しかしながら、上記した方法では１２００
℃以上の高温処理を行なうため、熱処理炉やボート等の
基材である重金属等により前記シリコン半導体基板が汚
染されるという課題があった。
℃以上の高温処理を行なうため、熱処理炉やボート等の
基材である重金属等により前記シリコン半導体基板が汚
染されるという課題があった。
【０００８】また、ＡｒやＮ2 雰囲気中で１２００℃以
上の高温処理を行なうと、重金属が活性化されるので、
この重金属が前記シリコン半導体基板表面にピット等の
荒れを生じさせることがあり、このピット等の荒れを取
り除くためには基板表面を再研磨する必要がある。しか
しこの再研磨処理を施すと、前記シリコン半導体基板が
薄くなり、強度が落ちるという課題があった。
上の高温処理を行なうと、重金属が活性化されるので、
この重金属が前記シリコン半導体基板表面にピット等の
荒れを生じさせることがあり、このピット等の荒れを取
り除くためには基板表面を再研磨する必要がある。しか
しこの再研磨処理を施すと、前記シリコン半導体基板が
薄くなり、強度が落ちるという課題があった。
【０００９】本発明は上記した課題に鑑みてなされたも
のであり、高い強度を有しながらしかもＬＳＩ製造時の
熱酸化処理中にＯＳＦがほとんど発生しないシリコン半
導体基板及びその製造方法を提供することを目的として
いる。
のであり、高い強度を有しながらしかもＬＳＩ製造時の
熱酸化処理中にＯＳＦがほとんど発生しないシリコン半
導体基板及びその製造方法を提供することを目的として
いる。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るシリコン半導体基板は、シリコン半導体
基板内部に１０16個／ｃｍ3 以上の原子空孔を含有して
いることを特徴としている（１）。
に本発明に係るシリコン半導体基板は、シリコン半導体
基板内部に１０16個／ｃｍ3 以上の原子空孔を含有して
いることを特徴としている（１）。
【００１１】また、本発明に係るシリコン半導体基板の
製造方法は、ウエハを不活性ガス雰囲気中１１００〜１
２００℃の温度範囲で２０分〜１２０分間加熱し、その
後８００℃／分以上の冷却速度で急冷することを特徴と
している（２）。
製造方法は、ウエハを不活性ガス雰囲気中１１００〜１
２００℃の温度範囲で２０分〜１２０分間加熱し、その
後８００℃／分以上の冷却速度で急冷することを特徴と
している（２）。
【００１２】さらに、本発明に係るシリコン半導体基板
の製造方法は、ウエハを酸素雰囲気中９００〜１０００
℃の温度範囲で加熱して表面に酸化膜を形成した後、不
活性ガス雰囲気中１１００〜１２００℃の温度範囲で２
０分〜１２０分間加熱し、その後８００℃／分以上の冷
却速度で急冷することを特徴としている（３）。
の製造方法は、ウエハを酸素雰囲気中９００〜１０００
℃の温度範囲で加熱して表面に酸化膜を形成した後、不
活性ガス雰囲気中１１００〜１２００℃の温度範囲で２
０分〜１２０分間加熱し、その後８００℃／分以上の冷
却速度で急冷することを特徴としている（３）。
【００１３】
【作用】一般にＳｉの酸化反応は、 ２Ｓｉ＋２Ｏ→ＳｉＯ2 ＋格子間Ｓｉ で示され、Ｓｉ原子２個に対して１個の格子間Ｓｉ原子
が酸化反応によりバルクＳｉ中へ注入される。シリコン
半導体基板の半径をｒ、酸化膜に取り込まれるＳｉ層の
厚さをｔ（Ｓｉ）、Ｓｉ結晶の単位格子体積をｖ、ダイ
アモンド構造における単位格子中のＳｉ原子数をｋとす
ると、前記バルクＳｉ中へ注入されるＳｉ原子数Ｋは下
記の数１式より求められる。
が酸化反応によりバルクＳｉ中へ注入される。シリコン
半導体基板の半径をｒ、酸化膜に取り込まれるＳｉ層の
厚さをｔ（Ｓｉ）、Ｓｉ結晶の単位格子体積をｖ、ダイ
アモンド構造における単位格子中のＳｉ原子数をｋとす
ると、前記バルクＳｉ中へ注入されるＳｉ原子数Ｋは下
記の数１式より求められる。
【００１４】
【数１】
【００１５】通常、ＬＳＩ製造時の熱酸化処理は１００
０℃前後の温度下で行なわれるが、その際、上記した格
子間ＳｉがＳｉＯx 析出物の周囲に集まりＯＳＦが形成
される場合がある。しかし、熱酸化処理の温度が１１０
０℃を超えると、図１に示したように基板内には原子空
孔が格子間Ｓｉの濃度よりもかなり高濃度で発生するた
め、この原子空孔に格子間Ｓｉが吸収され、これにより
過剰な格子間Ｓｉが消滅することとなり、ＯＳＦの発生
が抑制される。
０℃前後の温度下で行なわれるが、その際、上記した格
子間ＳｉがＳｉＯx 析出物の周囲に集まりＯＳＦが形成
される場合がある。しかし、熱酸化処理の温度が１１０
０℃を超えると、図１に示したように基板内には原子空
孔が格子間Ｓｉの濃度よりもかなり高濃度で発生するた
め、この原子空孔に格子間Ｓｉが吸収され、これにより
過剰な格子間Ｓｉが消滅することとなり、ＯＳＦの発生
が抑制される。
【００１６】そこで、前記シリコン半導体基板に、熱酸
化処理で発生する格子間Ｓｉの濃度よりもかなり高濃度
の原子空孔を含ませておくことにより、ＯＳＦの発生を
抑制することが可能となる。
化処理で発生する格子間Ｓｉの濃度よりもかなり高濃度
の原子空孔を含ませておくことにより、ＯＳＦの発生を
抑制することが可能となる。
【００１７】例えば、１０００℃前後の温度での熱酸化
においては、ウエハ表面から常に１０12〜１０13個／ｃ
ｍ3 の濃度で格子間Ｓｉが基板内に注入される。この格
子間Ｓｉは原子空孔に吸収され、対消滅するが、ＯＳＦ
の発生を十分に抑制するためには１０16個／ｃｍ3 の原
子空孔が必要である。この原子空孔の濃度が１０16個／
ｃｍ3 に満たないと、格子間Ｓｉが過剰となり、ＯＳＦ
が形成されるのである。原子空孔の濃度を１０16個／ｃ
ｍ3 以上とするには、例えば加熱温度を１１００℃以上
とすれば良い。
においては、ウエハ表面から常に１０12〜１０13個／ｃ
ｍ3 の濃度で格子間Ｓｉが基板内に注入される。この格
子間Ｓｉは原子空孔に吸収され、対消滅するが、ＯＳＦ
の発生を十分に抑制するためには１０16個／ｃｍ3 の原
子空孔が必要である。この原子空孔の濃度が１０16個／
ｃｍ3 に満たないと、格子間Ｓｉが過剰となり、ＯＳＦ
が形成されるのである。原子空孔の濃度を１０16個／ｃ
ｍ3 以上とするには、例えば加熱温度を１１００℃以上
とすれば良い。
【００１８】一方、この加熱処理の温度が１２００℃を
超える場合には、処理炉やボート等の基材に用いられる
重金属等により前記ウエハが汚染されることがある。ま
た、ＡｒやＮ2 等の不活性雰囲気中で１２００℃以上の
高温処理を行なうと、重金属が活性化され、この重金属
により前記シリコン半導体基板表面にピット等の荒れが
生じることがある。このため、加熱処理の温度範囲は１
１００℃〜１２００℃が望ましい。この温度範囲で得ら
れる原子空孔の濃度はほぼ１０16〜１０17個／ｃｍ3 で
ある。
超える場合には、処理炉やボート等の基材に用いられる
重金属等により前記ウエハが汚染されることがある。ま
た、ＡｒやＮ2 等の不活性雰囲気中で１２００℃以上の
高温処理を行なうと、重金属が活性化され、この重金属
により前記シリコン半導体基板表面にピット等の荒れが
生じることがある。このため、加熱処理の温度範囲は１
１００℃〜１２００℃が望ましい。この温度範囲で得ら
れる原子空孔の濃度はほぼ１０16〜１０17個／ｃｍ3 で
ある。
【００１９】またこの状態から急冷することにより、得
られた原子空孔を前記ウエハ内に閉じこめ、原子空孔の
濃度を維持することが可能となる。
られた原子空孔を前記ウエハ内に閉じこめ、原子空孔の
濃度を維持することが可能となる。
【００２０】上記（１）記載のシリコン半導体基板によ
れば、該シリコン半導体基板内部に１０16個／ｃｍ3 以
上の原子空孔が含まれているので、前記シリコン半導体
基板を用いてＬＳＩを製造する場合、熱酸化処理中に発
生する格子間Ｓｉが前記原子空孔内に取り込まれ、過剰
な格子間Ｓｉが消滅することとなり、したがって前記シ
リコン半導体基板内にＳｉＯx が存在していてもＳｉＯ
x の周囲には格子間Ｓｉが集まらずＯＳＦの発生が阻止
される。
れば、該シリコン半導体基板内部に１０16個／ｃｍ3 以
上の原子空孔が含まれているので、前記シリコン半導体
基板を用いてＬＳＩを製造する場合、熱酸化処理中に発
生する格子間Ｓｉが前記原子空孔内に取り込まれ、過剰
な格子間Ｓｉが消滅することとなり、したがって前記シ
リコン半導体基板内にＳｉＯx が存在していてもＳｉＯ
x の周囲には格子間Ｓｉが集まらずＯＳＦの発生が阻止
される。
【００２１】また、上記（２）記載のシリコン半導体基
板の製造方法によれば、前記ウエハを不活性ガス雰囲気
中、１１００〜１２００℃の温度範囲で２０分〜１２０
分間加熱し、その後８００℃／分以上の冷却速度で急冷
するので、前記ウエハ内に１０16個／ｃｍ3 以上の原子
空孔を発生させることが可能となり、また急冷によりこ
の原子空孔の濃度が維持される。したがって、内部に１
０16個／ｃｍ3 以上の原子空孔が含まれているシリコン
半導体基板が製造される。
板の製造方法によれば、前記ウエハを不活性ガス雰囲気
中、１１００〜１２００℃の温度範囲で２０分〜１２０
分間加熱し、その後８００℃／分以上の冷却速度で急冷
するので、前記ウエハ内に１０16個／ｃｍ3 以上の原子
空孔を発生させることが可能となり、また急冷によりこ
の原子空孔の濃度が維持される。したがって、内部に１
０16個／ｃｍ3 以上の原子空孔が含まれているシリコン
半導体基板が製造される。
【００２２】また、加熱温度が１２００℃以下であるの
で、重金属による前記ウエハの汚染が少なく、また重金
属が活性化されることも少なく、前記ウエハ表面にピッ
ト等の荒れの発生が阻止される。
で、重金属による前記ウエハの汚染が少なく、また重金
属が活性化されることも少なく、前記ウエハ表面にピッ
ト等の荒れの発生が阻止される。
【００２３】さらに、上記（３）記載のシリコン半導体
基板の製造方法によれば、上記（２）記載のシリコン半
導体基板の製造方法と同様の作用が得られる他、前記ウ
エハを酸素雰囲気中、９００〜１０００℃の温度範囲で
加熱して表面に酸化膜を形成しておくので、後の加熱処
理の際、該酸化膜が前記ウエハ表面の保護膜となり、炉
やボートからのＦｅ、Ｎｉ及びＣｕ等の微量重金属によ
る前記ウエハ表面の汚染がより確実に阻止される。
基板の製造方法によれば、上記（２）記載のシリコン半
導体基板の製造方法と同様の作用が得られる他、前記ウ
エハを酸素雰囲気中、９００〜１０００℃の温度範囲で
加熱して表面に酸化膜を形成しておくので、後の加熱処
理の際、該酸化膜が前記ウエハ表面の保護膜となり、炉
やボートからのＦｅ、Ｎｉ及びＣｕ等の微量重金属によ
る前記ウエハ表面の汚染がより確実に阻止される。
【００２４】
【実施例及び比較例】以下、本発明に係るシリコン半導
体基板及びその製造方法の実施例及び比較例を図面に基
づいて説明する。
体基板及びその製造方法の実施例及び比較例を図面に基
づいて説明する。
【００２５】図２は実施例に係るシリコン半導体基板の
製造方法に用いられる製造装置を模式的に示した斜視図
であり、図中１０は熱処理炉を示している。熱処理炉１
０には、軸長方向を水平とした円筒形状の石英チューブ
１１が熱処理炉１０を貫通して配設されており、石英チ
ューブ１１の外周にはヒータ（図示せず）が同心円筒状
に配設され、石英チューブ１１内の入口部、中央部及び
出口部における温度は一定になるように制御されてお
り、熱処理炉１０内の雰囲気はアルゴン等の不活性ガス
または酸素のいずれかに切り替えられるように構成され
ている。
製造方法に用いられる製造装置を模式的に示した斜視図
であり、図中１０は熱処理炉を示している。熱処理炉１
０には、軸長方向を水平とした円筒形状の石英チューブ
１１が熱処理炉１０を貫通して配設されており、石英チ
ューブ１１の外周にはヒータ（図示せず）が同心円筒状
に配設され、石英チューブ１１内の入口部、中央部及び
出口部における温度は一定になるように制御されてお
り、熱処理炉１０内の雰囲気はアルゴン等の不活性ガス
または酸素のいずれかに切り替えられるように構成され
ている。
【００２６】また、単結晶のインゴットをスライス加工
して得られたウエハ１２が、それぞれ一定間隔をあけて
石英製のトレイ１３上に立てて置かれ、トレイ１３は石
英ボート１４上に置かれ、石英ボート１４を石英チュー
ブ１１内に挿入することによりウエハ１２が石英チュー
ブ１１内に挿入されるように構成されている。
して得られたウエハ１２が、それぞれ一定間隔をあけて
石英製のトレイ１３上に立てて置かれ、トレイ１３は石
英ボート１４上に置かれ、石英ボート１４を石英チュー
ブ１１内に挿入することによりウエハ１２が石英チュー
ブ１１内に挿入されるように構成されている。
【００２７】このように構成された製造装置を用いてシ
リコン半導体基板を製造する場合、まず石英ボート１４
上に配置したウエハ１２を５ｃｍ／ｍｉｎの速度で石英
チューブ１１内に挿入した後、熱処理炉１０を酸素雰囲
気に設定して９００〜１０００℃の温度範囲で加熱処理
を行ない、ウエハ１２表面に酸化膜を形成する。その
後、５ｃｍ／ｍｉｎの速度で石英チューブ１１内からウ
エハ１２を取り出す。
リコン半導体基板を製造する場合、まず石英ボート１４
上に配置したウエハ１２を５ｃｍ／ｍｉｎの速度で石英
チューブ１１内に挿入した後、熱処理炉１０を酸素雰囲
気に設定して９００〜１０００℃の温度範囲で加熱処理
を行ない、ウエハ１２表面に酸化膜を形成する。その
後、５ｃｍ／ｍｉｎの速度で石英チューブ１１内からウ
エハ１２を取り出す。
【００２８】次に、再びウエハ１２を石英チューブ１１
内に挿入し、熱処理炉１０をアルゴン雰囲気に設定して
１１００〜１２００℃の温度範囲で２０分〜１２０分間
の熱処理を行ない、ウエハ１２内部に１０16個／ｃｍ3
以上の原子空孔を発生させる。
内に挿入し、熱処理炉１０をアルゴン雰囲気に設定して
１１００〜１２００℃の温度範囲で２０分〜１２０分間
の熱処理を行ない、ウエハ１２内部に１０16個／ｃｍ3
以上の原子空孔を発生させる。
【００２９】次に、ウエハ１２を石英チューブ１１内か
ら取り出して空冷するか、あるいは不活性ガスを吹きつ
けることにより８００℃／分以上の冷却速度で急冷を行
い、ウエハ１２内部に１０16個／ｃｍ3 以上の原子空孔
を閉じ込める。このようにして、内部に１０16個／ｃｍ
3 以上の原子空孔を含有するシリコン半導体基板が製造
される。なお、該シリコン半導体基板内の原子空孔濃度
は、前記シリコン半導体基板の片面に既知濃度のプラチ
ナを蒸着させた後、Ｎ2 あるいはＡｒ雰囲気中で１００
０〜１１００℃の加熱処理を行ない、その後ＤＬＴＳ法
（Deep Level Transient Spectroscopy）により前記原
子空孔と置換したと思われるプラチナ原子数を測定し、
この値を３倍することにより求めた。
ら取り出して空冷するか、あるいは不活性ガスを吹きつ
けることにより８００℃／分以上の冷却速度で急冷を行
い、ウエハ１２内部に１０16個／ｃｍ3 以上の原子空孔
を閉じ込める。このようにして、内部に１０16個／ｃｍ
3 以上の原子空孔を含有するシリコン半導体基板が製造
される。なお、該シリコン半導体基板内の原子空孔濃度
は、前記シリコン半導体基板の片面に既知濃度のプラチ
ナを蒸着させた後、Ｎ2 あるいはＡｒ雰囲気中で１００
０〜１１００℃の加熱処理を行ない、その後ＤＬＴＳ法
（Deep Level Transient Spectroscopy）により前記原
子空孔と置換したと思われるプラチナ原子数を測定し、
この値を３倍することにより求めた。
【００３０】本実施例に係るシリコン半導体基板と、比
較例として前記加熱処理及び前記急冷処理を施していな
いウエハ１２とに対し、それぞれ１１００℃、１６時間
の酸化処理を施し、それぞれ基板表面のＯＳＦ密度を調
べ、その結果を図３に示した。ＯＳＦ密度は基板表面を
選択エッチングした後に表面に現れる線状ピット数を計
測することにより求め、またそれぞれの表面を光学顕微
鏡により観察した。
較例として前記加熱処理及び前記急冷処理を施していな
いウエハ１２とに対し、それぞれ１１００℃、１６時間
の酸化処理を施し、それぞれ基板表面のＯＳＦ密度を調
べ、その結果を図３に示した。ＯＳＦ密度は基板表面を
選択エッチングした後に表面に現れる線状ピット数を計
測することにより求め、またそれぞれの表面を光学顕微
鏡により観察した。
【００３１】図３から明らかなように、比較例に係るウ
エハ１２の場合、ＯＳＦ密度が１０4 〜１０5 個／ｃｍ
2 と高いが、実施例に係るシリコン半導体基板の場合
は、ＯＳＦ密度が１０2 個／ｃｍ2 程度と非常に低くな
っており、このように内部に１０16〜１０17個／ｃｍ3
の原子空孔を含有させることにより、ＯＳＦの発生が抑
制されることを確認することができた。
エハ１２の場合、ＯＳＦ密度が１０4 〜１０5 個／ｃｍ
2 と高いが、実施例に係るシリコン半導体基板の場合
は、ＯＳＦ密度が１０2 個／ｃｍ2 程度と非常に低くな
っており、このように内部に１０16〜１０17個／ｃｍ3
の原子空孔を含有させることにより、ＯＳＦの発生が抑
制されることを確認することができた。
【００３２】また、光学顕微鏡により観察した表面状態
を図４及び図５に示す。図４に示した前記加熱処理を施
していないウエハ１２の場合、表面には［１１０］方向
及び［−１１０］方向に５０μｍの大きさの線状ピット
が多く見受けられたが、図５に示した実施例に係るシリ
コン半導体基板の場合は、表面の線状ピット密度は非常
に低くなっていた。
を図４及び図５に示す。図４に示した前記加熱処理を施
していないウエハ１２の場合、表面には［１１０］方向
及び［−１１０］方向に５０μｍの大きさの線状ピット
が多く見受けられたが、図５に示した実施例に係るシリ
コン半導体基板の場合は、表面の線状ピット密度は非常
に低くなっていた。
【００３３】また、比較例として１２００℃以上の高温
処理を施した従来のシリコン半導体基板における基板表
面を光学顕微鏡写真で観察した状態を図６に示す。
処理を施した従来のシリコン半導体基板における基板表
面を光学顕微鏡写真で観察した状態を図６に示す。
【００３４】図６から明らかなように、比較例に係るシ
リコン半導体基板においては、実施例に係るシリコン半
導体基板に比較し、多数のピットが基板表面に生じてお
り、このピットを除去するために再研磨が必要であるこ
とを確認することができた。
リコン半導体基板においては、実施例に係るシリコン半
導体基板に比較し、多数のピットが基板表面に生じてお
り、このピットを除去するために再研磨が必要であるこ
とを確認することができた。
【００３５】以上説明したように、実施例に係るシリコ
ン半導体基板の製造方法にあっては、該シリコン半導体
基板内部に１０16個／ｃｍ3 以上の原子空孔を含有させ
ることができ、前記シリコン半導体基板を用いてＬＳＩ
を製造する場合、熱酸化処理中に発生する格子間Ｓｉを
前記原子空孔内に取り込むことができ、過剰な格子間Ｓ
ｉを消滅させることができる。このため、前記シリコン
半導体基板内にＳｉＯx が存在していてもＳｉＯx の周
囲に格子間Ｓｉが集まるのを阻止することができ、した
がってＯＳＦの発生を阻止することができる。
ン半導体基板の製造方法にあっては、該シリコン半導体
基板内部に１０16個／ｃｍ3 以上の原子空孔を含有させ
ることができ、前記シリコン半導体基板を用いてＬＳＩ
を製造する場合、熱酸化処理中に発生する格子間Ｓｉを
前記原子空孔内に取り込むことができ、過剰な格子間Ｓ
ｉを消滅させることができる。このため、前記シリコン
半導体基板内にＳｉＯx が存在していてもＳｉＯx の周
囲に格子間Ｓｉが集まるのを阻止することができ、した
がってＯＳＦの発生を阻止することができる。
【００３６】また、実施例に係る前記シリコン半導体基
板の製造方法にあっては、ウエハ１２表面に前記酸化膜
を形成しておくので、後の加熱処理雰囲気中に炉やボー
トからのＦｅ、Ｎｉ及びＣｕ等の微量重金属が存在して
いても、また活性化されたりしても前記酸化膜がウエハ
１２表面の保護膜となり、重金属等による汚染からウエ
ハ１２表面を確実に守ることができる。
板の製造方法にあっては、ウエハ１２表面に前記酸化膜
を形成しておくので、後の加熱処理雰囲気中に炉やボー
トからのＦｅ、Ｎｉ及びＣｕ等の微量重金属が存在して
いても、また活性化されたりしても前記酸化膜がウエハ
１２表面の保護膜となり、重金属等による汚染からウエ
ハ１２表面を確実に守ることができる。
【００３７】また、加熱温度が１２００℃以下であれ
ば、重金属によるウエハ１２表面の汚染が少なく、また
重金属が活性化されることも少なく、ウエハ１２表面に
おけるピットの発生を抑制することができ、ピットを研
磨する手間を省くことができる。したがって、前記シリ
コン半導体基板が薄くならず、高い強度を有する前記シ
リコン半導体基板を製造することができる。
ば、重金属によるウエハ１２表面の汚染が少なく、また
重金属が活性化されることも少なく、ウエハ１２表面に
おけるピットの発生を抑制することができ、ピットを研
磨する手間を省くことができる。したがって、前記シリ
コン半導体基板が薄くならず、高い強度を有する前記シ
リコン半導体基板を製造することができる。
【００３８】なお、実施例に係る酸化膜は、出荷前にフ
ッ酸による洗浄を行い、通常除去しておく。
ッ酸による洗浄を行い、通常除去しておく。
【００３９】また上記した実施例では、不活性雰囲気
中、１１００〜１２００℃の温度範囲での加熱処理前
に、ウエハ１２表面に前記酸化膜を形成しておく場合を
例にとって説明したが、別の実施例では不活性雰囲気
中、１１００〜１２００℃の温度範囲での加熱処理の前
に、ウエハ１２表面に前記酸化膜の形成を行なわない。
この場合においても、上記実施例と同様の効果を得るこ
とができる。
中、１１００〜１２００℃の温度範囲での加熱処理前
に、ウエハ１２表面に前記酸化膜を形成しておく場合を
例にとって説明したが、別の実施例では不活性雰囲気
中、１１００〜１２００℃の温度範囲での加熱処理の前
に、ウエハ１２表面に前記酸化膜の形成を行なわない。
この場合においても、上記実施例と同様の効果を得るこ
とができる。
【００４０】
【発明の効果】以上詳述したように、本発明に係るシリ
コン半導体基板（１）にあっては、該シリコン半導体基
板内部に１０16個／ｃｍ3 以上の原子空孔を含有してい
るので、前記シリコン半導体基板を用いてＬＳＩを製造
する場合、熱酸化処理中に生成される格子間Ｓｉを前記
原子空孔内に取り込むことができ、過剰な格子間Ｓｉを
消滅させることができる。このため、前記シリコン半導
体基板内にＳｉＯx が存在していても該ＳｉＯx の周囲
に格子間Ｓｉが集まるのを阻止することができ、ＯＳＦ
の発生を抑制することができる。したがって、前記シリ
コン半導体基板を用いれば、ＯＳＦがほとんど発生しな
い高品質のＬＳＩを製造することができる。
コン半導体基板（１）にあっては、該シリコン半導体基
板内部に１０16個／ｃｍ3 以上の原子空孔を含有してい
るので、前記シリコン半導体基板を用いてＬＳＩを製造
する場合、熱酸化処理中に生成される格子間Ｓｉを前記
原子空孔内に取り込むことができ、過剰な格子間Ｓｉを
消滅させることができる。このため、前記シリコン半導
体基板内にＳｉＯx が存在していても該ＳｉＯx の周囲
に格子間Ｓｉが集まるのを阻止することができ、ＯＳＦ
の発生を抑制することができる。したがって、前記シリ
コン半導体基板を用いれば、ＯＳＦがほとんど発生しな
い高品質のＬＳＩを製造することができる。
【００４１】また、本発明に係るシリコン半導体基板の
製造方法（２）にあっては、ウエハを不活性ガス雰囲気
中、１１００〜１２００℃の温度範囲で２０分〜１２０
分間加熱するので、前記ウエハ内部に１０16個／ｃｍ3
以上の原子空孔を発生させることができる。また８００
℃／分以上の冷却速度で急冷するので、原子空孔の濃度
を低下させることなく確保することができる。したがっ
て、前記シリコン半導体基板内部に１０16個／ｃｍ3 以
上の原子空孔を含有するシリコン半導体基板を製造する
ことができる。
製造方法（２）にあっては、ウエハを不活性ガス雰囲気
中、１１００〜１２００℃の温度範囲で２０分〜１２０
分間加熱するので、前記ウエハ内部に１０16個／ｃｍ3
以上の原子空孔を発生させることができる。また８００
℃／分以上の冷却速度で急冷するので、原子空孔の濃度
を低下させることなく確保することができる。したがっ
て、前記シリコン半導体基板内部に１０16個／ｃｍ3 以
上の原子空孔を含有するシリコン半導体基板を製造する
ことができる。
【００４２】また、加熱温度が１２００℃以下であるの
で、重金属による前記ウエハの汚染が少なく、また重金
属が活性化されることも少なく、前記ウエハ表面にピッ
ト等の荒れが発生するのを阻止することができ、ピット
を研磨する手間を省くことができる。したがって、前記
シリコン半導体基板が薄くならず、高い強度を有する前
記シリコン半導体基板を製造することができる。
で、重金属による前記ウエハの汚染が少なく、また重金
属が活性化されることも少なく、前記ウエハ表面にピッ
ト等の荒れが発生するのを阻止することができ、ピット
を研磨する手間を省くことができる。したがって、前記
シリコン半導体基板が薄くならず、高い強度を有する前
記シリコン半導体基板を製造することができる。
【００４３】さらに、本発明に係るシリコン半導体基板
の製造方法（３）にあっては、上記シリコン半導体基板
の製造方法（２）と同様の効果を得ることができる他、
ウエハを酸素雰囲気中、９００〜１０００℃の温度範囲
で加熱して表面に酸化膜を形成しておくので、後の加熱
処理雰囲気中に炉やボートからのＦｅ、Ｎｉ及びＣｕ等
の微量重金属が存在していても、また活性化されたりし
ても前記酸化膜が基板表面の保護膜となり、重金属等に
よる汚染から前記ウエハ表面をより確実に守ることがで
きる。
の製造方法（３）にあっては、上記シリコン半導体基板
の製造方法（２）と同様の効果を得ることができる他、
ウエハを酸素雰囲気中、９００〜１０００℃の温度範囲
で加熱して表面に酸化膜を形成しておくので、後の加熱
処理雰囲気中に炉やボートからのＦｅ、Ｎｉ及びＣｕ等
の微量重金属が存在していても、また活性化されたりし
ても前記酸化膜が基板表面の保護膜となり、重金属等に
よる汚染から前記ウエハ表面をより確実に守ることがで
きる。
【図１】原子空孔及び格子間Ｓｉの温度と熱平衡濃度と
の関係を示したグラフである。
の関係を示したグラフである。
【図２】本発明に係るシリコン半導体基板の製造方法に
用いる装置を模式的に示した斜視図である。
用いる装置を模式的に示した斜視図である。
【図３】実施例に係るシリコン半導体基板と実施例に係
る加熱処理を施していないウエハとにおけるＯＳＦ密度
を示したグラフである。
る加熱処理を施していないウエハとにおけるＯＳＦ密度
を示したグラフである。
【図４】実施例に係る熱処理を施していないウエハ表面
を光学顕微鏡で観察した状態を示した図である。
を光学顕微鏡で観察した状態を示した図である。
【図５】実施例に係るシリコン半導体基板表面を光学顕
微鏡で観察した状態を示した図である。
微鏡で観察した状態を示した図である。
【図６】従来例における１２００℃以上の高温処理を施
したシリコン半導体基板表面を光学顕微鏡で観察した状
態を示した図である。
したシリコン半導体基板表面を光学顕微鏡で観察した状
態を示した図である。
１２ ウエハ
Claims (3)
- 【請求項１】 シリコン半導体基板内部に１０16個／ｃ
ｍ3 以上の原子空孔を含有していることを特徴とするシ
リコン半導体基板。 - 【請求項２】 ウエハを不活性ガス雰囲気中、１１００
〜１２００℃の温度範囲で２０分〜１２０分間加熱し、
その後８００℃／分以上の冷却速度で急冷することを特
徴とする請求項１記載のシリコン半導体基板の製造方
法。 - 【請求項３】 ウエハを酸素雰囲気中、９００〜１００
０℃の温度範囲で加熱して表面に酸化膜を形成した後、
不活性ガス雰囲気中、１１００〜１２００℃の温度範囲
で２０分〜１２０分間加熱し、その後８００℃／分以上
の冷却速度で急冷することを特徴とする請求項１記載の
シリコン半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15544293A JPH0714755A (ja) | 1993-06-25 | 1993-06-25 | シリコン半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15544293A JPH0714755A (ja) | 1993-06-25 | 1993-06-25 | シリコン半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714755A true JPH0714755A (ja) | 1995-01-17 |
Family
ID=15606128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15544293A Pending JPH0714755A (ja) | 1993-06-25 | 1993-06-25 | シリコン半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714755A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004228139A (ja) * | 2003-01-20 | 2004-08-12 | Toshiba Corp | シリコン単結晶基板 |
| JP2005223293A (ja) * | 2004-02-09 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの熱処理方法およびシリコンウェーハ |
| JP2009224810A (ja) * | 2009-07-06 | 2009-10-01 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| JP2021097108A (ja) * | 2019-12-16 | 2021-06-24 | 信越半導体株式会社 | シリコンウェーハの欠陥評価方法 |
-
1993
- 1993-06-25 JP JP15544293A patent/JPH0714755A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004228139A (ja) * | 2003-01-20 | 2004-08-12 | Toshiba Corp | シリコン単結晶基板 |
| JP4660068B2 (ja) * | 2003-01-20 | 2011-03-30 | 株式会社東芝 | シリコン単結晶基板 |
| JP2005223293A (ja) * | 2004-02-09 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの熱処理方法およびシリコンウェーハ |
| JP2009224810A (ja) * | 2009-07-06 | 2009-10-01 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| JP2021097108A (ja) * | 2019-12-16 | 2021-06-24 | 信越半導体株式会社 | シリコンウェーハの欠陥評価方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4448547B2 (ja) | 非酸素析出性のチョクラルスキーシリコンウエハの製造方法 | |
| TW507024B (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
| KR100829767B1 (ko) | 고저항 실리콘 웨이퍼 및 이의 제조방법 | |
| JPH08253392A (ja) | シリコン中の酸素の精密制御析出 | |
| KR20000075744A (ko) | 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법 | |
| JP2000281491A (ja) | シリコン半導体基板及びその製造方法 | |
| JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| JPH0393700A (ja) | シリコン単結晶の熱処理方法および装置ならびに製造装置 | |
| EP1983560A2 (en) | Method for manufacturing a silicon epitaxial wafer | |
| JPH04285100A (ja) | シリコンウェーハの品質検査方法 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JPH05155700A (ja) | 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ | |
| JP2012142455A (ja) | アニールウエハの製造方法 | |
| JPH0714755A (ja) | シリコン半導体基板及びその製造方法 | |
| KR100432496B1 (ko) | 어닐 웨이퍼의 제조 방법 | |
| JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
| TW503463B (en) | Silicon wafer and manufacture method thereof | |
| JP2000269221A (ja) | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ | |
| JP2000203999A (ja) | 半導体シリコンウェ―ハとその製造方法 | |
| JP2006278892A (ja) | シリコン単結晶ウェーハの品質評価方法 | |
| JPH06295913A (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPH0377330A (ja) | シリコン単結晶ウェハーの加工方法 | |
| JPH0897222A (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3314879B2 (ja) | 半導体基板及びその製造方法 | |
| KR20000056489A (ko) | 반도체 소자의 웨이퍼 및 그 제조방법 |