JPH11354525A - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法

Info

Publication number
JPH11354525A
JPH11354525A JP10163524A JP16352498A JPH11354525A JP H11354525 A JPH11354525 A JP H11354525A JP 10163524 A JP10163524 A JP 10163524A JP 16352498 A JP16352498 A JP 16352498A JP H11354525 A JPH11354525 A JP H11354525A
Authority
JP
Japan
Prior art keywords
silicon
heat treatment
wafer
epitaxial growth
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10163524A
Other languages
English (en)
Inventor
Hiroshi Takeno
博 竹野
Yoshinori Hayamizu
善範 速水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP10163524A priority Critical patent/JPH11354525A/ja
Priority to US09/321,567 priority patent/US6277715B1/en
Priority to SG9902937A priority patent/SG82617A1/en
Priority to EP99110774A priority patent/EP0964435A1/en
Priority to KR1019990021417A priority patent/KR20000006046A/ko
Publication of JPH11354525A publication Critical patent/JPH11354525A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

(57)【要約】 【課題】 ＣＺシリコン鏡面ウェーハと同等のＩＧ能力
を有するシリコンエピタキシャルウェーハの製造方法を
提供する。 【解決手段】 シリコンウェーハ上にシリコン単結晶を
エピタキシャル成長してシリコンエピタキシャルウェー
ハを製造する方法において、エピタキシャル成長工程前
に、シリコンウェーハ中の格子間酸素の析出核がエピタ
キシャル成長工程後においても残存する大きさまで成長
できる時間以上で、エピタキシャル成長工程後にデバイ
ス製造工程中の熱処理として最初に行われる第１段熱処
理の保持温度±５０℃の熱処理を施し、その後にエピタ
キシャル成長を行うか、エピタキシャル成長工程の開始
時における昇温途中で、シリコンウェーハ中の格子間酸
素の析出核がエピタキシャル成長工程後においても残存
する大きさまで成長できる時間以上で、エピタキシャル
成長工程後にデバイス製造工程中の熱処理として最初に
行われる第１段熱処理の保持温度±５０℃の温度で保持
し、その後にエピタキシャル成長温度まで昇温してエピ
タキシャル成長を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はシリコンエピタキシ
ャルウェーハの製造方法に関し、特にチョクラルスキー
（ＣＺ）シリコン鏡面ウェーハと同等のインターナルゲ
ッタリング能力を有するシリコンエピタキシャルウェー
ハの製造方法に関するものである。
【０００２】
【従来の技術】従来、一般にＩＣやＬＳＩ等の半導体装
置を作製する半導体ウェーハとしては、チョクラルスキ
ー法（ＣＺ法）によってシリコン融液から引き上げて育
成したシリコン単結晶からウェーハを切り出し、表面を
鏡面研磨して製造したＣＺシリコン鏡面ウェーハが用い
られる。ＣＺ法によって育成したシリコン単結晶は過飽
和の格子間酸素を含んでおり、結晶引き上げ工程後に固
化してから室温まで冷却されるまでの間に格子間酸素は
シリコン酸化物として析出され、多数の酸素析出核が形
成される。この酸素析出核が多数形成されたシリコン単
結晶から製造したＣＺシリコン鏡面ウェーハを用いて上
記ＩＣ等を製造する場合、デバイスの製造工程時に熱処
理が施されると、酸素析出核が成長して酸素析出が進行
し、ウェーハ内部に酸素析出核に起因する微小欠陥が多
数発生する。
【０００３】このような酸素析出核に起因する微小欠陥
は、ウェーハの内部領域（バルク領域）に存在する場合
には、いわゆるインターナルゲッタリング（Ｉｎｔｅｒ
ｎａｌ Ｇｅｔｔｅｒｉｎｇ：ＩＧ）により重金属不純
物等を捕獲するゲッターサイトとして働き、好適であ
る。しかし、ウェーハの表面近傍の半導体デバイスの作
製領域に存在すると、半導体装置の動作を阻害して、デ
バイス特性の劣化が生じ、歩留りに直接悪影響を及ぼす
ことが知られている。
【０００４】近年、ウェーハ表面近傍の半導体デバイス
の作製領域を無欠陥化するために、ＣＺシリコン鏡面ウ
ェーハに替わって、ＣＺシリコン鏡面ウェーハ上に気相
成長（エピタキシャル成長）によってシリコン単結晶を
堆積させたシリコンエピタキシャルウェーハの需要が高
まっている。
【０００５】しかし、シリコンエピタキシャルウェーハ
は、ＣＺシリコン鏡面ウェーハと比較してＩＧ能力が低
下するという問題があった。すなわち、ＣＺシリコン鏡
面ウェーハでは、結晶引き上げ工程において結晶が固化
してから室温まで冷却される間に、多数の酸素析出核が
形成されるため、半導体デバイスの製造工程でその析出
核が成長することにより、酸素析出が進行するのに対
し、シリコンエピタキシャルウェーハでは、エピタキシ
ャル成長工程が１１００〜１１５０℃程度の高温である
ために、シリコン単結晶の引き上げ工程で形成された酸
素析出核がエピタキシャル成長工程で溶体化して、半導
体デバイスの製造工程での酸素析出がＣＺ鏡面ウェーハ
と比較して抑制されてしまう。このため、シリコンエピ
タキシャルウェーハでは、ＣＺシリコン鏡面ウェーハと
比較してＩＧ能力が低下する。
【０００６】この問題を解決するため、従来、シリコン
エピタキシャルウェーハの裏面にゲッタリングサイトを
形成するイクスターナルゲッタリング（Ｅｘｔｅｒｎａ
ｌＧｅｔｔｅｒｉｎｇ：ＥＧ）手法が用いられていた。
例えば、ウェーハの裏面に外部から意図的に欠陥を形成
するサンドブラスト（ＳＢ）法やウェーハの裏面にポリ
シリコン膜を堆積させる方法（ＰＢＳ法）等が挙げられ
る。
【０００７】
【発明が解決しようとする課題】このような従来の方法
であると、半導体デバイスの作製領域（表面）とゲッタ
リングサイト（裏面）との距離が遠くなり、不純物を捕
獲するのに時間がかかることが問題となる。この事情
は、半導体デバイスの製造工程が低温化すると、不純物
が裏面まで拡散するために必要な時間が長くなるため、
さらに顕著となる。従って、半導体デバイスの作製領域
（表面）とゲッタリングサイト（バルク）との距離が近
いＩＧ手法を用いることが望ましい。
【０００８】本発明はこのような問題点に鑑みてなされ
たもので、ＣＺシリコン鏡面ウェーハと同等のＩＧ能力
を有するシリコンエピタキシャルウェーハの製造方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】本願の請求項１記載の発
明は、シリコンウェーハ上にシリコン単結晶をエピタキ
シャル成長して得られ、その後に複数の熱処理を含むデ
バイス製造工程に投入されるシリコンエピタキシャルウ
ェーハを製造する方法において、エピタキシャル成長工
程前に、シリコンウェーハ中の格子間酸素の析出核がエ
ピタキシャル成長工程後においても残存する大きさまで
成長できる時間以上で、エピタキシャル成長工程後にデ
バイス製造工程中の熱処理として最初に行われる第１段
熱処理の保持温度±５０℃の熱処理を施し、その後にエ
ピタキシャル成長を行うことを特徴とするシリコンエピ
タキシャルウェーハの製造方法を提供する。
【００１０】本願の請求項２記載の発明は、請求項１に
おいて、前記第１段熱処理が酸化膜形成熱処理であるこ
とを特徴とするシリコンエピタキシャルウェーハの製造
方法を提供する。
【００１１】本願の請求項３記載の発明は、請求項１又
は請求項２において、前記エピタキシャル成長工程前に
施す熱処理の保持時間が１時間以上であることを特徴と
するシリコンエピタキシャルウェーハの製造方法を提供
する。
【００１２】本願の請求項４記載の発明は、請求項１な
いし請求項３のいずれか１項において、前記エピタキシ
ャル成長工程前に施す熱処理を７００〜１０００℃で行
うことを特徴とするシリコンエピタキシャルウェーハの
製造方法を提供する。
【００１３】本願の請求項５記載の発明は、シリコンウ
ェーハ上にシリコン単結晶をエピタキシャル成長して得
られ、その後に複数の熱処理を含むデバイス製造工程に
投入されるシリコンエピタキシャルウェーハを製造する
方法において、エピタキシャル成長工程の開始時におけ
る昇温途中で、シリコンウェーハ中の格子間酸素の析出
核がエピタキシャル成長工程後においても残存する大き
さまで成長できる時間以上で、エピタキシャル成長工程
後にデバイス製造工程中の熱処理として最初に行われる
第１段熱処理の保持温度±５０℃で保持し、その後にエ
ピタキシャル成長温度まで昇温してエピタキシャル成長
を行うことを特徴とするシリコンエピタキシャルウェー
ハの製造方法を提供する。
【００１４】本願の請求項６記載の発明は、請求項５に
おいて、前記第１段熱処理が酸化膜形成熱処理であるこ
とを特徴とするシリコンエピタキシャルウェーハの製造
方法を提供する。
【００１５】本願の請求項７記載の発明は、請求項５又
は請求項６において、前記エピタキシャル成長工程の開
始時における昇温途中での前記一定温度保持の保持時間
が１時間以上であることを特徴とするシリコンエピタキ
シャルウェーハの製造方法を提供する。
【００１６】本願の請求項８記載の発明は、請求項５な
いし請求項７のいずれか１項において、前記エピタキシ
ャル成長工程の開始時における昇温途中での前記一定温
度保持が７００〜１０００℃で行うことを特徴とするシ
リコンエピタキシャルウェーハの製造方法を提供する。
【００１７】本願の請求項１記載の発明においては、エ
ピタキシャル成長工程前に、シリコンウェーハ中の格子
間酸素の析出核がエピタキシャル成長工程後においても
残存する大きさまで成長できる時間以上で、エピタキシ
ャル成長工程後にデバイス製造工程中の熱処理として最
初に行われる第１段熱処理の保持温度±５０℃の熱処理
を施す。これは、単結晶引き上げ時の熱履歴によって形
成された酸素析出核が、デバイス製造工程でどの程度析
出するかはデバイス製造工程の第１段目の熱処理温度に
依存することを利用して、酸素析出を制御しようとする
ものである。すなわち、エピタキシャル成長工程後のデ
バイス製造工程中の熱処理として最初に行われる第１段
熱処理による酸素析出挙動を予測し、エピタキシャル成
長工程前に同等の熱処理を施すものである。このように
エピタキシャル成長工程前に熱処理を予め施しておくこ
とにより、その後にエピタキシャル成長を行っても、酸
素析出核がエピタキシャル成長工程で溶体化せずに残存
し、半導体デバイスの製造工程での酸素析出が抑制され
ない。このため、本発明により製造したシリコンエピタ
キシャルウェーハは、ＣＺシリコン鏡面ウェーハと同等
のＩＧ能力を有する。
【００１８】また、本願の請求項４記載の発明において
は、エピタキシャル成長工程の開始時における昇温途中
で、シリコンウェーハ中の格子間酸素の析出核がエピタ
キシャル成長工程後においても残存する大きさまで成長
できる時間以上で、エピタキシャル成長工程後にデバイ
ス製造工程中の熱処理として最初に行われる第１段熱処
理の保持温度±５０℃の温度で保持することにより、上
記と同様にその後にエピタキシャル成長温度まで昇温し
てエピタキシャル成長を行っても、酸素析出核がエピタ
キシャル成長工程で溶体化せずに残存し、半導体デバイ
スの製造工程での酸素析出が抑制されない。このため、
本発明により製造したシリコンエピタキシャルウェーハ
は、ＣＺシリコン鏡面ウェーハと同等のＩＧ能力を有す
る。
【００１９】デバイス製造工程中の熱処理として最初に
行われる第１段熱処理としては、一般的には酸化膜形成
熱処理である。また、シリコンウェーハ中の格子間酸素
の析出核がエピタキシャル成長工程後においても残存す
る大きさまで成長できる時間以上とは、好ましくは１時
間以上である。さらに、エピタキシャル成長工程前の熱
処理又はエピタキシャル成長工程の開始時における昇温
途中での一定温度保持の保持温度は、好ましくは７００
〜１０００℃である。
【００２０】
【発明の実施の形態】本発明の実施の形態について、図
を参照しながら説明する。図１は本発明の実施形態の一
例を示す。ＣＺシリコン鏡面ウェーハを、デバイス製造
工程の第１段熱処理の保持温度±５０℃で例えば３時間
熱処理した後、例えば１１５０℃のエピタキシャル成長
でシリコン単結晶を堆積させ、シリコンエピタキシャル
ウェーハを作製する。この後、半導体デバイスの製造プ
ロセスに投入することにより、半導体デバイスがウェー
ハの表面近傍に形成される。なお、半導体デバイスの製
造プロセスにおいては、例えば図２に示すような熱プロ
セスが行われる。
【００２１】図３は、本発明の実施形態の他の例を示
す。ＣＺシリコン鏡面ウェーハ上にシリコン単結晶をエ
ピタキシャル成長するために、昇温を開始し、デバイス
製造工程の第１段熱処理の保持温度±５０℃まで昇温し
た時に例えば３時間この温度で保持した後、例えば１１
５０℃のエピタキシャル成長温度まで昇温し、エピタキ
シャル成長によりシリコン単結晶を堆積させ、シリコン
エピタキシャルウェーハを作製する。この後、半導体デ
バイスの製造プロセスに投入することにより、半導体デ
バイスがウェーハの表面近傍に形成される。
【００２２】
【実施例】（実施例１）初期格子間酸素濃度が１６ｐｐ
ｍａのＣＺシリコン鏡面ウェーハを、８５０℃で３時間
熱処理した後、１１５０℃のエピタキシャル成長でシリ
コン単結晶を約５μｍ厚で堆積させ、シリコンエピタキ
シャルウェーハを作製した。その後、図２に示したよう
なデバイス製造工程を模擬した熱プロセスを経た後、内
部欠陥密度を赤外散乱トモグラフ法で測定した。赤外散
乱トモグラフ法は、赤外線レーザー光を結晶中に入射さ
せ、結晶中の欠陥による散乱光を検出することにより欠
陥を検出する方法である。その結果、内部欠陥密度は
１．５×１０９／ｃｍ３であった。
【００２３】（実施例２）実施例１と同じＣＺシリコン
鏡面ウェーハを、エピタキシャル成長工程のために昇温
し、８５０℃まで昇温した時に３時間この温度で保持し
た後、さらに１１５０℃まで昇温し、エピタキシャル成
長によりシリコン単結晶を５μｍ厚で堆積させ、シリコ
ンエピタキシャルウェーハを作製した。その後、図２に
示した熱プロセスを経た後、内部欠陥密度を赤外散乱ト
モグラフ法で測定した。その結果、内部欠陥密度は１．
３×１０９／ｃｍ３であった。
【００２４】（比較例１）実施例１と同じＣＺシリコン
鏡面ウェーハに、図２に示した熱プロセスを施した後、
内部欠陥密度を赤外散乱トモグラフ法で測定した。その
結果、内部欠陥密度は１．８×１０９／ｃｍ３であっ
た。
【００２５】（比較例２）実施例１と同じＣＺシリコン
鏡面ウェーハ上に、前熱処理をすることなく１１５０℃
のエピタキシャル成長でシリコン単結晶を約５μｍ厚で
堆積させ、シリコンエピタキシャルウェーハを作製し
た。その後、図２に示した熱プロセスを経た後、内部欠
陥密度を赤外散乱トモグラフ法で測定した。その結果、
内部欠陥密度は４×１０６／ｃｍ３（検出下限）以下で
あった。
【００２６】（その他の実施例及び比較例）ＣＺシリコ
ン鏡面ウェーハに熱プロセスの第１段目の熱処理と同じ
温度の熱処理を複数の異なる温度条件で施し、その後に
エピタキシャル成長してシリコンエピタキシャルウェー
ハを作製した。具体的には、複数のＣＺシリコン鏡面ウ
ェーハを７グループに分け、エピタキシャル成長の前熱
処理として、図２に示したような熱プロセスの第１段目
の熱処理温度に対応する７００℃、７５０℃、８００
℃、８５０℃、９００℃、９５０℃及び１０００℃の各
温度を各グループに割り当てて熱処理を施した。熱処理
時間は１〜８時間とした。その後、１１５０℃でエピタ
キシャル成長し、上記各温度の前熱処理を施したＣＺシ
リコン鏡面ウェーハ上にシリコン単結晶を約５μｍ厚で
堆積させ、シリコンエピタキシャルウェーハを作製し
た。これら７グループのシリコンエピタキシャルウェー
ハについて、それぞれ図２に示した熱プロセスを施し、
実施例のウェーハとした。但し、第１段の熱処理は前処
理温度と同じ温度とした。一方、上記実施例で用いたの
と同じＣＺシリコン鏡面ウェーハで、前熱処理及びエピ
タキシャル成長を経ていない複数のウェーハを７グルー
プに分け、実施例と同様に図２に示した熱プロセスを施
した。但し、第１段目の熱処理は実施例の各温度に対応
する温度で行った。これら実施例及び比較例のウェーハ
の内部欠陥密度を、赤外散乱トモグラフ法で測定した。
その結果を図４に示す。実施例のウェーハは、いずれの
温度の熱処理を施した場合においても比較例のウェーハ
とほぼ同程度の内部欠陥密度を有することが分かった。
すなわち、エピタキシャル成長前に行う前熱処理の温度
が少なくとも７００〜１０００℃の範囲内においては、
エピタキシャル成長後においてもＩＧ能力が低下しない
ことが確認できた。
【００２７】
【発明の効果】以上説明した通り本発明によれば、ＣＺ
シリコン鏡面ウェーハと同等のＩＧ能力を有するシリコ
ンエピタキシャルウェーハを製造することができる。従
って、デバイスの製造工程において使用するウェーハ
を、ＣＺシリコン鏡面ウェーハからシリコンエピタキシ
ャルウェーハに変更した場合にも、ＩＧ能力の劣化を懸
念することなく、安心してシリコンエピタキシャルウェ
ーハを使用することができる。
【図面の簡単な説明】
【図１】本発明の実施形態の一例を示す工程図である。
【図２】熱プロセスの一例を示すグラフである。
【図３】本発明の実施形態の他の例を示す工程図であ
る。
【図４】熱処理温度と内部欠陥密度との関係を示すグラ
フである。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウェーハ上にシリコン単結晶を
    エピタキシャル成長して得られ、その後に複数の熱処理
    を含むデバイス製造工程に投入されるシリコンエピタキ
    シャルウェーハを製造する方法において、エピタキシャ
    ル成長工程前に、シリコンウェーハ中の格子間酸素の析
    出核がエピタキシャル成長工程後においても残存する大
    きさまで成長できる時間以上で、エピタキシャル成長工
    程後にデバイス製造工程中の熱処理として最初に行われ
    る第１段熱処理の保持温度±５０℃の熱処理を施し、そ
    の後にエピタキシャル成長を行うことを特徴とするシリ
    コンエピタキシャルウェーハの製造方法。
  2. 【請求項２】 前記第１段熱処理は酸化膜形成熱処理で
    あることを特徴とする請求項１記載のシリコンエピタキ
    シャルウェーハの製造方法。
  3. 【請求項３】 前記エピタキシャル成長工程前に施す熱
    処理の保持時間は１時間以上であることを特徴とする請
    求項１又は請求項２記載のシリコンエピタキシャルウェ
    ーハの製造方法。
  4. 【請求項４】 前記エピタキシャル成長工程前に施す熱
    処理は７００〜１０００℃で行うことを特徴とする請求
    項１ないし請求項３のいずれか１項記載のシリコンエピ
    タキシャルウェーハの製造方法。
  5. 【請求項５】 シリコンウェーハ上にシリコン単結晶を
    エピタキシャル成長して得られ、その後に複数の熱処理
    を含むデバイス製造工程に投入されるシリコンエピタキ
    シャルウェーハを製造する方法において、エピタキシャ
    ル成長工程の開始時における昇温途中で、シリコンウェ
    ーハ中の格子間酸素の析出核がエピタキシャル成長工程
    後においても残存する大きさまで成長できる時間以上
    で、エピタキシャル成長工程後にデバイス製造工程中の
    熱処理として最初に行われる第１段熱処理の保持温度±
    ５０℃で保持し、その後にエピタキシャル成長温度まで
    昇温してエピタキシャル成長を行うことを特徴とするシ
    リコンエピタキシャルウェーハの製造方法。
  6. 【請求項６】 前記第１段熱処理は酸化膜形成熱処理で
    あることを特徴とする請求項５記載のシリコンエピタキ
    シャルウェーハの製造方法。
  7. 【請求項７】 前記エピタキシャル成長工程の開始時に
    おける昇温途中での前記一定温度保持の保持時間は１時
    間以上であることを特徴とする請求項５又は請求項６記
    載のシリコンエピタキシャルウェーハの製造方法。
  8. 【請求項８】 前記エピタキシャル成長工程の開始時に
    おける昇温途中での前記一定温度保持は７００〜１００
    ０℃で行うことを特徴とする請求項５ないし請求項７の
    いずれか１項記載のシリコンエピタキシャルウェーハの
    製造方法。
JP10163524A 1998-06-11 1998-06-11 シリコンエピタキシャルウェーハの製造方法 Pending JPH11354525A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10163524A JPH11354525A (ja) 1998-06-11 1998-06-11 シリコンエピタキシャルウェーハの製造方法
US09/321,567 US6277715B1 (en) 1998-06-11 1999-05-28 Production method for silicon epitaxial wafer
SG9902937A SG82617A1 (en) 1998-06-11 1999-06-04 Production method for silicon epitaxial wafer
EP99110774A EP0964435A1 (en) 1998-06-11 1999-06-04 Pre-epitaxial heat treatment method for a silicon epitaxial wafer
KR1019990021417A KR20000006046A (ko) 1998-06-11 1999-06-09 실리콘에피택셜웨이퍼의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10163524A JPH11354525A (ja) 1998-06-11 1998-06-11 シリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JPH11354525A true JPH11354525A (ja) 1999-12-24

Family

ID=15775516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10163524A Pending JPH11354525A (ja) 1998-06-11 1998-06-11 シリコンエピタキシャルウェーハの製造方法

Country Status (5)

Country Link
US (1) US6277715B1 (ja)
EP (1) EP0964435A1 (ja)
JP (1) JPH11354525A (ja)
KR (1) KR20000006046A (ja)
SG (1) SG82617A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ
JP2003151984A (ja) * 2001-11-19 2003-05-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1146150B1 (en) 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
JP3624827B2 (ja) * 2000-12-20 2005-03-02 三菱住友シリコン株式会社 シリコン単結晶の製造方法
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
US6583024B1 (en) * 2001-12-06 2003-06-24 Seh America, Inc. High resistivity silicon wafer with thick epitaxial layer and method of producing same
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP5347520B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897220A (ja) 1994-09-26 1996-04-12 Toshiba Ceramics Co Ltd シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JPH08250506A (ja) 1995-03-10 1996-09-27 Toshiba Ceramics Co Ltd シリコンエピタキシャルウエーハ及びその製造方法
EP0954018B1 (en) 1996-12-03 2010-02-17 Sumco Corporation Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076006A (ja) * 2000-08-31 2002-03-15 Mitsubishi Materials Silicon Corp エピタキシャルウェーハを製造する方法及びその方法により製造されたエピタキシャルウェーハ
JP2003151984A (ja) * 2001-11-19 2003-05-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハ及びその製造方法
JP4656788B2 (ja) * 2001-11-19 2011-03-23 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
US6277715B1 (en) 2001-08-21
SG82617A1 (en) 2001-08-21
KR20000006046A (ko) 2000-01-25
EP0964435A1 (en) 1999-12-15

Similar Documents

Publication Publication Date Title
US5788763A (en) Manufacturing method of a silicon wafer having a controlled BMD concentration
JP3006669B2 (ja) 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JPH11354525A (ja) シリコンエピタキシャルウェーハの製造方法
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
JP2004304095A (ja) シリコンウェーハおよびその製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JP3172389B2 (ja) シリコンウエーハの製造方法
US20020157597A1 (en) Method for producing silicon epitaxial wafer
JPH0636979A (ja) 半導体装置
JP3022045B2 (ja) シリコンウエハの製造方法及びシリコンウエハ
JPH0119265B2 (ja)
JP2001028372A (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JPS63198334A (ja) 半導体シリコンウエ−ハの製造方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JPH023539B2 (ja)
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPH03166733A (ja) 半導体装置の製造方法
JPS63112488A (ja) 単結晶シリコンの成長方法
JPH05121319A (ja) 半導体装置の製造法
JPH09223699A (ja) シリコンウェーハとその製造方法
JP4414012B2 (ja) シリコン単結晶ウェハの熱処理方法
JPH0897221A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2004056132A (ja) 半導体ウェーハの製造方法
JP2762190B2 (ja) シリコンウェーハの製造方法
JPH0897220A (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ