JPH08250506A - シリコンエピタキシャルウエーハ及びその製造方法 - Google Patents

シリコンエピタキシャルウエーハ及びその製造方法

Info

Publication number
JPH08250506A
JPH08250506A JP7837495A JP7837495A JPH08250506A JP H08250506 A JPH08250506 A JP H08250506A JP 7837495 A JP7837495 A JP 7837495A JP 7837495 A JP7837495 A JP 7837495A JP H08250506 A JPH08250506 A JP H08250506A
Authority
JP
Japan
Prior art keywords
wafer
temperature
epitaxial
bmd
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7837495A
Other languages
English (en)
Inventor
Tateo Hayashi
健郎 林
Katsuhiro Chagi
勝弘 茶木
Ryuji Takeda
隆二 竹田
Shinichi Kono
伸一 河野
Akira Tanaka
朗 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKUYAMA CERAMICS CO Ltd
TOKUYAMA CERAMICS KK
Coorstek KK
Original Assignee
TOKUYAMA CERAMICS CO Ltd
TOKUYAMA CERAMICS KK
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKUYAMA CERAMICS CO Ltd, TOKUYAMA CERAMICS KK, Toshiba Ceramics Co Ltd filed Critical TOKUYAMA CERAMICS CO Ltd
Priority to JP7837495A priority Critical patent/JPH08250506A/ja
Publication of JPH08250506A publication Critical patent/JPH08250506A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 ウエーハ内部のBMD密度を調整し、十分な
IG効果が得られるだけのBMD密度を確保することに
よって、高品質のシリコンエピタキシャルウエーハ及び
その製造方法を提供する。 【構成】 単結晶シリコンインゴットから形成したウエ
ーハを用い、イントリンシックゲッタリング効果を付与
するためのIG処理工程と、酸素析出物(BMD)密度
を制御するための温度保持工程と、ウエーハ表面にエピ
タキシャル層を形成するためのエピタキシャル処理工程
を行うことを特徴とするシリコンウエーハの製造方法。
前記製造方法によってBMD密度調整領域をウエーハの
内部に形成したシリコンエピタキシャルウエーハ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体デバイス用の
シリコンエピタキシャルウエーハ及びその製造方法に関
するものである。
【0002】
【従来の技術】シリコンウエーハは、単結晶シリコンイ
ンゴットから切り出される。
【0003】シリコン単結晶は、チョクラルスキー法に
よって製造することができる。すなわち、原料ポリシリ
コンを石英ガラス(SiO2 )質のルツボに入れ、これ
を加熱・溶融し、種結晶を用いてシリコン単結晶を引き
上げるのである。
【0004】一般に、チョクラルスキー法で製造したシ
リコン単結晶中には、酸素が固溶している。そして、単
結晶引上げ後の冷却過程において、シリコン単結晶は1
420℃の凝固温度から室温まで温度履歴(冷却履歴)
を受け、それぞれの温度において結晶内欠陥が形成され
る。
【0005】その中でも、500〜450℃の降温過程
では、0.6〜0.9nmの超微小酸素析出物(エンプ
リオ)が発生する。エンプリオは、引上げ後に行う熱処
理工程、例えばデバイス工程において、析出核となり酸
素析出物(BMD)として成長する。このBMDは、デ
バイス活性層に析出すると、デバイスの欠陥原因とな
り、望ましくない。
【0006】そこで、デバイス活性層のBMDを除くた
めに、水素やAr等の不活性雰囲気で高温熱処理を行っ
て表層の酸素を外方拡散したり、シラン系ガスを水素雰
囲気中で還元処理してエピタキシャル層を形成すること
が行われている。
【0007】一方、ウエーハ内部に発生したBMDは、
汚染金属をトラップするため、有用な欠陥となる。これ
が、いわゆるイントリンシックゲッタリング(IG)効
果である。
【0008】
【発明が解決しようとする課題】さて、エピタキシャル
工程では、生産性向上のため、エピタキシャル成長温度
付近まではかなり早い昇温速度で加熱昇温を行うのが常
であった。昇温速度は、例えば、25〜100℃/mi
n程度であった。
【0009】しかしながら、本発明者達は、このような
高速昇温を行った場合に、次のような不具合が生じるこ
とを見い出した。それは、高速昇温を行うと、前段階の
IG処理で成長したBMDの多くがシリコン結晶内に再
固溶し、BMDサイズが検出限界以下まで小さくなると
共にその密度も低下し、十分なゲッタリング効果が得ら
れなくなってしまうことである。
【0010】以上のような課題を解決するため、本発明
は、ウエーハ内部のBMD密度を調整し、十分なIG効
果が得られるだけのBMD密度を確保することによっ
て、高品質のシリコンウエーハ及びその製造方法を提供
することを目的としている。
【0011】
【課題を解決するための手段】本願第1発明は、単結晶
シリコンインゴットから形成したウエーハを用い、イン
トリンシックゲッタリング効果を付与するためのIG処
理工程と、酸素析出物(BMD)密度を制御するための
温度保持工程と、ウエーハ表面にエピタキシャル層を形
成するためのエピタキシャル処理工程を行うことを特徴
とするシリコンウエーハの製造方法を要旨としている。
【0012】本願第2発明は、単結晶シリコンインゴッ
トから形成されるシリコンエピタキシャルウエーハにお
いて、酸素析出物(BMD)密度を調整するための温度
保持工程を施し、酸素析出物密度が5×107 個/cm
3 〜5×1010個/cm3 であるBMD密度調整領域を
ウエーハの内部に形成したことを特徴とするシリコンエ
ピタキシャルウエーハを要旨としている。
【0013】
【作用】温度保持工程により酸素析出物(BMD)密度
を制御することによって、ウエーハ内部のBMD密度を
確保し、十分なIG効果が得られるようにする。
【0014】
【実施例】本発明のシリコンウエーハの製造方法は、単
結晶シリコンインゴットから形成したウエーハを用い
て、イントリンシックゲッタリング効果を付与するため
のIG処理工程と、酸素析出物(BMD)密度を制御す
るための温度保持工程と、ウエーハ表面にエピタキシャ
ル層を形成するためのエピタキシャル処理工程を行う構
成になっている。
【0015】IG処理工程は、450〜900℃の温度
範囲で3〜20時間処理する1段熱処理工程、又は、4
50〜900℃の温度範囲を0.5〜5℃/minの昇
温速度で徐昇温するランプアップ熱処理工程、又は、4
50〜550℃で3〜15時間及び650〜800℃で
6〜20時間処理する2段熱処理工程等の工程等であ
る。この工程は、従来のIG処理工程と大体同様であ
る。
【0016】温度保持工程は、好ましくは、850〜1
030℃の温度範囲で0.5〜60分間保持する熱処理
工程である。この条件で温度保持工程を行うことによっ
て、その後の工程(シリコン半導体製造プロセス)にお
いて十分なゲッタリング能力を持つBMD密度を確保す
ることができる。
【0017】保持温度が850℃より低い場合には、B
MDの成長速度が著しく低下する。一方、保持温度が1
030℃を超えると、BMD成長臨界サイズが大きくな
り過ぎ、先のIG処理によって形成したBMDが消滅す
る恐れがある。さらに好ましい保持温度は、880〜1
000℃である。
【0018】保持時間が0.5分間より短い場合には、
BMDの成長が不十分となる。より好ましい保持時間は
5分以上であり、その場合には、BMDをさらに十分に
成長させることができる。一方、保持時間が60分を超
える場合には、それ以降のBMDの成長が著しく遅くな
ると共に、生産サイクルタイムが非常に長くなるため、
生産性が低下してしまう。
【0019】温度保持工程の後で行うエピタキシャル処
理工程は、好ましくは、1050〜1200℃のエピタ
キシャル成長温度で、SiH4 、SiH2 Cl2 、Si
HCl3 やSiCl4 のシラン系ガスを原料として、水
素雰囲気中でエピタキシャル層を形成する工程である。
【0020】サブウエーハ結晶内酸素濃度([0])
は、1.2〜1.8×1018atoms/cm3 である
ことが望ましい。結晶内酸素濃度がこの範囲にない場合
には、熱履歴初期化工程と核制御成長処理工程を行って
も、ウエーハ内部のBMD密度を十分に大きくすること
が難しい。従って、十分なIG効果を得ることができな
い。
【0021】エピタキシャル処理の前に、水素やAr等
の不活性雰囲気中で高温熱処理を行って、ウエーハ表面
にDZ層を形成しておくことが好ましい。DZ層は、大
きさが20nm以上の酸素析出物(BMD)密度が10
3 個/cm3 以下である無欠陥層である。
【0022】DZ層は、少なくとも3μmの肉厚で形成
することが望ましい。DZ層が3μm未満の場合には、
欠陥がエピタキシャル層まで伸展(突き抜ける)という
不具合が生じ、高品質のシリコンウエーハを得ることが
できない。
【0023】なお、最初に述べたIG処理を省略した場
合にも、以下で述べる比較例のように、本発明方法とほ
ぼ同じ効果が得られる場合もある。しかしながら、IG
処理を行わないと、ウエーハ内部で成長するBMD密度
のバラツキが大きくなったり、エピタキシャル成長後の
BMD密度が0.5×108 個/cm3 以下になり、十
分なIG効果が得られないことがあるため、好ましくな
い。
【0024】図1は、本発明方法の熱処理工程を示す説
明図である。一点鎖線が本発明方法、破線が従来法であ
る。本発明方法において、保持工程が、保持時間K分及
び保持温度Tkeep℃で示されている。
【0025】また、図2は、本発明のシリコンエピタキ
シャルウエーハを概念的に示す断面図である。シリコン
エピタキシャルウエーハ1は、表面にエピタキシャル層
2、その内側に無欠陥層3、最も内側にBMD密度調整
領域5を有している。無欠陥層3とBMD密度調整領域
5の間には、通常、両者の中間的な性質を持つ中間層4
が形成される。
【0026】本発明方法によって、実際にシリコンウエ
ーハを製造した。また、従来法でもシリコンウエーハを
製造して、両者の比較を行った。
【0027】まず、平均酸素含有率が1.43×1018
atoms/cm3 (1.40〜1.50×1018at
oms/cm3 )のエピタキシャル用サブウエーハに対
して、表1に示すIG処理を行った。その結果、ウエー
ハ内部のBMD密度は、表2に示すようになった。比較
のため、何枚かのウエーハには、IG処理を行わなかっ
た。
【0028】BMD密度は、ウエーハ表面から100〜
200μm程度内部におけるBMD密度の平均値を用い
た。なお、IRトモグラフ法によるBMDの測定下限界
は約0.7×108 個/cm3 で寸法下限は30nmで
ある。
【0029】これらのウエーハに対して、図1に示した
温度処理を施した。すなわち、Tkeep℃までは平均
昇温速度30℃/minで加熱昇温し、Tkeep℃の
保持温度でK分間の温度保持工程を行った。この温度保
持工程の後は、再び、平均昇温速度30℃/minで加
熱昇温を行い、さらに、1130℃で25分間エピタキ
シャル成長を行った。ただし、P61〜P63では、こ
れと異なる温度でエピタキシャル成長を行った。
【0030】なお、エピタキシャル成長を行う前に、サ
ブウエーハ表面の自然酸化膜を除去するために、100
0℃以上の温度で、HClガスによる自然酸化膜除去工
程を行った。この処理は、図1では省略している。この
自然酸化膜除去処理工程は、エピタキシャル温度と同じ
かそれ以上の温度で行う。原料ガスとしては、HClガ
スの他にSiHCl3 やSiH2 Cl2 ガスを用いるこ
とができる。
【0031】IG処理条件、保持温度(Tkeep℃)
と保持時間(K)、HClエッチングの有無とエッチン
グ温度、及びエピタキシャル温度を表3と表4に示し
た。また、エピタキシャル成長後のウエーハ内部のBM
D密度も表3と表4に示した。表の左段の番号のJ,
P,Rは、それぞれ従来法、本発明法、比較法であるこ
とを示している。また、NDは、BMD密度が0.07
×108 個/cm3 以下であることを示している。
【0032】番号J01〜J06は、表2の従来法エピ
タキシャル後のBMD密度である。
【0033】番号R01〜R07は、本発明の保持温度
より低い温度で保持工程を行った場合のBMD密度であ
る。
【0034】番号P01〜P07は、保持温度を860
℃とした場合のBMD密度である。R01〜R07で
は、BMD密度が十分に大きくなっていないが、保持温
度を860℃に上げることによりBMD密度を増大でき
ることが分かる。また、保持時間が長いほど、BMD密
度が増大する傾向にあった。
【0035】さらに、番号P11〜15,21〜25,
31〜35は、保持温度を890℃、950℃、990
℃と高くした場合である。この温度範囲でも、保持温度
が高いほどBMD密度も大きい傾向にあった。
【0036】S−2のサブウエーハを用い保持温度を1
050℃まで上げた場合(番号R11〜R13)には、
予め行ったIG処理によるBMDのサイズが小さく、3
0℃/minの高速で1050℃まで昇温したため、B
MDがシリコン結晶内に再溶解してしまった。
【0037】一方、IG処理条件が異なるS−4のサブ
ウエーハを用いた場合(番号R14〜R16)には、B
MDの消滅は少なかった。
【0038】P41〜P45は、P01〜P05で行っ
たHClエッチングを省略した場合である。P51〜P
54は、各種のIG処理を行ったウエーハを950℃で
10分間保温した場合である。P61〜63では、HC
lエッチングの温度を変化させて、BMD密度を調べ
た。
【0039】
【表1】
【0040】
【表2】
【0041】
【表3】
【0042】
【表4】
【0043】
【発明の効果】本発明によれば、酸素析出物(BMD)
密度を制御するための温度保持工程を行って、ウエーハ
内部のBMD密度を調整し、十分なIG効果が得られる
だけのBMD密度を確保することができるので、品質の
安定したシリコンエピタキシャルウエーハを製造するこ
とが可能である。
【図面の簡単な説明】
【図1】本発明によるシリコンエピタキシャルウエーハ
の製造方法を説明するための説明図。
【図2】本発明によるシリコンエピタキシャルウエーハ
を概略的に示す断面図。
【符号の説明】
1 シリコンエピタキシャルウエーハ 2 エピタキシャル層 3 DZ層 4 中間層 5 BMD密度調整層
フロントページの続き (72)発明者 茶木 勝弘 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 竹田 隆二 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 河野 伸一 山口県徳山市大字徳山字江口開作8231−5 徳山セラミックス株式会社内 (72)発明者 田中 朗 山口県徳山市大字徳山字江口開作8231−5 徳山セラミックス株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 単結晶シリコンインゴットから形成した
    ウエーハを用い、イントリンシックゲッタリング効果を
    付与するためのIG処理工程と、酸素析出物(BMD)
    密度を制御するための温度保持工程と、ウエーハ表面に
    エピタキシャル層を形成するためのエピタキシャル処理
    工程を行うことを特徴とするシリコンウエーハの製造方
    法。
  2. 【請求項2】 温度保持工程が、850〜1030℃の
    温度範囲で0.5〜60分間保持する熱処理工程である
    ことを特徴とする請求項1に記載のシリコンエピタキシ
    ャルウエーハの製造方法。
  3. 【請求項3】 単結晶シリコンインゴットから形成した
    ウエーハの結晶内酸素濃度([0])が、1.2〜1.
    8×1018atoms/cm3 であることを特徴とする
    請求項1又は2のいずれか1項に記載のシリコンエピタ
    キシャルウエーハの製造方法。
  4. 【請求項4】 IG処理工程が、450〜900℃の温
    度範囲で3〜20時間処理する1段熱処理工程、又は、
    450〜900℃の温度範囲を0.5〜5℃/minの
    昇温速度で徐昇温するランプアップ熱処理工程、又は、
    450〜550℃で3〜15時間及び650〜800℃
    で6〜20時間処理する2段熱処理工程、の1つである
    ことを特徴とする請求項1〜3のいずれか1項に記載の
    シリコンエピタキシャルウエーハの製造方法。
  5. 【請求項5】 エピタキシャル処理工程が、1050〜
    1200℃のエピタキシャル成長温度で、SiH4 、S
    iH2 Cl2 、SiHCl3 やSiCl4 のシラン系ガ
    スを原料として、水素雰囲気中でエピタキシャル層を形
    成する工程であることを特徴とする請求項1〜4のいず
    れか1項に記載のシリコンエピタキシャルウエーハの製
    造方法。
  6. 【請求項6】 単結晶シリコンインゴットから形成され
    るシリコンエピタキシャルウエーハにおいて、酸素析出
    物(BMD)密度を調整するための温度保持工程を施
    し、酸素析出物密度が5×107 個/cm3 〜5×10
    10個/cm3 であるBMD密度調整領域をウエーハの内
    部に形成したことを特徴とするシリコンエピタキシャル
    ウエーハ。
  7. 【請求項7】 ウエーハ表面にエピタキシャル層を形成
    し、大きさが20nm以上の酸素析出物(BMD)の密
    度が103 個/cm3 以下である無欠陥層(DZ層)
    を、エピタキシャル層の内側に少なくとも1μmの肉厚
    で形成し、BMD密度調整領域をエピタキシャル層の内
    側から30μm以上内側に形成したことを特徴とする請
    求項6に記載のシリコンエピタキシャルウエーハ。
JP7837495A 1995-03-10 1995-03-10 シリコンエピタキシャルウエーハ及びその製造方法 Pending JPH08250506A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7837495A JPH08250506A (ja) 1995-03-10 1995-03-10 シリコンエピタキシャルウエーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7837495A JPH08250506A (ja) 1995-03-10 1995-03-10 シリコンエピタキシャルウエーハ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08250506A true JPH08250506A (ja) 1996-09-27

Family

ID=13660249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7837495A Pending JPH08250506A (ja) 1995-03-10 1995-03-10 シリコンエピタキシャルウエーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08250506A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
EP0964435A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Pre-epitaxial heat treatment method for a silicon epitaxial wafer
JP2003068746A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
CN116072524A (zh) * 2023-02-17 2023-05-05 浙江求是创芯半导体设备有限公司 一种改善硅外延片滑移线的方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
US6548886B1 (en) 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
EP0964435A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Pre-epitaxial heat treatment method for a silicon epitaxial wafer
US6277715B1 (en) 1998-06-11 2001-08-21 Shin-Etsu Handotai Co., Ltd. Production method for silicon epitaxial wafer
SG82617A1 (en) * 1998-06-11 2001-08-21 Shinetsu Handotai Kk Production method for silicon epitaxial wafer
US6641888B2 (en) 1999-03-26 2003-11-04 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer.
US6878451B2 (en) 1999-07-28 2005-04-12 Sumitomo Mitsubishi Silicon Corporation Silicon single crystal, silicon wafer, and epitaxial wafer
JP2003068746A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd アニールウエーハの製造方法及びアニールウエーハ
WO2003021660A1 (fr) * 2001-08-30 2003-03-13 Shin-Etsu Handotai Co.,Ltd. Procede de production d'une tranche recuite et tranche recuite
US7153785B2 (en) 2001-08-30 2006-12-26 Shin-Etsu Handotai Co., Ltd. Method of producing annealed wafer and annealed wafer
CN100343961C (zh) * 2001-08-30 2007-10-17 信越半导体株式会社 退火晶片的制造方法以及退火晶片
CN116072524A (zh) * 2023-02-17 2023-05-05 浙江求是创芯半导体设备有限公司 一种改善硅外延片滑移线的方法

Similar Documents

Publication Publication Date Title
CA2171375C (en) Manufacturing method of a silicon wafer having a controlled bmd concentration in the bulk and a good dz layer
JP2001151596A (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
JP2000091259A (ja) シリコンウェ―ハを処理するための急速熱プロセス
JPH11314997A (ja) 半導体シリコン単結晶ウェーハの製造方法
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
KR20000006046A (ko) 실리콘에피택셜웨이퍼의제조방법
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
JPH08250506A (ja) シリコンエピタキシャルウエーハ及びその製造方法
JP3172389B2 (ja) シリコンウエーハの製造方法
JP2000323689A (ja) 半導体エピタキシャル基板及びその製造方法
KR100368331B1 (ko) 반도체 웨이퍼의 열처리 방법 및 이를 통해 제조된 반도체 웨이퍼
TWI623018B (zh) 矽晶圓的製造方法
JPH10144698A (ja) シリコンウエーハ及びその製造方法
JP4080657B2 (ja) シリコン単結晶インゴットの製造方法
US20050032337A1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
JPH0636979A (ja) 半導体装置
JP3886576B2 (ja) シリコンウエーハ
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ
JP3294722B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP3172390B2 (ja) シリコンウエーハ及びその製造方法
JPH0897222A (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JPS6344720B2 (ja)
JPH0324058B2 (ja)
JPS63112488A (ja) 単結晶シリコンの成長方法