KR100226374B1 - 실리콘웨이퍼의 제조방법 - Google Patents

실리콘웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100226374B1
KR100226374B1 KR1019960006200A KR19960006200A KR100226374B1 KR 100226374 B1 KR100226374 B1 KR 100226374B1 KR 1019960006200 A KR1019960006200 A KR 1019960006200A KR 19960006200 A KR19960006200 A KR 19960006200A KR 100226374 B1 KR100226374 B1 KR 100226374B1
Authority
KR
South Korea
Prior art keywords
wafer
temperature
range
bmd
rate
Prior art date
Application number
KR1019960006200A
Other languages
English (en)
Other versions
KR960034481A (ko
Inventor
겐로 하야시
류지 다께다
가쯔히로 챠끼
신핑
준 요시까와
히로유끼 사이또
Original Assignee
후지이 아키히로
도시바세라믹스가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP07709395A external-priority patent/JP3172389B2/ja
Priority claimed from JP08452495A external-priority patent/JP3172390B2/ja
Priority claimed from JP18325095A external-priority patent/JP3171308B2/ja
Application filed by 후지이 아키히로, 도시바세라믹스가부시키가이샤 filed Critical 후지이 아키히로
Publication of KR960034481A publication Critical patent/KR960034481A/ko
Application granted granted Critical
Publication of KR100226374B1 publication Critical patent/KR100226374B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

열히스토리 초기화단계에서, 수소, 헬륨 및 아르곤 중 적어도 하나를 포함하는 분위기에서 열처리가 수행되는 한편 온도는 15 - 1,000℃/min의 비율로 700℃ 내지 1,000℃의 범위에서 상승된다. 제어된 핵성장단계에서, 열처리는 상기 분위기에서 수행되고, 온도는 0.5-60분 동안 850℃ 내지 980℃의 범위에서 일정하게 유지된다.

Description

실리콘웨이퍼의 제조방법
제1도는 본 발명의 제1실시예에 따른 제조방법을 도시하는 온도 다이어그램.
제2도는 본 발명의 제2실시예에 의해 생산된 실리콘웨이퍼를 도식적으로 도시하는 단면도.
제3도는 슬립의 발생에 대한 조건의 범위를 도시하는 그래프.
제4도는 본 발명의 제2실시예에 따른 제조방법을 도시하는 온도 다이어그램.
제5도는 본 발명의 제3실시예에 따른 제조방법과 종래의 제조방법을 도시하는 온도 다이어그램.
제6도는 초기의 산소농도와 BMD농도 사이의 관계를 도시하는 그래프.
본 발명은 반도체 디바이스용의 실리콘웨이퍼 및 그의 제조방법에 관한 것이다. 본 발명은 또한 VLSI와 같은 반도체 장치에 사용되는 고품질의 실리콘웨이퍼에 제조방법에 관한 것이다.
실리콘웨이퍼는 단결정 실리콘 잉곳으로부터 잘라내어진다.
실리콘 단결정은 쵸크랄스키 방법(Czochralski method)에 의해 제조할 수 있다. 즉, 원료 폴리실리콘을 석영유리(SiO2)질의 도가니에 넣고, 이것을 가열, 용융하고 종결정(seed crystal)을 사용해서 실리콘 단결정을 인상하는 것이다.
일반적으로 쵸크랄스키 방법으로 제조한 실리콘 단결정 속에는 산소가 고용(固溶)되어 있다. 그 이유는 석영도가니로부터 용융실리콘 액으로 산소가 고용되는 현상 때문이다. 그리고 단결정 인상 후의 냉각과정에 있어서, 실리콘 단결정은 1420℃의 응고온도에서 실온까지 온도 히스토리 또는 온도이력(냉각 히스토리 또는 냉각이력)을 받아 각각의 온도에 있어서 결정 내에 결함이 형성된다.
그 중에서도 500-450℃의 온도하강과정에서는 0.6-0.9nm의 초미세 산소석출물(초기물질)이 발생한다. 초기물질은 인상 후에 하는 열처리공정, 예를 들면 디바이스공정에 있어서 석출핵이 되어 산소석출물(BMD)로서 성장한다. 이 BMD는 웨이퍼표면에서 석출하면 디바이스의 결함원인(예를 들어 전기누설)이 되어 바람직하지 않다.
그러나 웨이퍼 내부에 발생한 BMD는 오염금속을 트랩하기 때문에 유용한 결함이 된다. 이것이 소위 인트린식 게터(IG: intrinsic gettering)효과이다.
HI웨이퍼(상품명)는 이와 같은 구조를 디바이스 공정 전에 적극적으로 도입한 고품질의 웨이퍼이다. 즉 HI웨이퍼는 슬라이스 가공후의 경면 웨이퍼를 1100-1300℃의 수소분위기 중에서 0.1-수시간 처리함으로써 웨이퍼내부에 BMD층을 형성하고 또 표층에 DZ(denuded zone)층을 형성한 것이다. DZ층이란 크기가 20nm이상의 산소석출물의 밀도가 103/㎤ 이하의 무결함층을 말한다.
BMD의 석출핵이되는 초기물질, 즉 초미세 산소석출물의 밀도나 크기는 단결정을 인상할시의 열히스토리나 실리콘 용융액의 상태에 따라 크게 영향받는다. 이 때문에 수소처리 공정에서 초기물질을 핵으로 하여 성장하는 BMD의 크기나 밀도도 이들 조건에 따라 크게 변화게 된다. 따라서 제품으로서 얻어진 실리콘웨이퍼의 품질에도 분산이 생긴다.
그러나 단결정 인상조건을 엄밀하게 제어하는 것은 기술적으로 매우 어려운일이다. 그 때문에 초기물질을 핵으로 하여 성장하는 BMD의 크기나 밀도를 정확하게 제어하여 실리콘웨이퍼의 품질을 향상시키는 것은 어렵다고 생각되고 있었다.
디바이스의 활성층의 BMD를 제거하기 위해 일반적으로 다음과 같은 조치가 취해지고 있다. 즉, 수소나 아르곤등의 불활성 분위기 속에서 웨이퍼에 고온열처리를 하여 표층의 산소를 외부확산 제거하거나, 시레인(silane)계 가스를 수소분위기 속에서 환원 처리하여 웨이퍼 표면에 에피택셜층(epitaxial layer)을 형성하는 것이다. 이들 열처리는 보통 1100-1300℃의 고온에서 이루어진다. 이것은 실리콘 결정내를 이동하는 산소의 확산속도가 매우 작기 때문이다.
그러나 실리콘 결정은 1000℃ 이상의 고온이 되면 소성변형하기 쉽게 된다. 이 때문에 고온가열시에 웨이퍼면내에 놓아 어느 정도 큰 온도분포차가 생겼을 경우에는 소성변형(실리콘 결정조성의 미끄럼전이발생)이 일어나고, 그 결과 슬립결함이 발생한다. 예를 들면 웨이퍼의 평균온도가 1200℃인 경우에는 웨이퍼 중심부와 주변부의 온도차가 수℃에서도 슬립 결함이 생길 우려가 있다.
일반적으로 직경 150㎜(6인치) 미만의 웨이퍼의 열처리에는 횡형로가 사용되고, 직경 150㎜ 및 200㎜(8인치) 이상의 웨이퍼에서는 종형로가 사용된다. 이들로(爐)의 가열에는 금속제의 히터가 사용되어, 로내 전체를 가열하는 형식이 취해지고 있다. 한편, 수백℃ 이상의 고온처리를 단시간의 공정으로 하는 경우에는 단일형(웨이퍼 바이 훼이퍼형)의 장치를 사용하는 것이 편리하다. 단일형의 장치는 램프 등에 의해 웨이퍼 1장분의 온도를 정확하게 제어하고, 로내의 열 용량을 가능한 한 절감시켜서 고속온도상승ㆍ온도하강이 가능한 구성으로 되어있다.
그런데 웨이퍼면내의 온도차가 가장 커지는 것은 웨이퍼의 온도상승 또는 온도하강시이며, 특히 온도상승시에 이러한 현상이 현저해진다. 웨이퍼의 슬립결함을 방지하는 하나의 방법으로서 평행상태에 가까운 형태로 천천히 온도 상승시키는 가열방법이 있다. 천천히 온도를 상승시키는 방법은 웨이퍼의 처리장수가 많은 대형로에 적합하다. 그러나 이 방법으로는 프로세스 공정시간이 길어지기 때문에 생산성을 어느 정도 이상 향상시킬 수 없었다.
한편, 단일형의 장치에서는 1장의 웨이퍼에 가장 적합한 열량을 공급하여 웨이퍼면내의 온도분포를 가장 적합하게 제어함으로써 슬립결함을 방지하는 것이 가능하다. 그러나 단일형의 장치에서는 처리장수가 적기 때문에 역시 생산성을 충분히 향상시킬 수 없었다.
이상과 같이 일반적으로 디바이스 활성층의 BMD를 제거하기 위해 수소나 아르곤 등의 불활성 분위기에서 웨이퍼에 대해 고온열처리를 하여 표층의 산소를 외부확산 제거하거나, 시레인(silane)계 가스를 수소분위기 속에서 환원 처리하여 웨이퍼상에 에피택셜층을 형성한다.
특히 VLSI 등의 반도체 디바이스에 사용하는 고품위 웨이퍼의 경우에는 비록 미량이라도 금속불순물이 혼입되거나, 미세 결함이 웨이퍼 활성영역(표면으로 부터 10㎛까지의 표층영역)에 조금이라도 존재하면, 디바이스 특성이 열화되어 신뢰성이 손상된다. 이 때문에 종래의 제법으로는 고집적화 디바이스용의 고품위 웨이퍼를 양품률이 좋게 제조하는 것은 어려웠다.
그래서 본 출원인은 고품위의 실리콘웨이퍼를 제조하기 위한 방법을 몇 가지 제안하였으며 이들 방법은 내부 게터링(IG)법에 의거하고 있다(일본국 미심사 특허공개제 1994-295912호, 동제 1994-295913, 일본특허 출원제 1994-229765호, 동제 1994-229766호 참조)
IG법에 위하면 웨이퍼에 고온열처리를 함으로써 웨이퍼표면의 산소를 외부로 확산하여 디바이스 활성영역에 결함이 적은 DN층을 형성할 수 있다. 또 벌크부에 형성된 BMD에 의해 실리콘 매트릭스를 비뚤어지게 하여 이차적인 전이나 적충결함을 유기해서 금속불순물을 게터링할 수 있다.
본 출원인이 제안한 방법으로는 잉곳의 열히스토리를 초기화하고 또 광범위한 산소농도범위의 웨이퍼에 대응하기 위해 전단 열처리가 이루어진다. 전단열처리에 의해 BMD의 밀도와 크기를 균일화하는 것이다. 그러나 실제로는 디바이스 활성층의 미세산소석출물을 완전히 외부 확산하는 것은 어려웠다. 한편, 열처리공정이 늘어나 비용이 상승되는 어려움도 있었다.
고품위 웨이퍼의 제조에 관한 기술적 문제점을 더욱 상세하게 기술한다. 환원성가스 100% 또는 불활성가스 100% 분위기에서 상기 고온열처리를 하면 웨이퍼표면에 DZ 층을 형성함과 동시에 벌크부에 BMD 층을 형성하여 어느 정도의 IG 효과를 얻을 수 있다.
고온열처리는 온도상승 프로세스, 온도유지 프로세스 및 온도하강 프로세스로 이루어진다. 온도상승속도는 예를 들면 실온에서 1000℃까지는 10℃/min, 1000℃에서 1200℃까지는 3℃/min 이었다. 그리고 1200℃에서 1시간 이상 온도 유지 처리를 하여 1200℃에서 800℃까지 3℃/min의 온도하강 속도로 온도를 하강시켰었다.
온도상승 프로세스에서는 슬립전이대책 및 처리로(爐)의 제약 때문에 온도상승속도가 꽤 낮게 설정되어 있었다. 이 저속온도상승에 의해 벌크부에서는 BMD가 성장하고, 표층부에서는 산호의 외부확산이 일어나 산소농도가 감소한다. 유지온도에 도달하면, 표층부의 산소는 한층 더 외부 확산하여 BMD의 소멸이 가속화된다. 벌크부에서는 산소가 웨이퍼내에 확산되어 BMD의 수축이 발생하지만, 산소감소량이 적기 때문에 BMD는 소멸하지 않는다.
온도하강 프로세스에서는 온도하강속도가 작기 때문에 이론상은 표층부에서도 BMD가 성장하지만, 실제로는 산소가 외부확산에 의해 감소하고 있기 때문에 BMD는 형성되지 않고 DZ 층이 된다. 한편, 벌크부에서는 다시 BMD가 석출ㆍ성장한다.
본 발명자들의 실험에 의하면, 상기 열처리 프로세스에서는 열처리후의 BMD밀도는 웨이퍼의 초기산소농도에 의존하여, 제 6 도의 ●로 나타낸 바와 같이 초기 산소농도가 크면 BMD 밀도도 커진다.
특히 초기산소농도가 1.6×1018atoms/㎤이상의 웨이퍼인 경우에는 제 6 도에서 알 수 있는 바와 같이 상기 열처리에 의해 1019개/㎤ 이상의 BMD가 형성된다. 이와 같이 다수의 BMD를 포함한 웨이퍼는 금속불순물의 게터링 효과면에서는 뛰어나다. 그러나 디바이스 활성층이나 그 근처에도 BMD가 존재하게 되어 디바이스 특성에 관해서는 마이너스가 된다. 또 과잉의 BMD는 웨이퍼의 기계적인 강도도 저하시킨다.
그런데 고집적화된 최신의 메모리 디바이스용 웨이퍼에 있어서는 디바이스 공저에서 혼입되는 금속불순물을 게터링하는 것보다 웨이퍼표면의 활성 층을 보다 무결함으로 하는 것이 중요해지고 있다. 이와 같이 최근에는 보다 완전한 무결함 층을 갖고 BMD 밀도가 작은 웨이퍼가 요구되고 있지만, 상기 방법으로는 그와 같은 웨이퍼를 저 비용으로 제조하는 것이 어려웠다.
이상과 같이 종래기술의 문제점에 비추어 본 발명은 BMD밀도를 조정함으로써 품질이 보다 안정된 실리콘의 제조방법을 제공하는 것을 목절으로 한다.
본 발명의 또다른 목적은 DN층(무결함층)을 구비하여 실질적으로 슬립결합이 없는 실리콘웨이퍼 및 그와 같은 실리콘웨이퍼를 효율적이면서도 저 비용으로 제조하기 위한 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 원료가 되는 웨이퍼의 산소농도가 커도 벌크부의 BMD를 저밀도로 억제하고, 또 디바이스 활성 층의 무결함도를 충분히 높일 수 있는 실리콘웨이퍼의 제조방법 및 이 방법에 의해 제조한 고품질의 실리콘웨이퍼를 제공하는 것이다.
[실시예1]
실시예 1에 따른 실리콘웨이퍼의 제조방법에서는 단결정 실리콘 잉곳을 슬라이스 하여 얻어진 웨이퍼를 사용하며, 초미세 산소석출물(초기물질)의 밀도를 제어하기 위한 열히스토리 초기화공정과, 재차 석출핵을 제어하면서 성장시키기 위한 핵제어성장 처리 공정을 포함한다. 이들 공정에 의해 초기물질의 크기를 제어하는 것도 가능하다.
열히스토리 초기화공정과 핵제어성장 처리공정에 의해 산소석출물(BMD)의 밀도를 106cm_3-1010cm_3이하의 범위로 조정한 BMD 밀도 조정층을 웨이퍼 내부에 형성한다. 산소석출물 밀도의 더 바람직한 범위는 107cm_3이상, 109cm_3이하이다. 이와 같이 밀도를 한정하는 이유는 106cm_3미만에서는 IG 효과가 적어지고, 1010cm_3를 넘으면 웨이퍼의 기계적 강도가 저하되어 슬립이 발생하기 쉽게 되기 때문이다.
단결정 실리콘 잉곳을 슬라이스한 웨이퍼의 결정내 산소농도 Oi는 1.2-1.8×1018atoms/㎤인 것이 바람직하다. 결정내 산소농도가 이 범위에 없을 경우에는 열 이력 초기화 공정과 핵제어성장 처리공정을 해도 BMD 밀도를 충분히 크게 하는 것이 어렵다. 따라서 충분한 IG 효과를 얻을 수 없다.
열히스토리 초기화 공정은 바람직하게는 수소, 헬륨, 아르곤중 적어도 하나로 이루어진 분위기에 있어서, 700-1000℃의 온도범위를 15-1000℃/min의 온도상승 속도로 웨이퍼를 가열하면서 온도를 상승시키는 열처리 공정이다. 온도상승속도가 15℃/min 미만 및 1000℃/min을 넘는 경우에는 초기물질의 밀도나 크기의 분산을 확실하게 초기화할 수 없다. 즉 초기물질을 용태화시켜 열 이력을 초기화할 수 없는 것이다.
핵제어성장 처리공정은 바람직하게는 수소, 헬륨, 아르곤중 적어도 하나로 이루어진 분위기에 있어서, 850-980℃의 온도범위에서 0.5-60분간 유지하는 열처리공정이다. 이와 같이 핵제어성장 처리공정에서 재차 석출핵을 제어 상장시킴으로써 BMD를 안정적으로 석출시킬 수 있다.
열 이력 초기화공정과 핵제어성장 처리공정후에 수소, 헬륨, 아르곤중 적어도 하나로 이루어진 분위기에 있어서, 1000-1300℃의 온도범위를 0.5-5℃/min의 온도 상승속도로 가열하여 온도를 상승시키는 열처리공정과, 1100-1300℃의 온도범위에서 5분간 이상 체재시키는 열처리공정을 함으로써 웨이퍼 내부에서 BMD를 안정석출(성장)시키고, 또 웨이퍼표면에 DZ층을 형성할 수 있다.
DZ층은 크기가 20nm 이상의 산소석출물(BMD)에서 그 밀도가 103cm_3이하인 무결함 층이다. DZ층은 웨이퍼 표면으로부터 적어도 3㎛의 두께로 형성하는 것이 바람직하다. DZ층의 두께 3㎛ 미만의 경우에는 디바이스 공정에서의 누설 등의 불량 발생이라는 문제가 생겨, 고품질의 실리콘웨이퍼를 얻을 수 없다.
제 1 도는 본 발명 방법의 열처리공정을 도시한 설명도이다. 열히스토리 초기화 공정은 온도상승속도(1)로 표시되어 있다. 또 핵제어성장 처리공정은 유지온도(1)(유지시간(1))로서 표시되어 있다. 또 온도상승속도(2)와 처리온도(3)(처리시간(3))로 표시된 공정에 있어서는 웨이퍼내부에서 BMD가 안정석출(성장)하여 웨이퍼 표면에 DN층이 형성된다.
제 2 도는 본 발명의 실리콘웨이퍼의 실시예를 개념적으로 도시한 단면도이다. 실리콘웨이퍼(11)는 내부의 BMD 밀도 조정층(13)과 표면의 DN층(12)으로 구성되어 있다. 또 양자 사이에는 보통 중간적인 층(도시하지 않음)이 형성된다.
본 발명의 방법에 의해 실제로 실리콘웨이퍼를 제조했다. 또 종래법에서도 마찬가지로 실리콘웨이퍼를 제조하여 양자의 비교를 했다.
먼저 몇몇 다른 조건에서 단결정 실리콘 잉곳을 제조하고 이것을 슬라이스하여 웨이퍼를 형성했다. 그 산소농도를 조사한 바 테이블 1의 결과를 얻을 수 있었다.
이들 웨이퍼를 사용하여 테이블2에 나타낸 처리조건에서 열처리를 했다. 각 예에서는 각각 5장의 웨이퍼를 준비하여 5장을 함께 열처리했다. 또 종래예에서는 850-980℃의 온도상승도중에 유지공정을 하지 않았다.
열처리 종료 후 얻어진 실리콘웨이퍼의 BMD 밀도를 조사했다. 그 결과를 테이블3에 나타냈다.
표 3으로 알 수 있는 바와 같이 잉곳으로부터 슬라이스 한 시점에서 산소농도가 같은 웨이퍼라도 종래 법으로 열처리했을 경우에는 BMD의 분산이 50% 이상이나 되고, 극단적인 예에서는 수배 이상 분산이 있었다.
이에 비해 본 발명의 실시예에서는 산소농도가 같은 웨이퍼이면 BMD 밀도는 무려 15% 이내의 분산에 그치는 것을 알 수 있다. 본 발명의 실시예에 있어서 BMD 밀도의 분산은 최악의 경우라도 40% 이내로 할 수 있었다.
또 본 발명의 방법에 의하면 웨이퍼 내부에서 BMD가 대체로 균일하게 분포하고, 따라서 동일 웨이퍼내에 있어서의 BMD 밀도의 분산도 매우 작게 할 수 있다.
본 발명의 제 1 실시예에 따르면, 히스토리 초기화공정과 핵제어성장 처리공정에 의해 웨이퍼내부의 BMD 밀도가 조정된다. 따라서 IG 효과가 크게 품질이 안정된 실리콘웨이퍼를 제조할 수 있다.
[실시예 2]
제 3 도는 실리콘웨이퍼내에 온도차가 있는 경우의 슬립결함의 발생영역을 도시한 그래프이다. 제 3 도에 있어서 가로축은 웨이퍼의 평균온도이다. 슬립발생영역은 곡선의 위쪽에 도시되어 있다. 본 발명자들은 웨이퍼내 온도분포가 제 3 도의 슬립발생 영역에 있는 경우에 슬립발생의 확률이 커지는 것을 발견했다.
제 3 도에 알 수 있는 바와 같이 슬립결함은 1000℃를 넘으면 급격하게 발생하기 쉬워져, 웨이퍼내 온도차가 아주 작아도 슬립결함이 발생하게 된다. 따라서 1000℃를 넘으면 웨이퍼의 온도관리를 보다 엄격하게 할 필요가 있다.
이와 같은 슬립결함의 발생특성을 고려하여 본 발명의 제 2 실시예에서는 실리콘웨이퍼의 디바이스 활성층 부분에 무결함층(DZ층)을 형성하기 위한 열처리를 다음의 방식으로 행한다. 즉, 800-1000℃의 온도범위에 있어서 온도상승 속도가 15-100℃/ min의 초기온도상승공정을 하고, 1000-1300℃의 온도범위에 있어서 저속으로온도 상승시키는 저속 온도상승 공정을 하며, 그런 후에 1100-1300℃의 온도범위에서 5분 이상 동안 체재시키는 체재유지 공정을 하는 것이다.
저속의 온도상승 공정은 바람직하게는 0.5-10℃/ min의 온도상승 속도로 행한다. 더 바람직한 온도상승 속도는 1-5℃/ min이다.
온도상승 속도가 0.5℃/ min 미만인 경우에는 열처리에 많은 시간을 요하여 비용이 상승된다. 또 온도상승 속도가 10℃/ min을 넘는 경우에는 웨이퍼면 내의 온도차가 커지기 때문에 슬립결함의 발생을 확실하게 방지할 수 없다.
초기 온도상승 공정이 15℃/ min 미만인 속도이면, 웨이퍼 내부의 결정결함으 원인이 되는 미소핵(초기물질)이 성장하여 BMD의 생성이 증가하고, 좋은 무결합층이 형성되지 않게 되기 때문이다.
초기온도상승 공정이 100℃/ min 이상의 속도는 웨이퍼에 가해지는 열응력이 커져서 실용적이지 않다.
체재유지 공정을 1100-1300℃에서 하는 이유는 1100℃ 미만에서는 산소의 외부확산의 효율이 나빠 좋은 무결함층을 형성할 수 없기 때문이다. 또 1300℃를 넘는 온도에서는 웨이퍼 내부의 BMD가 과대하게 너무 성장하여 웨이퍼의 기계적 강도가 나빠진다.
이들 열처리는 수소, 헬륨 및 아르곤 중 적어도 하나로 이루어진 분위기 속에서 행하는 것이 바람직하다.
이상의 열처리를 함으로써 웨이퍼표면에 두께가 적어도 3㎛이며, 산소석출물(BMD)밀도가 10개/ cm이하인 무결함층, 즉 DZ층을 형성할 수 있다. DZ층의 두께가 3㎛ 미만인 경우에는 디바이스 공정에서 누설이 발생하는 등의 문제가 생기기 때문에 고품질의 실리콘웨이퍼를 얻을 수 없게 된다.
또 DZ층의 두께의 상한은 약 30㎛ 정도로 한다. DZ층의 두께가 이것을 넘는 경우에는 웨히퍼 내부에 형성되는 BMD층에 의한 DZ층에 미치는 게터링효과가 모자라게 되는 등의 문제가 생긴다.
또한 상기 열처리에 의해 실리콘웨이퍼 내부에 BMD층을 형성하는 것도 가능하다. BMD층이란 산소석출물을 포함하며 인트린식 게터(IG)효과가 있는 층이다. IG 효과가 있는 BMD층을 형성하기 위해서는 단결정 실리콘 잉곳을 슬라이스 한 웨이퍼의 결정내 산소농도([O])가 1.2-1.8×10 atoms/cm인 것이 바람직하다.
제 4 도는 본 발명의 제 2 실시예의 열처리공정의 일례를 도시한 설명도이다. 제 4 도에 있어서, 로 입력온도 T1℃에서부터 1000℃까지의 온도상승 공정은 온도상승속도(1)로 나타내어져 있다. 1000℃에서 1200℃의 온도상승공정은 온도상승속도(2)로 나타내어져 있다. 온도상승후의 체재우지공정은 열처리로서 도시되어 있다.
본 발명의 제 2 실시예에 의해 실제로 실리콘웨이퍼를 제조했다. 또 비교예로서 열처리 조건을 일부 변경하여 실리콘웨이퍼를 제조하고 실시예와 비교했다.
우선 다른 인상조건으로 단결정 실리콘 잉곳을 인상하고 이것을 슬라이스 하여, 평균산소 함유 율이 1.3×10, 1.5×10, 1.7×10atoms/cm 의 실리콘웨이퍼(각각을 W-A, W-B, W-C로 한다)를 형성했다.
이들 웨이퍼에 대해 테이블 4에 도시한 열처리를 했다. HT01부터 HT10이 비교예이고, HT11-HT38이 본 발명의 실시예이다.
HT01부터 HT05는 도중에 온도상승 속도를 변경하지 않고 30-2℃/min의 범위에서 온도상승속도를 일정하게 유지한 비교예이다.
HT06과 HT07은 웨이퍼 입력후의 온도상승속도(1)를 30℃/min으로 하고, 그후의 온도상승속도(2)를 20, 15℃/min으로 인하한 비교예이다.
HT08은 HT07의 처리분위기를 수소분위기에서 아르곤 분위기로 변경한 비교예이다.
HT 09 및 HT10은 온도상승속도(1)를 30℃/min에서 40, 50℃/min으로 늘린 경우의 비교예이다.
HT11-HT13은 로입력 온도를 600, 700, 800℃로 각각 변경한 경우의 실시예이다.
HT14-HT16은 HT12의 온도상승속도(2)를 각각 0.5, 1, 5℃/min로 늘려갔을 경우의 실시예이다
HT17-HT20은 HT12의 온도상승속도(1)를 각각 20, 50, 60, 80℃/min로 늘려갔을 경우의 실시예이다.
HT21-HT24는 HT12의 처리온도를 각각 1100, 1150, 1250, 1290℃로 올렸을 경우의 실시예이다.
HT25와 HT26은 처리분위기 가스를 수소에서 아르곤, 헬륨으로 변경한 경우의 실시예이다.
HT27-HT31은 수소, 아르곤, 헬륨의 2성분계 또는 3성분계의 가스분위기에서 열처리를 한 경우의 실시예이다.
피열처리 웨이퍼가 W-A, W-B, W-C인 경우의 결과를 각각 테이블5-테이블7에 나타냈다. 테이블5-테이블7로 알 수 있는 바와 같이 웨이퍼의 산소농도가 변해도 DN 층의 두께 및 슬립의 발생상황에 거의 변화는 없었다. 또 어느 실시예에 있어서도 DN 층은 3㎛ 이상 형성되었다.
또 로입력 온도를 600-800℃로 해도 슬립결함은 발생하지 않았다(HT11- HT13).
1000℃까지의 온도상승속도를 30℃/min로 늘려도 그 후의 온도상승속도를 늦춤으로써 슬립결함의 발생을 방지할 수 있었다(HT14-HT16).
1000℃까지의 온도상승속도를 20℃/min에서 80℃/min까지 늘려도 슬립결함은 발생하지 않든가 또는 아주 조금 발생하는 정도였다.(HT17-HT20).
테이블5-테이블7에 있어서 슬립발생정도가 작다는 것은 구체적으로 JISH0609-1994 선택에칭에 의한 실리콘의 결정결함의 관찰방법에 기재된 방법에 의해 관찰된 웨이퍼의 슬립에 있어서, 슬립의 발생지점이 1군데이고 슬립의 갯수가 10개 이하인 경우이고, 중간이란 마찬가지로 발생지점이 1군데이고 10개를 넘는 경우 또는 발생지점이 여러 군데에 걸쳐 있고 합계가 50개 이하인 경우이며, 크다라는 것은 마찬가지로 발생지점이 여러 군데에 걸쳐있고 합계가 50개를 넘는 경우를 의미하고 있다.
열처리속도를 1100℃-1290℃까지 변화시켰을 경우, 온도가 높아질수록 DZ층의 두께가 두꺼워졌다. 한편, 슬립은 온도가 높을수록 발생하기 쉬워지지만 아주 조금 발생할 뿐이었다(HT21-HT24).
분위기 가스를 수소단독으로부터 헬륨, 아르곤이나 수소와 헬륨, 아르곤과의 혼합분위기로 해도 수소단독분위기의 경우와 마찬가지로 DN층이 형성되어 슬립도 발생하지 않았다(HT25-HT31).
처리시간을 5분에서 240분까지 변화시켜도 슬립 결함의 발생은 없고, DN 층의 두께도 두꺼워질 뿐이었다(HT32-HT36).
이상의 실험으로 분명한 바와 같이 본 발명으 제 2 실시예에 의하면 웨이퍼표면에 두께 3㎛이상의 DN층을 갖고 있어, 실질적으로 슬립결함이 없는 고품질의 실리콘웨이퍼를 효율성 높게 저 비용으로 제조하는 것이 가능하다.
또한 본 발명의 제 2 실시예는 산소함유량이 비교적 적은 FZ(foat zone)법으로 제조된 실리콘웨이퍼에 대해서도 적용 가능하다. 그 경우에도 웨이퍼표면의 산소농도를 더욱 저하시켜 DN층을 형성하여 웨이퍼표면의 질을 개량할 수 있다.
[실시예3]
본 발명의 실시예3에 있어서 산소농도는 올드(old)ASTM의 환산계수에 의한 값이다.
우선 웨이퍼를 열처리할 때의 BMD의 일반적 동작 상태를 기술하겠다. 고전적 핵형성 이론에 의한면 BMD는 산소 클러스터(cluster)를 균일 핵으로 하여 과포화의 산소가 부착 및 이탈함으로써 각가 성장 및 수축한다. BMD가 성장하는가 축소ㆍ소멸하는가는 그 시점에서의 임게핵반경에 따라 결정된다. 임계핵반경은 BMD의 크기, 온도 및 산소농도에 따라 결정된다. 임계핵반경은 온도에 의존하여 고온이 되면 커진다. 또 어느 온도에 웨이퍼를 유지했을 경우에는 이 온도에서의 임계핵반경보다 큰 BMD는 더욱 성장을 계속하고, 임계핵반경보다 지름이 작은 BMD는 축소ㆍ소멸한다.
본 발명자들은 이상의 사항을 웨이퍼의 제조에 응용하여 BMD의 거동을 정확하게 제어하면, 고집적도 디바이스의 제조에 매우 적합한 웨이퍼를 제조할 수 있음을 깨달아 본 발명을 완성하기에 이른 것이다.
본 발명의 제 3 실시예는 격자간 산소농도(Oi]가 1.4-1.8×10atoms/㎤의 실리콘웨이퍼를 사용하여 수소가스 및 불활성가스중 적어도 한쪽을 포함한 분위기 속에 있어서, 1100℃-1300℃의 온도범위에서 1분-48시간 체재시키는 체재공정을 하여 상기 체재온도까지의 온도상승속도를 실온 -900℃의 온도범위에서는 15-100℃/min로 설정하고, 900℃-체재온도의 온도범위에서 1-15℃/min로 설정하는 것을 특징으로 하고 있다.
체재공정은 100℃-1300℃에서 이루어진다. 체재온도가 100℃ 미만에서는 BMD 밀도를 낮게 억제할 수 없다. 또 체재온도가 1300℃를 넘는 경우에는 장치의 안정성과 신뢰성에 문제가 생긴다.
체재공정의 계속시간은 1분-48시간이다. 1분 미만에서는 BMD 밀도를 낮게 억제할 수 없어 본 발명의 효과를 충분히 얻을 수 없다. 또 48시간을 넘어 체재공정을 해도 그 이상의 효과를 얻는 것이 어렵다.
실온-900℃에서의 온도상승과정에 있어서, 온도상승속도를 15℃/min 이상으로 함으로써 임계핵반경의 실질적인 증대속도를 BMD의 실질적인 성장속도보다 크게 할 수 있다. 따라서 임계핵반경을 상당한 비율의 기존 BMD의 지름보다 크게 할 수 있어 이 BMD는 그 이상 성장하지 않고 축소된다. 다만 온도상승속도가 비교적 크고, 온도상승과정이 단시간이기 때문에 온도상승 과정중에 완전히 소멸하는 BMD의 수는 많지 않다(조건에 따라서는 거의 없다). 물론 검출가능한 크기의 BMD의 수는 어느 정도 감소한다.
실온-900℃의 온도범위에서의 바람직한 온도상승속도는 20℃/min 이상이다. 또 더 바람직한 오도상승속도는 30℃/min 이상이다. 이와 같이 온도상승 속도를 크게 함으로써 큰 지름의 또는 검출 가능한 크기의 BMD의 밀도를 더욱 절감할수 있다.
900℃-체재온도의 온도영역에서는 온도상승속도가 15℃/min을 넘으면 BMD 밀도가 너무 저하되어 게터링 작용이 불충분해짐과 동시에 슬립도 발생하기 쉬워져 디바이스 공정에서 문제가 생긴다. 또 온도상승속도가 1℃/min 미만의 경우에는 반대로 BMD 밀도가 너무 커져서 본 발명의 효과를 얻을 수 없어 고집적도의 디바이스에 적합하지 않게 된다.
900℃-체재온도의 온도영역에서의 바람직한 온도상승속도는 5-10℃/min이다. 이 경우에는 상기 효과를 더욱 높일 수 있다.
제 5 도의 꺾은 선 a는 본 발명의 열처리 프로세스의 일례를 도시하고 있다. 또 일점쇄선 b는 종래의 열처리 프로세스의 일례를 도시하고 있다.
제 3 실시예에서는 이와 같은 열처리를 함으로써 20nm 이상의 BMD가 10cm이하의 DN층을 표면으로부터 적어도 10㎛의 두께로 형성하고, 그 내측 벌크부의 BMD 밀도를 1×10CM 이상 또 exp{9.21×10×Oi +3.224}cm이하로 할 수 있는 것이다. 이와 같은 실리콘웨이퍼는 제 2 도의 그래프에서는 영역 A + B + C로 도시되어 있다.
보다 바람직한 BMD 밀도의 범위로서는 1×10cmBMD1×108cm-3또 BMDexp{9.210×1018×Oi +3.224}cm-3(제 6 도중의 영역 A+B)이고, 더 바람직하게는 BMDexp{5.757×1018×Oi +3.224}cm-3(제 6 도중의 영역 A)이다.
이와 같은 범위의 BMD 밀도를 가진 웨이퍼는 게터링 기능을 갖고 있고, 또 표층의 디바이스 활성층은 양호한 무결함의 DN층이 되어 기계적 강도도 저하되지 않는 것이다.
표층부의 DZ 층중의 BMD는 실질적으로 0인 것이 바람직하다. DZ층중의 BMD를 상기와 같이 규정한 이유는 현재 장치의 BMD 크기의 검출한계가 20nm이기 때문이며, BMD 밀도가 103cm-3를 넘으면 이미 무결함이라고는 할 수 없어 제조되는 디바이스의 특성에 악영향을 미치기 때문이다.
이하 본 발명의 실시예1-5 및 비교예 1-4에 대해 기술한다.
실시예 1-5 및 비교예1-4에서 사용한 웨이퍼는 쵸크랄스키 방법으로 인상한 실리콘 잉곳으로부터 잘라낸 것으로 보통의 경면가공이 되어 있다. 웨이퍼는 N형식, 면방위(100), 비저항 1-1000/㎝, 초기격자간 산소농도[Oi]는 1.4-1.74×1018cm18atoms/㎤ 이었다. 또 열처리용의 로 로서는 단열성을 향상시켜 가열원의 발생열량을 늘린 세로형 방식의 로를 사용했다.
[예 1]
상기 웨이퍼중, [Oi]가 1.7×1018atoms/㎤의 웨이퍼를 사용하여 100% 수소가스 분위기속, 1200℃에서 1시간 열처리(체재공정)를 했다. 온도상승속도는 700-900℃의 온도범위에서 30℃/min, 900-1200℃의 온도범위에서 10℃/min로 했다. 또 온도하강속도는 3℃/min로 했다.
[예 2]
[Oi]가 1.61×1018atoms/㎤의 웨이퍼를 사용하고, 다른 조건은 예 1과 마찬가지로 하여 열처리를 했다.
[예 3]
[Oi]가 1.51×1018atoms/㎤의 웨이퍼를 사용하고, 다른 조건은 예 1과 마찬가지로 하여 열처리를 했다.
[예 4]
온도상승속도를 700-1000℃의 온도범위에서 20℃/min, 1000-1200℃의 온도범위에서 10℃/min로 한 것 이외에는 예1과 동일조건으로 열처리를 했다.
[예 5]
[Oi]가 1.431×1018atoms/㎤의 웨이퍼를 사용하고, 다른 조건은 예 1과 마찬가지로 하여 열처리를 했다.
[비교예 1]
상기 웨이퍼 중에서, [Oi]가 1.7×1018atoms/㎤의 웨이퍼를 사용하여 100% 수소가스 분위기속, 1200℃에서 1시간 열처리(체재공정)를 했다. 다만 온도상승속도는 700-1000℃의 온도범위에서 10℃/min로 했다. 또 온도하강속도는 3℃/min로 했다.
[비교예 2]
[Oi]가 1.61×1018atoms/㎤의 웨이퍼를 사용하고, 다른 조건은 비교예 1과 마찬가지로 하여 열처리를 했다.
[비교예 3]
[Oi]가 1.51×1018atoms/㎤의 웨이퍼를 사용하고, 다른 조건은 비교예 1과 마찬가지로 하여 열처리를 했다.
[비교예 4]
[Oi]가 1.43×1018atoms/㎤의 웨이퍼를 사용하고, 다른 조건은 비교예 1과 마찬가지로 하여 열처리를 했다.
예 1-5 및 비교예 1-4의 조건에서 열처리를 한 각 웨이퍼를 사용하여(110) 단면에 관해 생성한 BMD의 밀도를 적외선 토모그래프법에 의해 측정했다. 이 적외선 토모그래프법에 있어서, 검출 가능한 BMD의 최소크기는 20nm였다. 또 측정영역에 따라 BMD 밀도의 검출한계는 다르다. 본 측정에서는 웨이퍼 표면상에서 4×200㎛, 깊이 185㎛의 직육면체 형상의 영역에서 측정을 했다. 이 경우의 BMD 밀도의 측정한계는 6.8×106cm-3이다. 이와 같은 조건에서는 본 발명에서 규정하는 크기 20nm 이상의 BMD 가 103cm-3이하의 DZ층의 두께는 고전적 시야로 처음으로 BMD가 검출되는 표면으로부터 깊이에 상당한다.
측정결과 및 열처리조건을 테이블1 및 테이블2에 나타낸다. 또 제 2 도는 초기산소 농도와 BMD 밀도의 관계를 도시한 그래프이다. 또 테이블중의 주1은 웨이퍼 표면으로부터 최초로 크기 20nm 이상의 BMD가 시찰될 때까지의 깊이다(DZ층 내에는 크기20nm 이상의 BMD는 없다).
테이블8, 테이블9 및 제 6 도로부터 알 수 있는 바와 같이 본 발명의 제 3 실시예의 웨이퍼에 있어서는 초기산소농도 [Oi]가 높은 경우에도 양호한 DZ층을 형성 할 수 있고, 또 벌크부에 존재하는 BMD의 밀도를 저하시킬 수 있다.
즉, 본 발명의 제 3 실시예에 의하면 20nm 이상의 산소석출물(BMD)밀도가 103cm-3이하의 무결함층(DN층)을 웨이퍼 표면으로부터 10㎛의 두께 이상으로 형성하고, 그 내측의 벌크부의 BMD 밀도를 1×103cm-3이상 또 exp{9.21×10-18×[Oi]+3.224}cm-3이하로 할 수 있다.
이와 같이 본 발명에 의하면, 디바이스 활성층을 무결함으로 하고 또 활성층 근처의 BMD도 적게 할 수 있기 때문에 양호한 특성을 가진 디바이스를 양품률이 조게 제조할 후 있다.
이에 비해 본 발명의 실시예 3의 범위에서 벗어난 조건에서 열처리를 한 비교예1-4의 웨이퍼에 있어서는 초기산소 농도가 높을수록 형성되는 BMD의 밀도가 커졌다. 비교예 1-4에서는 일단 무결함 층이 형성되지만, 다량의 BMD가 웨이퍼내부에 형성되어 무결함층의 바로 근처에도 많은 BMD가 존재하게 된다. 이와 같이 웨이퍼 표층의 디바이스 활성층 근처에 다수의 BMD가 존재하면, 디바이스 특성이 악화될 우려가 크다. 또 웨이퍼의 기계적인 강도도 저하된다.
본 발명의 실시예 3에 의하면 초기산소농도의 큰 웨이퍼를 사용해도 양호한 무결함층을 표층에 형성할 수 있어 벌크부의 BMD 농도를 낮게 억제할 수 있다. 따라서 고집적 디바이스용의 고품의 실리콘웨이퍼를 양품률 좋게 제조할 수 있다.
또 본 발명의 실리콘웨이퍼를 사용하면 양호한 특성을 가진 고집적 디바이스도 양품률 좋게 제조할 수 있다.

Claims (9)

  1. 실리콘웨이퍼의 제조방법에 있어서, 단결정 실리콘 잉곳으로부터 생산된 웨이퍼의 열히스토리를 초기화시키고, 이것에 의해 초미세 산소석출물의 밀도를 제어하는 단계와, 재석출핵을 제어하여 성장시키는 단계를 구비하며, 상기 열히스토리 초기화단계는 웨이퍼가 수소, 헬륨 및 아르곤 중 적어도 하나를 포함하는 분위기에서 가열되는 한편, 웨이퍼온도가 15℃/min 보다 낮지 않은 비율로 700℃ 내지 1000℃의 범위 내에서 상승되는 열처리 단계이고, 상기 재석출핵을 제어하면서 성장시키는 단계는 수소, 헬륨 및 아르곤 중 적어도 하나를 포함하는 분위기에서 수행된 열처리단계이며, 웨이퍼 온도는 0.5 내지 60분 동안 850℃ 내지 980℃의 범위에서 일정하게 유지되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  2. 제1항에 있어서, 단결정 실리콘 잉곳으로부터 생산된 웨이퍼는 1.2-1.8×1018atoms/cm3의 틈새산소농도를 가지는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  3. 제1항에 있어서, 석출핵을 성장시키는 단계이후에 수소, 헬륨 및 아르곤 중 적어도 하나를 포함하는 분위기에서 웨이퍼가 가열되는 한편, 웨이퍼온도는 0.5 내지 5℃/min의 비율로 1,000℃ 내지 1,300℃의 범위내에서 증대되는 열처리단계를 구비하며, 수소, 헬륨 및 아르곤 중 적어도 하나를 포함하는 분위기에서 수행되고, 웨이퍼온도가 적어도 5분 동안 1,100℃ 내지 1,300℃의 범위 내에서 일정하게 유지되는 열처리단계를 구비하며, 이것에 의해 웨이퍼의 표면이 직경이 20nm 보다 더 큰 산소석출물의 농도가 103cm-3인 비결함층에 형성되는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  4. 실리콘웨이퍼의 제조방법에 있어서, 단결정 실리콘 잉곳으로부터 생산된 웨이퍼를 로 안에 배치하는 단계와, 15 내지 1,000℃/min의 제 1 비율로 800℃ 내지 1000℃의 범위에서 웨이퍼온도를 상승시키는 단계와, 제 2 의 낮은 비율로 1,000℃ 내지 1,300℃의 범위에서 웨이퍼온도를 상승시키는 단계와, 적어도 5분 동안 1,100℃ 내지 1,300℃의 범위 내에서 일정하게 유지시키는 단계들을 구비하며, 상기 제 2 비율은 1-5℃/min인 것을 특징으로 하는 실리콘웨이퍼 제조방법.
  5. 제4항에 있어서, 제 2 비율은 0.5-10℃/min인 것을 특징으로 하는 실리콘웨이퍼 제조방법.
  6. 제4항에 있어서, 웨이퍼온도상승단계와 웨이퍼 온도유지단계는 수소, 헬륨 및 아르곤 중 적어도 하나를 포함하는 분위기에서 수행됨을 특징으로 하는 실리콘웨이퍼의 제조방법.
  7. 실리콘웨이퍼의 제조방법에 있어서, 1.4-1.8×1018atoms/cm3의 틈새산소농도를 갖는 실리콘웨이퍼를 준비하는 단계와, 실리콘웨이퍼를 로 내에 배치하는 단계와, 로를 수소 및 불활성가스 중 적어도 하나를 포함하는 분위기로 충전하는 단계와, 실온 내지 900℃의 범위에서 15 내지 100℃/min의 제 1 비율로 그리고 900℃ 내지 유지온도의 범위에서 5 내지 10℃/min의 제 2 비율로 웨이퍼온도를 상승시키는 단계와, 1분 내지 48시간 동안 1,100℃ 내지 1,300℃의 범위에 있는 유지온도에서 웨이퍼온도를 유지시키는 단계들을 구비하는 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  8. 제7항에 있어서, 제1비율은 20 내지 100℃/min인 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
  9. 제7항에 있어서, 제 1 비율은 30 내지 100℃/min인 것을 특징으로 하는 실리콘웨이퍼의 제조방법.
KR1019960006200A 1995-03-09 1996-03-09 실리콘웨이퍼의 제조방법 KR100226374B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP95-77093 1995-03-09
JP07709395A JP3172389B2 (ja) 1995-03-09 1995-03-09 シリコンウエーハの製造方法
JP95-84254 1995-03-17
JP95-84524 1995-03-17
JP08452495A JP3172390B2 (ja) 1995-03-17 1995-03-17 シリコンウエーハ及びその製造方法
JP95-183250 1995-06-28
JP18325095A JP3171308B2 (ja) 1995-06-28 1995-06-28 シリコンウエーハ及びその製造方法

Publications (2)

Publication Number Publication Date
KR960034481A KR960034481A (ko) 1996-10-22
KR100226374B1 true KR100226374B1 (ko) 1999-10-15

Family

ID=27302335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006200A KR100226374B1 (ko) 1995-03-09 1996-03-09 실리콘웨이퍼의 제조방법

Country Status (5)

Country Link
US (1) US5788763A (ko)
KR (1) KR100226374B1 (ko)
CA (1) CA2171375C (ko)
DE (1) DE19609107B4 (ko)
TW (3) TW337031B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372097B1 (ko) * 2000-12-26 2003-02-14 주식회사 실트론 웨이퍼의 열처리 방법
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
KR100908415B1 (ko) * 2001-08-30 2009-07-21 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
US7767596B2 (en) 2006-12-27 2010-08-03 Siltron, Inc. Wafer support pin for preventing slip dislocation during annealing of water and wafer annealing method using the same
KR101111436B1 (ko) 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973960B2 (ja) * 1997-01-29 1999-11-08 日本電気株式会社 半導体装置の製造方法
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE69841714D1 (de) * 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
DE19740763C2 (de) * 1997-09-16 2001-06-07 Forschungszentrum Juelich Gmbh Hebelarm für ein Rasterkraftmikroskop
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
DE19821933C1 (de) * 1998-05-15 1999-11-11 Disetronic Licensing Ag Vorrichtung zur Verabreichung eines injizierbaren Produkts
JP3204309B2 (ja) * 1998-07-09 2001-09-04 日本電気株式会社 重金属汚染のモニタ方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
JP2002524845A (ja) 1998-09-02 2002-08-06 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP4405083B2 (ja) 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的な酸素析出シリコンウエハの製造方法
JP4405082B2 (ja) 1998-09-02 2010-01-27 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 内部ゲッタリング性の改良された熱アニーリングされたウエハ
JP4875800B2 (ja) 1998-10-14 2012-02-15 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハの製造方法
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
JP3719021B2 (ja) * 1998-12-04 2005-11-24 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US6284384B1 (en) 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
JP2002009081A (ja) * 2000-06-26 2002-01-11 Toshiba Corp 半導体装置及びその製造方法
CN1441961A (zh) * 2000-06-30 2003-09-10 Memc电子材料有限公司 形成具有洁净区的硅片的方法和装置
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
DE10066106B4 (de) * 2000-09-25 2008-11-27 Mitsubishi Materials Silicon Corp. Verfahren zur Wärmebehandlung eines Siliciumwafers
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
US20020179006A1 (en) * 2001-04-20 2002-12-05 Memc Electronic Materials, Inc. Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
EP1408540A4 (en) * 2001-06-28 2008-12-10 Shinetsu Handotai Kk PROCESS FOR PRODUCING RECLAIMED WAFER AND RECEIVED WAFER THUS OBTAINED
EP1983560A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
KR20030052464A (ko) * 2001-12-21 2003-06-27 주식회사 실트론 실리콘 웨이퍼의 고온 열처리 방법
JP2004006615A (ja) * 2002-04-26 2004-01-08 Sumitomo Mitsubishi Silicon Corp 高抵抗シリコンウエーハ及びその製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
FR2856194B1 (fr) * 2003-06-10 2005-08-26 Soitec Silicon On Insulator Procede perfectionne de recuit de stabilisation
US7098148B2 (en) * 2003-06-10 2006-08-29 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for heat treating a semiconductor wafer
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2005333090A (ja) * 2004-05-21 2005-12-02 Sumco Corp P型シリコンウェーハおよびその熱処理方法
ATE384336T1 (de) * 2004-10-19 2008-02-15 Soitec Silicon On Insulator Verfahren zur herstellung einer verspannten silizium-schicht auf einem substrat und zwischenprodukt
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
TW200818327A (en) * 2006-09-29 2008-04-16 Sumco Techxiv Corp Silicon wafer heat treatment method
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
US8932945B2 (en) 2012-07-09 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer alignment system and method
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
CN110012006B (zh) * 2019-04-01 2021-03-02 中国民航大学 一种针对cubic的低速率拒绝服务攻击方法
CN114280078B (zh) * 2021-12-23 2024-04-16 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的批量评价方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597804A (en) * 1981-03-11 1986-07-01 Fujitsu Limited Methods of forming denuded zone in wafer by intrinsic gettering and forming bipolar transistor therein
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
US4749660A (en) * 1986-11-26 1988-06-07 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making an article comprising a buried SiO2 layer
JPH02250226A (ja) * 1989-03-24 1990-10-08 Tanaka Kikinzoku Kogyo Kk ねじ付電気接点の製造方法
JPH03159849A (ja) * 1989-11-20 1991-07-09 Nissan Motor Co Ltd スキッド防止ブレーキ装置
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JPH06229765A (ja) * 1993-02-05 1994-08-19 Aisin Seiki Co Ltd 角速度センサ
JPH06229766A (ja) * 1993-02-05 1994-08-19 Aisin Seiki Co Ltd 角速度センサの振動子
JP3022044B2 (ja) * 1993-04-09 2000-03-15 東芝セラミックス株式会社 シリコンウエハの製造方法およびシリコンウエハ
JP3022045B2 (ja) * 1993-04-09 2000-03-15 東芝セラミックス株式会社 シリコンウエハの製造方法及びシリコンウエハ
JPH06296912A (ja) * 1993-04-20 1994-10-25 Masuda Clean Tec Kk 自動車整備兼車体下回り塗装用ブース
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP3294722B2 (ja) * 1994-09-26 2002-06-24 東芝セラミックス株式会社 シリコンウェーハの製造方法及びシリコンウェーハ
JP3294723B2 (ja) * 1994-09-26 2002-06-24 東芝セラミックス株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100372097B1 (ko) * 2000-12-26 2003-02-14 주식회사 실트론 웨이퍼의 열처리 방법
KR100908415B1 (ko) * 2001-08-30 2009-07-21 신에쯔 한도타이 가부시키가이샤 어닐 웨이퍼의 제조방법 및 어닐 웨이퍼
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
KR101111436B1 (ko) 2004-09-13 2012-02-15 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
US7767596B2 (en) 2006-12-27 2010-08-03 Siltron, Inc. Wafer support pin for preventing slip dislocation during annealing of water and wafer annealing method using the same

Also Published As

Publication number Publication date
TW383429B (en) 2000-03-01
DE19609107A1 (de) 1996-09-12
KR960034481A (ko) 1996-10-22
DE19609107B4 (de) 2006-07-27
CA2171375C (en) 2001-01-23
TW337031B (en) 1998-07-21
TW379388B (en) 2000-01-11
CA2171375A1 (en) 1996-09-10
US5788763A (en) 1998-08-04

Similar Documents

Publication Publication Date Title
KR100226374B1 (ko) 실리콘웨이퍼의 제조방법
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
US8197594B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
US8231852B2 (en) Silicon wafer and method for producing the same
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP6044660B2 (ja) シリコンウェーハの製造方法
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR100853001B1 (ko) 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
KR101001981B1 (ko) 에피텍셜 성장용 실리콘 웨이퍼 및 에피텍셜 웨이퍼 및 그제조방법
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
US6273944B1 (en) Silicon wafer for hydrogen heat treatment and method for manufacturing the same
JP3771737B2 (ja) シリコン単結晶ウエーハの製造方法
JP2001217251A (ja) シリコンウェーハの熱処理方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
JP4131077B2 (ja) シリコンウェーハの製造方法
JP2001151597A (ja) 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP3172389B2 (ja) シリコンウエーハの製造方法
JP4107628B2 (ja) シリコンウェーハにig効果を付与するための前熱処理方法
JP3294723B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP3171308B2 (ja) シリコンウエーハ及びその製造方法
JPH06295913A (ja) シリコンウエハの製造方法及びシリコンウエハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140718

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150717

Year of fee payment: 17

EXPY Expiration of term