KR100853001B1 - 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼 - Google Patents

질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼 Download PDF

Info

Publication number
KR100853001B1
KR100853001B1 KR1020037001197A KR20037001197A KR100853001B1 KR 100853001 B1 KR100853001 B1 KR 100853001B1 KR 1020037001197 A KR1020037001197 A KR 1020037001197A KR 20037001197 A KR20037001197 A KR 20037001197A KR 100853001 B1 KR100853001 B1 KR 100853001B1
Authority
KR
South Korea
Prior art keywords
heat treatment
nitrogen
temperature
high temperature
wafer
Prior art date
Application number
KR1020037001197A
Other languages
English (en)
Other versions
KR20030022322A (ko
Inventor
이이다마코토
타마츠카마사로
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20030022322A publication Critical patent/KR20030022322A/ko
Application granted granted Critical
Publication of KR100853001B1 publication Critical patent/KR100853001B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 질소도프된 실리콘단결정으로부터 슬라이스되고, 적어도 연마된 웨이퍼에, 아르곤, 수소 또는 이들의 혼합가스분위기중에서 1100~1350℃의 고온열처리를 실시하기 전에, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정을 행함으로써 상기 고온열처리에서 소멸하는 크기의 산소석출핵을 상기 고온열처리에서 소멸하지 않는 크기로 성장시키고, 그후, 상기 고온열처리를 행하는 질소도프 어닐웨이퍼의 제조방법이다. 이에의해, 실리콘단결정에 도프된 질소농도에 영향받음이 없이 실리콘단결정의 각 부위로부터 슬라이스된 실리콘단결정 웨이퍼에서의 어닐후의 BMD밀도 불균일이 완화된 질소도프 어닐웨이퍼 및 그 제조방법을 제공한다.
실리콘단결정, BMD밀도, 고온열처리, 질소농도

Description

질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼{METHOD FOR PREPARING NITROGEN-DOPED AND ANNEALED WAFER AND NITROGEN-DOPED AND ANNEALED WAFER}
본 발명은 질소도프된 실리콘 단결정을 이용한 질소도프 어닐웨이퍼의 제조방법에 관한 것이다.
근년, 디바이스 프로세스의 고집적화·미세화 및 프로세스 온도의 저온화가 촉진되고 있으며, 실리콘 웨이퍼에 대하여 포층 디바이스 활성영역의 완전성과, 벌크중에서의 산소석출물(핵)로 되는 내부미소결함(BMD)증가등으로 금속등 불순물을 포획하는 게터링능력의 향상이 요구되고 있다.
이러한 요구에 대하여, 다양한 접근이 시도되고 있다. 예컨데, 쵸크랄스키법(CZ법)으로 실리콘 단결정을 육성할때, 질소를 도프하는 것이 행하여 지고 있으며, 그에따라 Grown-in 결함의 성장이 억제되고 또한 산소석출이 촉진된 실리콘단결정 잉곳을 제조할 수 있다.
그리고 이 질소가 도프된 실리콘단결정으로부터 슬라이스되고, 연마된 경면웨이퍼에 대하여 아르곤가스나 수소가스등을 이용하여 고온(1100~1350℃)에서 장시간 열처리를 실시하는 고온어닐을 행함으로써 표층의 완전성과 벌크중의 산소석출 핵 밀도증가 양쪽을 실현시키는 웨이퍼(어닐웨이퍼)를 제조할 수 있다.
CZ법으로 질소도프된 실리콘단결정을 육성하는 경우, 질소는 실리콘융액중에서 편석되면서 결정으로 유입되지만, 이때, 질소의 편석계수는 0.00007로 극히 작기때문에 단결정 잉곳중 질소농도는 어깨부 근방에서는 낮고, 꼬리부 근방에서는 높으며, 그 질소농도비는 3~7배정도 이다. 이 때문에, 결정중에 존재하는 산소석출핵의 크기에도 슬라이스된 단결정 부위에서 불균일함이 발생하고, 저질소농도로 있는 잉곳 어깨부 근방에서 슬라이스된 웨이퍼에서는 산소석출핵의 크기가 작고, 또한 고질소농도의 꼬리부 근방에서는 비교적 크기가 큰 산소석출핵을 가지고 있다.
또한 상기 아르곤 어닐과 같은 고온열처리를 경면웨이퍼에 실시한 경우, 비교적 크기가 큰 산소석출핵은 열처리후에도 잔존하지만, 한편 크기가 작은 산소석출핵은 용해한다. 이 때문에, 질소 도프된 한개의 실리콘단결정 잉곳에서 슬라이스된 각 결정부위의 어닐웨이퍼의 BMD밀도를 비교하면, 슬라이스된 단결정 잉곳위치에서 불균일함이 있는 상태로 되었다.
이와같이, 질소도프 어닐웨이퍼의 BMD밀도에 불균일함이 존재하면, 웨이퍼의 게터링능력에도 차이가 생기게 되며, 결과적으로 디바이스의 수율, 생산성을 저하시키는 원인중 하나로 되었다.
본 발명은 상기 문제점을 감안하여 마련된 것으로서, 본 발명은, 실리콘단결정에 도프된 질소농도에 영향받음이 없이, 실리콘단결정의 각부위에서 슬라이스된 실리콘단결정 웨이퍼에서의 어닐후 BMD밀도 불균일이 완화된 질소도프 어닐웨이퍼 및 그 제조방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 질소도프 어닐 웨이퍼의 제조방법에 있어서, 적어도 질소도프된 실리콘단결정으로부터 슬라이스되고 연마된 웨이퍼에, 아르곤, 수소 또는 이들의 혼합가스분위기중에서 1100~1350℃의 고온열처리를 실시하기전에, 상기 고온열처리 처리온도 미만의 온도에서 체류시키는 공정을 행함으로써, 상기 고온열처리에서 소멸하는 크기의 산소석출핵을 상기 고온열처리에서 소멸하지 않는 크기로 성장시키고, 그 후 상기 고온열처리를 행하는 것을 특징으로 하는 질소도프 어닐웨이퍼 제조방법을 제공한다.
이와 같이, 질소도프된 실리콘단결정 웨이퍼에 대하여 고온열처리를 실시하기전에 그 처리온도 미만의 온도에서 체류시키는 공정을 행함으로써, 상기 고온열처리에서 소멸하는 크기의 산소석출핵을 상기 고온열처리에서 소멸하지 않는 크기로 성장시킬 수 있으며, 그 상기 고온열처리를 행함으로써 슬라이스된 단결정 잉곳의 부위에 따름이 없이 일정한 BMD밀도를 갖는 질소도프 어닐웨이퍼를 제조할 수 있다.
고온열처리의 온도범위를 1100~1350℃로 하는 것은, 1100℃ 미만에서는 웨이퍼 표면근방 결함을 충분하게 소멸시킬 수 없는 반면에, 1350℃를 초과하는 온도에서는 금속오염이나 노 내구성의 문제가 발생할 수 있기 때문이다.
한편 고온열처리에서 소멸하는 크기 또는 소멸하지 않는 크기는 그 고온열처리조건(온도, 시간)에 의해 결정된다.
이 경우, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정을, 상기 고온열처리의 처리온도로 승온하는 과정에서 행하는 것이 바람직하다.
이와 같이, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정을 상기 고온열처리의 처리온도로 승온하는 과정에서 행함으로써, 전체적으로 열처리시간을 단축할 수 있으며, 효율이 좋은 산소석출핵을 성장시킬 수 있다.
더욱이 이 경우, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정은 700~900℃ 온도범위에서 60분이상 체류시키는 공정임이 바람직하다.
이와 같이 상기 고온열처리를 실시하기 전에 700~900℃ 온도범위에서 60분이상 체류시킴으로써, 상기 고온열처리에서 소멸하는 크기의 산소석출핵을 소멸하지 않는 크기로 확실하게 성장시킬수 있고, 그 결과, 한 개의 실리콘단결정 잉곳의 각부위로부터 슬라이스된 웨이퍼에 대한 어닐후 BMD밀도의 불균일을 완화할 수 있다.
이때, 상기 700~900℃ 온도범위에서 60분이상 체류시키는 공정은 700℃에서부터 900℃까지의 승온속도를 3℃/min이하로 행하는 것이 바람직하다.
이와 같이, 상기 700~900℃ 온도범위에서 60분이상 체류시키는 공정을 3℃/min이하의 승온속도로 행하는 것에 의하여, 크기가 작은 산소석출핵을 충분하고 효율적으로 성장시킬 수 있다.
그리고 본 발명에서는 상기 제조방법으로 실리콘단결정의 각부위에서의 산소석출특성의 불균일이 완화된 고품질의 질소도프 어닐웨이퍼를 제공할 수 있다.
이상 설명한 바와 같이, 본 발명에서는 질소도프된 실리콘단결정으로부터 슬라이스되고, 연마된 웨이퍼에, 고온열처리를 실시하기 전에 고온열처리온도 미만의 온도에서 체류시키는 공정을 행함으로써, 상기 고온열처리에 소멸하는 크기의 산소 석출핵을 상기 고온열처리에서 소멸하지 않는 크기로 성장시킬 수 있다. 그에 의해, 실리콘단결정 잉곳의 각 부위로부터 제작된 웨이퍼의 산소석출특성의 불균일이 완화되고, 저질소농도의 웨이퍼에서도 높은 BMD밀도를 갖는 질소도프 어닐웨이퍼를 얻을 수 있다.
도 1은 종래의 어닐에서의 어닐레시피(anneal recipe)를 나타내는 그림이다.
도 2는 본 발명의 어닐에서의 어닐레시피를 나타내는 그림이다.
도 3은 본 발명의 어닐레시피에서 열처리를 행한 웨이퍼와 종래의 어닐레시피에서 열처리를 행한 웨이퍼의 BMD밀도비를 나타내는 그림이다.
도 4는 산소석출핵밀도·크기에 대한 질소농도의 영향을 나타내는 그림이다.
이하, 본 발명을 상세히 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
통상, 아르곤등을 이용하여 행하여지는 고온어닐에서는, 웨이퍼에 슬립전위가 도입되지 않도록 저온에서 열처리로에 투입한후 서서히 승온시켜 소정의 열처리온도까지 온도를 상승시킨다. 이때, 승온시간이 보다 빠른 편이, 처리시간을 단축시켜 처리량을 향상시킬 수 있고, 결과로서 제조비용의 저하로 연결된다. 그 때문에, 열처리온도까지의 승온속도를 웨이퍼에 슬립전위가 생기지 않는 한 고속으로 설정하여 어닐을 행하는 것이 일반적이었다.
도 1에 나타난 어닐레시피(anneal recipe)는 그 일예로서, 700℃에서 웨이퍼를 투입하고, 1000℃까지는 승온속도를 5℃/min으로 하고, 1000~1200℃는 3℃/min 의 승온속도로 하는 프로세스를 이용하여, 아르곤분위기(아르곤가스100%)에서 어닐을 행하였다.
그런데 질소도프된 실리콘단결정으로부터 얻어진 웨이퍼에 상기 종래의 어닐레시피에 의한 고온열처리를 실시한 경우, 동일한 실리콘단결정 잉곳으로부터 슬라이스된 경면웨이퍼를 이용하고 있음에도 불구하고, 얻어진 어닐웨이퍼의 BMD밀도에 큰 불균일이 존재하였다. 특히, 결정 어깨측(肩側)에 가까운 직동부(直銅部)로부터 슬라이스된 웨이퍼(즉, 저질소농도)일수록 BMD밀도가 작은 경향으로 존재함을 알아내었다.
그 원인에 대하여 조사를 행한 결과, 웨이퍼의 질소농도가 낮을수록 열처리전에 존재하는 산소석출핵의 크기가 작기 때문에 고온어닐에 의해 용해되어 소멸하기 쉬운 것을 알아 내었다. 따라서 본 발명자들은 고온어닐을 행하는 온도에 도달하기 전에, 크기가 작은 산소석출핵을 고온어닐에서 용해되지 않는 크기로 성장시킬 수 있으면, 동일한 단결정 잉곳의 저질소농도측[어깨부(肩部) 근방]으로부터 슬라이스된 웨이퍼에 있어서도, 고질소농도측[꼬리부(尾部) 근방] 웨이퍼와 동일한 레벨의 BMD밀도를 얻을 수 있음을 발상하고 예의검토를 거듭함으로써 본 발명을 완성하기에 이르렀다.
즉, 질소도프된 실리콘단결정 잉곳으로부터 슬라이스되고, 연마된 웨이퍼에 아르곤, 수소가스 또는 이들의 혼합가스분위기중에서 1100~1350℃의 고온열처리를 실시하기 전에, 고온열처리온도 미만의 저온영역에서 어느 정도의 시간 체류시키는 공정을 행함으로써 종래의 고온열처리온도에서 소멸해버리는 크기의 산소석출핵을 종래의 고온열처리온도에서 소멸하지 않는 크기까지 성장시켜 그후 고온열처리를 행하도록 함이 좋다. 이와 같이 저온영역에서 산소석출핵을 성장시킴으로써 잉곳의 저질소농도측(어깨부 근방)으로부터 슬라이스된 웨이퍼에 고온열처리를 실시하여도 웨이퍼중 산소석출핵을 용해함이 없이 잔존시킬 수 있으며, 그 결과, 잉곳의 어느 위치에서부터 절출(切出)된 웨이퍼에 있어서도 BMD 밀도가 일정한 질소도프 어닐웨이퍼를 얻을 수 있다.
이 때, 고온열처리온도 미만의 저온영역에서 체류시키는 공정을 고온열처리온도로 승온과정중에 행함으로써 전체적으로 열처리시간을 단축할 수 있다. 그에 의해 웨이퍼 어닐량을 증가시켜 제조비용 저하에도 연결된다.
이하, 본 발명의 구체적인 태양에 대하여 도면을 참조하여 상술한다.
먼저 CZ법으로 질소도프된 실리콘단결정 잉곳을 육성하여 어깨부와 꼬리부 근방에서의 질소농도비가 5배인 실리콘단결정 잉곳을 얻었다. 이 질소도프된 실리콘단결정을 슬라이스하고, 연마하여 잉곳의 각 부위에서의 경면웨이퍼를 제작하고, 각각의 웨이퍼에 고온열처리를 실시하기 전에 고온열처리온도 미만의 저온영역에서 체류시키는 공정, 보다 구체적으로 설명하면, 700~900℃의 저온영역에서의 승온속도를 종래의 5℃/min에서부터 2℃/min까지 감소시킨 어닐레시피(도 2)로 아르곤분위기에서 어닐을 실시하였다. 그후, 이러한 웨이퍼에 대하여 석출열처리를 실시하여 BMD밀도를 측정하였다.
도 1의 어닐레시피(종래의 어닐레시피)에서 열처리를 행한 웨이퍼의 BMD 밀도에 대하여, 도 2의 어닐레시피(본 발명의 어닐레시피)에서 열처리를 행한 웨이퍼 의 BMD 밀도의 비(도 2/도 1)를 도 3에 나타내었다.
이 결과로부터, 종래의 어닐레시피에 의해 열처리가 실시된 어닐웨이퍼와, 본 발명에 의해 제조된 어닐웨이퍼에서는 BMD 밀도가 크게 다름을 확인할 수 있었다. 특히, 질소농도가 1.0 ×1014/cm3 미만의 저질소농도의 웨이퍼에 있어서 승온속도의 영향이 크며, 고질소농도에서는 그다지 BMD 밀도가 변화하지 않는 것도 확인할 수 있었다. 열처리를 아르곤가스와 수소가스의 혼합가스분위기, 또는 수소가스 100%분위기에서 행하여도 동일한 경향의 결과가 얻어졌다.
이는 도 4에 나타난 바와같이, 어닐을 행함으로써 성장하는 산소석출핵의 크기에 대하여 고찰하는 것으로 설명할 수 있다. 즉, 본 발명의 어닐레시피에 나타난 바와같이, 700~900℃의 저온영역에서 승온속도를 느리게 함으로써 이 온도대에서의 체류시간이 길어지게 된다. 그 결과, 크기가 작은 산소석출핵을 성장시킬 수가 있기 때문에, 저질소농도(1013/cm3대이하)의 웨이퍼에도 성장된 석출핵이 그 후 행하여지는 고온열처리에 의해 용해되지 않고 잔류하는 산소석출핵의 밀도가 증가한다. 이에 대하여, 고질소농도(1 ×1014/cm3이상)의 웨이퍼에서는 종래의 어닐레시피에서 열처리를 행하여도 거의 산소석출핵이 용해하지 않는 큰 크기의 핵으로 존재하기 때문에, 본 발명의 어닐레시피로 변경하여도 그다지 BMD 밀도 증가가 없는 것으로 생각된다.
한편, 고온열처리온도 미만의 온도에서 체류시키는 공정은, 상기와 같이 승온속도를 2℃/min으로 하는 방법에 한정하는 것은 아니며, 1100~1350℃의 고온열처 리에서 소멸하는 크기의 산소석출핵을 먼저 소멸하지 않는 크기로 충분하게 성장시키는 공정이라면 어떠한 방법이라도 좋다. 예컨데, 고온열처리온도 미만의 온도에서 체류시키는 공정으로서, 700~900℃의 온도범위에서 60분이상 체류하는 공정을 어느 일정온도에서 소정시간 보지(保持)한후 다시 승온하여 고온열처리를 실시하는 2단계 열처리로도 된다. 온도범위에 대해서도 석출핵을 성장시키기 위해서는 700~900℃가 바람직하지만, 엄밀히 700~900℃에 한정되는 것은 아니며 석출핵이 성장할 수 있는 온도라면 된다.
또한 700~900℃의 온도범위에서 체류시키는 공정에 있어서, 승온속도를 느리게, 또는 체류시간을 길게 하는 편이 산소석출핵을 보다 성장시킬 수 있다. 그러나 지나치게 승온속도를 느리게 하고, 체류시간을 길게 하여도 어닐처리시간증가에 의한 생산성저하와 비용상승을 초래하며, 산소석출핵의 성장을 충분하게 하기 위해서는 승온속도는 1℃/min이상, 또는 체류시간은 200분이상으로 하는 것이 바람직하다.
이하, 실시예 및 비교예를 통하여 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이에 제한되는 것은 아니다.
(실시예 1)
직경 24인치(600mm)의 석영도가니에 원료다결정 실리콘을 120kg 장입하고, 직경 200mm의 실리콘단결정을 120cm정도 인상하였다. 질소도프는 질화막부착 실리콘웨이퍼를 원료중에 소정량 투입함으로써 행하여 졌다. 단결정 잉곳의 어깨부 근 방에서의 질소농도는 계산상 2.0 ×1013[/cm3]이며, 직동부(直胴部) 후반에서의 질소농도는 최대 10.0 ×1013[/cm3]으로 산출되었다. 이 단결정 잉곳으로부터 웨이퍼를 슬라이스하고, 래핑, 면취(面取), 연마를 시행하여 경면웨이퍼를 제작하였다. 그후, 단결정 잉곳의 어깨부 근방, 직동부 중앙, 직동부 하단(꼬리부 근방)에서부터 슬라이스하여 얻어진 경면웨이퍼에 대하여, 700~900℃에서 승온속도를 2℃/min로 하여 100분간 체류시킨후, 아르곤분위기중에서 1200℃, 1시간의 어닐을 실시하였다. 잉곳의 각 부위로부터 얻어진 질소도프 어닐웨이퍼에 대하여, 800℃에서 4시간 + 1000℃에서 16시간의 표준적인 산소석출열처리를 실시하여 산소석출물을 검출가능한 크기로 성장시킨후, 바이오랏데사제품 OPP를 이용하여 BMD 밀도 측정을 행하였다.
(실시예 2)
실시예 1과 동일한 방법으로 단결정 잉곳을 육성하고, 그 단결정 잉곳의 어깨부 근방, 직동부 근방, 직동부의 하단(꼬리부 근방)으로부터 웨이퍼를 슬라이스하고, 연마를 행하여 경면웨이퍼를 제작하였다. 얻어진 경면웨이퍼에 대하여, 700~900℃에서 승온속도를 3℃/min로 하여 67분간 체류시킨후 아르곤분위기중에서 1200℃, 1시간의 어닐을 실시하였다. 그후, 얻어진 질소도프 어닐웨이퍼에 대하여, 실시예1과 동일한 산소석출열처리를 실시하여 BMD 밀도를 측정하였다.
(비교예 1)
실시예1과 동일한 방법으로 단결정 잉곳을 육성하고, 그 단결정 잉곳의 어깨부 근방, 직동부 중앙, 직동부의 꼬리부 근방으로부터 웨이퍼를 슬라이스하고 연마를 행하여 경면웨이퍼를 제작하였다. 얻어진 경면웨이퍼에 대하여 700~900℃에서 승온속도 5℃/min으로 승온한후(체류시간 40분), 아르곤분위기중에서 1200℃, 1시간의 어닐을 실시하였다. 이후, 얻어진 질소도프 어닐웨이퍼에 대하여 실시예1과 동일한 산소석출열처리를 실시하여 BMD 밀도를 측정하였다.
실시예1,2 및 비교예1에서, 단결정 잉곳의 각 부위로부터 얻어진 질소도프 어닐웨이퍼의 BMD밀도를 측정한 결과를 표 1에 나타내었다.
700~900℃에서의 승온속도 직동부의 어깨부 근방 직동부 중앙 직동부의 꼬리부 근방
(실시예 1) 2℃/min 4.0 ×109[/cm3] 4.0 ×109[/cm3] 3.0 ×109[/cm3]
(실시예 2) 3℃/min 1.0 ×109[/cm3] 2.0 ×109[/cm3] 3.0 ×109[/cm3]
(비교예 1) 5℃/min 0.8 ×109[/cm3] 1.0 ×109[/cm3] 3.0 ×109[/cm3]

표 1에 나타난 측정결과로부터, 3℃/min이하의 승온속도에서는 결정부위에 대한 BMD 밀도의 불균일함은 충분히 완화되어 있음을 알 수 있다. 더욱이, 승온속도를 저속화함으로써 어깨 근방의 BMD 밀도가 충분히 증가하고 있음을 알 수 있다.
본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 단순히 예시이며, 본발명의 특허청구범위에 기재된 기술사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 갖는 것이라면 어느 것이라도 본 발명의 기술적 범위에 포함된다.
예컨데, 상기 실시예에서는 고온열처리의 분위기를 아르곤으로 하는 경우를 들었지만, 본 발명은 수소 또는 수소와 아르곤의 혼합분위기중에서 고온열처리하는 경우에도 모두 동일하게 적용할 수 있다.

Claims (7)

  1. 질소도프 어닐웨이퍼의 제조방법에 있어서,
    적어도 질소도프된 실리콘단결정으로부터 슬라이스되고 연마된 웨이퍼에, 아르곤, 수소 또는 이들의 혼합가스분위기중에서 1100~1350℃의 고온열처리를 실시하기 전에, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정을 행함으로써 상기 고온열처리공정에서 소멸하는 크기의 산소석출핵을 상기 고온열처리에서 소멸하지 않는 크기로 성장시키고, 그후 상기 고온열처리를 행하는 것을 특징으로 하는 질소도프 어닐웨이퍼의 제조방법.
  2. 제 1항에 있어서, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정을, 상기 고온열처리의 처리온도로 승온시키는 과정에서 행하는 것을 특징으로 하는 질소도프 어닐웨이퍼의 제조방법.
  3. 제 1항에 있어서, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정은, 700~900℃ 온도범위에서 60분이상 체류시키는 공정인 것을 특징으로 하는 질소도프 어닐웨이퍼 제조방법.
  4. 제 2항에 있어서, 상기 고온열처리의 처리온도 미만의 온도에서 체류시키는 공정은, 700~900℃ 온도범위에서 60분이상 체류시키는 공정인 것을 특징으로 하는 질소도프 어닐웨이퍼 제조방법.
  5. 제 3항에 있어서, 상기 700~900℃ 온도범위에서 60분이상 체류시키는 공정은, 700℃부터 900℃까지의 승온속도를 3℃/min이하로 행하는 공정인 것을 특징으로 하는 질소도프 어닐웨이퍼 제조방법.
  6. 제 4항에 있어서, 상기 700~900℃ 온도범위에서 60분이상 체류시키는 공정은, 700℃부터 900℃까지의 승온속도를 3℃/min이하로 행하는 공정인 것을 특징으로 하는 질소도프 어닐웨이퍼 제조방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 기재된 방법으로 제조된 질소도프 어닐웨이퍼.
KR1020037001197A 2001-05-28 2002-05-22 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼 KR100853001B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00158516 2001-05-28
JP2001158516A JP4646440B2 (ja) 2001-05-28 2001-05-28 窒素ドープアニールウエーハの製造方法
PCT/JP2002/004940 WO2002097875A1 (en) 2001-05-28 2002-05-22 Method for preparing nitrogen-doped and annealed wafer and nitrogen-doped and annealed wafer

Publications (2)

Publication Number Publication Date
KR20030022322A KR20030022322A (ko) 2003-03-15
KR100853001B1 true KR100853001B1 (ko) 2008-08-19

Family

ID=19002224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037001197A KR100853001B1 (ko) 2001-05-28 2002-05-22 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼

Country Status (7)

Country Link
US (1) US7326658B2 (ko)
EP (1) EP1391921A4 (ko)
JP (1) JP4646440B2 (ko)
KR (1) KR100853001B1 (ko)
CN (1) CN1302526C (ko)
TW (1) TW541625B (ko)
WO (1) WO2002097875A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353282A (ja) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ中の窒素濃度の評価方法
KR100500394B1 (ko) * 2002-12-09 2005-07-07 주식회사 실트론 에피택셜 실리콘웨이퍼의 제조 방법
JP2005051040A (ja) 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Simox基板の製造方法及び該方法により得られるsimox基板
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
US20070218290A1 (en) * 2004-06-24 2007-09-20 Beneq Oy Method for Doping Material and Doped Material
JP2006054350A (ja) 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP2006093645A (ja) 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP4661204B2 (ja) 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP5239155B2 (ja) 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
KR101340237B1 (ko) 2012-02-27 2013-12-10 주식회사 엘지실트론 단결정 실리콘 잉곳인상방법, 단결정 실리콘 잉곳, 및 에피텍셜 실리콘 웨이퍼
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
CN109836118B (zh) * 2017-11-27 2022-03-18 辽宁省轻工科学研究院有限公司 一种以安山岩为主要原料的铸石板材制备方法
US11111597B2 (en) * 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
CN113862777B (zh) * 2021-09-30 2023-05-16 西安奕斯伟材料科技股份有限公司 一种用于制造单晶硅棒的拉晶炉、方法及单晶硅棒
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057350A (ko) * 1996-12-03 2000-09-15 고지마 마타오 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP2001064095A (ja) * 1999-08-27 2001-03-13 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887833A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd 半導体装置の製造方法
JPH10223641A (ja) * 1996-12-03 1998-08-21 Sumitomo Sitix Corp 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP3516200B2 (ja) * 1997-12-25 2004-04-05 三菱住友シリコン株式会社 シリコン単結晶およびエピタキシャルウェーハ
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2002538070A (ja) * 1999-03-04 2002-11-12 ワッカー ジルトロニック ゲゼルシャフト フュア ハルプライターマテリアーリエン アクチエンゲゼルシャフト エピタクシー珪素薄層を有する半導体ディスク及び製造法
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP3787472B2 (ja) 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000057350A (ko) * 1996-12-03 2000-09-15 고지마 마타오 반도체 실리콘 에피택셜 웨이퍼 및 반도체 디바이스의 제조 방법
JP2001064095A (ja) * 1999-08-27 2001-03-13 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法

Also Published As

Publication number Publication date
JP4646440B2 (ja) 2011-03-09
CN1302526C (zh) 2007-02-28
TW541625B (en) 2003-07-11
US7326658B2 (en) 2008-02-05
CN1463469A (zh) 2003-12-24
EP1391921A1 (en) 2004-02-25
US20030157814A1 (en) 2003-08-21
JP2002353225A (ja) 2002-12-06
WO2002097875A1 (en) 2002-12-05
EP1391921A4 (en) 2008-06-04
KR20030022322A (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
KR100853001B1 (ko) 질소도프 어닐웨이퍼의 제조방법 및 질소도프 어닐웨이퍼
US8197594B2 (en) Silicon wafer for semiconductor and manufacturing method thereof
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
KR100581046B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
KR100792773B1 (ko) 실리콘웨이퍼, 실리콘에피텍셜웨이퍼, 어닐웨이퍼 및이들의 제조방법
JP6044660B2 (ja) シリコンウェーハの製造方法
KR20090116748A (ko) 실리콘 단결정 웨이퍼의 제조방법
KR100850333B1 (ko) 아닐 웨이퍼의 제조방법 및 아닐 웨이퍼
JP2002043318A (ja) シリコン単結晶ウエーハの製造方法
US7153785B2 (en) Method of producing annealed wafer and annealed wafer
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
EP0964435A1 (en) Pre-epitaxial heat treatment method for a silicon epitaxial wafer
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP3726622B2 (ja) 半導体シリコンウエーハの製造方法
JP4414012B2 (ja) シリコン単結晶ウェハの熱処理方法
KR100500394B1 (ko) 에피택셜 실리콘웨이퍼의 제조 방법
JP2003109961A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP2005089246A (ja) 砒素ドープシリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 12