CN1302526C - 掺杂氮的退火晶片的制造方法以及掺杂氮的退火晶片 - Google Patents

掺杂氮的退火晶片的制造方法以及掺杂氮的退火晶片 Download PDF

Info

Publication number
CN1302526C
CN1302526C CNB028018559A CN02801855A CN1302526C CN 1302526 C CN1302526 C CN 1302526C CN B028018559 A CNB028018559 A CN B028018559A CN 02801855 A CN02801855 A CN 02801855A CN 1302526 C CN1302526 C CN 1302526C
Authority
CN
China
Prior art keywords
heat treatment
temperature
wafer
temperature heat
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028018559A
Other languages
English (en)
Other versions
CN1463469A (zh
Inventor
饭田诚
玉正郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN1463469A publication Critical patent/CN1463469A/zh
Application granted granted Critical
Publication of CN1302526C publication Critical patent/CN1302526C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种掺杂氮的退火晶片的制造方法，其在对由掺杂氮的硅单晶切削、并至少经过研磨的晶片在氩、氢或其混合气体环境下实施1100～1350℃的高温热处理前，通过进行在小于前述高温热处理的处理温度温度滞留的工序，使前述高温热处理中消灭的尺寸的氧析出核生长为前述高温热处理中不消灭的尺寸，然后，进行前述高温热处理的掺杂氮的退火晶片的制造方法。据此，提供不受掺杂于硅单晶的氮浓度影响，从硅单晶的各部位切削而成的硅单晶晶片中的退火后的BMD密度的误差可被缓和。

Description

掺杂氮的退火晶片的制造方法以及掺杂氮的退火晶片
技术领域
本发明涉及使用掺杂氮的硅单晶的掺杂氮退火晶片制造方法。
背景技术
近年来，元器件工艺不断高集成化、微细化，且工艺温度也不断降低，而对于硅晶片，亦要求表层的元器件功能区域的完整性，以及提升其捕获金属等的杂质的吸气(gettering)能力，而金属等杂质则是容积(bulk)中氧析出(核)形成的内部微小缺陷(BMD)的增加等而形成。
针对此等要求，实施各种尝试。例如，利用切克劳斯基法(CZ法)生长硅单晶时，会掺杂氮，利用此方式，可以抑制生长(grown-in)缺陷的产生，且制造可促进氧析出的硅单晶锭。然后，对此掺杂氮的硅单晶进行切片，并研磨成镜面晶片，再通过氩气或氢气等实施高温(1100～1350℃)、长时间热处理的高温退火处理，由此，可制造同时兼具表层的完整性以及增加容积中的氧析出核密度两者的晶片(退火处理晶片)。
利用CZ法生长掺杂氮硅单晶时，氮虽然会从硅熔液中偏析出来并形成结晶，然而，因为氮的偏析系数为极小的0.0007，单晶锭中的氮浓度，在肩部附近会较低，而尾部附近会较高，其氮浓度比约为3～7倍。因此，存在结晶中的氧析出核的尺寸也会因为切削的单晶部位而有误差，低氮浓度的锭肩部附近切削的晶片，氧析出核的尺寸较小，而在高氮浓度的尾部附近，则会具有相对较大尺寸的氧析出核。
而且，对镜面晶片实施前述氩退火处理的高温热处理时，尺寸相对较大的氧析出核在热处理后仍会残留下来，然而，尺寸较小的相对较大的氧析出核在热处理后仍会残留下来，然而，尺寸较小的氧析出核则会熔化。因此，从掺杂了氮的1个硅单晶碇切下的各结晶部位的退火晶片进行BMD密度比较，可以发现，在切削的单晶锭位置上会出现误差。
如此，若掺杂氮退火晶片的BMD密度出现误差，则晶片的吸气能力亦会出现误差，结果，会导致元器件成品率和生产性降低。
发明内容
本发明是鉴于前述问题点而提出的，本发明的目的是提供不受掺杂在硅单晶的氮浓度影响，从硅单晶的各部位切削而来的硅单晶晶片中的退火后的BMD密度的误差，可被缓和的掺杂氮退火晶片及其制造方法。
为了达成前述目的，本发明提供一种掺杂氮的退火晶片的制造方法，其特征为：至少使从掺杂了氮的硅单晶切削、研磨而成的晶片，在氩、氢或其混合气体环境下实施1100～1350℃的高温热处理前，以低于前述高温热处理的处理温度的温度进行使其滞留的工序，由此，使前述高温热处理中消灭的尺寸的氧析出核生长为前述高温热处理中不消灭的尺寸，然后，进行前述高温热处理。
如此，通过在对掺杂氮的硅单晶晶片实施高温热处理前，进行以低于其处理温度的温度使其滞留的工序，使前述高温热处理中消灭的尺寸的氧析出核生长为前述高温热处理中不消灭的尺寸，然后，通过进行前述高温热处理，可与被切削的单晶锭的部位无关，制造具有相同BMD密度的掺杂氮退火晶片。
高温热处理的温度范围设定为1100～1350℃，是因为在1100℃以下，无法充分消灭晶片表面附近的缺陷，另一方面在超过1350℃的温度会发生因热处理造成金属污染或炉的耐久性的问题。
而且，所谓在高温热处理中消灭的尺寸或不消灭的尺寸指的是依据其高温热处理条件(温度、时间)而定的尺寸。
此情形以在升温至前述高温热处理的处理温度的过程中，进行在小于前述高温热处理的处理温度的温度滞留的工序较佳。
如上所述，在升温至前述高温热处理的处理温度的过程中，进行在小于前述高温热处理的处理温度的温度滞留的工序，可缩短整体的热处理的时间，可使氧析出核高速成长。
再者，此情形在小于前述高温热处理的处理温度的温度滞留的工序为在700～900℃的温度范围滞留60分钟以上的工序较佳。
如此，通过在实施前述高温热处理前，在700～900℃的温度范围内使其滞留60分钟以上，可以使在前述高温热处理中消灭的尺寸的氧析出核确实生长为不消灭的尺寸，其结果可缓和由一根硅单晶锭的各部位切削而成的晶片中的退火后的BMD密度的误差。
此时，以前述700～900℃的温度范围使其滞留60分钟以上的工序，是从700℃至900℃的升温速度为小于3℃/min来进行的工序较佳。
如此，在前述700～900℃的温度范围滞留60分钟以上的工序是从700℃至900℃的升温速度为小于3℃/min来进行，由此，可充分且有效地使尺寸较小的氧析出核生长。
而且如果依照本发明，可提供通过前述制造方法使硅单晶的各部位中的氧析出特性的误差被缓和的、高品质的掺杂氮退火晶片。
如以上的说明如果依照本发明，通过在对由掺杂氮的硅单晶切削被研磨的晶片实施高温热处理前，进行在小于高温热处理温度的温度滞留的工序，可使前述高温热处理中消灭的尺寸的氧析出核生长为在前述高温热处理中不消灭的尺寸。据此，使由硅单晶锭的各部位制作的晶片的氧析出特性的误差被缓和，可得到即使是低氮浓度的晶片也具有高BMD密度的掺杂氮退火晶片。
附图说明
图1是现有的退火方法图。
图2是本发明的退火方法图。
图3是用本发明退火方法实施热处理的晶片、及用现有退火方法实施热处理的晶片的BMD密度比较图。
图4是氮浓度对氧析出核密度和尺寸的影响图。
具体实施方式
以下是本发明的详细说明，然而，本发明并不限于此。
通常，使用氩等实施高温退火时，为了避免晶片上产生滑动位错(slip dislocation)，会在低温下将其投入热处理炉内，然后再缓慢将温度升至一定的热处理温度。此时，升温时间较快的，可以缩短处理时间并提高处理量，结果，具有降低制造成本的效果。因此，一般而言，只要在晶片上不会产生滑动位错，会尽可能将至热处理温度为止的升温速度设定为较快的速度。
图1所示的退火方法即为其一个实例，处理上，在700℃时投入晶片，至1000℃为止的升温速度为5℃/min，1000～1200℃为3℃/min，在氩环境(氩气100％)下实施退火。
然而，对用掺杂氮硅单晶制成的晶片，实施前述现有退火方法的高温热处理时，虽然都是从同一硅单晶锭切削下来的镜面晶片，但得到的退火晶片的BMD密度仍会存在很大的误差。尤其，从愈接近结晶肩部附近的直筒部切削下来的晶片(即低氮浓度)，发现其BMD密度有愈小的倾向。
针对其原因进行调查的结果，因为晶片的氮浓度愈低则热处理前存在的氧析出核的尺寸会愈小，容易因高温退火而熔化并消灭。因此，本发明者构想，若在到达实施高温退火的温度前，从同一单晶锭的低氮浓度侧(肩部附近)切削的晶片上，也可以获得高氮浓度侧(尾部附近)的晶片相同程度的BMD密度，并经过严密检讨后，才完成本发明。
亦即，从掺杂氮硅单晶锭切削下来并经过研磨的晶片，在氩、氢、或其混合气体环境中实施1100℃～1350℃的高温热处理前，先实施低于高温热处理温度的低温区域实施某种程度的时间滞留工序，在现有高温热处理温度下消灭的尺寸的氧析出核，会生长为现有传统高温热处理下不消灭的尺寸的氧析出核，然后再实施高温热处理即可。此种利用在低温区域使氧析出核生长的方法，即使从锭的低氮浓度侧(肩部附近)切削下来的晶片，在实施高温热处理时，晶片中的氧析出核也不会熔化而残留下来，结果，从锭的任何部位切削下来的晶片，都可成为BMD密度相同的掺杂氮退火晶片。
此时，在高温热处理温度的升温过程中实施低于高温热处理温度的低温区域的滞留工序，可以缩短整体的热处理时间。如此，可以增加晶片的退火处理量，亦有降低制造生长的效果。
以下，是参照附图说明本发明的具体方式。
首先，利用CZ法生长掺杂氮硅单晶锭时，在得到肩部及尾部附近的氮浓度比为5倍的硅单晶锭。将此掺杂氮的硅单晶切片，并进行研磨，将锭的各部位分别制成镜面晶片，在对各晶片实施高温热处理前，会实施低于高温热处理温度的低温区域的滞留工序，具体而言，利用将700～900℃的低温区域的升温速度从原来的5℃/min减少为2℃/min的退火方法(图2)，在氩环境下实施退火。其后，再对晶片实施析出热处理并测量BMD密度。
图3是以图2的退火方法(本发明的退火方法)实施热处理后的晶片BMD密度、相对于以图1的退火方法(现有的退火方法)实施热处理后的晶片BMD密度的密度比(图2/图1)。
结果，现有退火方法的热处理的退火晶片、及本发明制造的退火晶片，确认BMD密度有很大误差。尤其是，对于氮浓度为1.0×1014/cm3以下的低氮浓度的晶片，升温速度的影响很大，而确认高氮浓度时BMD密度没有什么变化。不论在氩气及氢气的混合气环境、或是100％氢气环境下实施热处理，都可获得同一趋势的结果。
此点，如图4所示，可以通过对实施退火使氧析出核生长的尺寸的观察来进行说明。亦即，如本发明的退火方法所示，通过降低700～900℃的低温区域的升温速度，可以延长此温度带的滞留时间。结果，因为可以使尺寸较小的氧析出核获得生长，即使低氮浓度(1013/cm3以下)的晶片，其经过生长的析出核在后面实施的高温热处理中亦不会熔化，而可增加残留氧析出核的密度。相对于此，高氮浓度(1×1014/cm3以下)的晶片，因其大部份的氧析出核为现有退火方法的热处理亦不易熔化的大尺寸，故即使变更为本发明的退火方法，亦不会明显增加BMD密度。
而且，在低于高温热处理温度的温度下实施滞留工序，并未限定为前述将升温速度降低为2℃/min的方法，只要能预先使1100～1350℃的高温热处理消灭的尺寸的氧析出核充份生长为不消灭的尺寸的工序，不论何种方法皆可。例如，低于高温热处理温度的温度下的滞留工序，可以在700～900℃的温度范围内实施。
60分钟以上的滞留工序——维持一定时间的—定温度后，再度升温实施高温热处理的二阶段热处理亦可。温度范围方面，为了使析出核生长，以700～900℃为最佳，但并未严格限定为700～900℃，只要能够使析出核生长的温度即可。
而且，在700～900℃的温度范围的滞留工序中，亦可通过降低升温速度、或延长滞留时间来使氧析出核更进一步生长。然而，若升温速度太慢、或滞留时间过长，则会因为退火处理时间增加而降低生产性并提高成本，因为已可使氧析出核获得充份生长，故最好为1℃/min以上的升温速度、200分钟以下的滞留时间。
以下为实施例及比较例，针对本发明进行更具体的说明，然而，本发明并未限定为下面所示实例。
(实施例1)
将120kg的原料多结晶硅放入直径24英寸(600mm)的石英坩锅内，拉出120cm左右的直径200mm的硅单晶。掺杂氮是通过将一定量的附有氮化膜的硅晶片投入原料中来实施的。计算上的单晶锭肩部附近的氮浓度为2.0×1013[/cm3]，可计算出直筒部的后半的最高氮浓度为10.0×1013[/cm3]。把单晶锭切成晶片，并实施抛光、倒角、研磨而制成镜面晶片。其后，对分别从单晶锭的肩部附近、直筒部中央、直筒部下端(尾部附近)切削所得的镜面晶片，实施2℃/min升温速度的700～900℃的100分钟滞留后，在氩环境中实施1200℃、1小时的退火。对锭各部位的掺杂氮退火晶片，实施4小时、800℃+16小时、1000℃的标准氧析出热处理，使氧析出核生长为可检测的尺寸后，使用BIO-RAD公司制的OPP测量BMD密度。
(实施例2)
用和实施例1相同的方法生长单晶锭，对从该单晶锭的肩部附近、直筒部中央、直筒部的尾部附近切削所得的晶片进行研磨制成镜面晶片，对所得的镜面晶片实施3℃/min升温速度的700～900℃的67分钟滞留后，在氩环境中实施1200℃、1小时的退火。针对锭各部位的掺杂氮退火晶片，实施和实施例1相同的氧析出热处理，并测量BMD密度。
(比较例1)
用和实施例1相同的方法生长单晶锭，对从该单晶锭的肩部附近、直筒部中央、直筒部的尾部附近切削所得的晶片进行研磨制成镜面晶片，对所得的镜面晶片实施700～900℃的5℃/min升温速度后(40分钟滞留时间)，在氩环境中实施1200℃、1小时的退火。其后，针对掺杂氮退火晶片，实施和实施例1相同的氧析出热处理，并测量BMD密度。
实施例1、2及比较例1中，针对从单晶锭各部位所得的掺杂氮退火晶片进行BMD密度测量，其结果如表1所示。
(表1)
  700～900℃的升温速度   直筒部的肩部附近   直筒部中央   直筒部的尾部附近
  (实施例1)2℃/min   4.0×109[/cm3]   4.0×109[/cm3]   3.0×109[/cm3]
  (实施例2)3℃/min   1.0×109[/cm3]   2.0×109[/cm3]   3.0×109[/cm3]
  (比较例1)5℃/min   0.8×109[/cm3]   1.0×109[/cm3]   3.0×109[/cm3]
依据表1所示的测量结果可知，当升温速度小于3℃/min时，结晶部位的BMD密度的误差会降至极小。而且，减缓升温速度可以充份增加肩部附近的BMD密度。
而且，本发明并未限定为前述实施方式。前述实施方式只是实例而已，只要具有本发明的权利要求记载的技术思想及实质同一构造，且具有相同作用效果者皆包含在本发明的技术范围内。
例如，前述实施例中，高温热处理环境为氩环境，然而，本发明在氢、或氢及氩的混合气环境中进行高温热处理亦可得到完全相同的效果。

Claims (7)

1、一种掺杂氮的退火晶片的制造方法，其特征为：对至少从掺杂氮的硅单晶切削、研磨而成的晶片，在氩、氢或其混合气体环境下实施1100～1350℃的高温热处理前，通过实施在低于前述高温热处理的处理温度的温度下滞留的工序，使前述高温热处理中消灭的尺寸的氧析出核生长为前述高温热处理中不消灭的尺寸，然后，进行前述高温热处理。
2、如权利要求1所述的掺杂氮的退火晶片的制造方法，其特征为：在向前述高温热处理的处理温度的升温的过程中，进行前述在低于高温热处理的处理温度的温度下滞留的工序。
3、如权利要求1所述的掺杂氮的退火晶片的制造方法，其特征为：在低于前述高温热处理的处理温度的温度下滞留的工序，是在700～900℃的温度范围滞留60分钟以上的工序。
4、如权利要求2所述的掺杂氮的退火晶片的制造方法，其特征为：在低于前述高温热处理的处理温度的温度下滞留的工序，是在700～900℃的温度范围滞留60分钟以上的工序。
5、如权利要求3所述的掺杂氮的退火晶片的制造方法，其特征为：在前述700～900℃的温度范围滞留60分钟以上的工序，是使到700℃至900℃为止的升温速度为小于3℃/min而进行的工序。
6、如权利要求4所述的掺杂氮的退火晶片的制造方法，其特征为：在前述700～900℃的温度范围滞留60分钟以上的工序，是使到700℃至900℃为止的升温速度为小于3℃/min而进行的工序。
7、一种掺杂氮的退火晶片，其特征为，上述掺杂氮的退火晶片如下制造：对至少从掺杂氮的硅单晶切削、研磨而成的晶片，在氩、氢或其混合气体环境下实施1100～1350℃的高温热处理前，通过实施在低于前述高温热处理的处理温度的温度下滞留的工序，使前述高温热处理中消灭的尺寸的氧析出核生长为前述高温热处理中不消灭的尺寸，然后，进行前述高温热处理。
CNB028018559A 2001-05-28 2002-05-22 掺杂氮的退火晶片的制造方法以及掺杂氮的退火晶片 Expired - Lifetime CN1302526C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP158516/01 2001-05-28
JP158516/2001 2001-05-28
JP2001158516A JP4646440B2 (ja) 2001-05-28 2001-05-28 窒素ドープアニールウエーハの製造方法

Publications (2)

Publication Number Publication Date
CN1463469A CN1463469A (zh) 2003-12-24
CN1302526C true CN1302526C (zh) 2007-02-28

Family

ID=19002224

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028018559A Expired - Lifetime CN1302526C (zh) 2001-05-28 2002-05-22 掺杂氮的退火晶片的制造方法以及掺杂氮的退火晶片

Country Status (7)

Country Link
US (1) US7326658B2 (zh)
EP (1) EP1391921A4 (zh)
JP (1) JP4646440B2 (zh)
KR (1) KR100853001B1 (zh)
CN (1) CN1302526C (zh)
TW (1) TW541625B (zh)
WO (1) WO2002097875A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353282A (ja) * 2001-05-30 2002-12-06 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ中の窒素濃度の評価方法
KR100500394B1 (ko) * 2002-12-09 2005-07-07 주식회사 실트론 에피택셜 실리콘웨이퍼의 제조 방법
JP2005051040A (ja) 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
US20070218290A1 (en) * 2004-06-24 2007-09-20 Beneq Oy Method for Doping Material and Doped Material
JP2006054350A (ja) 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
JP2006093645A (ja) 2004-08-24 2006-04-06 Toshiba Ceramics Co Ltd シリコンウェーハの製造方法
JP4661204B2 (ja) 2004-12-16 2011-03-30 信越半導体株式会社 単結晶の製造方法およびアニールウェーハの製造方法ならびにアニールウェーハ
JP5121139B2 (ja) * 2005-12-27 2013-01-16 ジルトロニック アクチエンゲゼルシャフト アニールウエハの製造方法
JP5239155B2 (ja) 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
KR101340237B1 (ko) 2012-02-27 2013-12-10 주식회사 엘지실트론 단결정 실리콘 잉곳인상방법, 단결정 실리콘 잉곳, 및 에피텍셜 실리콘 웨이퍼
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
CN109836118B (zh) * 2017-11-27 2022-03-18 辽宁省轻工科学研究院有限公司 一种以安山岩为主要原料的铸石板材制备方法
US11111597B2 (en) * 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Methods for growing a nitrogen doped single crystal silicon ingot using continuous Czochralski method
US11111596B2 (en) 2019-09-13 2021-09-07 Globalwafers Co., Ltd. Single crystal silicon ingot having axial uniformity
CN113862777B (zh) * 2021-09-30 2023-05-16 西安奕斯伟材料科技股份有限公司 一种用于制造单晶硅棒的拉晶炉、方法及单晶硅棒
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954018A1 (en) * 1996-12-03 1999-11-03 Sumitomo Metal Industries Limited Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JP2001064095A (ja) * 1999-08-27 2001-03-13 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5887833A (ja) * 1981-11-20 1983-05-25 Hitachi Ltd 半導体装置の製造方法
JPH10223641A (ja) * 1996-12-03 1998-08-21 Sumitomo Sitix Corp 半導体シリコンエピタキシャルウェーハ及び半導体デバイスの製造方法
JP3516200B2 (ja) * 1997-12-25 2004-04-05 三菱住友シリコン株式会社 シリコン単結晶およびエピタキシャルウェーハ
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
KR100541882B1 (ko) * 1998-05-01 2006-01-16 왁커 엔에스씨이 코포레이션 실리콘 반도체 기판 및 그의 제조 방법
EP0959154B1 (en) * 1998-05-22 2010-04-21 Shin-Etsu Handotai Co., Ltd A method for producing an epitaxial silicon single crystal wafer and the epitaxial single crystal wafer
US6077343A (en) * 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6413310B1 (en) * 1998-08-31 2002-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing silicon single crystal wafer and silicon single crystal wafer
JP2002538070A (ja) * 1999-03-04 2002-11-12 ワッカー ジルトロニック ゲゼルシャフト フュア ハルプライターマテリアーリエン アクチエンゲゼルシャフト エピタクシー珪素薄層を有する半導体ディスク及び製造法
JP2000256092A (ja) * 1999-03-04 2000-09-19 Shin Etsu Handotai Co Ltd シリコンウエーハ
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP3787472B2 (ja) 1999-11-12 2006-06-21 信越半導体株式会社 シリコンウエーハおよびその製造方法ならびにシリコンウエーハの評価方法
JP4633977B2 (ja) * 2001-08-30 2011-02-16 信越半導体株式会社 アニールウエーハの製造方法及びアニールウエーハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0954018A1 (en) * 1996-12-03 1999-11-03 Sumitomo Metal Industries Limited Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JP2001064095A (ja) * 1999-08-27 2001-03-13 Komatsu Electronic Metals Co Ltd シリコンウエハの製造方法

Also Published As

Publication number Publication date
JP4646440B2 (ja) 2011-03-09
KR100853001B1 (ko) 2008-08-19
TW541625B (en) 2003-07-11
US7326658B2 (en) 2008-02-05
CN1463469A (zh) 2003-12-24
EP1391921A1 (en) 2004-02-25
US20030157814A1 (en) 2003-08-21
JP2002353225A (ja) 2002-12-06
WO2002097875A1 (en) 2002-12-05
EP1391921A4 (en) 2008-06-04
KR20030022322A (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
CN1302526C (zh) 掺杂氮的退火晶片的制造方法以及掺杂氮的退火晶片
EP1326270B1 (en) Method of manufacturing asilicon wafer and a silicon epitaxial wafer
EP1804283B1 (en) Manufacturing method of annealed wafer
US7147711B2 (en) Method of producing silicon wafer and silicon wafer
CN101768777B (zh) 硅晶片及其制造方法
US20030104222A1 (en) Silicon wafer and epitaxial silicon wafer
CN100343961C (zh) 退火晶片的制造方法以及退火晶片
CN1463305A (zh) 直径300mm及300mm以上的单晶硅晶片及其制造方法
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP4549589B2 (ja) シリコン半導体基板およびその製造方法
US6709957B2 (en) Method of producing epitaxial wafers
EP1553624A1 (en) Silicon-Germanium SOI structure and method for production thereof
JP4978396B2 (ja) エピタキシャルウェーハの製造方法
JP2001080992A (ja) シリコンウエーハ及びその製造方法
JPS59126642A (ja) シリコン基板の熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070228