JP4405083B2 - 理想的な酸素析出シリコンウエハの製造方法 - Google Patents

理想的な酸素析出シリコンウエハの製造方法 Download PDF

Info

Publication number
JP4405083B2
JP4405083B2 JP2000568118A JP2000568118A JP4405083B2 JP 4405083 B2 JP4405083 B2 JP 4405083B2 JP 2000568118 A JP2000568118 A JP 2000568118A JP 2000568118 A JP2000568118 A JP 2000568118A JP 4405083 B2 JP4405083 B2 JP 4405083B2
Authority
JP
Japan
Prior art keywords
wafer
oxygen
heat
atmosphere
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000568118A
Other languages
English (en)
Other versions
JP2002524852A (ja
JP2002524852A5 (ja
Inventor
ロバート・ジェイ・ファルスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2002524852A publication Critical patent/JP2002524852A/ja
Publication of JP2002524852A5 publication Critical patent/JP2002524852A5/ja
Application granted granted Critical
Publication of JP4405083B2 publication Critical patent/JP4405083B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
(技術分野)
本発明は一般に、電子部品の製造に使用される、半導体材料基板、特にシリコンウエハの製造に関する。より詳細には、本発明は、本質的には任意のいずれかの電子デバイス製造プロセスの熱処理サイクルのときに、ウエハに酸素析出物の一様でない理想的な深さ分布を形成させることができるシリコンウエハの処理方法に関する。
【0002】
半導体電子部品のほとんどの製造方法の出発物質である単結晶シリコンは一般に、単一種結晶を溶融シリコンに浸漬し、次に遅い引き上げによって成長させる、いわゆるチョクラルスキー法によって製造される。溶融シリコンは石英ルツボに装填されるので、種々の不純物、主に酸素、によって汚染される。溶融塊の温度におけるシリコン中の酸素の溶解度および凝固シリコンにおける酸素の事実上の偏析係数によって決定されるある濃度に酸素が到達するまで、シリコン溶融塊の温度において、酸素が結晶格子に入る。そのような濃度は、電子デバイス製造プロセスに一般的な温度における固体シリコン中の酸素の溶解度より大きい。結晶が溶融塊から成長し冷却し、従ってその中の酸素の溶解度が急速に減少し、それによって、得られるスライスまたはウエハにおいて酸素が過飽和濃度において存在する。
【0003】
歴史的に、電子デバイス製造プロセスは、ウエハの表面近くに酸素析出物を有さない帯域(zone)または領域(region)(一般に、「デニューデッドゾーン」または「無析出帯域」と称される。)を有し、ウエハの残り部分、即ちウエハバルクは、IGのために充分な数の酸素析出物を有するシリコンを製造するように設計された一連の段階を包含する。デニューデッドゾーンは、例えば、(a)高温(>1100℃)における不活性雰囲気中での少なくとも約4時間の酸素外拡散熱処理、(b)低温(600℃〜750℃)における酸素析出核形成、および(c)高温(1000℃〜1150℃)における酸素(SiO)析出物の成長、のような高温−低温−高温の熱シーケンスにおいて、形成することができる。例えば、F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press,Inc., San Diego Calofornia(1989),p361〜367、およびそこに引用されている文献を参照。
【0004】
しかし、最近では、DRAM製造方法のような先進の電子デバイス製造方法が、高温プロセス段階の使用を最少限にするようになってきている。これらのプロセスには、高温プロセス段階をまだ使用して、デニューデッドゾーンおよび充分な密度のバルク析出を形成しているものもあるが、そのような材料に対する許容度は非常に低く、商業的に存続できる製品になりえない。他の現在の高度に先進の電子デバイス製造方法は、外拡散段階を全く含まない。活性デバイス領域における酸素析出に付随する問題の故に、これらの電子デバイス製造者は、工程条件下にウエハのどの位置にも酸素析出物を形成しないシリコンウエハを使用しなければならない。その結果、IGの可能性が全て失われる。
【0005】
しかし、最近では、DRAM製造方法のような先進の電子デバイス製造方法が、高温プロセス段階の使用を最少限にするようになってきている。これらのプロセスには、高温プロセス段階をまだ使用して、デニューデッドゾーンおよび充分な密度のバルク析出を形成しているものもあるが、そのような材料に対する許容度は非常に低く、商業的に存続できる製品になりえない。他の現在の高度に先進の電子デバイス製造方法は、外部拡散段階を全く含まない。活性デバイス領域における酸素析出に付随する問題の故に、これらの電子デバイス製造者は、工程条件下にウエハのどの位置にも酸素析出物を形成しないシリコンウエハを使用しなければならない。その結果、IGの可能性が全て失われる。
【0006】
(発明の開示)
従って、本発明の目的には下記のことが含まれる:本質的に任意の電子デバイス製造プロセスの熱処理サイクルのときに、酸素析出物の一様でない理想的な深さ分布が形成される単結晶シリコンウエハの製造方法を提供すること;結晶格子の空孔をウエハに形成させる熱処理の後、空孔プロファイルを誂えるために酸化的熱アニーリング処理を行うことができるそのような方法を提供すること;充分な深さのデニューデッドゾーンおよび充分な密度の酸素析出物がウエハバルクに最適かつ再現性よく形成されるそのようなウエハを提供すること;ウエハバルクにおけるデニューデッドゾーンの形成および酸素析出物の形成がウエハのこれらの領域における酸素の濃度差に依存しないそのようなウエハを提供すること;デニューデッドゾーンの形成が酸素の外方拡散に依存しないそのような方法を提供すること;得られるデニューデッドゾーンの厚さが一連のIC製造プロセスの細部に本質的には依存しないそのような方法を提供すること;ならびにウエハバルクにおけるデニューデッドゾーンの形成および酸素析出物の形成が、シリコンウエハがスライスされるチョクラルスキー成長の単結晶シリコンインゴットの熱履歴および酸素濃度によって影響されないそのようなウエハを提供すること。
【0007】
従って、簡単に記載すると、本発明は、前表面、後表面、前表面と後表面との間にある中央面、前表面から中央面に向かって測定されたときに前表面と距離Dとの間にあるウエハ領域を含む表面層、および中央面と表面層との間にあるウエハ領域を含むバルク層を有する単結晶シリコンウエハを熱処理する方法であって、後の熱処理工程においてウエハ中の酸素の析出挙動を変化させるための熱処理方法に関する。この方法は、ウエハを雰囲気中で熱処理して、結晶格子の空孔をウエハの表面層およびバルク層に形成させること;熱処理されたウエハを、約1150℃を超える温度で、少なくとも約100ppmaの酸素分圧を有する雰囲気中で熱アニーリング処理すること;および次いで、アニーリング処理されたウエハの冷却速度を制御して、ピーク密度が中央面またはその付近にあり、濃度がウエハの前表面の方向でほぼ低下し、そして表面層およびバルク層における空孔の濃度差が、750℃を超える温度でのウエハの熱処理により、デニューデッドゾーンを表面層に形成させることができ、かつ酸素クラスターまたは酸素析出物をバルク層に形成させることができ、そしてバルク層における酸素クラスターまたは酸素析出物の濃度が主として空孔濃度に依存するという空孔濃度プロファイルを有するウエハを製造することを含んでなる。
【0008】
本発明はさらに、前表面、後表面、前表面と後表面との間にある中央面、前表面から中央面に向かって測定されたときに前表面と距離Dとの間にあるウエハ領域を含む表面層、および中央面と表面層との間にあるウエハ領域を含むバルク層を有する単結晶シリコンウエハを熱処理する方法であって、後の熱処理工程においてウエハ中の酸素の析出挙動を変化させるための熱処理方法に関する。この方法は、ウエハを雰囲気中で熱処理して、結晶格子の空孔をウエハの表面層およびバルク層に形成させること;このウエハを酸素含有雰囲気中で加熱することによって、熱処理されたウエハの表面を酸化すること;および次いで、アニーリング処理されたウエハの冷却速度を制御して、ピーク密度が中央面またはその付近にあり、濃度がウエハの前表面の方向でほぼ低下し、そして表面層およびバルク層における空孔の濃度差が、750℃を超える温度でのウエハの熱処理により、デニューデッドゾーンを表面層に形成させることができ、かつ酸素クラスターまたは酸素析出物をバルク層に形成させることができるという空孔濃度プロファイルで、バルク層における酸素クラスターまたは酸素析出物の濃度が主として空孔濃度に依存する空孔濃度プロファイルを有するウエハを製造することを含んでなる。
【0009】
本発明の他の目的および特徴は、一部は明らかであり、一部は下記に記載される。
【0010】
本発明により、理想的な析出ウエハが見いだされた。このウエハは、本質的には、任意の電子デバイス製造工程の途中で、IG目的のために充分な深さのデニューデッドゾーンと、充分な密度の酸素析出物を含むウエハバルクとを形成する。この理想的な析出ウエハは、好都合なことに、半導体シリコン製造業で一般的に使用されている用具を使用して短時間で調製することができる。このような処理により、電子デバイス製造工程の途中で酸素が析出する様式を決定するか、または「印刷」する「テンプレート」がシリコンに形成される。
【0011】
本発明の理想的な析出ウエハの出発材料は、従来のチョクラルスキー(Czochralski)結晶成長法に従って成長させた単結晶インゴットからスライスされた単結晶ウエハである。そのような方法は、標準的なシリコンスライス技術、ラップ処理(lapping)技術、エッチング技術および研磨技術と同様に、例えば、F.Shimura、Semiconductor Silicon Crystal Technology、Academic Press(1989)、およびSilicon Chemical Etching(J.Grabmaier編)Springer-Verlag、New York(1982)に開示されている(これらは参考として本明細書中に援用される)。
【0012】
チョクラルスキー成長シリコンは、典型的には、約5×1017原子/cm〜約9×1017原子/cm(ASTM標準F-121-83)の範囲内の酸素濃度を有する。ウエハの酸素析出挙動は、理想的な析出ウエハ中の酸素濃度と本質的には連携していないので、出発ウエハの酸素濃度は、チョクラルスキープロセスによって到達可能な範囲内の任意の濃度またはその範囲外の任意の濃度でさえあり得る。
【0013】
シリコンの融点(約1410℃)温度から約750℃〜約350℃の範囲への単結晶シリコンインゴットの冷却速度に依存して、酸素析出物の核形成中心が、ウエハがスライスされる単結晶シリコンインゴットに形成し得る。しかし、出発材料におけるこのような核形成中心の有無は、これらの中心が約1300℃を超えない温度でシリコンを熱処理することによって溶解し得る場合には本発明にとって重要でない。約800℃の温度で約4時間のシリコンのアニーリング処理などのいくつかの熱処理は、このような中心が約1150℃を超えない温度で溶解し得ないように、これらの中心を安定化させることができる。酸素析出物の検出限界は、現在、約5×10析出物/cmである。酸素析出の核形成中心の存在(または、密度)は、現在の利用可能な技術を使用して直接的に測定することができない。しかし、様々な技術を使用して、その存在を間接的に検出することができる。前記のように、シリコン中の以前から存在する酸素析出物核形成中心を安定化させることができ、そして、析出物は、シリコンを酸素析出熱処理に供することによってこのような部位で成長させることができる。従って、このような核形成中心の存在は、例えば、800℃の温度で4時間、次いで1000℃の温度で16時間のウエハのアニーリング処理などの酸素析出熱処理の後で間接的に測定することができる。
【0014】
置換的な炭素は、単結晶シリコン中の不純物として存在する場合、酸素析出核形成中心を形成させる触媒能を有する。従って、このような理由および他の理由のために、単結晶シリコンの出発材料は、低濃度の炭素を有することが好ましい。すなわち、単結晶シリコンは、約5×1016原子/cm未満であり、好ましくは約1×1016原子/cm未満であり、より好ましくは約5×1015原子/cm未満の炭素濃度を有する。
【0015】
次に、図1を参照すると、本発明の理想的な析出ウエハの出発材料である単結晶シリコンウエハ1は、前表面3、後表面5、および前表面と後表面との間の仮想的な中央面7を有する。本明細書における用語「前(表面)」および「後(表面)」は、ウエハの2つのほぼ平らな主表面を区別するために使用される;ウエハの前表面は、その用語が本明細書中で使用される場合、必ずしも、電子デバイスが続いて組み立てられる表面である必要はなく、ウエハの後表面は、その用語が本明細書中で使用される場合、必ずしも、電子デバイスが組み立てられる表面の反対側のウエハの主表面である必要はない。さらに、シリコンウエハは、典型的には、ある程度の全体的な厚みの変動(TTV)、反り(warp)および湾曲(bow)を有するので、前表面の任意の点と後表面の任意の点との中間点は、正確には、1つの平面に含まれ得ない;しかし、実際問題として、TTV、反りおよび湾曲は非常にわずかであるので、近い近似では、そのような中間点は、前表面と後表面との間のほぼ等しい距離にある仮想的な中央面に含まれると言うことができる。
【0016】
本発明のプロセスの第1の実施形態において、ウエハ1は、ウエハ1を包み込む表面酸化物層9を成長させるために、工程Sにおいて酸素含有雰囲気中で熱処理される。一般に、酸化物層は、シリコン表面に生成する自然の酸化物層(約15オングストローム)よりも大きな厚さを有する;この酸化物層は、好ましくは、少なくとも約20オングストロームの厚さを有し、いくつかの実施形態においては、少なくとも約25オングストロームの厚さを有するか、または少なくとも約30オングストロームの厚ささえ有する。しかし、今日までに得られた実験的証拠により、約30オングストロームを超える厚さの酸化物層は、所望の効果を妨害しないが、さらなる利点はほとんど得られないことが示唆される。
【0017】
工程Sにおいて、ウエハは、ウエハを高温に加熱して、ウエハ1において結晶格子の空孔(空格子点)13を形成させ、それによりその数密度を増大させる熱処理工程に供される。この熱処理工程は、好ましくは、ウエハを目標温度に迅速に加熱し、その温度で比較的短時間アニーリング処理する急速熱アニーリング装置で行われる。一般に、ウエハは、1150℃を超える温度に、好ましくは、少なくとも1175℃に、より好ましくは少なくとも約1200℃に、最も好ましくは、約1200℃と1275℃との間の温度に曝される。
【0018】
本発明の上記の第1の実施形態において、急速熱アニーリング工程は、窒化物形成性の雰囲気、すなわち、暴露されたシリコン表面を窒化物にし得る窒素含有化合物ガス(アンモニアなど)または窒素ガス(N )を含有する雰囲気を含有する雰囲気のもとで行われる。従って、そのような雰囲気は、全体が窒素ガスまたは窒素化合物ガスから構成され得る。あるいは、そのような雰囲気は、アルゴンなどの窒化物非形成性のガスをさらに含むことができる。ウエハ全体の空孔濃度(空格子点濃度)の増大が、直ちではないとしても、アニーリング温度に到達したときにほぼ達成される。ウエハは、一般に、この温度で、少なくとも1秒間、典型的には少なくとも数秒間(例えば、少なくとも3秒間)、好ましくは数十秒間(例えば、20秒間、30秒間、40秒間または50秒間)、およびウエハの所望の特性に依存して、約60秒(これは市販の急速熱アニーリング装置のほぼ限界である)までの範囲であり得る時間保持される。得られるウエハは、このウエハにおいて比較的均一な空孔濃度(数密度)特性を有する。
【0019】
今日までに得られた実験的証拠に基づいて、急速熱アニーリング工程が行われる雰囲気は、好ましくは、酸素、水蒸気および他の酸化性ガスの比較的小さな分圧以下の分圧を有する;すなわち、その雰囲気は、酸化性ガスが全く存在しないか、またはそのようなガスの分圧を全く有せず、空孔濃度の成長を抑制するシリコン自己格子間原子の充分量を注入するのに不充分である。酸化性ガスの下限濃度は正確には決定されていないが、0.01気圧(atm)すなわち10,000部/百万原子(ppma)の酸素分圧に関して、空孔濃度の増大および効果が認められないことが明らかにされている。従って、雰囲気は、酸素および他の酸化性ガスの分圧が0.01atm(10,000ppma)未満であることが好ましい;より好ましくは、雰囲気中におけるこれらのガスの分圧は約0.005atm(5,000ppma)以下であり、より好ましくは約0.002atm(2,000ppma)以下であり、最も好ましくは約0.001atm(1,000ppma)以下である。
【0020】
結晶格子の空孔が生成することに加えて、急速熱アニーリング工程は、シリコンの出発材料中に存在する安定化されていない任意の酸素析出物核形成中心を溶解する。このような核形成中心は、例えば、ウエハがスライスされる単結晶シリコンインゴットの成長途中で形成され得るか、またはウエハまたはウエハがスライスされるインゴットの以前の熱履歴におけるいくつかの他の事象の結果として形成され得る。従って、出発材料におけるこのような核形成中心の有無は、これらの中心が、急速熱アニリーング工程の最中で溶解し得る場合には重要ではない。
【0021】
急速熱アニーリング処理は、ウエハが高出力光源の列によって個々に加熱される多数の市販の急速熱アニーリング(「RTA」)処理炉のいずれかで行うことができる。RTA炉は、シリコンウエハを急速に加熱することができる。例えば、RTA炉は、ウエハを室温から1200℃まで数秒間で加熱することができる。そのような市販のRTA炉の1つは、AG Associates(Mountain View、CA)から入手できるモデル610炉である。
【0022】
真性の点欠陥(空孔およびシリコン自己格子間原子)は、温度に依存する拡散速度で単結晶シリコン中を拡散し得る。従って、真性の点欠陥の濃度特性は、温度を関数とする真性の点欠陥の拡散係数および再結合速度の関数である。例えば、真性の点欠陥は、急速熱アニーリング工程においてウエハがアニーリング処理される温度の近傍温度で比較的移動し得るが、700℃もの温度では、本質的に、任意の商業的に実用的な時間で移動し得ない。これまでに得られた実験的証拠により、空孔の有効拡散速度は、約700℃未満の温度で、そしておそらくは、800℃または900℃あるいは1000℃でさえの温度でかなり遅いことが示唆される。空孔は、任意の商業的に実用的な時間で移動しないと見なすことができる。
【0023】
工程Sが終了したとき、ウエハは、結晶格子の空孔が単結晶シリコン内で比較的移動し得る温度範囲を通過するよう工程Sにおいて急冷される。ウエハの温度がこの範囲の温度を通過して下がるとき、空孔は、酸化物層9に拡散して消滅し、従って、ウエハがこの範囲内の温度で保持された時間の長さに依存する変化度を伴って空孔の濃度特性の変化をもたらす。ウエハがこの範囲内のこの温度で無限の時間保持されたならば、空孔濃度は、再度、ウエハバルク11の全体に実質的に均一になり、その濃度は、熱処理工程の終了直後における結晶格子の空孔濃度よりも実質的に少ない平衡値である。しかし、ウエハを急冷することによって、結晶格子の空孔の不均一な分布が最大の空孔濃度で達成され得るが、その最大濃度は、中央面7またはその近くに存在し、空孔濃度は、ウエハの前表面3および後表面5の方向で減少する。一般に、この範囲の温度内での平均冷却速度は、少なくとも約5℃/秒であり、好ましくは少なくとも約20℃/秒である。デニューデッドゾーンの所望の深さに依存して、平均冷却速度は、好ましくは少なくとも50℃/分であり、さらにより好ましくは少なくとも100℃/秒であるが、いくつかの適用に関しては、現在、約100℃/秒〜約200℃/秒の範囲の冷却速度が好ましい。ウエハが、結晶格子の空孔が単結晶シリコン内で比較的移動し得る温度範囲の外側の温度に冷却されると、冷却速度は、ウエハの析出特性に大きな影響を与えないようであり、従って、冷却速度は、きわどいほど臨界的ではないようである。好都合には、冷却工程は、加熱工程が行われる同じ雰囲気中で行うことができる。
【0024】
工程Sにおいて、ウエハは、酸素析出熱処理に供される。例えば、ウエハは、800℃の温度で4時間、次いで1000℃の温度で16時間アニーリング処理することができる。あるいは、ウエハは、好ましくは、電子デバイス製造プロセスの最初の工程のように、約800℃の温度の炉に入れられる。この温度の炉に入れられたときに、前記の急速熱アニーリング処理されたウエハは、酸素析出に関して異なった挙動をする異なる帯域を有する。高い空孔領域(ウエハバルク)において、酸素は、ウエハが炉に入れられると急速にクラスター化する。負荷温度に到達するときまでにクラスター化過程は終了し、空孔の初期濃度だけに依存するクラスター分布が得られる。低い空孔領域(ウエハ表面の近く)において、ウエハは、以前から存在する酸素析出物核形成中心を有さない通常のウエハのように挙動する;すなわち、酸素のクラスター化は観測されない。温度が800℃を超えて高くなるとき、あるいは温度が一定に維持される場合、空孔が多い帯域内のクラスターは、成長して析出し、それによって消費されるが、空孔が少ない帯域では何も起こらない。ウエハを空孔濃度の様々な帯域に分割することによって、テンプレートが効果的に得られ、そのテンプレートによって、ウエハを炉に入れたときに固定される酸素析出物パターンが描かれる。
【0025】
図1に例示されているように、ウエハにおける酸素析出物の得られた深さ分布は、前表面3および後表面5から、それぞれ、深さt、t’まで拡がる、酸素析出物を含まない材料(デニューデッドゾーン)15および15’の明確な領域によって特徴づけられる。酸素析出物を含まない領域15および15’の間に、実質的に均一密度の酸素析出物が含有される領域17が存在する。
【0026】
領域17における酸素析出物の濃度は、主として加熱工程の関数であり、二次的には冷却速度の関数である。一般に、酸素析出物の濃度は、加熱工程における温度の上昇およびアニーリング時間の増大とともに大きくなり、約1×10析出物/cm〜約5×1010析出物/cmの範囲の析出物密度が日常的に得られる。
【0027】
酸素析出物を含まない材料(デニューデッドゾーン)15および15’の前表面および後表面からのそれぞれの深さt、t’は、主として、結晶格子の空孔がシリコン中で比較的移動し得る温度範囲への冷却速度の関数である。一般に、深さt、t’は、冷却速度の低下とともに増加し、少なくとも約10ミクロン、20ミクロン、30ミクロン、40ミクロン、50ミクロン、70ミクロン、または100ミクロンでさえものデニューデッドゾーンの深さを得ることができる。重要なことに、デニューデッドゾーンの深さは、本質的には、電子デバイス製造プロセスの細部に依存せず、さらに、従来的に実施される酸素の外方拡散に依存しない。
【0028】
本発明のプロセスにおいて用いられる急速熱処理によって、少量の酸素がウエハの前表面および後表面から外方拡散し得る一方で、外方拡散の量は、デニューデッドゾーンの生成に関する従来のプロセスで観測される量よりも著しく少ない。結果として、本発明の理想的な析出ウエハは、シリコン表面からの距離を関数とする実質的に均一な格子間酸素濃度を有する。例えば、酸素析出熱処理を行う前に、ウエハは、実質的に均一な格子間酸素濃度を、ウエハの中心からウエハ表面の約15ミクロン以内のウエハ領域まで、より好ましくは、シリコンの中心からウエハ表面の約10ミクロン以内のウエハ領域まで、さらにより好ましくは、シリコンの中心からウエハ表面の約5ミクロン以内のウエハ領域まで、最も好ましくは、シリコンの中心からウエハ表面の約3ミクロン以内のウエハ領域までに有する。本明細書において、実質的に均一な酸素濃度は、酸素濃度の分散が、約50%以下であり、好ましくは約20%以下であり、最も好ましくは約10%以下であることを意味するものとする。
【0029】
典型的には、酸素析出熱処理により、実質量の酸素は、加熱処理されたウエハから外方拡散しない。結果として、ウエハ表面から数ミクロンを超える距離にあるデニューデッドゾーンの格子間酸素濃度は、析出熱処理の結果として大きく変化しない。例えば、ウエハのデニューデッドゾーンが、シリコン表面と、前表面から中央面に向かって測定される距離D(これは少なくとも約10ミクロンである)との間の領域からなる場合、Dの1/2に等しいシリコン表面からの距離にあるデニューデッドゾーン内のある1点での酸素濃度は、典型的には、デニューデッドゾーン内の任意の場所での格子間酸素濃度の最大濃度の少なくとも約75%である。いくつかの酸素析出熱処理に関して、この位置での格子間酸素濃度は、それよりも大きく、すなわち、デニューデッドゾーン内の任意の場所での最大酸素濃度の少なくとも85%または90%であり、あるい95%でさえある。
【0030】
本発明の第2の実施形態において、窒化物非形成性の雰囲気が、第1の実施形態の加熱(急速熱アニーリング)工程および冷却工程において使用される窒化物形成性の雰囲気の代わりに使用される。適切な窒化物非形成性の雰囲気には、アルゴン、ヘリウム、ネオン、二酸化炭素および他のそのような非酸化性で窒化物非形成性の元素ガスおよび化合物ガス、あるいはそのようなガスの混合物が含まれる。このような窒化物非形成性の雰囲気は、窒化物形成性の雰囲気と同様に、比較的低い分圧の酸素、すなわち、0.01atm(10,000ppma)未満、より好ましくは0.005atm(5,000ppma)未満、より好ましくは0.002atm(2,000ppma)未満、最も好ましくは0.001atm(1,000ppma)未満の分圧の酸素を含有することができる。
【0031】
本発明の第3の実施形態において、工程S(熱酸化工程)は省略され、出発ウエハは、自然の酸化物層のみを有する。しかし、そのようなウエハが窒素雰囲気中でアニーリング処理されると、その効果は、自然の酸化物層よりも厚い酸化物層(「増分化酸化物層」)を有するウエハが窒素中でアニーリング処理されたときに認められる効果とは異なる。増分化酸化物層を含有するウエハを窒素雰囲気中でアニーリング処理したとき、空孔濃度の実質的に均一な増加が、アニーリング温度に達した直後ではないとしても、その近くにおいてウエハ全体で達成される;さらに、空孔濃度は、所与のアニーリング温度でのアニーリング時間の関数として大きく増大しないようである。しかし、ウエハが自然の酸化物層しか有さず、ウエハの前表面および後表面が窒素中でアニーリング処理される場合、得られるウエハは、ウエハの断面に関して、ほぼ「U字型」の空孔濃度(数密度)特性を有する;すなわち、最大濃度が前表面および後表面の数ミクロン以内のところに存在し、比較的一定したそれよりも低い濃度がウエハバルク全体に存在する。ウエハバルクにおけるその最少濃度は、初期には、増分化酸化物層を有するウエハで得られる濃度にほぼ等しい。さらに、アニーリング時間を増大させると、自然の酸化物層のみを有するウエハにおける空孔濃度は増加する。
【0032】
実験的な証拠により、自然の酸化物層のみを有するウエハの挙動と、増分化酸化物層を有するウエハの挙動との違いは、分子状酸素または他の酸化性ガスを雰囲気に含むことによって回避できることがさらに示唆される。言い換えれば、自然の酸化物のみを有するウエハが低い酸素分圧を含有する窒素雰囲気中でアニーリング処理された場合、ウエハは、増分化酸化物層を有するウエハと同じように挙動する。何らかの理論にとらわれるものではないが、厚さが自然の酸化物層よりも大きい表面酸化物層は、シリコンの窒化物形成を阻害する遮蔽物として役立つようである。従って、このような酸化物層は、出発ウエハの表面に存在し得るか、またはアニーリング工程中において増分化酸化物層を成長させることによって処理中にその場で形成させることができる。
【0033】
従って、本発明により、急速熱アニーリング工程における雰囲気は、好ましくは、少なくとも約0.0001atm(100ppma)の分圧、より好ましくは少なくとも約0.0002atm(200ppma)の分圧を含む。しかし、前記の理由のために、酸素分圧は、好ましくは、0.01atm(10,000ppma)を超えず、より好ましくは0.005atm(5,000ppma)未満であり、なおより好ましくは0.002atm(2,000ppma)未満であり、最も好ましくは0.001atm(1,000ppma)未満である。
【0034】
しかし、酸素分圧を有する雰囲気を利用することの代替として、工程Sによる窒素雰囲気または中性雰囲気のもとでのアニーリングが完了した後、シリコンウエハを酸素雰囲気下で熱アニーリング処理または急速熱アニーリング処理に単に供することができることには留意しなければならない。この酸素アニーリング工程は、ウエハが冷却された後で行うことができ、あるいは所定の温度で(すなわち、最初の熱アニーリング工程が完了した後、ウエハがまだ熱いときに)行うことができる。さらに、この酸素アニーリング工程は、シリコンウエハ内の空孔濃度、従ってそのようなものとして、ウエハにおいて得られる酸素析出物パターンをさらに調整または特性化するための手段として上記に記載された実施形態のいずれかに対して必要に応じて行うことができる。
【0035】
何らかの特定の理論にとらわれるものではないが、酸素アニーリングはシリコン表面の酸化をもたらし、その結果、シリコンの自己格子間原子の内側に向いた流れが生じるように作用すると考えられる。自己格子間原子のこの内側方向の流れは、表面から始まり、その後、内側に移動する再結合を生じさせることによって空孔濃度プロファイルを徐々に変化させる効果を有している。従って、空孔濃度の低い領域を作製することができ、これにより、酸素析出熱処理を行った後、このシリコンウエハから製造され得るデバイスの特定の最終用途に最適化された深さを有するデニューデッドゾーンが得られる。
【0036】
空孔のピーク濃度がシリコンウエハのバルク17内にあるシリコンウエハの場合、領域15および15’のそれぞれの深さtおよびt’は、表面が酸化される速度を制御することによって選択的に増大させることができる。一方で、この酸化速度は、この酸化工程の雰囲気条件、温度および継続時間などの多数の要因に依存している。例えば、酸化速度は、雰囲気中の酸素濃度を増大させると大きくなり、その速度は、熱分解蒸気を用いたときに最大になる。
【0037】
この酸化的処理に関する正確な条件は、深さtおよび/またはt’を最適化するために、アニーリング温度、アニーリング継続時間および雰囲気条件(すなわち、雰囲気の組成ならびに酸素分圧)を調節することによって経験的に決定できることに留意しなければならない。しかし、純酸素または熱分解蒸気ではないものが用いられる場合、好ましくは、雰囲気中の酸素圧は少なくとも約0.0001(100ppma)であり、より好ましくは少なくとも約0.0002(200ppma)である。この点に関して、熱アニーリング工程Sに関して酸素含有量(すなわち、酸素分圧)に課された限定はこの方法のこの選択的な工程には適用され得ないことに留意しなければならない。さらに、領域17に関する空孔のピーク濃度が実質的に保持され得る場合、この酸化的処理の温度は、好ましくは約1150℃を超える。より好ましくは、その温度は、工程Sの熱処理時に用いられる温度と少なくともほぼ等しい。何らかの特定の理論にとらわれるものではないが、温度が熱処理時に用いられる温度よりも低い場合、領域17における空孔のピーク濃度は、実際には、空孔および自己格子間原子が直接再結合するために低下し得ると考えられる。
【0038】
酸化的処理が完了すると、ウエハは、上記の工程Sの場合のように、結晶格子の空孔が単結晶シリコン内で比較的移動しやすい温度範囲を通過するように急冷することができる。ウエハを急冷することによって、空孔の濃度プロファイルが、シリコンマトリックス内に効果的に「凍結」され、従って、これにより結晶格子の空孔の一様でない分布が得られる。従って、得られた空孔濃度プロファイルを喪失または消失させないためには、この温度範囲での平均速度が少なくとも約5℃/秒で冷却されることが望ましい。しかし、好ましくは、冷却速度は少なくとも約20℃/秒である。冷却速度を変化させると、得られるプロファイルがさらに変わり得ることには留意しなければならない。従って、得ようとする所望のプロファイルに依存して、平均冷却速度は、少なくとも約50℃/秒、約100℃/秒、または約200℃/秒以上までであり得る。
【0039】
ウエハが、結晶格子の空孔が単結晶シリコン内で比較的移動しやすい温度範囲の外側の温度にまで冷却されると、冷却速度はウエハの析出特性に大きく影響しないようであり、従って、あまり重要ではないようである。都合よいことに、冷却工程は、加熱工程が行われる同じ雰囲気で行うことができる。
【0040】
この別に行われる酸化的処理は、上記に詳しく記載されているように、冷却速度を調節することによって空孔の濃度プロファイルを制御するための受け入れられる代わりのものである。従って、このような酸化的処理が用いられる場合、工程Sの冷却速度は、本明細書中に記載されている冷却速度よりも大きい場合がある。さらに、この酸化的処理は、tまたはt’の所望する深さが10ミクロンよりも大きく、数十ミクロンまたはそれ以上である時には好ましいことに留意しなければならない。
【0041】
酸化的処理によりもたらされる柔軟性によって、この方法は、ほぼ「U字型」の空孔濃度(数密度)プロファイルを有するウエハに対して問題なく実施できることにはさらに留意しなければならない。より詳細には、上記に記されているように、ウエハ表面に自然の酸化物層のみを有するウエハが窒化物形成雰囲気で熱アニーリング工程Sに供された場合、得られるウエハは、ほぼ「U字型」の空孔プロファイルを有する。そのようなウエハをこの酸化的熱処理に供することによって、空孔の濃度プロファイルを変化させることができる。この場合、その曝露条件は、本発明に順応する所望する空孔プロファイルを得るように選択的に決定される。
【0042】
本発明の他の実施形態において、ウエハの前表面および後表面は、異なる雰囲気に曝すことができる。その雰囲気のそれぞれは、1つまたは複数の窒化物形成性ガスまたは窒化物非形成性ガスを含有することができる。例えば、前表面が窒化物非形成性のガスに曝されながら、ウエハの後表面は窒化物形成性のガスに曝すことができる。あるいは、多数のウエハ(例えば、2枚、3枚またはそれ以上のウエハ)を、面を向かい合わせに配置して積み重ねたままで同時にアニーリング処理することができる;この方法でアニーリング処理されたとき、向かい合って接触している面は、アニーリング処理中において雰囲気から機械的に遮蔽される。あるいは、急速熱アニーリング工程において使用される雰囲気およびウエハの所望の酸素析出特性に依存して、酸化物層を、デニューデッドゾーンが所望されるウエハ面、例えば、ウエハの前表面3のみに形成させることができる(図1を参照)。この様にシリコンウエハの表面の1つを遮蔽することによって、空孔の非対称分布を有するウエハを生成する。その結果、片面にのみデニューデッドゾーンを有するか、または他の面に比べて一方の面により深いデニューデッドゾーンを有するウエハを得ることができる。
【0043】
本発明のプロセスに関する出発材料は、研磨されたシリコンウエハ、あるいはラップ処理およびエッチングが行われた非研磨のシリコンウエハであり得る。さらに、ウエハは、優勢な真性の点欠陥として空孔または自己格子間原子の点欠陥を有し得る。例えば、ウエハは、中心から縁まで空孔が優勢に存在するか、中心から縁まで自己格子間原子が優勢に存在するか、あるいは、軸対称的な環状の自己格子間原子優勢材によって囲まれた空孔優勢材の中心コアを含有し得る。
【0044】
エピタキシャル層を、理想的な析出ウエハ上に堆積させる場合、本発明の方法は、エピタキシャル堆積の前またはその後のいずれかで行うことができる。エピタキシャル堆積の前に行われる場合、ウエハの酸素析出物核形成中心を、本発明の方法の後、エピタキシャル堆積の前に安定化させることが望ましいと考えられる。エピタキシャル堆積の後に行われる場合、本発明の方法によって必要とされる冷却速度が達成されるならば、エピタキシャル堆積の直後にエピタキシャル反応装置内で本発明の方法を行うことが望ましいと考えられる。
【0045】
単結晶シリコンにおける結晶格子空孔の測定は白金拡散分析によって行うことができる。一般には、白金をサンプルに堆積させ、白金の拡散がフランク−ターンボール機構によって支配されるように好ましくは選択されるが、白金原子による空孔修飾の定常状態に達するには充分である拡散時間および拡散温度で白金を水平表面で拡散させる。本発明に関して典型的な空孔濃度を有するウエハの場合、730℃で20分間の拡散時間および拡散温度を使用することができるが、より正確な追跡が、より低い温度(例えば、約680℃)で得られるようである。さらに、ケイ化物化プロセスによると考えられる影響を最小限にするために、白金堆積法により、好ましくは、1単層未満の表面濃度がもたらされる。白金拡散技術は本明細書以外で記載されている:例えば、Jacob他、J.Appl.Phys.、第82巻、182頁(1997);ZimmermannおよびRyssel、「非平衡条件下でのシリコンにおける白金拡散のモデル化」、J.Electrochemical Society、第139巻、256頁(1992);Zimmermann、Goesele、SeilenthalおよびEichiner、「シリコンにおける空孔濃度ウエハマッピング」、Journal of Crystal Growth、第129巻、582頁(1993);ZimmermannおよびFalster、「初期段階のチョクラルスキーシリコンにおける酸素析出物の核形成の研究」、Appl.Phys.Lett.、第60巻、3250頁(1992);ZimmermannおよびRyssel、Appl.Phys.A、第55巻、121頁(1992)。
【0046】
(実施例)
実施例1〜実施例5は、本発明の析出を例示する。実施例5は、特に、本発明の酸化熱アニーリングを例示する。従って、これらの実施例はすべて、限定する意味で解釈すべきではない。
【0047】
実施例1
シリコン単結晶をチョクラルスキー法によって引き上げ、スライスし、研磨して、シリコンウエハを得た。次いで、これらのウエハを、表面酸化工程(S)、窒素中またはアルゴン中での急速熱アニーリング処理工程(S)に供し、急冷し(S)、そして表Iに示す条件下での酸素安定化および成長工程(S)に供した。工程S〜工程Sの前におけるウエハの初期酸素濃度(O)、工程Sの後でのウエハバルクの酸素析出物密度(OPD)、および工程Sの後でのデニューデッドゾーンの深さ(DZ)もまた表Iに示す。
【0048】
【表I】
表I
Figure 0004405083
【0049】
図2、図3および図4は、得られたウエハの断面を示す(これらの図は、200倍の倍率で撮影された写真の拡大である);サンプル4−7を図2に示し、サンプル4−8を図3に示し、サンプル3−14を図4に示す。
さらに、サンプル4−7における結晶格子の空孔の濃度を、白金拡散技法を使用してマッピングした。白金濃度のウエハ表面からの深さ(0ミクロンの深さはウエハの前表面に対応する)に対するプロットを図5に示す。
【0050】
実施例2
本発明のプロセスが、チョクラルスキー成長のシリコンウエハに関して、酸素濃度に比較的依存しないことを明らかにするために、異なる酸素濃度を有する3枚のウエハを、実施例1に記載される同じ工程系列に供した。これらの各工程の条件、工程S〜工程Sの前におけるウエハの初期酸素濃度(O)、工程Sの後でのウエハバルクの酸素析出密度(OPD)、および工程Sの後におけるウエハ表面から測定されるデニューデッドゾーンの深さ(DZ)を表IIに示す。図6、図7および図8は、得られたウエハの断面を示す(これらの図は、200倍の倍率で撮影された写真の拡大である);サンプル3−4を図6に示し、サンプル3−5を図7に示し、サンプル3−6を図8に示す。
【0051】
【表II】
表II
Figure 0004405083
【0052】
実施例3
本発明のプロセスが、酸素析出物安定化および成長工程(S)のために使用される条件に比較的依存しないことを明らかにするために、同じ初期酸素濃度を有するウエハ(サンプル1−8)を、サンプル3−4に関する実施例2に記載される同じ工程系列に供した。しかし、市販の16Mb DRAMプロセスを、酸素析出物安定化および成長工程(S)として使用した。図9は、得られたウエハの断面を示す(この図は、200倍の倍率で撮影された写真の拡大である)。工程Sの後において、サンプル1−8およびサンプル3−4は、匹敵し得るバルク酸素析出密度(サンプル1−8の7×1010/cm対サンプル3−4の4×1010/cm)および匹敵し得るデニューデッドゾーン深さ(約40ミクロン)を有した。
【0053】
実施例4
本実施例は、熱処理を行っているときに、バルクミクロ欠陥(BMD)密度、すなわち酸素析出化物の密度において、そして熱処理中における雰囲気中の酸素濃度の増大から生じるデニューデッドゾーン(DZ)の深さにおいて観測され得る傾向を例示する。3組の異なるウエハを、様々なプロセス条件下での急速熱アニーリング処理に供した。A組のウエハを1200℃で30秒間、窒素雰囲気下でアニーリング処理した;B組のウエハを同じ条件下で20秒間アニーリング処理した;C組のウエハを1200℃で30秒間、アルゴン雰囲気下でアニーリング処理した。予備酸化工程は、本実施例では3組のウエハのいずれに対しても行わなかった。
【0054】
下記の表IIIにより示されるように、酸素分圧を、所与の組の各ウエハに関して増大させた。アニーリング処理が完了すると、各ウエハのBMD密度およびDZ深さを、この分野で標準的な手段で測定した。結果を下記の表IIIに示す。
【0055】
【表III】
表III
Figure 0004405083
ND=測定せず
【0056】
上記の結果は、雰囲気中の酸素分圧が増大すると、バルクミクロ欠陥の数密度が低下することを示している。さらに、酸素分圧が10,000ppmaに達すると、バルクミクロ欠陥の数密度は、本発明による事前の急速熱アニーリング処理を行うことなく酸素析出熱処理に供せられたウエハで観測されるバルクミクロ欠陥の数密度と区別することができない。
【0057】
実施例5
酸化的熱アニーリング処理
本発明の酸化的熱アニーリング処理を例示するために、チョクラルスキー法に従って成長させた単結晶シリコンインゴットから得られ、自然の酸化物層のみを有するシリコンウエハを熱アニーリング工程(S)に供した。それぞれの場合、ウエハを、アンモニア含有雰囲気下、急速熱アニーリング装置において約1180℃で約3分間アニーリングし、次いで急冷した(S)。次に図11および図12を参照して、酸素安定化および成長工程(S)およびNEC−1処理を行った後、そのようなプロセス条件により、デニューデッドゾーンを本質的に有さず、約1x1010原子/cmよりも大きなバルク酸素析出物密度(OPD)を有するシリコンウエハが得られることを認めることができる。
【0058】
図11および図12のウエハとは対照的に、冷却(S)が完了した後、工程Sが行われる前にウエハを酸化的熱工程に供した場合、デニューデッドゾーンを形成させることができる。次に図13および図14を参照し、冷却が完了した後、存在する窒化物層を除くために、ウエハ表面を軽くエッチングした。次いで、ウエハを、急速アニーリング装置において、酸素濃度がこの実施例では約100%である酸素含有雰囲気下で約1180℃に約3分間加熱した。酸素安定化および成長工程(S)およびNEC−1処理を行った後、そのようなプロセス条件により、デニューデッドゾーンの深さが約60μmであり、バルク酸素析出物密度(OPD)が約1x1010原子/cmよりも大きいシリコンウエハが得られることを認めることができる。
【0059】
次に図15および図16を参照し、酸化的熱アニーリング工程がシリコンウエハの片側だけに対して行われ得ることを認めることができる。片面の処理は、処理されないウエハ面を遮蔽することによって得られる。図15および図16に示されているウエハは、低温の化学的気相蒸着(CVD)法を使用して窒化シリコン皮膜を最初に形成させることによってウエハの片側が遮蔽されたことを除いて、図13および図14に示されているウエハと同じ方法で処理された。酸素安定化および成長工程(S)およびNEC−1処理を行った後、得られたウエハは、遮蔽されなかった面(表側)に約60μmの深さのデニューデッドゾーンを有していること、これに対してウエハの遮蔽面(裏側)はデニューデッドゾーンを有していなかったことを認めることができる。ウエハのバルク酸素析出物密度は約1x1010原子/cmよりも大きかった。
【0060】
存在する窒化物層を除くためのウエハの表面エッチングは、本発明の方法の結果を達成するためには必要でないことに留意しなければならない。むしろ、表面エッチングは必要に応じて行われるものであり、従って、限定の意味で考慮してはならない。
【0061】
実施例5を考慮すれば、デニューデッドゾーンを、酸化性雰囲気の存在下でウエハを熱アニーリングすることによって効果的に形成させることができることにさらに留意しなければならない。さらに、本発明の他の実施形態によって形成されたデニューデッドゾーンは、この熱酸化処理によってさらに改変することができる。例えば、サンプル4−7および4−8(実施例1)のデニューデッドゾーンの深さは、工程Sの酸素析出熱処理を行う前にサンプルをこの熱酸化処理に供することによって大きくすることができる。同様に、サンプル3−14(実施例1)の場合、ウエハをこの熱酸化処理に供することによって、デニューデッドゾーンを形成させることができる。
【0062】
上記を参照して、本発明のいくつかの目的が達成されることが理解される。
様々な変化を、本発明の範囲から逸脱することなく、上記の構成およびプロセスにおいて行うことできるので、上記の説明に含まれるすべての事項は、例示として解釈されるものであり、限定する意味で解釈されるものではない。
【図面の簡単な説明】
【図1】 本発明の方法の模式図である。
【図2】 実施例1に記載のように製造されたウエハ(サンプル4−7)の断面の写真である。
【図3】 実施例1に記載の一連の段階に曝露されたウエハ(サンプル4−8)の断面の写真である。
【図4】 実施例1に記載の一連の段階に曝露されたウエハ(サンプル3−14)の断面の写真である。
【図5】 実施例1に記載の一連の段階に曝露されたウエハ(サンプル4−7)の、表面からの深さに対する白金濃度(原子/cm)の対数のグラフである。
【図6】 実施例2に記載の一連の段階に曝露されたウエハ(サンプル3−4)の断面の写真である。
【図7】 実施例2に記載の一連の段階に曝露されたウエハ(サンプル3−5)の断面の写真である。
【図8】 実施例2に記載の一連の段階に曝露されたウエハ(サンプル3−6)の断面の写真である。
【図9】 実施例3に記載の一連の段階に曝露されたウエハ(サンプル1−8)の断面の写真である。
【図10】 実施例4に記載のような、本発明の単結晶シリコンウエハの急速な熱アニールの間に、大気中に存在する酸素の分圧に対する、バルクミクロ欠陥(BMD)の数密度の対数グラフである。
【図11】 NEC−1処理後、強化された酸化物層の非存在下、窒化物形成雰囲気中で本発明の方法に従って熱アニーリングされたウエハ(白色背景)の断面を拡大して撮影された写真である。
【図12】 図11に示されたウエハ断面の一部を図11の場合よりも高倍率で撮影した写真であり、デニューデッドゾーンが本質的に存在しないことを詳細に示している。
【図13】 強化された酸化物層の非存在下、窒化物形成雰囲気中で本発明に従って熱アニーリングされ、続いて熱酸化処理に供されたウエハ(白色背景)の断面を拡大して撮影された写真である。
【図14】 図13に示されたウエハ断面の一部を図13の場合よりも高倍率で撮影した写真であり、デニューデッドゾーンが存在していることを詳細に示している。
【図15】 強化された酸化物層の非存在下、窒化物形成雰囲気中で本発明に従って熱アニーリングされ、続いてウエハの片側のみが熱酸化処理に供されたウエハ(白色背景)の断面を拡大して撮影された写真である。
【図16】 図15に示されたウエハ断面の一部を図15の場合よりも高倍率で撮影した写真であり、ウエハの遮蔽側にはデニューデッドゾーンが本質的に存在していないことを詳細に示している。

Claims (30)

  1. 後の熱処理工程において単結晶シリコンウエハ中の酸素の析出挙動を変化させるために単結晶シリコンウエハを熱処理する方法であって、
    単結晶シリコンウエハが、前表面、後表面、前表面と後表面との間にある中央面、前表面から前記中央面に向かって測定されたときに前表面と距離Dとの間にあるウエハ領域を含む表面層、および前記中央面と前記表面層との間にあるウエハ領域を含むバルク層を有する単結晶シリコンウエハであり、
    前記ウエハを窒化物形成雰囲気または窒化物非形成雰囲気中で熱処理して、結晶格子の空孔をウエハの前記表面層および前記バルク層に形成させること;
    前記熱処理ウエハを、1150℃を超える温度で、少なくとも100ppmaの酸素分圧を有する雰囲気中で熱アニーリング処理すること;および
    前記アニーリング処理ウエハの冷却速度を制御して、ピーク密度が前記中央面にあり、濃度が前記ウエハの前表面の方向で低下し、そして前記表面層および前記バルク層における空孔の濃度差が、750℃を超える温度での前記ウエハの熱処理により、デニューデッドゾーンを前記表面層に形成させることができ、かつ酸素クラスターまたは酸素析出物を前記バルク層に形成させることができ、そして前記バルク層における酸素クラスターまたは酸素析出物の濃度が主として空孔濃度に依存するという空孔濃度プロファイルを有するウエハを製造すること
    を含んでなる方法。
  2. 結晶格子の空孔を形成させるための前記熱処理を、ウエハを少なくとも1175℃に60秒未満の時間にわたって加熱することによって行う、請求項1に記載の方法。
  3. 前記ウエハを、結晶格子の空孔を形成させるために窒化物形成雰囲気中で熱処理する、請求項1または2に記載の方法。
  4. 前記窒化物形成雰囲気は酸素分圧が5,000ppma未満である、請求項3に記載の方法。
  5. 前記ウエハを、結晶格子の空孔を形成させるために窒化物非形成雰囲気中で熱処理する、請求項1または2に記載の方法。
  6. 前記窒化物非形成雰囲気は、主として、アルゴン、ヘリウムまたはその混合物である、請求項5に記載の方法。
  7. 前記窒化物非形成雰囲気は酸素分圧が5,000ppma未満である、請求項5に記載の方法。
  8. 酸化物層を、結晶格子の空孔を形成させる熱処理の前に、前記ウエハを酸素含有雰囲気の存在下で加熱することによって前記ウエハの前表面に成長させる、請求項1または2に記載の方法。
  9. 前記ウエハを、結晶格子の空孔を形成させるために窒化物形成雰囲気中で熱処理する、請求項8に記載の方法。
  10. 前記ウエハを、結晶格子の空孔を形成させるために窒化物非形成雰囲気中で熱処理する、請求項8に記載の方法。
  11. 前記熱アニーリング処理の温度は前記熱処理の温度と等しい、請求項1または2に記載の方法。
  12. 前記アニーリング処理の雰囲気は酸素分圧が少なくとも200ppmaである、請求項1または2に記載の方法。
  13. 前記アニーリング処理ウエハを、結晶格子の空孔がシリコン中で比較的移動しやすい温度範囲を通過するように少なくとも20℃/秒の速度で冷却する、請求項1または2に記載の方法。
  14. 前記アニーリング処理ウエハを、結晶格子の空孔がシリコン中で比較的移動しやすい温度範囲を通過するように少なくとも50℃/秒の速度で冷却する、請求項1または2に記載の方法。
  15. 前記熱処理ウエハを、結晶格子の空孔がシリコン中で比較的移動しやすい温度範囲を通過するように少なくとも50℃/秒の速度で、熱アニーリング処理の前に冷却する、請求項1または2に記載の方法。
  16. 前記熱処理ウエハを、結晶格子の空孔がシリコン中で比較的移動しやすい温度範囲を通過するように少なくとも100℃/秒の速度で、熱アニーリング処理の前に冷却する、請求項1または2に記載の方法。
  17. 後の熱処理工程において単結晶シリコンウエハ中の酸素の析出挙動を変化させるために単結晶シリコンウエハを熱処理する方法であって、
    単結晶シリコンウエハが、前表面、後表面、前表面と後表面との間にある中央面、前表面から前記中央面に向かって測定されたときに前表面と距離Dとの間にあるウエハ領域を含む表面層、および前記中央面と前記表面層との間にあるウエハ領域を含むバルク層を有する単結晶シリコンウエハであり、
    前記ウエハを窒化物形成雰囲気または窒化物非形成雰囲気中で熱処理して、結晶格子の空孔をウエハの前記表面層および前記バルク層に形成させること;
    前記ウエハを酸素含有雰囲気中で加熱することによって前記熱処理ウエハの表面を酸化すること;および
    前記熱処理ウエハの冷却速度を制御して、ピーク密度が前記中央面にあり、濃度が前記ウエハの前表面の方向で低下し、そして前記表面層および前記バルク層における空孔の濃度差が、750℃を超える温度での前記ウエハの熱処理により、デニューデッドゾーンを前記表面層に形成させることができ、かつ酸素クラスターまたは酸素析出物を前記バルク層に形成させることができ、そして前記バルク層における酸素クラスターまたは酸素析出物の濃度が主として空孔濃度に依存するという空孔濃度プロファイルを有するウエハを製造すること
    を含んでなる方法。
  18. 前記熱処理ウエハの表面を、熱分解蒸気の存在下で前記ウエハを加熱することによって酸化する、請求項17に記載の方法。
  19. 前記熱処理ウエハの表面を、少なくとも100ppmaの酸素分圧を有する酸素含有雰囲気中で前記ウエハを加熱することによって酸化する、請求項17に記載の方法。
  20. 前記ウエハを、結晶格子の空孔を形成させるために窒化物形成雰囲気中で熱処理する、請求項17または19に記載の方法。
  21. 前記ウエハを、結晶格子の空孔を形成させるために窒化物非形成雰囲気中で熱処理する、請求項17または19に記載の方法。
  22. 酸化物層を、結晶格子の空孔を形成させる熱処理の前に、前記ウエハを酸素含有雰囲気の存在下で加熱することによって前記ウエハの前表面に成長させる、請求項17または19に記載の方法。
  23. 前記熱処理ウエハを、少なくとも1150℃の温度に前記ウエハを加熱することによって酸化する、請求項17または19に記載の方法。
  24. 前記熱処理ウエハを、結晶格子の空孔がシリコン中で比較的移動しやすい温度範囲を通過するように少なくとも20℃/秒の速度で冷却する、請求項17または19に記載の方法。
  25. 前記熱処理ウエハを、結晶格子の空孔がシリコン中で比較的移動しやすい温度範囲を通過するように少なくとも50℃/秒の速度冷却する、請求項17または19に記載の方法。
  26. 結晶格子の空孔を形成させるための前記熱処理を、前記ウエハを少なくとも1175℃に60秒未満の時間にわたって加熱することによって行う、請求項17または19に記載の方法。
  27. 前記アニーリング処理ウエハを酸素析出熱処理に供して、前記バルク層における酸素クラスターまたは酸素析出物の濃度が空孔濃度に主として依存する酸素クラスターまたは酸素析出物を前記バルク層に生じさせる空孔濃度プロファイルを発現させる工程をさらに含む、請求項1に記載の方法。
  28. 前記酸素析出熱処理は、前記ウエハを800℃の温度で少なくとも4時間にわたって熱アニーリング処理し、次いで、前記ウエハを1000℃の温度で16時間にわたって熱アニーリング処理することを含む、請求項27に記載の方法。
  29. 酸化ウエハを少なくとも5℃/秒の速度で冷却する、請求項17に記載の方法。
  30. ウエハ表面の酸化の前に、熱処理ウエハを、結晶格子の空孔がシリコン中で比較的移動しやすい温度範囲を通過するように少なくとも5℃/秒の速度で、冷却する、請求項17に記載の方法。
JP2000568118A 1998-09-02 1999-08-27 理想的な酸素析出シリコンウエハの製造方法 Expired - Fee Related JP4405083B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9886198P 1998-09-02 1998-09-02
US60/098,861 1998-09-02
PCT/US1999/019842 WO2000013226A1 (en) 1998-09-02 1999-08-27 Process for preparing an ideal oxygen precipitating silicon wafer

Publications (3)

Publication Number Publication Date
JP2002524852A JP2002524852A (ja) 2002-08-06
JP2002524852A5 JP2002524852A5 (ja) 2009-09-03
JP4405083B2 true JP4405083B2 (ja) 2010-01-27

Family

ID=22271299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000568118A Expired - Fee Related JP4405083B2 (ja) 1998-09-02 1999-08-27 理想的な酸素析出シリコンウエハの製造方法

Country Status (8)

Country Link
US (3) US6191010B1 (ja)
EP (1) EP1110240B1 (ja)
JP (1) JP4405083B2 (ja)
KR (1) KR100957729B1 (ja)
CN (1) CN1155064C (ja)
DE (1) DE69933777T2 (ja)
TW (1) TW425636B (ja)
WO (1) WO2000013226A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
KR100708789B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
EP1423871A2 (en) * 2001-06-22 2004-06-02 MEMC Electronic Materials, Inc. Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US7196022B2 (en) * 2001-12-20 2007-03-27 Kimberly-Clark Worldwide, Inc. Products for controlling microbial generated odors
JP2005522879A (ja) * 2002-04-10 2005-07-28 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
KR101181052B1 (ko) * 2002-11-12 2012-09-07 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 단결정 잉곳을 성장시키는 크리스탈 풀러 및 방법
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR101045309B1 (ko) * 2004-02-03 2011-06-29 신에쯔 한도타이 가부시키가이샤 반도체 웨이퍼의 제조 방법 및 반도체 잉곳의 절단 위치결정 시스템
JP4794137B2 (ja) 2004-04-23 2011-10-19 Sumco Techxiv株式会社 シリコン半導体基板の熱処理方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Sumco シリコンウェーハおよびその製造方法
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
JP5117671B2 (ja) * 2004-10-19 2013-01-16 シルトロン インク 高品質単結晶及びその成長方法
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
CN100437941C (zh) * 2005-03-21 2008-11-26 北京有色金属研究总院 一种获得洁净区的硅片快速热处理工艺方法及其产品
KR20080017376A (ko) * 2005-05-19 2008-02-26 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 고저항률 실리콘 구조 및 그 제조 프로세스
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US7968440B2 (en) * 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
JP5062217B2 (ja) * 2009-04-30 2012-10-31 株式会社Sumco 半導体ウェーハの製造方法
US8871670B2 (en) 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
JP2016504759A (ja) 2012-11-19 2016-02-12 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN114093764A (zh) 2016-12-28 2022-02-25 太阳能爱迪生半导体有限公司 单晶硅晶片
MX2022001458A (es) 2019-08-09 2022-06-08 Leading Edge Equipment Tech Inc Produccion de una cinta u oblea con regiones de baja concentracion de oxigeno.

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Si単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2854786B2 (ja) * 1993-08-24 1999-02-03 三菱マテリアル株式会社 シリコンウェーハの製造方法
JP2725586B2 (ja) * 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Soi基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1316072C (zh) 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
KR100508048B1 (ko) 1997-04-09 2005-08-17 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 저결함 밀도 실리콘 잉곳의 제조 방법
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11150011A (ja) * 1997-11-18 1999-06-02 Sumitomo Metal Mining Co Ltd 厚膜抵抗体の形成方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer

Also Published As

Publication number Publication date
US6713370B2 (en) 2004-03-30
CN1317152A (zh) 2001-10-10
JP2002524852A (ja) 2002-08-06
WO2000013226A9 (en) 2001-11-22
WO2000013226A1 (en) 2000-03-09
US20030221609A1 (en) 2003-12-04
KR100957729B1 (ko) 2010-05-12
EP1110240A1 (en) 2001-06-27
DE69933777T2 (de) 2007-09-13
TW425636B (en) 2001-03-11
CN1155064C (zh) 2004-06-23
US6579779B1 (en) 2003-06-17
KR20010082183A (ko) 2001-08-29
EP1110240B1 (en) 2006-10-25
US6191010B1 (en) 2001-02-20
DE69933777D1 (de) 2006-12-07

Similar Documents

Publication Publication Date Title
JP4405083B2 (ja) 理想的な酸素析出シリコンウエハの製造方法
JP4681063B2 (ja) 内部ゲッタリング性の改良された熱アニーリングされたウエハ
JP3288721B2 (ja) 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
JP5995888B2 (ja) 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP4322859B2 (ja) 低欠陥密度の理想的酸素析出シリコン
JP4448547B2 (ja) 非酸素析出性のチョクラルスキーシリコンウエハの製造方法
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
JP2004533125A (ja) イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
KR100920862B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법
US6955718B2 (en) Process for preparing a stabilized ideal oxygen precipitating silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121113

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131113

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees