JP2560178B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法

Info

Publication number
JP2560178B2
JP2560178B2 JP4196576A JP19657692A JP2560178B2 JP 2560178 B2 JP2560178 B2 JP 2560178B2 JP 4196576 A JP4196576 A JP 4196576A JP 19657692 A JP19657692 A JP 19657692A JP 2560178 B2 JP2560178 B2 JP 2560178B2
Authority
JP
Japan
Prior art keywords
atmosphere
temperature
water
concentration
furnace
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4196576A
Other languages
English (en)
Other versions
JPH0620896A (ja
Inventor
正隆 宝来
尚志 足立
英志 西川
正和 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KYUSHU DENSHI KINZOKU KK
SUMITOMO SHICHITSUKUSU KK
Original Assignee
KYUSHU DENSHI KINZOKU KK
SUMITOMO SHICHITSUKUSU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP4196576A priority Critical patent/JP2560178B2/ja
Application filed by KYUSHU DENSHI KINZOKU KK, SUMITOMO SHICHITSUKUSU KK filed Critical KYUSHU DENSHI KINZOKU KK
Priority to US08/199,170 priority patent/US5508207A/en
Priority to EP93913582A priority patent/EP0603358B1/en
Priority to AT93913582T priority patent/ATE195611T1/de
Priority to PCT/JP1993/000865 priority patent/WO1994000872A1/en
Priority to KR1019940700637A priority patent/KR0181532B1/ko
Priority to DE69329233T priority patent/DE69329233T2/de
Publication of JPH0620896A publication Critical patent/JPH0620896A/ja
Application granted granted Critical
Publication of JP2560178B2 publication Critical patent/JP2560178B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/906—Special atmosphere other than vacuum or inert
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/022—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、シリコン等の半導体
ウェーハの製造方法に係り、特に、半導体素子の能動領
域であるウェーハ表面近傍の結晶品質を向上させること
で、半導体素子の特性及び歩留を飛躍的に向上させるこ
とを可能とする、半導体ウェーハの製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ、ＶＬＳＩ等のＭＯＳ型高集積デ
バイスの基本構造は、ＭＯＳ型トランジスター及びＭＯ
Ｓ型キャパシター等から構成されており、該トランジス
ターのゲート部には、シリコン基板を熱酸化して成長さ
せた厚さ数１００Åの薄い熱酸化膜（ゲート酸化膜）が
用いられている。該ゲート酸化膜の絶縁耐圧特性は、用
いられるシリコン基板の表面近傍の結晶品質に強く依存
しており、ＬＳＩ、ＶＬＳＩ等の高集積デバイスの信頼
性及び歩留を大きく左右する。
【０００３】このような問題を解決する方法として、例
えば、特開昭６０−２３１３６５号公報、特開昭６１−
１９３４５６号公報、特開昭６１−１９３４５８号公
報、特開昭６１−１９３４５９号公報、特開昭６２−２
１０６２７号公報、特開平２−１７７５４２号公報に示
される如く、シリコン基板を水素雰囲気中で、９５０℃
〜１２００℃の温度で５分以上加熱することにより、シ
リコン基板表面に存在するシリコン酸化膜やシリコン酸
化物パーティクル及びシリコン基板表面近傍に存在する
酸素析出物を水素還元効果により除去する水素ガス雰囲
気中で半導体基板を熱処理する技術が提案されている。
【０００４】
【発明が解決しようとする課題】シリコン基板を水素雰
囲気中で加熱する際、雰囲気中に酸素、水等の大気中不
純物が微量混入することにより、シリコンウェーハがく
もり、マイクロラフネスを悪化させることがある。ここ
でマイクロラフネスとは、高さ数Å〜数１０Å程度の微
小な表面荒さのことを言う。
【０００５】このようなマイクロラフネスの劣化は、水
素雰囲気熱処理の有効温度域の中でも特に、低温の９５
０℃〜１０５０℃の温度域で著しく見られる。マイクロ
ラフネスの劣化により、改善しようとしたゲート酸化膜
の絶縁耐圧特性が逆に劣化するという問題があった。
【０００６】この水素雰囲気熱処理をデバイスプロセス
投入前の処理として用いる場合、シリコン基板の表面近
傍の結晶品質の改質により有効な高温域（１０５０℃〜
１２００℃）を利用できる。この温度域においては、水
素の還元効果の他に、ＣＺ−Ｓｉ基板中に含まれている
酸素不純物の外方拡散の効果により、シリコン基板表面
の結晶性はより向上するという利点がある。しかしなが
ら、ＢやＰといった電気的に活性な不純物も同時に外方
拡散し表面近傍で抵抗率が増大し、所望する抵抗率が得
られないという問題が新たに生じる。
【０００７】この発明は、この水素雰囲気処理における
低温域でのマイクロラフネスの劣化、及び高温域での電
気的に活性な不純物の外方拡散による抵抗率の増大とい
う問題を解決することを可能とする半導体ウェーハの製
造方法を提供するものである。
【０００８】
【課題を解決するための手段】発明者らは、水素雰囲気
処理に於ける低温域でのマイクロラフネスの劣化、高温
域での電気的に活性な不純物の外方拡散による抵抗率の
増大を解決する半導体ウエーハの製造方法の提供を目的
に、水素雰囲気処理条件について種々検討した結果、水
素ガス雰囲気中での加熱処理において、水、酸素等の大
気中ガス分子の濃度を水換算で５ｐｐｍ以下とすること
により、基板表面が不均一に酸化されてマイクロラフネ
スが劣化する反応を抑制可能であり、さらにＳｉ基板中
に含まれている電気的活性不純物と同種の不純物ガスを
雰囲気中に混合することにより、不純物のＳｉ基板表面
近傍での外方拡散を防止して抵抗率の変動を防止できる
ことを知見し、この発明を完成した。
【０００９】すなわち、この発明は、水素ガス雰囲気中
で半導体基板を熱処理する方法において、加熱雰囲気中
の水のガス分子濃度を５ｐｐｍ以下となして熱処理する
ことを特徴とする半導体ウェーハの製造方法である。詳
述すると、ＣＺ−Ｓｉ半導体基板をエピタキシャル反応
炉や減圧ＣＶＤ炉等を用いて、水素ガス雰囲気中で加熱
する半導体ウェーハの製造方法において、熱処理中の雰
囲気中に、水、酸素等の大気中のガス分子が水換算で５
ｐｐｍ以下となして熱処理することを特徴とする。
【００１０】また、この発明は、上記の構成において、
被処理半導体基板中に含まれている電気的活性不純物と
同種の不純物を含むガスを所定濃度で当該加熱雰囲気中
に混合することを特徴とする半導体ウェーハの製造方法
を提案する。さらに、この発明は、上記の構成におい
て、熱処理温度が９５０℃〜１２００℃であること、電
気的活性不純物がＰ、Ｂ、Ａｓ、Ｓｂのいずれかである
こと、半導体基板を載置する載置台の温度を３００℃以
上に保持すること、基板をローディングする際の炉内温
度が３００℃以上である炉において、３００℃〜８００
℃の温度で半導体基板をローディングした後、窒素、Ａ
ｒ、Ｈｅなどのガス置換すること、を特徴とする半導体
ウェーハの製造方法を併せて提案する。
【００１１】
【作用】この発明は、水素ガス雰囲気中での加熱処理に
よって、例えば、ＣＺ−Ｓｉ基板表面に存在するＳｉ酸
化物パーティクル及びＣＺ−Ｓｉ基板表面近傍のバルク
中に存在する微小酸素析出物を水素還元によって消滅さ
せることができる。さらに、加熱中の雰囲気中で水、酸
素等の大気中ガス分子の濃度を水分子換算で５ｐｐｍ以
下とすることによって、シリコン基板表面が不均一に酸
化された後、水素還元されて、シリコン基板表面のマイ
クロラフネスを劣化させるといった反応を抑制すること
ができる。
【００１２】一般に、ある温度で揮発性の不純物を、濃
度Ｎ（ａｔｏｍｓ／ｃｍ3）で含む固相と平衡状態にあ
る気相中の同不純物の分圧Ｐ（ａｔｍ）は、ヘンリーの
法則に従って次式で与えられる。 Ｎ＝Ｈ・ｐ ここでＨは、温度及び固体及び不純物の種類によって決
まる定数である。例えば、１１００℃でシリコン単結晶
とシリコン中のＢ及び気相中のＢ2Ｏ3では、Ｈ＝２×１
０25ａｔｏｍｓ／（ｃｍ3・ａｔｍ）である。従って、
シリコン基板中に含まれている電気的活性不純物、例え
ばＰ、Ｂ、Ａｓ、Ｓｂ等と同種の不純物を含むガスの分
圧が、処理温度で上記の関係を満たす分圧で混合される
ことによって、該不純物のシリコン基板表面近傍での外
方拡散又は蒸発は抑制されることから、シリコン基板表
面近傍での抵抗率の変動を防止することができる。
【００１３】この発明において、水素雰囲気熱処理にお
ける雰囲気中の水又は酸素分子の濃度を水分子換算で５
ｐｐｍ以下とする方法は、公知のいずれの熱処理炉でも
実施でき、特に限定しないが、例えば、一般的なエピタ
キシャル反応炉を用いる場合、半導体基板をローディン
グする際に大気開放するため、水分子を吸着することが
懸念されるが、サセプター上に半導体基板を載置する際
のサセプター温度を３００℃以上に保持することにより
大気開放時の水分子の吸着を抑制することが可能とな
る。従って、炉体の加熱の有無にかかわらず、半導体基
板の載置台が３００℃以上に保持されていれば、大気開
放時の水分子の吸着を抑制することが可能となる。
【００１４】また、エピタキシャル反応炉の如く、基板
をローディングする際の炉内温度が室温から３００℃未
満である炉の場合は、サセプターなどの載置台に半導体
基板を載置した後、炉内の大気ガスを窒素ガスで置換
し、さらに水素ガスで置換しながら昇温し、７５０℃〜
８００℃に昇温した後、１０分〜３０分間保持すること
により水分子を脱離及び置換した後、所定温度に昇温さ
せて、水分子及び酸素ガス分子濃度を水分子換算で５ｐ
ｐｍ以下となすことができる。
【００１５】さらに、Ｈ 2 処理が可能なエピタキシャル
炉以外の炉、例えば減圧ＣＶＤ炉等でもこの水素雰囲気
熱処理を行なうことが可能であり、減圧ＣＶＤ炉の如
く、基板をローディングする際の炉内温度が３００℃以
上である炉の場合は、３００〜８００℃の温度でＳｉウ
ェーハをローディングしたのち充分の時間、ガス置換す
ることによってＳｉウェーハとの反応をほとんど起こす
ことなく雰囲気中の水分子濃度を水分子換算で５ｐｐｍ
以下とすることが可能である。
【００１６】
【実施例】実施例１ 以下、実施例１によって、水素雰囲気熱処理におけるマ
イクロラフネスと水分子の濃度の関係を示す。面方位
（１００）で鏡面仕上したＣＺ−Ｓｉ単結晶ウェーハ
を、水を０ｐｐｍ、５ｐｐｍ、１０ｐｐｍ、２０ｐｐｍ
の濃度で含む水素ガス雰囲気中で１０００℃、１０５０
℃、１１００℃、１１５０℃の４つの温度で各々１０分
間加熱処理した。レーザー表面検査装置を用いて、上記
Ｓｉウェーハのマイクロラフネスを評価した結果を図１
に示す。図１の縦軸は、入射レーザー光の強度に対し
て、シリコンウェーハ表面で全反射された光を除く、乱
反射光の強度の割合を示しており、この値が大きいほ
ど、Ｓｉウェーハ表面のマイクロラフネスが大きい。図
１中で●印は水濃度０ｐｐｍ、○印は水濃度５ｐｐｍ、
□印は水濃度１０ｐｐｍ、△印は水濃度２０ｐｐｍの場
合を示す。
【００１７】図１の結果から、低温ほど、また水の濃度
が大きいほど、Ｓｉウェーハ表面のマイクロラフネスが
劣化することを確認した。また、水の代わりに酸素を微
量混入させた場合も、水素との反応により水が生成する
ために同様にマイクロラフネスの劣化が起こる。以上の
ことから、加熱水素雰囲気中の水又は酸素濃度を水分子
換算で５ｐｐｍ以下にすることによって、低温域でのマ
イクロラフネスの劣化を防止できる。
【００１８】実施例２ 以下、実施例２によって、シリコンウェーハ表面のマイ
クロラフネスとＭＯＳダイオードのゲート酸化膜耐圧特
性との関係を示す。実施例１で処理されたシリコンウェ
ーハを９５０℃、３５分間、ドライ酸素中で熱酸化し
て、厚さ約２５０Åのゲート酸化膜を形成した後、減圧
ＣＶＤ炉でＰｏｌｙ−Ｓｉ膜を約４０００Å堆積し、さ
らにＰＯＣｌ3雰囲気でＰｏｌｙ−Ｓｉ膜中にＰをドー
プした。これらのウェーハをさらにレジストコートマス
ク露光、現像、エッチング処理を施して、面積８ｍｍ2
のＰｏｌｙ−Ｓｉゲート電極を形成した。これらのＭＯ
Ｓダイオードのゲート酸化膜耐圧の良品率を図２に示
す。良、不良の判定は電界強度８Ｍｖ／ｃｍ未満で１０
μＡ以上の電流が流れたＭＯＳダイオードを不良とし
た。
【００１９】図２中で●印は水濃度０ｐｐｍ、○印は水
濃度５ｐｐｍ、□印は水濃度１０ｐｐｍ、△印は水濃度
２０ｐｐｍの場合を示す。図２より実施例１でマイクロ
ラフネスの劣化の著しいシリコンウェーハほど良品率が
低いことが分かる。このことから、シリコンウェーハ表
面のマイクロラフネスが劣化することによって、ゲート
酸化膜耐圧特性が劣化することが確認された。さらに、
加熱水素雰囲気中の水または酸素濃度を水分子換算で５
ｐｐｍ以下とすることによって、マイクロラフネスの劣
化が防止され、酸化膜耐圧の劣化を防止することができ
た。
【００２０】実施例３ 以下、実施例３によって、水素雰囲気中熱処理によって
シリコン基板表面近傍で電気的活性不純物が外方拡散
（又は蒸発）することとこれを抑制する方法を示す。面
方位（１００）で、濃度〜１０15ａｔｏｍｓ／ｃｍ3で
ＢドープされたＣＺ−Ｓｉ基板を、１００％水素雰囲気
中、及びＢ2Ｏ3を０．０５ｐｐｂ含む水素雰囲気中で１
１００℃、１２０分間加熱処理した。これらのウェーハ
を約５ｍｍ角に分割したのち、鏡面と成す角が１°９”
で角度研磨した後、広がり抵抗測定器によって表面から
深さ方向にＢ濃度の測定を行った結果を図３に示す。図
３より、１００％水素雰囲気（図中破線で示す）では、
表面から約２μｍの領域でＢ濃度が低下しているのに対
し、Ｂを含む雰囲気中（図中実線で示す）で処理された
場合、このような不純物の外方拡散（又は蒸発）が起こ
っていないことが確認された。
【００２１】実施例４ 実施例４によって、水素雰囲気熱処理に於いて、雰囲気
中の水又は酸素分子の濃度を５ｐｐｍ以下とする方法の
一例を示す。水分子の濃度は、炉排気部に設置されたサ
ンプリングポートに、大気圧質量分析器を接続すること
によって、連続的に測定した。加熱炉として、容積１０
０ｌの縦型のエピタキシャル反応炉を用い、室温におい
て、カーボンサセプター上にＳｉウェーハを載置した
後、ベルジャーを閉じ、Ｎ2ガス約１００ｌ／ｍｉｎ、
５分で炉内の大気ガスを置換し、続いてＨ2ガス約１０
０ｌ／ｍｉｎ、５分でガス置換した。この段階で炉内中
の水分子濃度は５ｐｐｍ以下となった。次に、Ｈ2ガス
を約９０ｌ／ｍｉｎで流入させつつ、約２０分間で１０
００℃に昇温させた所、昇温と共に水分子濃度は、増大
し最大値で約２０ｐｐｍに達した後、徐々に減少してい
ったが、５ｐｐｍ以下となるには１０００℃に達した
後、なお１０分以上を要した。昇温により発生する水分
子は、炉を主要構成する所のカーボンサセプター及び石
英ベルジャーの表面に、大気開放時に吸着し昇温により
脱離したものである。カーボンサセプターからの脱ガス
温度は約１００℃をピークとして５０〜２５０℃に渡る
ことを昇温脱離分析によって明らかにした。また、脱ガ
ス量は、大気開放時間に依存し、大気開放時間が長くな
るにしたがって脱ガス量が増大することも明らかになっ
た。
【００２２】以上の知見から、炉のウェーハを載置する
際サセプター温度を３００℃に保持することにより大気
開放時の水分子の吸着を抑制することが可能となる。ま
た、３００℃保持が困難な場合には可能な限り大気開放
時間を短くし、７５０〜８００℃に昇温した後、１０分
〜３０分間保持することにより水分子を脱離及び置換し
た後、所望する加熱温度に昇温する方法によっても水分
子の濃度を５ｐｐｍ以下とすることが可能である。上記
保持温度（７５０〜８００℃）に於いては、雰囲気中の
水分子の濃度は５ｐｐｍを超えるが、この温度に於いて
はＳｉウェーハは、自然酸化膜に覆われていて、Ｈ2及
び水分子との反応はほとんど進行しない。また、減圧Ｃ
ＶＤ炉等によって水素雰囲気熱処理を行なう場合にも、
例えば６００〜８００℃の温度でＳｉウェーハをローデ
ィングしたのち充分の時間ガス置換することによってＳ
ｉウェーハとの反応をほとんど起こすことなく雰囲気中
の水分子濃度を５ｐｐｍ以下に制御可能であることを確
認した。
【００２３】
【発明の効果】この発明は、シリコン基板を、水、酸素
等の大気中不純物を水分子換算で５ｐｐｍ以下とし、あ
るいはさらに、シリコン基板中に含まれる電気的活性不
純物と同種の不純物ガスを所定の濃度含む水素雰囲気中
で加熱処理することによって、（１）９５０℃〜１０５
０℃で生じるマイクロラフネスの劣化防止、（２）表面
近傍での抵抗率の変動防止の効果がある。この発明は、
公知のいずれの構成の熱処理炉でも実施でき、半導体素
子の能動領域であるウェーハ表面近傍の結晶品質を向上
させることで、半導体素子の特性及び歩留を飛躍的に向
上させることが可能になる。
【図面の簡単な説明】
【図１】温度と乱反射光の強度との関係を示すグラフで
ある。
【図２】温度と酸化膜耐圧良品率との関係を示すグラフ
である。
【図３】Ｂ濃度と表面深さとの関係を示すグラフであ
る。
フロントページの続き (72)発明者 西川 英志 佐賀県杵島郡江北町大字上小田2201番地 九州電子金属株式会社内 (72)発明者 佐野 正和 佐賀県杵島郡江北町大字上小田2201番地 九州電子金属株式会社内

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 水素ガス雰囲気中で半導体基板を熱処理
    する方法において、加熱雰囲気中の水分子及び酸素ガス
    分子濃度を水分子換算で５ｐｐｍ以下となして熱処理す
    ることを特徴とする半導体ウェーハの製造方法。
  2. 【請求項２】 被処理半導体基板中に含まれている電気
    的活性不純物と同種の不純物を含むガスを所定濃度で当
    該加熱雰囲気中に混合することを特徴とする請求項１記
    載の半導体ウェーハの製造方法。
  3. 【請求項３】 基板をローディングする際の炉内温度が
    室温から３００℃未満である炉において、載置台に半導
    体基板を載置した後、炉内の大気ガスを不活性ガスで置
    換し、さらに水素ガスで置換しながら昇温し、７５０℃
    〜８００℃に昇温した後、１０分〜３０分間保持するこ
    とにより水分子を脱離した後、所定温度に昇温させて、
    水分子及び酸素ガス分子濃度を水分子換算で５ｐｐｍ以
    下となすことを特徴とする請求項１または請求項２記載
    の半導体ウェーハの製造方法。
JP4196576A 1992-06-29 1992-06-29 半導体ウェーハの製造方法 Expired - Fee Related JP2560178B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP4196576A JP2560178B2 (ja) 1992-06-29 1992-06-29 半導体ウェーハの製造方法
EP93913582A EP0603358B1 (en) 1992-06-29 1993-06-25 Thermal treatment of a semiconductor wafer
AT93913582T ATE195611T1 (de) 1992-06-29 1993-06-25 Wärmebehandlung einer halbleiterscheibe
PCT/JP1993/000865 WO1994000872A1 (en) 1992-06-29 1993-06-25 Thermal treatment of a semiconductor wafer
US08/199,170 US5508207A (en) 1992-06-29 1993-06-25 Method of annealing a semiconductor wafer in a hydrogen atmosphere to desorb surface contaminants
KR1019940700637A KR0181532B1 (ko) 1992-06-29 1993-06-25 반도체 웨이퍼의 제조 방법
DE69329233T DE69329233T2 (de) 1992-06-29 1993-06-25 Wärmebehandlung einer halbleiterscheibe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4196576A JP2560178B2 (ja) 1992-06-29 1992-06-29 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JPH0620896A JPH0620896A (ja) 1994-01-28
JP2560178B2 true JP2560178B2 (ja) 1996-12-04

Family

ID=16360044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4196576A Expired - Fee Related JP2560178B2 (ja) 1992-06-29 1992-06-29 半導体ウェーハの製造方法

Country Status (7)

Country Link
US (1) US5508207A (ja)
EP (1) EP0603358B1 (ja)
JP (1) JP2560178B2 (ja)
KR (1) KR0181532B1 (ja)
AT (1) ATE195611T1 (ja)
DE (1) DE69329233T2 (ja)
WO (1) WO1994000872A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2800743B2 (ja) * 1995-11-15 1998-09-21 日本電気株式会社 薄膜トランジスタの製造方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CA2194653A1 (en) * 1997-01-08 1998-07-08 Junichi Matsushita Hydrogen heat treatment method of silicon wafers using a high-purity inert substitution gas
US6146979A (en) * 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
KR100468665B1 (ko) * 1997-05-16 2005-08-29 삼성전자주식회사 산화막형성방법
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
TWI256076B (en) * 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
US20030194877A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Integrated etch, rinse and dry, and anneal method and system
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
KR100588217B1 (ko) * 2004-12-31 2006-06-08 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성 방법
US7780862B2 (en) 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
KR100765639B1 (ko) * 2006-07-03 2007-10-10 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 웨이퍼의 표면 거칠기 개선 방법
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
JP5625239B2 (ja) 2008-12-25 2014-11-19 信越半導体株式会社 貼り合わせウェーハの製造方法
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5017574A (ja) * 1973-06-15 1975-02-24
JPS5429560A (en) * 1977-08-10 1979-03-05 Hitachi Ltd Gas phase growth method for semiconductor
JPS61193459A (ja) * 1985-02-21 1986-08-27 Toshiba Corp シリコンウエハの処理方法
JPH01205417A (ja) * 1988-02-12 1989-08-17 Hitachi Ltd 半導体装置の製造方法
JPH02102520A (ja) * 1988-10-12 1990-04-16 Hitachi Ltd 気相エピタキシヤル成長方法
JPH03123027A (ja) * 1989-10-05 1991-05-24 Toshiba Ceramics Co Ltd シリコンウエハの清浄化方法
JPH04167433A (ja) * 1990-10-31 1992-06-15 Toshiba Corp 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1390183A (en) * 1971-03-17 1975-04-09 Morrell Mills Co Ltd Mechanical handling
US4151007A (en) * 1977-10-11 1979-04-24 Bell Telephone Laboratories, Incorporated Hydrogen annealing process for stabilizing metal-oxide-semiconductor structures
US4154873A (en) * 1977-11-10 1979-05-15 Burr-Brown Research Corporation Method of increasing field inversion threshold voltage and reducing leakage current and electrical noise in semiconductor devices
US4192720A (en) * 1978-10-16 1980-03-11 Exxon Research & Engineering Co. Electrodeposition process for forming amorphous silicon
US4431708A (en) * 1979-12-19 1984-02-14 The United States Of America As Represented By The United States Department Of Energy Annealed CVD molybdenum thin film surface
US4312681A (en) * 1980-04-23 1982-01-26 International Business Machines Corporation Annealing of ion implanted III-V compounds in the presence of another III-V
DE3142589A1 (de) * 1981-10-27 1983-05-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zum tempern von aus metall, silizium und aus metall/silizium bestehenden schichten auf substraten in extrem trockener inertgasatmosphaere
WO1983002314A1 (en) * 1981-12-31 1983-07-07 Chye, Patrick, W. Method for reducing oxygen precipitation in silicon wafers
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60249336A (ja) * 1984-05-24 1985-12-10 Komatsu Denshi Kinzoku Kk 半導体シリコン基板の処理方法
JPS61150340A (ja) * 1984-12-25 1986-07-09 Fujitsu Ltd 化合物半導体装置の製造方法
EP0192143B1 (en) * 1985-02-09 1996-01-10 Asahi Kasei Kogyo Kabushiki Kaisha Permeable polymer membrane for desiccation of gas
EP0211634B1 (en) * 1985-08-02 1994-03-23 Sel Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for manufacturing semiconductor devices
US5213670A (en) * 1989-06-30 1993-05-25 Siemens Aktiengesellschaft Method for manufacturing a polycrystalline layer on a substrate
US5194928A (en) * 1991-01-14 1993-03-16 International Business Machines Corporation Passivation of metal in metal/polyimide structure
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5017574A (ja) * 1973-06-15 1975-02-24
JPS5429560A (en) * 1977-08-10 1979-03-05 Hitachi Ltd Gas phase growth method for semiconductor
JPS61193459A (ja) * 1985-02-21 1986-08-27 Toshiba Corp シリコンウエハの処理方法
JPH01205417A (ja) * 1988-02-12 1989-08-17 Hitachi Ltd 半導体装置の製造方法
JPH02102520A (ja) * 1988-10-12 1990-04-16 Hitachi Ltd 気相エピタキシヤル成長方法
JPH03123027A (ja) * 1989-10-05 1991-05-24 Toshiba Ceramics Co Ltd シリコンウエハの清浄化方法
JPH04167433A (ja) * 1990-10-31 1992-06-15 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0603358B1 (en) 2000-08-16
JPH0620896A (ja) 1994-01-28
DE69329233T2 (de) 2001-02-08
DE69329233D1 (de) 2000-09-21
US5508207A (en) 1996-04-16
KR0181532B1 (ko) 1999-04-15
WO1994000872A1 (en) 1994-01-06
ATE195611T1 (de) 2000-09-15
EP0603358A1 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
JP2560178B2 (ja) 半導体ウェーハの製造方法
US4784975A (en) Post-oxidation anneal of silicon dioxide
US7235438B2 (en) Inclusion of nitrogen at the silicon dioxide-silicon carbide interface for passivation of interface defects
KR100484340B1 (ko) 반도체장치및그처리방법
KR940007587B1 (ko) 반도체장치의 제조방법
US4161743A (en) Semiconductor device with silicon carbide-glass-silicon carbide passivating overcoat
EP0454100B1 (en) Method of forming silicon nitride thin film and method of manufacturing thin film transistor using silicon nitride thin film
KR940006183A (ko) 반도체기판 및 그 처리방법
WO2000041227A1 (fr) Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
EP0023911A4 (en) CONTROL OF PROPERTIES OF NATIVE FILMS USING A SELECTIVE GROWTH CHEMICAL PROCESS.
JPH0395938A (ja) 半導体装置の製造方法
WO2002052632A1 (fr) Procede de traitement thermique de plaquettes de silicium dopees au bore
JP3422345B2 (ja) タングステン膜の形成方法
KR0137550B1 (ko) 게이트 산화막 형성 방법
JP4305800B2 (ja) シリコンウエハ表面の窒化物評価方法
JP2560178C (ja)
JPH06196459A (ja) 半導体シリコンウェーハの製造方法
JP3437111B2 (ja) 半導体装置の製造方法
JP2574630B2 (ja) シリコン基板の品質安定化処理方法
JPH06163557A (ja) シリコンウェーハ
JP2830386B2 (ja) 表面に絶縁層を有する化合物半導体結晶の製造方法
Berger et al. Effects of inert gas purity on Ti silicide films
JPH0682667B2 (ja) シリサイド膜の熱処理方法
JPH06122592A (ja) 単結晶シリコン基板
JPH0494120A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees