JP2830386B2 - 表面に絶縁層を有する化合物半導体結晶の製造方法 - Google Patents
表面に絶縁層を有する化合物半導体結晶の製造方法Info
- Publication number
- JP2830386B2 JP2830386B2 JP14911090A JP14911090A JP2830386B2 JP 2830386 B2 JP2830386 B2 JP 2830386B2 JP 14911090 A JP14911090 A JP 14911090A JP 14911090 A JP14911090 A JP 14911090A JP 2830386 B2 JP2830386 B2 JP 2830386B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- compound
- compound semiconductor
- semiconductor crystal
- hydride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表面に絶縁層を有する化合物半導体結晶の製
造方法、特にMISFETを構成するのに適した、表面に絶縁
層を有するIII−Ｖ族化合物半導体結晶の製造方法に関
する。
造方法、特にMISFETを構成するのに適した、表面に絶縁
層を有するIII−Ｖ族化合物半導体結晶の製造方法に関
する。
化合物半導体、例えばGaAsは、発光素子等の電子デバ
イスに有用である。化合物半導体を用いた電界効果トラ
ンジスタ（FET）の主流となっているのは、シリコン半
導体の場合のようなMISFETではなく、ショットキー接合
を利用したMESFETである。
イスに有用である。化合物半導体を用いた電界効果トラ
ンジスタ（FET）の主流となっているのは、シリコン半
導体の場合のようなMISFETではなく、ショットキー接合
を利用したMESFETである。
後述するようにMESFETはゲート耐圧が小さい欠点があ
るため、MISFETを構成できるようにするため、化合物半
導体の界面準位密度を従来の1013cm-2程度からｉの場合
の1010cm-2に近い水準に低下させる試みがなされてい
る。近年化合物半導体の主流となっているGaAsについ
て、硫化ナトリウムNa2Sや硫化アンモニウム（NH4）2SX
（ｘは１〜３）の水溶液で処理して、イオウを表面に吸
着させることにより、界面準位密度を1013cm-2から1012
cm-2以下に低下させ得ることが知られている（応用物理
第58巻 第９号（1989年）p.1342〜1344、ほか）。
るため、MISFETを構成できるようにするため、化合物半
導体の界面準位密度を従来の1013cm-2程度からｉの場合
の1010cm-2に近い水準に低下させる試みがなされてい
る。近年化合物半導体の主流となっているGaAsについ
て、硫化ナトリウムNa2Sや硫化アンモニウム（NH4）2SX
（ｘは１〜３）の水溶液で処理して、イオウを表面に吸
着させることにより、界面準位密度を1013cm-2から1012
cm-2以下に低下させ得ることが知られている（応用物理
第58巻 第９号（1989年）p.1342〜1344、ほか）。
従来、化合物半導体を用いた電界効果トランジスタの
主流となっているのは、上述の如く、MESFETであるが、
MESFETはゲート耐圧が低い欠点があるため、信号電圧振
幅を大きくできず、論理回路として用いるときに論理振
幅のマージンを大きくとることができない。その結果、
MESFETを用いた論理回路は構成が複雑となり、素子特性
に対する裕度のないものになる。この点が、シリコン半
導体を用いたMESFETで構成されたLSIに比し、化合物半
導体を用いたMESFETで構成されたLSIが劣る大きな理由
となっている。
主流となっているのは、上述の如く、MESFETであるが、
MESFETはゲート耐圧が低い欠点があるため、信号電圧振
幅を大きくできず、論理回路として用いるときに論理振
幅のマージンを大きくとることができない。その結果、
MESFETを用いた論理回路は構成が複雑となり、素子特性
に対する裕度のないものになる。この点が、シリコン半
導体を用いたMESFETで構成されたLSIに比し、化合物半
導体を用いたMESFETで構成されたLSIが劣る大きな理由
となっている。
シリコン半導体の場合、界面準位密度が1010cm-2程度
であるため、良好なMIS構造が形成できるのに対し、従
来の化合物半導体結晶の界面準位密度は1013cm-2程度あ
り、シリコン半導体に比して３桁も大きいため、良好な
MIS構造を形成できない。MISFETを構成できるために
は、化合物半導体の界面準位密度を大幅に低下させる必
要がある。上記のような、硫化ナトリウムや硫化アンモ
ニウム水溶液で表面処理してGaAs半導体の界面準位密度
を低下させる従来の方法は、湿式プロセスであることか
ら均一性、再現性が乏しく、大量処理に適しない。特に
下記の点が問題となる。
であるため、良好なMIS構造が形成できるのに対し、従
来の化合物半導体結晶の界面準位密度は1013cm-2程度あ
り、シリコン半導体に比して３桁も大きいため、良好な
MIS構造を形成できない。MISFETを構成できるために
は、化合物半導体の界面準位密度を大幅に低下させる必
要がある。上記のような、硫化ナトリウムや硫化アンモ
ニウム水溶液で表面処理してGaAs半導体の界面準位密度
を低下させる従来の方法は、湿式プロセスであることか
ら均一性、再現性が乏しく、大量処理に適しない。特に
下記の点が問題となる。
（１）GaAs結晶表面の自然酸化膜の除去やイオウ吸着量
の制御を精度よく行うことができない。
の制御を精度よく行うことができない。
（２）処理液中の不純物によりGaAs半導体表面が汚染さ
れる可能性が大きい。
れる可能性が大きい。
（３）エッチングむら等が生じやすく、結晶表面の平坦
性が悪くなる。これはLSI製造上致命的である。
性が悪くなる。これはLSI製造上致命的である。
また硫化ナトリウム処理で形成される表面吸着層は不
安定である。
安定である。
それ故、本発明の目的は、均一性、再現性の良い、MI
SFETを構成するのに適した、表面に絶縁層を有する化合
物半導体結晶の製造方法を実現することである。
SFETを構成するのに適した、表面に絶縁層を有する化合
物半導体結晶の製造方法を実現することである。
本発明の他の目的は、表面に所望の厚さの安定な絶縁
層を有する化合物半導体結晶の製造方法を実現すること
である。
層を有する化合物半導体結晶の製造方法を実現すること
である。
本発明では、均一性、再現性が良く、MISFETを構成す
るのに適した、表面に所望の厚さの安定な絶縁層を有す
る化合物半導体結晶の製造方法を実現するため、水素お
よびVI b族水素化物から成る気相と接触させることによ
り、III−Ｖ族化合物半導体結晶の表面にIII−VI b族化
合物の絶縁層を形成させる（VI b族水素化物とはVI b族
元素の水素化物、III−Ｖ族化合物とはIII族元素とＶ族
元素の化合物、III−VI b族化合物とはIII族元素とVI b
族元素の化合物を意味する）。結晶は混晶であってもよ
く、また既に半導体素子として構成されたものであって
もよい。結晶に接触させる気相（以下、雰囲気と言う）
には、VI b族水素化物および水素とともに、さらにＶ族
水素化物（Ｖ族元素の水素化物）を含むことが、より好
ましい。
るのに適した、表面に所望の厚さの安定な絶縁層を有す
る化合物半導体結晶の製造方法を実現するため、水素お
よびVI b族水素化物から成る気相と接触させることによ
り、III−Ｖ族化合物半導体結晶の表面にIII−VI b族化
合物の絶縁層を形成させる（VI b族水素化物とはVI b族
元素の水素化物、III−Ｖ族化合物とはIII族元素とＶ族
元素の化合物、III−VI b族化合物とはIII族元素とVI b
族元素の化合物を意味する）。結晶は混晶であってもよ
く、また既に半導体素子として構成されたものであって
もよい。結晶に接触させる気相（以下、雰囲気と言う）
には、VI b族水素化物および水素とともに、さらにＶ族
水素化物（Ｖ族元素の水素化物）を含むことが、より好
ましい。
III−Ｖ族化合物半導体は例えばGaAs,InP,AlGa(1-X)A
s（１≧ｘ＞０）である。VI b族水素化物は例えばH2S,H
2Seである。
s（１≧ｘ＞０）である。VI b族水素化物は例えばH2S,H
2Seである。
形成されるIII−VI b族化合物はIII−Ｖ族化合物半導
体中のIII族元素および用いたVI b族水素化物により異
なるが、例えばGa2S3,In2S3,Ga2Se3,In2Se3,（AlGa
(1-x)As）2S3,（AlGa(1-X)As）2Se3である。
体中のIII族元素および用いたVI b族水素化物により異
なるが、例えばGa2S3,In2S3,Ga2Se3,In2Se3,（AlGa
(1-x)As）2S3,（AlGa(1-X)As）2Se3である。
後に作用の項で説明するように、III−Ｖ族化合物は
まず雰囲気中の水素と反応してIII族元素とＶ族水素化
物を生成し（後述の式（１）参照）、次いでIII族元素
がVI b族水素化物と反応し、III−VI b族化合物を生成
する（後述の式（２）参照）ので、III−Ｖ族化合物半
導体結晶表面でのIII−VI b族化合物の生成量すなわち
絶縁層の厚さは、雰囲気中の水素とVI b族水素化物の分
圧により制御することができ、所望の界面準位の低下が
得られる。
まず雰囲気中の水素と反応してIII族元素とＶ族水素化
物を生成し（後述の式（１）参照）、次いでIII族元素
がVI b族水素化物と反応し、III−VI b族化合物を生成
する（後述の式（２）参照）ので、III−Ｖ族化合物半
導体結晶表面でのIII−VI b族化合物の生成量すなわち
絶縁層の厚さは、雰囲気中の水素とVI b族水素化物の分
圧により制御することができ、所望の界面準位の低下が
得られる。
雰囲気中に含まれることが好ましいＶ族水素化物は、
III−Ｖ族化合物半導体中のＶ族元素と同じ元素の水素
化物で、例えば化合物半導体がGaAsならAsH3、化合物半
導体がInPならPH3である。雰囲気中にＶ族水素化物を含
む場合には、III−VI b族化合物の生成量すなわち絶縁
層の厚さは、雰囲気中の水素、VI b族水素化物、および
Ｖ族水素化物の各分圧により制御することができる。所
望の界面準位の低下を得るには、III−VI b族化合物の
適量を生成させる必要があるから、雰囲気中の水素、VI
b族水素化物、およびＶ族水素化物の分圧を、予備試験
に基づいて、所定の分圧とすることが好ましい。
III−Ｖ族化合物半導体中のＶ族元素と同じ元素の水素
化物で、例えば化合物半導体がGaAsならAsH3、化合物半
導体がInPならPH3である。雰囲気中にＶ族水素化物を含
む場合には、III−VI b族化合物の生成量すなわち絶縁
層の厚さは、雰囲気中の水素、VI b族水素化物、および
Ｖ族水素化物の各分圧により制御することができる。所
望の界面準位の低下を得るには、III−VI b族化合物の
適量を生成させる必要があるから、雰囲気中の水素、VI
b族水素化物、およびＶ族水素化物の分圧を、予備試験
に基づいて、所定の分圧とすることが好ましい。
勿論、結晶表面の温度は反応速度を支配する重要な因
子であり、形成されるIII−VI b族化合物の厚さは温度
にも依存する。結晶の温度は、通常200℃ないし1000℃
の範囲から選ばれる。
子であり、形成されるIII−VI b族化合物の厚さは温度
にも依存する。結晶の温度は、通常200℃ないし1000℃
の範囲から選ばれる。
III−Ｖ族化合物半導体結晶を水素およびVI b族水素
化物から成る気相と接触させることにより、結晶表面で
III−Ｖ族化合物が水素により還元され、生成したＶ族
水素化物が表面から離脱するとともに、結晶表面の自然
酸化膜が除去され、結晶表面に残るIII族元素がVI b族
水素化物と反応してIII−VI b族化合物層を形成する。
このIII−VI b族化合物層は湿式処理でなく気相処理で
形成されるため、不純物の混入が少なく、欠陥が少ない
ので、高抵抗の絶縁膜となる。III−VI b族化合物層は
安定で、保護膜としても作用する。界面準位を形成する
結晶表面の自然酸化膜がIII−VI b族化合物層の形成前
にin situで除去されるので、III−Ｖ族化合物結晶と表
面に形成されたIII−VI b族化合物層との界面における
界面準位密度は２×1011cm-2より小となる。以上の過程
が気相処理で行われるため、大量生産が可能である。
化物から成る気相と接触させることにより、結晶表面で
III−Ｖ族化合物が水素により還元され、生成したＶ族
水素化物が表面から離脱するとともに、結晶表面の自然
酸化膜が除去され、結晶表面に残るIII族元素がVI b族
水素化物と反応してIII−VI b族化合物層を形成する。
このIII−VI b族化合物層は湿式処理でなく気相処理で
形成されるため、不純物の混入が少なく、欠陥が少ない
ので、高抵抗の絶縁膜となる。III−VI b族化合物層は
安定で、保護膜としても作用する。界面準位を形成する
結晶表面の自然酸化膜がIII−VI b族化合物層の形成前
にin situで除去されるので、III−Ｖ族化合物結晶と表
面に形成されたIII−VI b族化合物層との界面における
界面準位密度は２×1011cm-2より小となる。以上の過程
が気相処理で行われるため、大量生産が可能である。
III−Ｖ族化合物がGaAs、VI b族水素化物がH2Sである
場合を例にとり、III−VI b族化合物の生成過程を反応
式で説明する。GaAs表面では、GaAsが水素により還元さ
れ、下記式（１）の反応が生じる。
場合を例にとり、III−VI b族化合物の生成過程を反応
式で説明する。GaAs表面では、GaAsが水素により還元さ
れ、下記式（１）の反応が生じる。
2GaAs＋3H2＝2Ga＋2AsH3 （１） 式（１）の反応で生じたGaは、雰囲気中のH2Sと下記式
（２）のように反応する。
（２）のように反応する。
2Ga＋3H2S＝Ga2S3＋3H2 （２） GaAs表面には式（２）の反応で生じたGa2S3が形成され
る。
る。
式（１）の反応でH2分圧が増加すれば反応の平衡は右
辺により、AsH3分圧を増加すれば平衡は左辺による（そ
れ故、前述のように、この反応はH2とAsH3の分圧により
制御することができる）。式（２）の反応も、H2S分圧
を増加すれば反応の平衡は右辺により、H2分圧を増加す
れば平衡は左辺による（それ故、前述のように、この反
応はH2SとH2の分圧により制御することができる）。
辺により、AsH3分圧を増加すれば平衡は左辺による（そ
れ故、前述のように、この反応はH2とAsH3の分圧により
制御することができる）。式（２）の反応も、H2S分圧
を増加すれば反応の平衡は右辺により、H2分圧を増加す
れば平衡は左辺による（それ故、前述のように、この反
応はH2SとH2の分圧により制御することができる）。
本発明でIII−Ｖ族化合物半導体表面にIII−VI b族化
合物層を形成させる反応は、Siの熱酸化のプロセスと類
似した気相還元と気相酸化を利用しており、SiO2膜と同
様な清浄、安定、かつ界面準位の少ない絶縁膜を形成す
ることができるのである。
合物層を形成させる反応は、Siの熱酸化のプロセスと類
似した気相還元と気相酸化を利用しており、SiO2膜と同
様な清浄、安定、かつ界面準位の少ない絶縁膜を形成す
ることができるのである。
以下、実施例により本発明をさらに詳細に説明する。
〔実施例１〕 本例は、結晶表面にH2、AsH3、H2Sの混合ガス中での
加熱によりGa2S3絶縁層が形成されたGaAs半導体結晶で
ある。
加熱によりGa2S3絶縁層が形成されたGaAs半導体結晶で
ある。
このGaAs半導体結晶は下記のようにして製造した。
GaAs単結晶基板を高純度石英（不純物の少ないSUSス
テンレス鋼でもよい）製の反応炉中に置き、高真空ポン
プで炉内を排気して、炉内の酸素、水分を除き、パラジ
ウム膜を用いた精製器で精製された高純度水素を炉内に
流して、充分パージする。
テンレス鋼でもよい）製の反応炉中に置き、高真空ポン
プで炉内を排気して、炉内の酸素、水分を除き、パラジ
ウム膜を用いた精製器で精製された高純度水素を炉内に
流して、充分パージする。
H2、H2S、AsH3の混合ガスを炉内に流しながら、GaAs
結晶を加熱する。混合ガス中のH2分圧（PH2）、H2S分圧
（PH2S）、AsH3分圧（PAsH3）をそれぞれ所定の分圧に
し、温度Tgに保って時間tgの間放置し、室温まで冷却す
る。
結晶を加熱する。混合ガス中のH2分圧（PH2）、H2S分圧
（PH2S）、AsH3分圧（PAsH3）をそれぞれ所定の分圧に
し、温度Tgに保って時間tgの間放置し、室温まで冷却す
る。
温度Tg、時間tgを一定にし、各分圧PH2、PH2S、PAsH3
を変化させてGa2S3絶縁膜を形成させたGaAs半導体結晶
の表面の特性を第１表に、各分圧PH2、PH2S、PAsH3、時
間tgを一定にし、温度Tgを変化させてGa2S3絶縁層を形
成させたGaAs半導体結晶の表面の特性を第２表に示す。
第１表および第２表において、Nssはアルミニウム電極
を蒸着し、CV法により測定した界面準位密度（cm-2）、
IPLはフォトルミネッセンスの相対強度である。第１表
には、比較のためPH2S（H2S分圧）を０にした場合も併
せて示した。得られた結晶の表面状態は、PAsH3を０に
した場合（第１表右端の欄）に若干不良であったが、そ
れ以外は全て良好であった。
を変化させてGa2S3絶縁膜を形成させたGaAs半導体結晶
の表面の特性を第１表に、各分圧PH2、PH2S、PAsH3、時
間tgを一定にし、温度Tgを変化させてGa2S3絶縁層を形
成させたGaAs半導体結晶の表面の特性を第２表に示す。
第１表および第２表において、Nssはアルミニウム電極
を蒸着し、CV法により測定した界面準位密度（cm-2）、
IPLはフォトルミネッセンスの相対強度である。第１表
には、比較のためPH2S（H2S分圧）を０にした場合も併
せて示した。得られた結晶の表面状態は、PAsH3を０に
した場合（第１表右端の欄）に若干不良であったが、そ
れ以外は全て良好であった。
第１表および第２表から明らかなように、H2、H2S、A
sH3の各分圧を選ぶことによりGaAs半導体結晶の界面準
位密度を２×1011より低くすることができ、H2S分圧を
０にした場合、すなわち表面にGa2S3を生成させない場
合の、約100倍のフォトルミネッセンス強度が得られ
る。
sH3の各分圧を選ぶことによりGaAs半導体結晶の界面準
位密度を２×1011より低くすることができ、H2S分圧を
０にした場合、すなわち表面にGa2S3を生成させない場
合の、約100倍のフォトルミネッセンス強度が得られ
る。
〔実施例２〕 本例は、結晶表面にH2、H2Se、AsH3の混合ガス中での
加熱によりGa2Se3絶縁膜を形成させたGaAs半導体結晶で
ある。
加熱によりGa2Se3絶縁膜を形成させたGaAs半導体結晶で
ある。
GaAs半導体結晶は、H2Sの代わりにH2Seを用いた以外
は実施例１と同様にして製造された。炉内温度は600℃
および700℃とした。
は実施例１と同様にして製造された。炉内温度は600℃
および700℃とした。
本例のGaAs半導体結晶は実施例１と同様な表面特性を
示した。
示した。
本発明により得られるIII−Ｖ族化合物半導体結晶は
２×1011cm-2より小さい界面準位密度を有するので、MI
SFETを構成するのに適している。また表面の絶縁層を厚
さの制御が容易なので、所望の特性をもつMISFETを容易
に構成できる。そして表面の絶縁層は安定である。さら
に結晶上の部位による均一性、製造ロット内およびロッ
ト間の再現性が良く、大量生産に適する。
２×1011cm-2より小さい界面準位密度を有するので、MI
SFETを構成するのに適している。また表面の絶縁層を厚
さの制御が容易なので、所望の特性をもつMISFETを容易
に構成できる。そして表面の絶縁層は安定である。さら
に結晶上の部位による均一性、製造ロット内およびロッ
ト間の再現性が良く、大量生産に適する。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−129929（ＪＰ，Ａ) Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃ ｓ，Ｖｏｌ．27，Ｎｏ．７（Ｊｕｌｙ, 1988） ｐ．Ｌ1331−Ｌ1333 1990年（平成２年）春季 第37回応用 物理学関係連合講演会講演予稿集 ｐ. 1101−1102 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/314 H01L 29/78
Claims (5)
- 【請求項１】III−Ｖ族化合物から成る化合物半導体結
晶の表面を、水素およびVI b族水素化物から成る気相と
接触させることにより、前記化合物半導体結晶表面にII
I−VI b族化合物の絶縁層を形成することを特徴とす
る、表面に絶縁層を有する化合物半導体結晶の製造方
法。 - 【請求項２】前記III−Ｖ族化合物半導体結晶がGaAsで
あり、前記VI b族水素化物がH2Sであり、前記III−VI b
族化合物がGa2S3である、請求項第１項記載の表面に絶
縁層を有する化合物半導体結晶の製造方法。 - 【請求項３】前記III−Ｖ族化合物半導体結晶がGaAsで
あり、前記VI b族水素化物がH2Seであり、前記III−VI
b族化合物がGa2Se3である、請求項第１項記載の表面に
絶縁層を有する化合物半導体結晶の製造方法。 - 【請求項４】前記気相がＶ族水素化物を含む、請求項第
１項記載の表面に絶縁層を有する化合物半導体結晶の製
造方法。 - 【請求項５】III−Ｖ族化合物から成る化合物半導体結
晶の表面を、各々所定の分圧の水素、VI b族水素化物お
よびＶ族水素化物から成る気相と接触させることによ
り、前記化合物半導体結晶表面にIII−VI b族化合物の
絶縁層を形成することを特徴とする、表面に絶縁層を有
する化合物半導体結晶の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14911090A JP2830386B2 (ja) | 1990-06-06 | 1990-06-06 | 表面に絶縁層を有する化合物半導体結晶の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14911090A JP2830386B2 (ja) | 1990-06-06 | 1990-06-06 | 表面に絶縁層を有する化合物半導体結晶の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0442926A JPH0442926A (ja) | 1992-02-13 |
| JP2830386B2 true JP2830386B2 (ja) | 1998-12-02 |
Family
ID=15467925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14911090A Expired - Fee Related JP2830386B2 (ja) | 1990-06-06 | 1990-06-06 | 表面に絶縁層を有する化合物半導体結晶の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830386B2 (ja) |
-
1990
- 1990-06-06 JP JP14911090A patent/JP2830386B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| １９９０年（平成２年）春季 第３７回応用物理学関係連合講演会講演予稿集 ｐ．１１０１−１１０２ |
| Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．２７，Ｎｏ．７（Ｊｕｌｙ，１９８８） ｐ．Ｌ１３３１−Ｌ１３３３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0442926A (ja) | 1992-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435447A (en) | Method for forming an insulating film on a semiconductor substrate surface | |
| US4246296A (en) | Controlling the properties of native films using selective growth chemistry | |
| JP2830386B2 (ja) | 表面に絶縁層を有する化合物半導体結晶の製造方法 | |
| JPH04245419A (ja) | 半導体基板の製造方法 | |
| US4098924A (en) | Gate fabrication method for mnos memory devices | |
| JPH0797567B2 (ja) | 薄膜の形成方法 | |
| JPH0529234A (ja) | エピタキシヤル成長法 | |
| JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
| JPH0782990B2 (ja) | 半導体装置の製造方法 | |
| JPH0272669A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2639470B2 (ja) | ＧａＡｓ単結晶のウエハの製造方法 | |
| JPH02203564A (ja) | 炭化珪素半導体装置 | |
| JPH0684809A (ja) | エピタキシャル層の形成法 | |
| JPS62153198A (ja) | ３−５族化合物半導体の気相エツチング方法 | |
| JPH04290423A (ja) | 半導体基板の製造方法および半導体装置 | |
| JPS61258416A (ja) | 化合物半導体装置の製造方法 | |
| JPH02260433A (ja) | 化合物半導体装置製造方法 | |
| JPS631037A (ja) | エピタキシヤルウエハ及びその製造方法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 | |
| JPS60121770A (ja) | 半導体装置 | |
| JPS5814739B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS61151093A (ja) | ３−５族化合物半導体の気相エピタキシヤル成長方法 | |
| JPS5841799A (ja) | 結晶成長法 | |
| JPH04106916A (ja) | ＧａＡｓ層の形成方法 | |
| JPH03200321A (ja) | 気相エピタキシャル成長法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |