JPH0442926A - 表面に絶縁層を有する化合物半導体結晶の製造方法 - Google Patents

表面に絶縁層を有する化合物半導体結晶の製造方法

Info

Publication number
JPH0442926A
JPH0442926A JP14911090A JP14911090A JPH0442926A JP H0442926 A JPH0442926 A JP H0442926A JP 14911090 A JP14911090 A JP 14911090A JP 14911090 A JP14911090 A JP 14911090A JP H0442926 A JPH0442926 A JP H0442926A
Authority
JP
Japan
Prior art keywords
group
compound
insulating layer
gaas
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14911090A
Other languages
English (en)
Other versions
JP2830386B2 (ja
Inventor
Harunori Sakaguchi
春典 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP14911090A priority Critical patent/JP2830386B2/ja
Publication of JPH0442926A publication Critical patent/JPH0442926A/ja
Application granted granted Critical
Publication of JP2830386B2 publication Critical patent/JP2830386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は表面に絶縁層を有する化合物半導体結晶、特に
MIS  FETを構成するのに適した、表面に絶縁層
を有するI−V族化合物半導体結晶に関する。
〔従来の技術〕
化合物半導体、例えばGaAsは、発光素子等の電子デ
バイスに有用である。化合物半導体を用いた電界効果ト
ランジスタ(FET)の主流となっているのは、シリコ
ン半導体の場合のようなMIS  FETではなく、シ
5ットキー接合を利用したMES  FETである。
後述するようにMES  FETはゲート耐圧が小さい
欠点があるため、Mis  FETを構成できるように
するため、化合物半導体の界面準位密度を従来の101
3c m−2程度からSiの場合のIQIocm−”に
近い水準に低下させる試みがなされている。近年化合物
半導体の主流となっているGaAsについて、硫化ナト
リウムNaz Sや硫化アンモニウム(NH4)Z S
)l  (Xは1〜3)の水溶液で処理して、イオウを
表面に吸着させることにより、界面準位密度を10”c
m−2から10”cm−”以下に低下させ得ることが知
られている(応用物理 第58巻 第9号(1989年
)p。
1342〜1344、ばか)。
〔発明が解決しようとする課題〕
従来、化合物半導体を用いた電界効果トランジスタの主
流となっているのは、上述の如く、MES  FETで
あるが、MES  FETはゲート耐圧が低い欠点があ
るため、信号電圧振幅を大きくできず、論理回路として
用いるときに論理振幅のマージンを大きく取ることがで
きない。その結果、MES  FETを用いた論理回路
は構成が複雑となり、素子特性に対する裕度のないもの
になる。
この点が、シリコン半導体を用いたMES  FETで
構成されたLSIに比し、化合物半導体を用いたMES
  FETで構成されたLSIが劣る大きな理由となっ
ている。
シリコン半導体の場合、界面準位密度が10′。
cm−2程度であるため、良好なMIS構造が形成でき
るのに対し、従来の化合物半導体結晶の界面準位密度は
1013cm4程度あり、シリコン半導体に比して3桁
も大きいため、良好なMIS構造を形成できない。MI
S  FETを構成できるためには、化合物半導体の界
面準位密度を大幅に低下させる必要がある。上記のよう
な、硫化ナトリウムや硫化アンモニウム水溶液で表面処
理してGaAs半導体の界面準位密度を低下させる従来
の方法は、湿式プロセスであることから均一性、再現性
が乏しく、大量処理に適しない。特に下記の点が問題と
なる。
(1)G a A s結晶表面の自然酸化膜の除去やイ
オウ吸着量の制mi精度よ(行うことができない。
(2)処理液中の不純物によりGaAs半犀体半面体表
面される可能性が大きい。
(3)エツチングむら等が生じやすく、結晶表面の平坦
性が悪くなる。これはLSI製造上致命的である。
また硫化ナトリウム処理で形成される表面吸着層は不安
定である。
それ故、本発明の目的は、均一性、再現性の良い、Mi
s  FETを構成するのに適した、表面に絶縁層を有
する化合物半導体結晶を実現することである。
本発明の他の目的は、表面に所望の厚さの安定な絶縁層
を有する化合物半導体結晶を実現することである。
〔課題を解決するための手段〕
本発明では、均一性、再現性が良く、MISFETを構
成するのに適した、表面に所望の厚さの安定な絶縁層を
有する化合物半導体結晶を実現するため、水素およびV
Ib族水素化物から成る気相と接触させることにより、
■−V族化合物半導体結晶の表面にm−VIb族化合物
の絶縁層を形成させる(Vlb族水素化物とは■bb元
素の水素化物、■−v族化合物とは■族元素とV族元素
の化合物、m−VIb族化合物とは■族元素と■bb元
素の化合物を意味する)、結晶は混晶であってもよく、
また既に半導体素子として構成されたものであってもよ
い。結晶に接触させる気相(以下、雰囲気と言う)には
、vtb族水素化物および水素とともに、さらにV族水
素化物(V族元素の水素化物)を含むことが、より好ま
しい。
■−V族化合物半導体は例えばC+aAs。
InP、Aj2XCra<+−x+ As (1≧X〉
0)である。■b族氷水素化物例えばH2S。
H2Seである。
形成されるm−vtb族化合物はII[−V族化合物半
導体中の■族元素および用いた■b族氷水素化物より異
なるが、例えばGaz S3 、  I nz s3 
Gaz Sez 、I nz Se3 。
CAI−x  Ga (+−111)、S3  +(A
j2x G a (1−Xl )2Sexである。
後に作用の項で説明するように、■−V族化合物はまず
雰囲気中の水素と反応して■族元素とV族水素化物を生
成1.(後述の式(1)参照)、次いで■族元素が■b
族氷水素化物反応1−1■−VIb族化合物を生成する
(後述の式(2)参照)ので、■−V族化合物半導体結
晶表面での■■b族化合物の生成量すなわち絶縁層の厚
さは、雰囲気中の水素と■b族氷水素化物分圧により制
御することができ、所望の界面準位の低下が得られる。
雰囲気中に含まれることが好ましいV族水素化物は、■
−■族化合物半導体中のV族元素と同じ元素の水素化物
で、例えば化合物半導体がGaAsならAsH=、化合
物半導体がInPならPH,である。雰囲気中にV族水
素化物を含む場合には、nx−VIb族化合物の生成量
すなわち絶縁層の厚さは、雰囲気中の水素、■b族氷水
素化物およびV族水素化物の各分圧により制御すること
ができる。所望の界面準位の低下を得るには、■−■b
族化合物の適Iを生成させる必要があるから、雰囲気中
の水素、■b族氷水素化物およびV族水素化物の分圧を
、予備試験に基づいて、所定の分圧とすることが好まし
い。
勿論、結晶表面の温度は反応速度を支配する重要な因子
であり、形成されるm−VIb族化合物の厚さは温度に
も依存する。結晶の温度は、通常200°Cないし1o
oo″Cの範囲から選ばれる。
〔作用〕
■−V族化合物半導体結晶を水素およびVIb族水素化
物から成る気相と接触させることにより、結晶表面で■
−V族化合物が水素により還元され、生成したV族水素
化物が表面から離脱するとともに、結晶表面の自然酸化
膜が除去され、結晶表面に残る■族元素が■b族氷水素
化物反応して1II−VIb族化合物層を形成する。こ
のm−VIb族化合物層は湿式処理でなく気相処理で形
成されるため、不純物の混入が少なく、欠陥が少ないの
で、高抵抗の絶縁膜となる。m−VIb族化合物層は安
定で、保護膜とし2ても作用する。界面準位を形成する
結晶表面の自然酸化膜がm−VIb族化合物層の形成前
にin 5itu  で除去されるので、■−V族化合
物結晶と表面に形成されたm−VIb族化合物層との界
面における界面準位密度は2 X 10”cm−”より
小となる。以上の過程が気相処理で行われるため、大量
生産が可能である。
■−V族化合物がGaAs、■b族氷水素化物H2Sで
ある場合を例にとり、m−VIb族化合物の生成過程を
反応式で説明する6GaAs表面では、GaAsが水素
により還元され、下記式(1)の反応が生じる。
2GaAs+3Hz = 20 a + 2 A s H!   (1)式(
1)の反応で生じたGaは、雰囲気中のH2Sと下記式
(2)のように反応する。
2Ga+3HzS =Gaz s、+3H,(2) GaAs表面には式(2)の反応で生じたGa、S、の
層が形成される。
式(1)の反応で82分圧が増加すれば反応の平衡は右
辺に寄り、AsH,分圧を増加すれば平衡は左辺に寄る
(それ故、前述のように、この反応はH2とAsH,の
分圧により制御することができる)。弐(2)の反応も
、H2s分圧を増加すれば反応の平衡は右辺に寄り、8
2分圧を増加すれば平衡は左辺に寄る(それ故、前述の
ように、この反応はH2SとH2の分圧により制御する
ことができる)。
本発明でm −V族化合物半導体表面にm−VIb族化
合物層を形成させる反応は、Siの熱酸化のプロセスと
類似した気相還元と気相酸化を利用しており、SiO□
膜と同様な、清浄、安定、かつ界面準位の少ない絶縁膜
を形成することができるのである。
以下、実施例により本発明をさらに詳細に説明する。
〔実施例1〕 本例は、結晶表面にH,、、As H,、H2Sの混合
ガス中での加熱によりGa2S、絶縁層が形成されたG
aAs半導体結晶である。
二〇〇aAs半導体結晶は下記のようにして製造した。
GaAs単結晶基板を高純度石英(不純物の少ないSO
Sステンレス鋼でもよい)製の反応炉中に置き、高真空
ポンプで炉内を排気して、炉内の酸素、水分を除き、パ
ラジウム膜を用いた精製器で精製された高純度水素を炉
内に流して、充分パージする。
H,、H2S、AS H:lの混合ガスを炉内に流しな
がら、GaAs結晶を加熱する。混合ガス中のH!分圧
(PH,) 、H2S分圧(PH2S)、AsHs分圧
(PA3H3)をそれぞれ所定の分圧にし、温度T、に
保って時間1.の間装置し、室温まで冷却する。
温度Tg、時間1.を一定にし、各分圧PHI、P H
is 、P AsH,、を変化させてGa、S、絶縁膜
を形成させたGaAs半導体結晶の表面の特性を第1表
に、各分圧PR,、PR2S 、 PAsH,、時間も
を一定にし、温度T、を変化させてGa、、S、絶縁層
を形成させたGaAs半導体結晶の表面の特性を第2表
に示す。第1表および第2表において、Nssはアルミ
ニウム電極を蒸着し、CV法により測定した界面準位密
度(c m−2)、IPLはフォトルミネッセンスの相
対強度である。第1表には、比較のためPHzS  (
Hz S分圧)を0にした場合も併せて示した。得られ
た結晶の表面状態は、PAsH,をOにした場合(第1
表右端の欄)に若干不良であったが、それ以外は全て良
好であった。
第1表および第2表から明らかなように、Hz、Hz 
S 、 A s H:+の各分圧を選ぶことによりGa
As半導体結晶の界面準位密度を2 X10日より低く
することができ、H2S分圧を0にした場合、すなわち
表面にGa、S、を生成させない場合の、約1000倍
のフォトルミネッセンス強度が得られる。
第1表 〔実施例2〕 本例は、結晶表面にHz、H2Se、AsH。
の混合ガス中での加熱によりGazSe3絶縁膜を形成
させたGaAs半導体結晶である。
GaAs半導体結晶は、H2Sの代わりにH2Seを用
いた以外は実施例1と同様にして製造された。炉内温度
は600″Cおよび700°Cとした。
本例のGaAs半導体結晶は実施例1と同様な表面特性
を示した。
〔発明の効果〕
本発明による■−V族化合物半導体結晶は2×10”c
+ff12より小さい界面準位密度を有するので、MI
S  FETを構成するのに適している。
また表面の絶縁層の厚さの制御が容易なので、所望の特
性をもつMIS  FETを容易に構成できる。そして
表面の絶縁層は安定である。さらに結晶上の部位による
均一性、製造ロット内およびロット間の再現性が良く、
大量生産に適する。

Claims (5)

    【特許請求の範囲】
  1. (1)III−V族化合物から成り、表面に絶縁層を有す
    る化合物半導体結晶であって、 前記絶縁層が結晶を水素およびVIb族水素化物から成る
    気相と接触させることにより形成されたIII−VIb族化
    合物の層であることを特徴とする、表面に絶縁層を有す
    る化合物半導体結晶。
  2. (2)前記III−V族化合物がGaAsであり、前記VI
    b族水素化物がH_2Sであり、前記III−VIb族化合
    物がGa_2S_3である、請求項第1項記載の表面に
    絶縁層を有する化合物半導体結晶。
  3. (3)前記III−V族化合物がGaAsであり、前記VI
    b族水素化物がH_2Seであり、前記III−VIb族化
    合物がGa_2Se_3である、請求項第1項記載の表
    面に絶縁層を有する化合物半導体結晶。
  4. (4)前記気相がV族水素化物を含む、請求項第1項記
    載の表面に絶縁層を有する化合物半導体結晶。
  5. (5)III−V族化合物から成り、表面に絶縁層を有す
    る化合物半導体結晶であって、 前記絶縁層が結晶を、各々所定の分圧の水素、VIb族水
    素化物およびV族水素化物から成る気相と接触させるこ
    とにより形成されたIII−VIb族化合物の層であること
    を特徴とする、表面に絶縁層を有する化合物半導体結晶
JP14911090A 1990-06-06 1990-06-06 表面に絶縁層を有する化合物半導体結晶の製造方法 Expired - Fee Related JP2830386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14911090A JP2830386B2 (ja) 1990-06-06 1990-06-06 表面に絶縁層を有する化合物半導体結晶の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14911090A JP2830386B2 (ja) 1990-06-06 1990-06-06 表面に絶縁層を有する化合物半導体結晶の製造方法

Publications (2)

Publication Number Publication Date
JPH0442926A true JPH0442926A (ja) 1992-02-13
JP2830386B2 JP2830386B2 (ja) 1998-12-02

Family

ID=15467925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14911090A Expired - Fee Related JP2830386B2 (ja) 1990-06-06 1990-06-06 表面に絶縁層を有する化合物半導体結晶の製造方法

Country Status (1)

Country Link
JP (1) JP2830386B2 (ja)

Also Published As

Publication number Publication date
JP2830386B2 (ja) 1998-12-02

Similar Documents

Publication Publication Date Title
JPS6364993A (ja) 元素半導体単結晶薄膜の成長方法
US5593497A (en) Method for forming a deposited film
Claassen et al. The Nucleation of CVD Silicon on SiO2 and Si3 N 4 Substrates: I. The System at High Temperatures
US3653991A (en) Method of producing epitactic growth layers of semiconductor material for electrical components
US3926715A (en) Method of epitactic precipitation of inorganic material
US3518115A (en) Method of producing homogeneous oxide layers on semiconductor crystals
JPH0442926A (ja) 表面に絶縁層を有する化合物半導体結晶の製造方法
JPS62228471A (ja) 堆積膜形成法
JPH04330717A (ja) 半導体膜の製造方法
JPS5928330A (ja) 半導体の気相成長方法
JPS6369220A (ja) 4族半導体薄膜の製造方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JP4401466B2 (ja) シリコンウェーハの製造方法
JPH0513337A (ja) 半導体薄膜製造方法
JPH04184921A (ja) 気相成長方法
JPS631037A (ja) エピタキシヤルウエハ及びその製造方法
JPS61264720A (ja) 多結晶シリコンの製造方法
JPS60255699A (ja) 半導体Si単結晶製造用部材及びその製造法
JP2001351869A (ja) シリコンウェーハおよびその製造方法
KR100295059B1 (ko) 반도체 기판 상의 에피택셜층 성장 방법
JPH0222814A (ja) 化合物半導体層の製造方法
JPS62228470A (ja) 堆積膜形成法
JPH071753B2 (ja) 半導体装置の製造方法
JPH0455398A (ja) シリコン窒化膜の形成方法
JPH05283350A (ja) エピタキシャル半導体ウェーハの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees