JPH0513337A - 半導体薄膜製造方法 - Google Patents
半導体薄膜製造方法Info
- Publication number
- JPH0513337A JPH0513337A JP15922391A JP15922391A JPH0513337A JP H0513337 A JPH0513337 A JP H0513337A JP 15922391 A JP15922391 A JP 15922391A JP 15922391 A JP15922391 A JP 15922391A JP H0513337 A JPH0513337 A JP H0513337A
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- wafers
- film
- gas
- reaction gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 結晶欠陥の少ない良質の半導体薄膜がCVD
法により製造できることを目的とする。 【構成】 炉内に配置された複数のウエハ上に、CVD
法により半導体薄膜を形成する半導体薄膜製造方法にお
いて、反応ガスの拡散抵抗を低減し、かつ上記反応ガス
の流量を大きくすることにより、上記半導体薄膜を上記
半導体薄膜がアモルファス状態から結晶状態に変化する
速さより速く成膜する。
法により製造できることを目的とする。 【構成】 炉内に配置された複数のウエハ上に、CVD
法により半導体薄膜を形成する半導体薄膜製造方法にお
いて、反応ガスの拡散抵抗を低減し、かつ上記反応ガス
の流量を大きくすることにより、上記半導体薄膜を上記
半導体薄膜がアモルファス状態から結晶状態に変化する
速さより速く成膜する。
Description
【0001】
【産業上の利用分野】本発明は半導体薄膜の製造方法に
関する。
関する。
【0002】
【従来の技術】近年、次世代高速素子あるいは多機能素
子の製造を目指して集積度の向上のため立体的な構造の
LSIが要求されている。さらに、センサおよびディス
プレイでは光を透すガラス上に素子を形成することが試
みられている。このような立体化及び透明基板化を具体
的に実現するため、絶縁膜上に半導体装置を形成する技
術の開発が必要になる。絶縁膜上に半導体装置を形成す
るためには半導体薄膜の製造技術が重要である。
子の製造を目指して集積度の向上のため立体的な構造の
LSIが要求されている。さらに、センサおよびディス
プレイでは光を透すガラス上に素子を形成することが試
みられている。このような立体化及び透明基板化を具体
的に実現するため、絶縁膜上に半導体装置を形成する技
術の開発が必要になる。絶縁膜上に半導体装置を形成す
るためには半導体薄膜の製造技術が重要である。
【0003】従来、この種の半導体薄膜の製造方法は、
図23に示すように、内部に多数のウエハ3を密に配列
し、外周にヒ−タ7を周設し、一端部に反応ガスの導入
管1を配設すると共に、他端部に反応ガスおよび生成ガ
スを排出する排気口2を備えた炉6を用いて、絶縁膜上
に形成したアモルファスシリコン膜を熱処理により固相
成長させ単結晶化した。この場合、アモルファス膜を成
膜するときの膜の堆積工程と、その後の固相成長工程と
は別々に考えられていた。
図23に示すように、内部に多数のウエハ3を密に配列
し、外周にヒ−タ7を周設し、一端部に反応ガスの導入
管1を配設すると共に、他端部に反応ガスおよび生成ガ
スを排出する排気口2を備えた炉6を用いて、絶縁膜上
に形成したアモルファスシリコン膜を熱処理により固相
成長させ単結晶化した。この場合、アモルファス膜を成
膜するときの膜の堆積工程と、その後の固相成長工程と
は別々に考えられていた。
【0004】
【発明が解決しようとする課題】然し乍ら、上述した従
来の半導体薄膜の製造方法においては、アモルファス膜
の成膜工程と固相成長工程とは独立して考えられ、UH
V法、イオン注入法およびCVD法が開発されている
が、UHV法およびイオン注入法は潜在的な結晶構造が
少ないという点でCVD法より優れている反面、次のよ
うな欠点を持っている。即ち、UHV法では、室温に近
い基板温度で膜を堆積しているためシリコン同士の結合
が弱く、多孔質に近い膜しかできず、大気に曝したとき
水などの不純物を取り込んでしまう。また、イオン注入
法では、シリコンイオンの注入でダメージを与えてアモ
ルファス化するとき、同時に窒素などの不純物も打ち込
んでしまい高純度の膜が形成できず、かつ下地にまでダ
メージを与えてしまうため、例えば下にゲートなどを作
ることができない。さらに、これらUHV法(真空蒸着
法)およびイオン注入法は膜の製造に時間がかかり、基
板を一枚づつ処理するため生産性が悪いという問題点が
あった。
来の半導体薄膜の製造方法においては、アモルファス膜
の成膜工程と固相成長工程とは独立して考えられ、UH
V法、イオン注入法およびCVD法が開発されている
が、UHV法およびイオン注入法は潜在的な結晶構造が
少ないという点でCVD法より優れている反面、次のよ
うな欠点を持っている。即ち、UHV法では、室温に近
い基板温度で膜を堆積しているためシリコン同士の結合
が弱く、多孔質に近い膜しかできず、大気に曝したとき
水などの不純物を取り込んでしまう。また、イオン注入
法では、シリコンイオンの注入でダメージを与えてアモ
ルファス化するとき、同時に窒素などの不純物も打ち込
んでしまい高純度の膜が形成できず、かつ下地にまでダ
メージを与えてしまうため、例えば下にゲートなどを作
ることができない。さらに、これらUHV法(真空蒸着
法)およびイオン注入法は膜の製造に時間がかかり、基
板を一枚づつ処理するため生産性が悪いという問題点が
あった。
【0005】これに対して、CVD法により形成したア
モルファス膜は化学反応を利用しているため、シリコン
原子同士の結合が強くできており、膜自体は密度が高く
良質である。また、イオン注入による不純物の混入やダ
メージもなく、反応炉を用いて一度に複数の半導体基板
を処理できるなど生産性もきわめて良い。しかし、UH
V法およびイオン注入法に比べアモルファス中に結晶構
造を持ち易く、透過電子顕微鏡などでも観察できない潜
在核が膜中に生じ、イオン注入法のアモルファス膜が6
00℃で再結晶化したとき、結晶粒の大きさを2〜3μ
mにまで大きくできるのに対し0.5μm程度にしかで
きない。即ち、CVD法では潜在的結晶構造を抑制した
アモルファス膜が製造できず、この膜を再結晶化しても
結晶欠陥が多く最終的な電気的特性、例えば移動度など
が低いという問題点があった。
モルファス膜は化学反応を利用しているため、シリコン
原子同士の結合が強くできており、膜自体は密度が高く
良質である。また、イオン注入による不純物の混入やダ
メージもなく、反応炉を用いて一度に複数の半導体基板
を処理できるなど生産性もきわめて良い。しかし、UH
V法およびイオン注入法に比べアモルファス中に結晶構
造を持ち易く、透過電子顕微鏡などでも観察できない潜
在核が膜中に生じ、イオン注入法のアモルファス膜が6
00℃で再結晶化したとき、結晶粒の大きさを2〜3μ
mにまで大きくできるのに対し0.5μm程度にしかで
きない。即ち、CVD法では潜在的結晶構造を抑制した
アモルファス膜が製造できず、この膜を再結晶化しても
結晶欠陥が多く最終的な電気的特性、例えば移動度など
が低いという問題点があった。
【0006】これは、図24に示すように、結晶成長速
度Iより遅い成膜速度IIで成膜が行われることにより、
アモルファス膜に潜在的な結晶構造が生じ、再結晶化熱
処理による結晶成長の制御がイオン注入法やUHV法で
製造した膜のようにうまくできないことによる。
度Iより遅い成膜速度IIで成膜が行われることにより、
アモルファス膜に潜在的な結晶構造が生じ、再結晶化熱
処理による結晶成長の制御がイオン注入法やUHV法で
製造した膜のようにうまくできないことによる。
【0007】また、シリコンイオン注入などで潜在的な
結晶構造を破壊したアモルファス膜では、これを600
℃程度の低温で結晶化熱処理をした後、透過電子顕微鏡
により膜の結晶粒の大きさを調べると2〜3μmにまで
大きくなることが知られている。しかし、反応ガス、例
えばシランなどの熱分解を用いて形成したアモルファス
膜では、このように結晶粒を大きく成長させることがで
きない。ジシランを反応ガスとして用いた場合は、数μ
mの大きな結晶粒も見られるが、潜在的な結晶構造から
成長した小さい結晶も非常に多く発生し、全体でみると
潜在核を抑制したアモルファス膜より結晶欠陥が多く最
終的な電気的特性、例えば移動度は20〜30程度と低
く、閾値も大きくばらつくなど、反応ガスの熱分解のみ
で不純物および潜在的結晶構造の少ない良質のアモルフ
ァス膜を高い生産性で得ることができないという問題点
があった。
結晶構造を破壊したアモルファス膜では、これを600
℃程度の低温で結晶化熱処理をした後、透過電子顕微鏡
により膜の結晶粒の大きさを調べると2〜3μmにまで
大きくなることが知られている。しかし、反応ガス、例
えばシランなどの熱分解を用いて形成したアモルファス
膜では、このように結晶粒を大きく成長させることがで
きない。ジシランを反応ガスとして用いた場合は、数μ
mの大きな結晶粒も見られるが、潜在的な結晶構造から
成長した小さい結晶も非常に多く発生し、全体でみると
潜在核を抑制したアモルファス膜より結晶欠陥が多く最
終的な電気的特性、例えば移動度は20〜30程度と低
く、閾値も大きくばらつくなど、反応ガスの熱分解のみ
で不純物および潜在的結晶構造の少ない良質のアモルフ
ァス膜を高い生産性で得ることができないという問題点
があった。
【0008】本発明の目的は、上述した問題点に鑑み、
結晶粒界が少なく、結晶粒の大きさが大きく揃っている
など結晶欠陥の少ない良質の半導体薄膜をCVD法によ
り製造できる半導体薄膜製造方法を提供するものであ
る。
結晶粒界が少なく、結晶粒の大きさが大きく揃っている
など結晶欠陥の少ない良質の半導体薄膜をCVD法によ
り製造できる半導体薄膜製造方法を提供するものであ
る。
【0009】
【課題を解決するための手段】本発明は上述した目的を
達成するため、炉内に配置された複数のウエハ上にCV
D法により半導体薄膜を形成する半導体薄膜製造方法に
おいて、上記各ウエハ同士の間隔を所定値より大きくす
ることにより、反応ガスの拡散抵抗を低減すると共に、
上記反応ガスの流量を大きくして、上記半導体薄膜を上
記半導体薄膜がアモルファス状態から結晶状態に変化す
る速さより速く成膜するものである。
達成するため、炉内に配置された複数のウエハ上にCV
D法により半導体薄膜を形成する半導体薄膜製造方法に
おいて、上記各ウエハ同士の間隔を所定値より大きくす
ることにより、反応ガスの拡散抵抗を低減すると共に、
上記反応ガスの流量を大きくして、上記半導体薄膜を上
記半導体薄膜がアモルファス状態から結晶状態に変化す
る速さより速く成膜するものである。
【0010】
【作用】本発明においては、半導体薄膜を半導体薄膜が
アモルファス状態から結晶状態に変化する速さより速く
成膜するので、CVD法を用いて潜在的な結晶構造を抑
制した良質なアモルファス膜が得られる。
アモルファス状態から結晶状態に変化する速さより速く
成膜するので、CVD法を用いて潜在的な結晶構造を抑
制した良質なアモルファス膜が得られる。
【0011】
【実施例】本発明の半導体薄膜製造方法に係わる実施例
を図1乃至図22に基づいて説明する。
を図1乃至図22に基づいて説明する。
【0012】アモルファス膜中の潜在的な結晶構造およ
び結晶核をなくすためには、膜を堆積するときの堆積速
度(成膜速度)を上げることが効果的である。これは、
次のような考察から推測でき、実験的にも確かめられ
た。基板表面に付いた反応ガスが分解した後、エネルギ
ー的に一番安定な結晶構造位置に落ち着く前に、次のガ
スが吸着分解して積み重なるようにする。こうすると、
熱分解によって堆積した原子は結晶構造にならずにアモ
ルファス状態のまま堆積する。これは、温度が低いほど
分解して堆積した原子が結晶構造位置に落ち着くまでに
時間がかかり、高温より遅い堆積速度でもアモルファス
化することとも一致する。いずれにしても、できる限り
速い堆積速度にすることによって、基板表面に付着した
原子が結晶構造をとる位置に入りにくくすることができ
る。
び結晶核をなくすためには、膜を堆積するときの堆積速
度(成膜速度)を上げることが効果的である。これは、
次のような考察から推測でき、実験的にも確かめられ
た。基板表面に付いた反応ガスが分解した後、エネルギ
ー的に一番安定な結晶構造位置に落ち着く前に、次のガ
スが吸着分解して積み重なるようにする。こうすると、
熱分解によって堆積した原子は結晶構造にならずにアモ
ルファス状態のまま堆積する。これは、温度が低いほど
分解して堆積した原子が結晶構造位置に落ち着くまでに
時間がかかり、高温より遅い堆積速度でもアモルファス
化することとも一致する。いずれにしても、できる限り
速い堆積速度にすることによって、基板表面に付着した
原子が結晶構造をとる位置に入りにくくすることができ
る。
【0013】図1は炉6の構成図である。同図におい
て、炉6は外周にヒ−タ7が周設され、一端部に反応ガ
スの導入管1が配設されると共に、他端部に反応ガスお
よび生成ガスを排出する排気口2が開口されている。ま
た、内部には、例えば10mm以上の間隔4を置いて複
数のウエハ3が配列され、炉6の中のウエハ3の数が制
限されている。さらに、炉6の両端部に石英製のプラグ
8が嵌入され、炉6の容積の縮小化を図っている。
て、炉6は外周にヒ−タ7が周設され、一端部に反応ガ
スの導入管1が配設されると共に、他端部に反応ガスお
よび生成ガスを排出する排気口2が開口されている。ま
た、内部には、例えば10mm以上の間隔4を置いて複
数のウエハ3が配列され、炉6の中のウエハ3の数が制
限されている。さらに、炉6の両端部に石英製のプラグ
8が嵌入され、炉6の容積の縮小化を図っている。
【0014】このような工夫は、図2に示した考察から
生まれた。即ち、ガスの圧力が1Torr程度の場合、
ガスそのものの平均自由行程は短く、粘性も高く、ガス
の流れは粘性流の領域である。しかし、反応ガス(例え
ば、シランガス)と生成ガス(例えば、水素ガス)の拡
散を調べると、相互拡散係数は平均自由行程や流速およ
び炉6の構造的数値より非常に大きく、炉6の中のガス
の移動はほとんどガス拡散で支配されている。そこで、
拡散抵抗を下げることが反応の進行をウエハ3表面での
化学反応速度に近づけることになる。
生まれた。即ち、ガスの圧力が1Torr程度の場合、
ガスそのものの平均自由行程は短く、粘性も高く、ガス
の流れは粘性流の領域である。しかし、反応ガス(例え
ば、シランガス)と生成ガス(例えば、水素ガス)の拡
散を調べると、相互拡散係数は平均自由行程や流速およ
び炉6の構造的数値より非常に大きく、炉6の中のガス
の移動はほとんどガス拡散で支配されている。そこで、
拡散抵抗を下げることが反応の進行をウエハ3表面での
化学反応速度に近づけることになる。
【0015】図3および図4に拡散抵抗を下げるため、
ウエハ3の間隔を広げて堆積を行った例を示す。同図に
よれば、堆積する温度によらず堆積速度が大きくなって
いることが判る。次表1は堆積速度を上げて成膜したア
モルファス膜を600℃の熱処理で結晶化した後に、透
過電子顕微鏡(TEM)によって結晶の大きさを調べた
結果である。ウエハ3の間隔を5mm程度にして成膜した
ものに比べて2倍以上粒が大きくできている。
ウエハ3の間隔を広げて堆積を行った例を示す。同図に
よれば、堆積する温度によらず堆積速度が大きくなって
いることが判る。次表1は堆積速度を上げて成膜したア
モルファス膜を600℃の熱処理で結晶化した後に、透
過電子顕微鏡(TEM)によって結晶の大きさを調べた
結果である。ウエハ3の間隔を5mm程度にして成膜した
ものに比べて2倍以上粒が大きくできている。
【0016】
【表1】
【0017】次表2および表3は炉6からの排気ガスを
ガスクロで分析することによって、炉6の中に入れるウ
エハ3の枚数とガスの消費の仕方を調べたものであり、
同時にそのときのウエハ3へのシリコンの堆積速度も示
している。
ガスクロで分析することによって、炉6の中に入れるウ
エハ3の枚数とガスの消費の仕方を調べたものであり、
同時にそのときのウエハ3へのシリコンの堆積速度も示
している。
【0018】
【表2】
【0019】
【表3】
【0020】上記表2および表3から判るように、ウエ
ハ3の枚数を少なくするほど反応ガスの消費量が少な
く、堆積速度を大きくすることができる。これは、ガス
の反応に関する解析式を用いて炉6の中の反応ガスおよ
び生成ガスの圧力を求めると説明できる。
ハ3の枚数を少なくするほど反応ガスの消費量が少な
く、堆積速度を大きくすることができる。これは、ガス
の反応に関する解析式を用いて炉6の中の反応ガスおよ
び生成ガスの圧力を求めると説明できる。
【0021】図5は炉6の中の反応ガスと生成ガスの分
圧を525℃および550℃の各々の温度について示し
たものである。ウエハ3の枚数が減るに従って反応ガス
は増加し、生成ガスは減少している。反応ガスの増加は
堆積反応を促進し、生成ガスの増加は堆積反応を阻害す
る。
圧を525℃および550℃の各々の温度について示し
たものである。ウエハ3の枚数が減るに従って反応ガス
は増加し、生成ガスは減少している。反応ガスの増加は
堆積反応を促進し、生成ガスの増加は堆積反応を阻害す
る。
【0022】図6はウエハ3の間隔を広げることによる
拡散抵抗の低減効果とウエハ3の枚数を減らすことによ
る反応ガス消費の低減効果を分解して解析するために行
った実験の結果である。両者とも大きく効いていること
が判った。即ち、ウエハ3の枚数は一定でウエハ3の間
隔を5mmから5倍の25mmに増加すると、堆積速度は
1.6倍(550℃)および1.8倍(525℃)に増
加できる。ウエハ3の枚数を126枚から1/5の26
枚に減少すると、堆積速度は1.4倍(550℃)およ
び1.5倍(525℃)に増加できる。550℃では、
量が少ないSiH4 が堆積速度に大きく影響する。
拡散抵抗の低減効果とウエハ3の枚数を減らすことによ
る反応ガス消費の低減効果を分解して解析するために行
った実験の結果である。両者とも大きく効いていること
が判った。即ち、ウエハ3の枚数は一定でウエハ3の間
隔を5mmから5倍の25mmに増加すると、堆積速度は
1.6倍(550℃)および1.8倍(525℃)に増
加できる。ウエハ3の枚数を126枚から1/5の26
枚に減少すると、堆積速度は1.4倍(550℃)およ
び1.5倍(525℃)に増加できる。550℃では、
量が少ないSiH4 が堆積速度に大きく影響する。
【0023】さらに、ウエハ3を全く入れない場合を見
る。これは炉6の容積がウエハ3で挟まれていた空間も
含めて1.7倍近く増加している場合であるが、炉6の
容積が大きくなると、ガスの滞留時間が長くなり、ガス
の気相分解が進み反応ガスの消費量が多く、生成ガスが
多く発生していることが判る。即ち、炉容積が大きくな
ると、ガスの利用効率が悪く堆積速度が減少する。
る。これは炉6の容積がウエハ3で挟まれていた空間も
含めて1.7倍近く増加している場合であるが、炉6の
容積が大きくなると、ガスの滞留時間が長くなり、ガス
の気相分解が進み反応ガスの消費量が多く、生成ガスが
多く発生していることが判る。即ち、炉容積が大きくな
ると、ガスの利用効率が悪く堆積速度が減少する。
【0024】次表4は反応ガスの利用効率を調べた結果
である。
である。
【0025】
【表4】
【0026】ガスの分解率は550℃(70〜80%)
の方が525℃(30〜40%)より高い。しかし、5
25℃の方が気相分解の割合が少なく、パーティクルな
どの抑制には有利と考えられる。いずれにしても、ウエ
ハ3の枚数を減らした方が気相分解によるパーティクル
および異常成長を防ぐことができる。
の方が525℃(30〜40%)より高い。しかし、5
25℃の方が気相分解の割合が少なく、パーティクルな
どの抑制には有利と考えられる。いずれにしても、ウエ
ハ3の枚数を減らした方が気相分解によるパーティクル
および異常成長を防ぐことができる。
【0027】図7はウエハ枚数を減らしアモルファスシ
リコン膜を成膜した後、600℃結晶化まで行い、TE
Mで結晶の粒径を調べた結果である。ここで、αは52
5℃で26枚入れた場合、βは52枚入れた場合、γは
126枚(従来法)入れた場合、δは550℃で26枚
入れた場合、ηは52枚入れた場合およびξは126枚
(従来法)入れた場合である。従来法に比べ結晶の大き
さが大きく改善できている。尚、これらの膜厚は400
〜500オングストロ−ムである。
リコン膜を成膜した後、600℃結晶化まで行い、TE
Mで結晶の粒径を調べた結果である。ここで、αは52
5℃で26枚入れた場合、βは52枚入れた場合、γは
126枚(従来法)入れた場合、δは550℃で26枚
入れた場合、ηは52枚入れた場合およびξは126枚
(従来法)入れた場合である。従来法に比べ結晶の大き
さが大きく改善できている。尚、これらの膜厚は400
〜500オングストロ−ムである。
【0028】次表5は素子を試作して素子特性の改善を
調べた結果の一例である。
調べた結果の一例である。
【0029】
【表5】
【0030】ウエハ3の間隔を広げ、堆積速度を大きく
し、熱処理後の粒が大きくなった膜ほど素子としての特
性が向上し、例えばon/off比などは2桁も改善で
きる。
し、熱処理後の粒が大きくなった膜ほど素子としての特
性が向上し、例えばon/off比などは2桁も改善で
きる。
【0031】図8は同じ枚数を炉6に入れる場合、ウエ
ハ3の裏面を合わせ、表面が対抗するように充填するこ
とによってウエハ3の間隔をほぼ倍にでき、従って、堆
積速度も倍になり、アモルファスの質が改善できた例で
ある。
ハ3の裏面を合わせ、表面が対抗するように充填するこ
とによってウエハ3の間隔をほぼ倍にでき、従って、堆
積速度も倍になり、アモルファスの質が改善できた例で
ある。
【0032】図9は560℃より低い温度で堆積速度Π
が固相成長速度(結晶成長速度)Iを上回っている例を
示す。
が固相成長速度(結晶成長速度)Iを上回っている例を
示す。
【0033】図10は拡散抵抗を下げるためにウエハ3
の間隔を広げて堆積を行った場合であり、固相成長速度
Iと堆積速度Πとの差がさらに大きくなっている。この
ようにして成膜すると、アモルファス膜としてのマージ
ンが大きくとれ、炉6内のガスの流れの乱れや圧力変化
および温度変化に対して安定して良質のアモルファスを
形成することができる。
の間隔を広げて堆積を行った場合であり、固相成長速度
Iと堆積速度Πとの差がさらに大きくなっている。この
ようにして成膜すると、アモルファス膜としてのマージ
ンが大きくとれ、炉6内のガスの流れの乱れや圧力変化
および温度変化に対して安定して良質のアモルファスを
形成することができる。
【0034】さらに、図11にガス流量を1000SC
CMまで増加させて堆積した場合を示す。
CMまで増加させて堆積した場合を示す。
【0035】図12および図13はヘリウムで20%に
希釈したガスを用いた場合を示す。図12のように圧力
が低い場合、堆積速度IIが固相成長速度Iより遅く、ア
モルファス膜を形成する温度を下げても膜の中の潜在的
結晶構造をなくすことができない。このような膜を固相
成長させても結晶粒は大きくならず、粒の大きさも揃え
ることができない。これに対して、図13のように全圧
を5Torrまで上げると、堆積速度IIは固相成長速度
Iを越え、イオン注入法やUHV法で形成したものと同
様のアモルファスの固相成長を行うことができる。
希釈したガスを用いた場合を示す。図12のように圧力
が低い場合、堆積速度IIが固相成長速度Iより遅く、ア
モルファス膜を形成する温度を下げても膜の中の潜在的
結晶構造をなくすことができない。このような膜を固相
成長させても結晶粒は大きくならず、粒の大きさも揃え
ることができない。これに対して、図13のように全圧
を5Torrまで上げると、堆積速度IIは固相成長速度
Iを越え、イオン注入法やUHV法で形成したものと同
様のアモルファスの固相成長を行うことができる。
【0036】図14はアモルファスとシリコン(10
0)面とが接しているとき、(100)面が固相成長に
よってアモルファス側へ進んでいく速度を示したもので
ある。例えば620℃では、基板表面に付いた反応ガス
が分解し、シリコン膜が堆積して行くとき、ガスが吸着
分解して積み重なって行く前に、その温度で固相成長を
起こし結晶構造位置に分解した原子が入ってしまうと多
結晶になってしまう。これに対して、固相成長速度より
堆積する速度が速いと熱分解によって堆積した原子は結
晶構造にならずにアモルファス状態のまま堆積する。温
度が低いほど固相成長速度Iと堆積速度IIとの差が大き
くなり、アモルファス化する。いずれにしても、できる
限り速い堆積速度IIにすることによって、基板表面に付
いた原子が結晶構造をとる位置に入りにくくすることが
できる。
0)面とが接しているとき、(100)面が固相成長に
よってアモルファス側へ進んでいく速度を示したもので
ある。例えば620℃では、基板表面に付いた反応ガス
が分解し、シリコン膜が堆積して行くとき、ガスが吸着
分解して積み重なって行く前に、その温度で固相成長を
起こし結晶構造位置に分解した原子が入ってしまうと多
結晶になってしまう。これに対して、固相成長速度より
堆積する速度が速いと熱分解によって堆積した原子は結
晶構造にならずにアモルファス状態のまま堆積する。温
度が低いほど固相成長速度Iと堆積速度IIとの差が大き
くなり、アモルファス化する。いずれにしても、できる
限り速い堆積速度IIにすることによって、基板表面に付
いた原子が結晶構造をとる位置に入りにくくすることが
できる。
【0037】堆積速度を上げるためには、ガスの供給を
十分に行い、反応律速にすることが効果的である。この
観点に立って、良好なアモルファス膜を製造するために
反応ガスの圧力を上げ、ガスの流量を増やす。図15は
550℃で100%のシランガスを用いた場合を示す。
同図によれば、ウエハ3を密に詰めて炉6を運用した場
合、流量を上げるだけでは堆積速度が飽和してしまい、
これ以上堆積速度を上げることができない。さらに、圧
力を上げた場合、気相分解反応が多く起こり、パーティ
クルの発生や異常成長および白濁などが生じて、均一な
膜の形成ができない。
十分に行い、反応律速にすることが効果的である。この
観点に立って、良好なアモルファス膜を製造するために
反応ガスの圧力を上げ、ガスの流量を増やす。図15は
550℃で100%のシランガスを用いた場合を示す。
同図によれば、ウエハ3を密に詰めて炉6を運用した場
合、流量を上げるだけでは堆積速度が飽和してしまい、
これ以上堆積速度を上げることができない。さらに、圧
力を上げた場合、気相分解反応が多く起こり、パーティ
クルの発生や異常成長および白濁などが生じて、均一な
膜の形成ができない。
【0038】そこで、図16は100%のシランガスを
用い、ウエハ3の間隔を広げガスの拡散抵抗を下げ、反
応の進行をウエハ3表面での化学反応速度に近づけるこ
とによって堆積速度を上げた例である。
用い、ウエハ3の間隔を広げガスの拡散抵抗を下げ、反
応の進行をウエハ3表面での化学反応速度に近づけるこ
とによって堆積速度を上げた例である。
【0039】さらに、炉6の中にいれるウエハ3の枚数
を少なくし、ガスの消費量を抑えた場合を図5および図
17に示す。
を少なくし、ガスの消費量を抑えた場合を図5および図
17に示す。
【0040】図18、図19、図20および図21は素
子を試作して素子特性の改善を調べた結果の一例であ
る。アモルファス膜を固相熱処理後、MOSを試作し移
動度を求めた結果である。P−chおよびN−chとも
に堆積速度が固相成長速度を越えた膜は急激に改善でき
ている。
子を試作して素子特性の改善を調べた結果の一例であ
る。アモルファス膜を固相熱処理後、MOSを試作し移
動度を求めた結果である。P−chおよびN−chとも
に堆積速度が固相成長速度を越えた膜は急激に改善でき
ている。
【0041】図22は不純物を膜中に入れた場合の固相
成長速度を示したものである。固相成長速度を越える速
度で膜の堆積を行ったとき、素子特性の大幅な改善が得
られる。
成長速度を示したものである。固相成長速度を越える速
度で膜の堆積を行ったとき、素子特性の大幅な改善が得
られる。
【0042】本実施例では、シリコンについて述べた
が、化学分解反応を用いてアモルファスを形成する場
合、ゲルマニウム、アルミニウムおよびタングステンな
どにも応用でき、本発明の主旨を逸脱しない範囲で同様
の効果を得ることができる。
が、化学分解反応を用いてアモルファスを形成する場
合、ゲルマニウム、アルミニウムおよびタングステンな
どにも応用でき、本発明の主旨を逸脱しない範囲で同様
の効果を得ることができる。
【0043】
【発明の効果】以上説明したように本発明によれば、C
VD法により半導体薄膜を半導体薄膜がアモルファス状
態から結晶状態に変化する速さより速く成膜するので、
潜在的な結晶構造を抑制した良質なアモルファス膜が得
られる。従って、結晶化させた膜の結晶粒は大きく、こ
の膜上に形成した素子の電気的特性が向上できる。ま
た、種結晶を用いるブリッジエピなどにおいても同様の
効果を得ることができる。
VD法により半導体薄膜を半導体薄膜がアモルファス状
態から結晶状態に変化する速さより速く成膜するので、
潜在的な結晶構造を抑制した良質なアモルファス膜が得
られる。従って、結晶化させた膜の結晶粒は大きく、こ
の膜上に形成した素子の電気的特性が向上できる。ま
た、種結晶を用いるブリッジエピなどにおいても同様の
効果を得ることができる。
【図1】本発明の炉の構成図である。
【図2】本発明の炉のガス流を説明する図である。
【図3】ウエハの間隔と堆積速度(成膜速度)との関係
図である。
図である。
【図4】ウエハの間隔と堆積速度との関係図である。
【図5】炉内のウエハ枚数とガス分圧との関係図であ
る。
る。
【図6】ウエハの間隔と堆積速度との関係である。
【図7】ウエハ枚数と再結晶化粒径との関係図である。
【図8】ウエハの他の配置例を示す図である。
【図9】固相成長速度(結晶成長速度)と堆積速度との
関係図である。
関係図である。
【図10】固相成長速度と堆積速度との関係図である。
【図11】固相成長速度と堆積速度との関係図である。
【図12】固相成長速度と堆積速度との関係図である。
【図13】固相成長速度と堆積速度との関係図である。
【図14】シリコン(100)面の固相成長速度を示す
図である。
図である。
【図15】流量、圧力および成膜堆積速度の関係図であ
る。
る。
【図16】ウエハ間隔と堆積速度との関係図である。
【図17】炉の中のウエハの枚数とガスの消費量との関
係図である。
係図である。
【図18】100%シランa−Si成膜時堆積速度とP
−ch移動度との関係図である。
−ch移動度との関係図である。
【図19】100%シランa−Si成膜時堆積速度とP
−ch移動度との関係図である。
−ch移動度との関係図である。
【図20】100%シランa−Si成膜時堆積速度とN
−ch移動度との関係図である。
−ch移動度との関係図である。
【図21】100%シランa−Si成膜時堆積速度とN
−ch移動度との関係図である。
−ch移動度との関係図である。
【図22】不純物が存在する場合のシリコン(100)
面の固相成長速度を示す図である。
面の固相成長速度を示す図である。
【図23】従来の炉の構成図である。
【図24】従来の固相成長速度と堆積速度との関係図で
ある。
ある。
1 導入管
2 排気口
3 ウエハ
4 間隔
6 炉
7 ヒータ
8 プラグ
I 固相成長速度(結晶成長速度)
II 堆積速度(成膜速度)
Claims (2)
- 【請求項1】 炉内に配置された複数のウエハ上に、C
VD法により半導体薄膜を形成する半導体薄膜製造方法
において、反応ガスの拡散抵抗を低減し、反応ガスの流
量を大きくすることにより、上記半導体薄膜を上記半導
体薄膜がアモルファス状態から結晶状態に変化する速さ
より速く成膜することを特徴とする半導体薄膜製造方
法。 - 【請求項2】 各ウエハ同士の間隔を所定値より大きく
することを特徴とする請求項1記載の半導体薄膜製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15922391A JPH0513337A (ja) | 1991-06-29 | 1991-06-29 | 半導体薄膜製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15922391A JPH0513337A (ja) | 1991-06-29 | 1991-06-29 | 半導体薄膜製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0513337A true JPH0513337A (ja) | 1993-01-22 |
Family
ID=15689031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15922391A Pending JPH0513337A (ja) | 1991-06-29 | 1991-06-29 | 半導体薄膜製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0513337A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6134385A (en) * | 1999-05-12 | 2000-10-17 | United Microelectronics Corp. | Water free furnace tube with self-heating quartz plug |
JP2012084813A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1991
- 1991-06-29 JP JP15922391A patent/JPH0513337A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6134385A (en) * | 1999-05-12 | 2000-10-17 | United Microelectronics Corp. | Water free furnace tube with self-heating quartz plug |
JP2012084813A (ja) * | 2010-10-14 | 2012-04-26 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05343316A (ja) | 半導体装置の製造方法 | |
JP3599290B2 (ja) | 半導体装置 | |
KR970006723B1 (ko) | 입자 크기가 큰 다결정 규소 박막의 제조방법 | |
JPH08213327A (ja) | 半導体薄膜形成方法 | |
US20140299056A1 (en) | Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation | |
KR100769521B1 (ko) | 다결정 폴리실리콘 박막 제조방법 | |
EP0241204B1 (en) | Method for forming crystalline deposited film | |
JPH0513337A (ja) | 半導体薄膜製造方法 | |
JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
JP4185575B2 (ja) | エピタキシャル結晶化プロセス | |
US6943089B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
TW202130845A (zh) | 磊晶晶圓之製造方法及磊晶晶圓 | |
JPH04181719A (ja) | 結晶物品の形成方法 | |
JPS5840820A (ja) | シリコン単結晶膜形成法 | |
JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
CN111653474A (zh) | 多晶硅薄膜成膜方法 | |
JPH0370123A (ja) | 結晶性半導体膜の形成方法 | |
JP2003188107A (ja) | 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ | |
JPH04330717A (ja) | 半導体膜の製造方法 | |
JPH1116838A (ja) | 多結晶シリコン膜の成長方法およびcvd装置 | |
JP3194547B2 (ja) | 多結晶シリコン層の製造方法 | |
JPH04180617A (ja) | 大結晶粒径の多結晶シリコンを製造する方法およびそれを使用した薄膜半導体 | |
KR100341059B1 (ko) | 다결정실리콘박막형성방법 | |
JPS6369220A (ja) | 4族半導体薄膜の製造方法 | |
JPH0786601A (ja) | 多結晶シリコンmosトランジスタ及びその製造方法 |