JPH04181719A - 結晶物品の形成方法 - Google Patents

結晶物品の形成方法

Info

Publication number
JPH04181719A
JPH04181719A JP2308605A JP30860590A JPH04181719A JP H04181719 A JPH04181719 A JP H04181719A JP 2308605 A JP2308605 A JP 2308605A JP 30860590 A JP30860590 A JP 30860590A JP H04181719 A JPH04181719 A JP H04181719A
Authority
JP
Japan
Prior art keywords
single crystal
crystal
substrate
forming
nucleation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2308605A
Other languages
English (en)
Other versions
JP2900588B2 (ja
Inventor
Nobuhiko Sato
信彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2308605A priority Critical patent/JP2900588B2/ja
Priority to EP91119570A priority patent/EP0486066B1/en
Priority to DE69110622T priority patent/DE69110622T2/de
Priority to CA002055675A priority patent/CA2055675C/en
Publication of JPH04181719A publication Critical patent/JPH04181719A/ja
Priority to US08/324,487 priority patent/US5471944A/en
Application granted granted Critical
Publication of JP2900588B2 publication Critical patent/JP2900588B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は結晶物品の形成方法に係り、特に、複数の単結
晶を非晶質絶縁基体上にその位置、及び、大きさを制御
して形成した後、平坦化する結晶物品の形成方法に関す
る。
本発明は、例えば、半導体集積回路、磁気回路等に利用
される結晶物品の形成方法に適用される。
［従来の技術］ 絶縁基板上に複数の単結晶を成長させるＳ○■（Ｓｉｌ
ｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａｔｏｒ　）技術の分野に
おいては、例えば、第１の方法として表面材料間の核形
成密度の差による選択核形成に基づいた結晶形成方法が
提案されている　（Ｔ、Ｙｏｎｅｈａｒａ　ｅｔ　ａｌ
。
（１９８７）　Ｅｘｔｅｎｄｅｄ　Ａｂｓｔｒａｃｔｓ
　ｏｆ　ｔｈｅ　１９ｔｈ　ＳＳＤＭ。
１９１）。
この結晶形成方法を第２図（ａ）〜（ｃ）を用いて説明
する。
第２図（ａ）〜（ｃ）は上記結晶形成方法の工程を説明
するための断面図である。
まず、第２図（ａ）に示すように、核形成密度の小さい
表面２０３をもつ基体２０１上に、表面２０３よりも核
形成密度の大きい表面をもつ領域２０７，２０７’を直
径ａ、間隔すで配する。この基体に所定の結晶形成処理
を施すと、領域２０７．２０７′の表面にのみ堆積物の
核２０９．２０９’が発生し表面２０３の上には核が発
生しない　（第２図（ｂ））。そこで領域２０７゜２０
７′の表面を核形成面、表面２０３を非核形成面と呼ぶ
。核形成面２０７，２０７’に発生した核２０９，２０
９′をさらに成長させれば結晶粒２１０，２１０’とな
り、この結晶粒２１０．２１０′は核形成面２０７，２
０７’の領域を越えて非核形成面２０３の上にまで成長
し、やがて核形成面２０７から成長してきた結晶粒２１
０は隣の核形成面２０７′から成長してきた結晶粒２１
０′と接して粒界２１１が形成される（第２図（Ｃ））
。
従来この結晶形成方法においては、核形成面２０７．２
０７’に非晶質窒化シリコン、非核形成面２０３に酸化
シリコンを用い、ＣＶＤ法によってＳｉ単結晶を複数個
形成した例（上記論文参照）、及び酸化シリコンを非核
形成面２０３とし、集束イオンビームによりＳｉイオン
を非核形成面２０３に注入し核形成面２０７，２０７′
となる領域を形成し、ＣＶＤ法によりＳｉ単結晶を複数
個形成した例（１９８８年第３５回応用物理学関係連合
講演会２８ｐ−Ｍ−９）が報告されていた。
また、同様な第２の方法として、非核形成面上に核形成
面のかわりに種結晶を配し、この種結晶を成長させるこ
とにより、単結晶粒を形成する例も報告された（１９９
０年応用物理学会学術講演会予稿集第２分冊２７ａ−Ｃ
−２）。
前記結晶形成方法により得られた結晶群の平坦化に際し
ては、例えば特開平２−２０９７３０号の選択研磨法の
ような技術が提案されている。この技術は、研磨砥粒に
対する機械的加工速度に差を利用して選択的に研磨を行
うものであり、具体的には、加工速度の高い領域の表面
が加工速度の低い領域の表面より高くなっている被研磨
体の表面を、前記研磨砥粒を含有する加工液によって機
械的に研磨して加工速度の低い領域をストッパーとして
その表面まで加工速度の高い領域を平坦化するものであ
る。
第１．第２の結晶形成方法により形成された結晶に対す
る平坦化処理は、上記技術を用いて例えば以下のような
方法により行なわれていた。
第３図（ａ）〜（ｃ）は平坦化処理の工程を説明するた
めの断面図である。
第３図（ａ）に示すように、結晶に比して機械的加工速
度の低い基体３０１上にあらかじめ凹部を形成し、その
後核形成面または種結晶（本例では、核形成面３０７を
用いる）を形成する。
次に第３図（ｂ）に示すように、核形成面３０７を中心
として非核形成面３０３まで単結晶を成長させ、凹部を
覆い尽くすように単結晶３０１を形成した後、第３図（
ｃ）に示すように、基体３０１の上面３１３が現われ研
磨が停止するまで研磨を行なうことにより単結晶３１０
を平坦化する。
［発明が解決しようとする課題］ 非晶質絶縁物基板上により集積度を上げて集積回路を形
成する場合、通常必要とされる素子分離領域よりも小さ
い大きさで素子分離することが要請される。そのために
はそれぞれの素子領域を絶縁領域により分離して形成す
ることが必要である。一方、集積回路において用いられ
る個々の素子が必要とする納品領域の形状は正方形だけ
ではなく、長方形、コの字形など、かならずしも前述し
た第１及び第２の結晶形成方法により得られる単結晶の
形状と一致するものではない。素子の特性を高く保つた
めには素子領域内に結晶粒界が含まれないようにするこ
とが必要である。しかしながら、素子の必要とする領域
内に結晶粒界が含まれない大きさまで単結晶を成長させ
る場合、１つの単結晶領域内には素子領域として用いら
れない部分が大きく存在する結果、集積回路全体を形成
するのに必要な面積が大きくなったり、さらには、素子
間配線が長くなってしまうことがあった。
本発明の目的は、基体上の所望の位置に所望の大きさで
複数の単結晶を形成する結晶形成方法において、集積回
路で必要とされる所望の位置に素子を形成できるように
、所望の形状、大きさをもつ凹部に平坦な単結晶を形成
する結晶物品の形成方法を提供することにある。
［課題を解決するための手段］ 上記課題を解決する本発明は、表面に非晶質絶縁材料か
らなる非核形成面を有する基体上に、結晶形成処理によ
り所望の位置に所望の大きさで複数の単結晶を形成する
結晶物品の形成方法において、 結晶形成処理に先立って、前記基体上の１つの単結晶に
よって覆われる領域内にそれぞれ所望の大きさ、形状を
もった凹部を複数個形成し、その後、複数の該凹部を覆
う単結晶を結晶形成処理により形成した後、前記基体の
上面と同じ高さまで該単結晶を除去して平坦化するもの
である。
なお、結晶が段差の上部から下部へと段差を越えて成長
する場合、段差部において空隙が生じてしまったり、欠
陥が導入されてしまう場合があるが、その部分に素子を
形成する場合、モビリティの低下、リーク電流の増大と
いったような特性の悪化が見られる。本発明者は、これ
らの結晶物品の形成方法について数多くの検討を行なっ
た結果、段差が浅い場合、あるいは、段差部が鈍角の斜
面である場合には、段差部での空隙、欠陥の導入を抑え
て、段差を乗り越えて複数の凹部におよぶ一つの結晶を
形成することができることを知見するに至った。このと
きの凹部の深さとしては、２μｍ以下、より好ましくは
１μｍ以下が適当である。また、凹部の側壁は垂直、よ
り望ましくは、鈍角で凹部周辺の上部へと移行している
ような斜面であるほうが側壁周辺部分の結晶性が良好で
あった。
したがって、結晶形成の起点を凹部内部のみに限定され
ることがな（、基体上面とすることもでき、基体の所望
の位置を起点として複数の凹部を覆うように単結晶を成
長させることができるので、集積回路で必要とされる平
坦な単結晶領域を所望の位置、所望の形状、大きさをも
っ凹部に形成し、その上に高密度に素子を配置して、特
性の良好な回路を形成することができる。
［実施態様例］ 以下、本発明による結晶物品の形成方法の一実施態様例
を第１図（ａ）〜（ｃ）を用いて説明する。
（基体） 本発明において対象となる基体１０１は、結晶形成処理
において非核形成面となり、平坦化工程において堆積さ
せる結晶に比して研磨砥粒に対する機械的加工速度が遅
い材料（ストッパー材料）で構成されるか、あるいはそ
のような材料を所望の材料の下地基村上に形成すること
で構成される。結晶形成処理、平坦化工程に適するもの
であれば、基体１０１の形状は何ら限定されない。
非核形成面となり、且つストッパー材料となり得る材料
は、堆積材料によって異なるが、例えば堆積材料がシリ
コンの場合には、石英等のガラス、アルミナ等があり、
酸化、窒化等の処理により表面を非核形成面とし、且つ
ストッパー材料とし、得る材料としてはシリコン、金属
等がある。
（凹部） 本発明においては、単結晶は最終的に基体上に形成され
た凹部にのみ残ることになる。基体上に形成される凹部
は結晶形成処理において位置を制御して形成される単結
晶によって覆われるように基体上に形成する。凹部は１
つの単結晶によって覆われる領域内にあとの集積回路形
成等で必要とされる位置、数、形状、大きさで形成する
。凹部の形成方法は、後の工程において不純物による汚
染等の原因になるものでなければ特に限定されない。例
を挙げるならば、通常のシリコンプロセスで用いられる
フォトリソグラフィーによりパターンを形成し、ウェッ
トエツチング、或は１反応性イオンエツチングによりエ
ツチングする方法がある。なお、基体に凹部を形成する
場合、凹部は下地基材に形成し、その上に非核形成面、
核形成面を形成してもよいし、非核形成面或は核形成面
等の材料を下地基村上に堆積した後、その材料の上面か
ら凹部を形成してもよい。
（結晶形成処理） 基体上に単結晶粒を形成する方法としては、例えば、前
述した第１の方法及び第２の方法に示したような方法が
ある。しかし、これらの技術に限定されるものではない
。
第１の方法では、下地基村上に非核形成面１０３及び、
核形成面１０７−１，１０７−２゜１０７−３を形成し
、基体を構成する　（第１図（ａ））。核形成面は、下
地基材上面にあってもよいし、下地基村上に新たに堆積
した膜の表面でも良い。核形成面は単結晶を構成する材
料に対する核形成密度が前記非核形成面より大きく、か
つ、結晶成長して単結晶になる核が唯一形成されつるに
十分小さい面積を有していれば良い。核形成面の核形成
密度は非核形成面の１０２倍、より望ましくは１０”倍
以上であれば良い。例えば、非核形成面が酸化シリコン
膜や石英ガラスで構成される場合、窒化シリコン膜やＳ
ｉが過剰に含まれる酸化シリコン、窒化シリコンなどが
核形成面材料として挙げられるが、これに限定されるも
のではない。
第１図（ｂ）に示すように、続いて結晶を形成するが、
結晶の形成方法は化学蒸着法（ＣＶＤ）、ＭＯＣＶ［）
法、プラズマＣＶＤ法などがある。
第２の方法では、下地基村上に非核形成面を形成し。、
さらに該非核形成面上に核形成面１０７に佐久て種結晶
を配して基体とする。その種結晶を第１の方法と同様の
方法により成長させて単結晶を形成する。
非核形成面は、基体自身の表面であっても下地基村上に
堆積した材料の表面であってもよいが、非晶質絶縁材料
であれば、これらの材料に限定されることはない。本方
法における非核形成面は種結晶を成長させる間に核が成
長されないことが必要条件である。例えば、酸化シリコ
ン膜、石英ガラス、窒化シリコン膜等がある。
種結晶は、結晶形成処理にさきたち、結晶の構成材料の
微小な大きさの単結晶を所望の位置に配される。その方
法は、例えば結晶の構成材料を非核形成面上の所望の位
置に熱処理によって凝集するに十分微細な表面積を有す
る原種子を微小な大きさで配した後、水素雰囲気中で前
記原種子が融解する温度より低い温度で熱処理すること
により、凝集反応をおこして、前記原種子を単結晶化す
るものである。　のほか、燐、或は、ボロン、砒素など
の不純物を高濃度に添加した多結晶半導体膜を熱処理す
ることによっても種結晶の形成は可能である。これは、
多結晶膜中のグレインが異常粒成長して単結晶化するも
のである。結晶形成処理は、第１の方法と全く同様であ
る。結晶形成処理の結果、所望の大きさの単結晶を得る
。
いずれの結晶形成法においても結晶成長の起点は、凹部
内、あるいは、凹部外（基体の上面）のいずれでも良い
。
（平坦化工程） 基体上に結晶を形成したのち、平坦化処理を行なう。平
坦化はここでは研磨によって行なう。研磨工程は、例え
ば通常シリコンウェハ等のボリシングに用いる研磨装置
において、コロイダルシリカ等の研磨砥粒を加工液に懸
濁して研磨液として行なうが、これに限定されるもので
はない。本発明の結晶形成処理により形成される結晶粒
は、山形の形状を有するが、研磨を進めることにより、
結晶が上部より、基体面と並行に研磨が進行し、結晶上
面が基体の上面と同じ高さになったところでこの面をス
トッパーとして研磨が終了する（第１図（Ｃ））。
このようにして形成された大きさ数〜数十μｍで粒界を
含まない、結晶層、たとえば単結晶シリコン層に電解効
果トランジスタを形成すると、単結晶シリコンウェハ上
に形成したものに劣らない特性を示した。
また、隣接する単結晶シリコン層とは酸化シリコンによ
って電気的に分離されているために、相補型電界効果ト
ランジスタ（Ｃ−ＭＯ３ｈラントランジスタ成しても、
相互の干渉がない。また、素子の活性層の厚さが３１ウ
エハを用いた場合より薄いために、放射線を照射された
ときに発生するウェハ内の電荷による誤動作がなくなる
。さらに、寄生容量が低下するために素子の高速化がは
かれる。また、任意の基体が使用できるために、Ｓｉウ
ェハを用いるよりも、大面積基板上に単結晶層を低コス
トで形成することができる。さらに他の半導体、圧電体
、誘電体等の基板上にも単結晶を形成できるために多機
能の三次元集積回路などを実現することができる。
［実施例コ 以下に本発明の実施例について第１図（ａ）〜（ｃ）及
び第４図（ａ）　（ｂ）を用いて詳細に説明する。
（実施例１） 以下、本発明に基づき複数のＳｉ単結晶薄膜を形成した
実施例について説明する。
（１）溶融石英ガラス基板を基体１０１とし、深さ１０
０００人で第４図（ａ）に示すように１０μｍＸ２６μ
ｍの長方形の凹部及び、２つの１０μｍＸ１２μｍの正
方形の凹部を１辺３０ｕｍの正方形内にフォトリソグラ
フィーとバッフアートフッ酸によるエツチングで形成し
た。
このときの凹部の側壁はサイドエツチングにより斜めに
なっていた。こうして形成された表面を非核形成面とす
る　（第１図（ａ））。なお、比較のため、凹部の大き
さは同じで深さ４μｍの凹部を反応性イオンエツチング
により形成したものも用意した。
（２）次にジクロルシラン、アンモニアを用いた減圧Ｃ
ＶＤ法により核形成面となる薄膜として窒化シリコン膜
を１０００人堆積した。この窒化シリコン膜をパターニ
ングして、第４図（ａ）に示すように２μｍ角の窒化シ
リコンが前述の３つの凹部の間のストッパーとなる部分
に配置して核形成面１０７とした　（第１図（ａ））。
（３）これらの基体をＣＶＤ装置に設置し、８０Ｔｏｒ
ｒ、　１０５０℃、　５ｉＨｚＣ１□／）ＩｃＩ／Ｈ２
＝０．５３／１．５／＋００（１７田ｉｎ）という条件
で結晶形成処理すると、Ｓ１核が窒化シリコン領域にの
み形成され、さらに成長を続けることにより、結晶は核
形成面を起点として等方的に成長し隣りあう結晶とぶつ
かり、さらに隙間を埋め尽（して１辺３０ＬＬｍの正方
形状になった。このとき結晶の形状は山形であり、高さ
はおよそ２０μｍであった　（第１図（ｂ））。
（４）そのあと、酸化シリコンからなるコロイダルシリ
カ　（平均粒径０．１μｍ）を含んだ加工液を用いて、
通常用いられるシリコンウェハの表面研磨装置にて圧力
１００　ｇ／ｃｍ”　、温度３０〜４０℃の範囲にて研
磨した。その結果、第１図（ｃ）に示すようにＳｉ単結
晶は研磨され、ストッパー１１３である基体上部とＳｉ
単結晶が同じ高さになったところで研磨が停止され、膜
厚１００００人±４００人の平坦なＳｉ単結晶薄層が４
インチ溶融石英ガラス基板上に得られた。同時に研磨し
た他の９枚の基板上でも得られたＳｉ単結晶薄層の厚さ
も全て１００００人±５００人の範囲内であった。この
単結晶の断面を欠陥顕在化エツチングである５ｅｃｃｏ
エツチングをして観察したところ、側壁付近に特に欠陥
が多く発生しているということはなく、空隙も生じてお
らず、結晶性の良好な結晶であった。
一方、比較として深さ４μｍの凹部を有する基体上に形
成した結晶も同様にして断面に欠陥顕在化エツチングを
施して観察したところ、凹部側壁の下部に空隙が形成さ
れており、また、段差を乗り越える際に導入されたと推
測される欠陥が段差の上部に形成されてしまっていた。
（５）この結晶上に第４図（ｂ）に示すように通常の半
導体プロセスを用いて作成したＭＯＳトランジスタによ
りＮＡＮＤ回路を形成した。同図において、凹部４．０
１には２つのｎ−ＭＯＳ）ランジスタを形成し、凹部４
０２，４０２　′にはｐ−ＭＯＳトランジスタをそれぞ
れ形成した。
４０３．４０４，４０５はｎ−ＭＯＳ）ランジスタのソ
ース、ドレインでｐ型半導体領域であり、４０６．４０
７，４０８．４０９はｐ−ＭＯＳ）ランジスタのソース
、ドレインでｎ型半導体領域である。それぞれ本発明に
よる凹部内結晶にＡｓ、　Ｂをイオン注入して形成した
。４１０゜４１１はゲート酸化膜上に形成されるゲート
電極である。ゲート長Ｌ、ゲート幅Ｗはｎ　Ｍ　ＯＳ　
。
ｐ　Ｍ　ＯＳでそれぞれＬ／Ｗ＝　６　ｕｍ　／　ｌ　
ＯＬＬｍ　。
３μｍ／１０μｍとしたために凹部の大きさ、形状を変
えであるが、結晶は３つの凹部を全て覆いつくして成長
したため、結晶粒界は凹部には全く存在せず、特性も単
結晶シリコンウェハ上に形成したものに劣らなかった。
（実施例２） 以下、本発明に基づき複数のＳｉ結晶粒を形成した実施
例２を示す。
（１）　Ｓｉウェハを基体とし、その上に熱酸化法によ
り、酸化シリコン膜を１３０００人堆積したのち、深さ
５０００人で８μｍ×２８μｍの長方形の凹部を２μｍ
間隔でフォトリソグラフィーとバッフアートフッ酸によ
るエツチングにより形成した。こうして形成された表面
を非核形成面とした　（第１図（ａ））。
（２）次に窒化シリコン膜をＬＰＣＶＤ法により、３０
０人堆積した。その後、通常の半導体プロセスにおける
フォトリソグラフィー、及び、反応性イオンエツチング
（ＲＩ　Ｅ）により窒化シリコン膜をバターニングして
、２μｍ角の５ＩＮ４を３ｏμｍ間隔で格子点状に配置
して核形成面１０７とするが、この際核形成面は凹部の
中央にくるようにした　（第、１図（ａ））。
（３）ジクロルシラン、塩化水素、水素を用いたＣ〜＋
１）法により、上記基体に結晶形成処理を施した。成長
条件は以下のとおりである。
５ｉ８２Ｃ１ｚ／ＨＣＩ／Ｈｚ：０．５３／１．４／１
００（１／ｍｉｎ、　）。
９９０℃、８０Ｔｏｒｒ その結果、結晶は核形成面を起点として等方的に成長し
隣りあう結晶とぶつかり、さらに隙間を埋め尽くして１
辺３０μｍの正方形状になった。
このとき結晶の形状は山形であり、高さはおよそ２０ｔ
ｉｏ＋であった。
（４）そのあと、　ＳｉＯ２のコロイダルシリカ　（平
均粒径０．１μｍ）を含んだ加工液を用いて、通常用い
られるシリコンウェハの表面研磨装置にて圧力約１００
　ｇ／ｃｍ”　、温度３０〜４０’Ｃの範囲にて研磨し
た結果、第１図（ｃ）に示すようにＳｉ単結晶は研磨さ
れ、ストッパー１１３である基体上に直接形成された部
分の酸化シリコン膜領域とＳｉ単結晶が同じ高さになっ
たところで研磨が停止され、膜厚５０００人±２００人
の平坦なｓｉ蛍結晶薄層がそれぞれの凹部に４インチＳ
ｉウェハ上に得られた。また、同時に研磨した他の９枚
の基板上でも得られたＳ１単結晶薄層の厚さも全て５０
００人±２５０人の範囲内であった。
（実施例３） （１）溶融石英ガラス基板を基体１０１とし、深さ５０
００人で５μｍ×１５μｍの長方形の凹部を５μｍ間隔
でフォトリソグラフィーと反応性イオンエツチングによ
り形成した。こうして形成された表面を非核形成面とす
る　（第１図（ａ））。
（２）次にそのうえに多結晶シリコン膜をＬＰＧＶＤ法
により、２０００人堆積した後、不純物として”Ｐ”　
　（リン）を加速電圧３０ＫｅＶで２　Ｘ　１０１１０
ｌ５”注入した。さらに、通常の半導体プロセスにおけ
るフォトリソグラフィー、及び、反応性イオンエツチン
グ（ＲＩ　Ｅ）によりシリコン膜をバターニングして、
１．２μｍ角の多結晶シリコン膜を２０μｍ間隔で格子
点状に配置して原種子とするが、この際この原種子はと
なりあう凹部の間のストッパーとなる領域上にくるよう
にした　（第１図（ａ））。
（３）次にこの基体を水素雰囲気中１１００℃で３分間
熱処理した。その結果、各原種子はそれぞれ単一体に凝
集し、単結晶種子となった。
（４）ジクロルシラン、塩化水素、水素を用いたＣＶＤ
法により、上記基体に結晶形成処理を施した。成長条件
は以下のとおりである。
５ｉＨｚＣ１ｚ／ＨＣＩ／Ｈ２＝０．５３／１．６／ｉ
００　（１／ｍｉｎ、　）　。
１０４０℃、８０Ｔｏｒｒ その結果、粒径２８μｍの止結晶が核形成面を起点とし
て形成された。
（５）そのあと、５ｉＯｚのコロイダルシリカ　（平均
粒径０．１　ａｍ）を含んだ加工液を用いて、通常用い
られるシリコンウェハの表面研磨装置にて圧力１００　
ｇ／ｃｍ２．温度３０〜４０℃の範囲にて研磨した。そ
の結果、第１図（ｃ）に示すように３１単結晶は研磨さ
れ、ストッパー１１３である基体上部と同じ高さになっ
たところで研磨が停止され、膜厚５０００人±２００人
の平坦なＳｉ単結晶薄層が４インチ溶融石英ガラス基板
上に得られた。同時に研磨した他の９枚の基板上でも得
られた５ｉｌｌ結晶薄層の厚さも全て５０００人±２５
０人の範囲内であった。
（実施例４） （１）　Ｓｉウェハを基体とし、その上に熱酸化法によ
り、酸化シリコン膜を１００００人堆積し、たのも、深
さ８０００人で５μｍ×１５μｍの長方形の凹部を５μ
ｍ間隔でフォトリソグラフィーとバッフアートフッ酸に
よるエツチングにより形成した。さらにこのうえにＬＰ
ＣＶＤ法により、窒化シリコン膜を厚さ１００（ＩＡ影
形成た。こうしで形成された表面を非核形成面とした　
（第１図（ａ））。
（２）次にＰ（リン）を３　Ｘ　１０　”ａｍ−２ドー
プした多結晶シリコン膜をＬＰＣＶＤ法により、２５０
人堆積した。この堆積膜をＥＢ（電子線）露光技術を用
いたバターニング技術によって、０．３μｍ角の正方形
で２０ｔＬｍｆｊＩ隔にバターニングし原種子とした。
この際この原種子はとなりあう凹部の間のストッパーと
なる領域上にくるようにした（第１図（ａ））。続いて
、上記原種子を配した基体を９９０℃で２分間水素雰囲
気中で熱処理し、単結晶種子に転化せしめた。
（３）ジクロルシラン、塩化水素、水素を用いたＣＶＤ
法により、上記基体に結晶形成処理を施した。成長条件
は以下のとおりである。
５ｉＨ２（：１２／ＨＣＩ／Ｈ，Ｊ、　５３／２．０／
１００　（１／ｍｉｎ、　）　。
９９０℃、８０Ｔｏｒｒ その結果、粒径２８μｍの単結晶が核形成面を起点とし
て形成された。
（４）そのあと、５ｉ０２のコロイダルシリカ　（平均
粒径０，０］μｍ）を含んだ加工液を用いて１通常用い
られるシリコンウェハの表面研磨装置にて圧力１００　
ｇ／ｃｍ２．温度３０〜４０℃の範囲にて研磨を行なっ
た。その結果、第１図（ｃ）に示すようにＳｉ単結晶は
研磨され、ストッパー１１３である基体上に直接形成さ
れた部分の酸化シリコン膜領域と３１単結晶が同じ高さ
になったところで研磨が停止され、膜厚８０００人±４
００人の平坦なＳｉ単結晶薄層が４インチＳｉウニ八基
板上に得られた。同時に研磨した他の９枚の基板上でも
得られたＳ１単結晶薄層の厚さも全て８０００人±４５
０人の範囲内であった。
［発明の効果］ 以上説明したように本発明による結晶物品の形成方法に
よれば、単結晶薄膜を非晶質基体上にそれぞれ絶縁領域
に囲まれた状態で、所望の位置に、所望の形状で、平坦
に精度よく制御された状態で形成することができる。
したがって、集積回路を配線を長大化することなく、ま
た素子配置の制約が少ない状態で形成することができ、
単結晶薄膜の特性を生がした集積回路を特性のばらつき
がなく、しかも、集積度を高くして歩留まりよく形成す
ることが可能となる。
【図面の簡単な説明】
第１図ｆａ）〜（ｃ）は本発明の一実施態様例及び実施
例による結晶薄膜の形成工程を説明する断面図である。 第２図（ａ）〜（ｃ）は従来技術による結晶形成方法の
工程を説明するための断面図である。 第３図（ａ）〜（ｃ）は平坦化処理の工程を説明するた
めの断面図である。 第４図（ａ）　、　（ｂ）は本発明による結晶薄膜、及
び、該結晶薄膜上に形成された回路を説明する平面図で
ある。 １０１．２０１，３０１・・・基体 １０３．２０３，３０３・・・非核形成面１０７−１，
１０７−２，１０７−３゜２０７．２０７′、３０７，
４１４・・・核形成面２０９・・・核 １１０．２１０，２１０’、３１０・・・単結晶２１１
・・・粒界 １１３．３１３・・・ストッパー ４０１・・・ｎ−ＭＯＳｈランジスタ形成用凹部４０２
．４０２’・・・ｐ−ＭＯＳトランジスタ形成用凹部 ４０３．４０６，４０７・・・ソース ４０４・・・接地電極（ドレイン） ４０５．４０８，４０９・・・ドレイン４１０・・・第
１ゲート電極 ４１１・・・第２ゲート電極 ４１２・・・出力電極 ４１３・・・電源電極 代理人　弁理士　　山　下　穣　平 箔１図 第３図 ３す１

Claims (7)

    【特許請求の範囲】
  1. （１）表面に非晶質絶縁材料からなる非核形成面を有す
    る基体上に、結晶形成処理により所望の位置に所望の大
    きさで複数の単結晶を形成する結晶物品の形成方法にお
    いて、 結晶形成処理に先立って、前記基体上の１つの単結晶に
    よって覆われる領域内にそれぞれ所望の大きさ、形状を
    もった凹部を複数個形成し、その後、複数の該凹部を覆
    う単結晶を結晶形成処理により形成した後、前記基体の
    上面と同じ高さまで該単結晶を除去して平坦化すること
    を特徴とする結晶物品の形成方法。
  2. （２）前記単結晶の平坦化は、前記単結晶よりも研磨砥
    粒に対する機械的加工速度の低い材料から成る前記基体
    の上面をストッパーとし、前記研磨砥粒を含有する加工
    液によって前記基体の上面の高さまで機械的に研磨しす
    ることで行われることを特徴とする特許請求の範囲第１
    項記載の結晶物品の形成方法。
  3. （３）非核形成面と、単結晶を構成する材料に対しての
    核形成密度が前記非核形成面における該核形成密度より
    大きく、かつ、結晶成長して単結晶になる核が唯一形成
    されうるに十分小さい面積を有する核形成面とが隣接し
    て配された自由表面を有する基体に、結晶形成処理を施
    すことにより前記核形成面に核を形成し、さらに該核を
    成長させることにより、単一の単結晶を成長させること
    を特徴とする特許請求の範囲第１項記載の結晶物品の形
    成方法。
  4. （４）前記基体上に非核形成面と単結晶の種子とを形成
    し、次いで結晶形成処理を施して前記種子を起点として
    単結晶を成長させることを特徴とする特許請求の範囲第
    １項記載の結晶物品の形成方法。
  5. （５）前記核形成面は、非晶質材料で構成されているこ
    とを特徴とする特許請求の範囲第３項記載の結晶物品の
    形成方法。
  6. （６）前記種子は、熱処理によって凝集するに十分微細
    な表面積を有する原種子を水素雰囲気中で該原種子が融
    解する温度より低い熱処理温度で熱処理を施して、前記
    原種子を単結晶化することにより形成されることを特徴
    とする特許請求の範囲第４項記載の結晶物品の形成方法
    。
  7. （７）前記単結晶は、シリコンであることを特徴とする
    特許請求の範囲第３項又は第６項記載の結晶物品の形成
    方法。
JP2308605A 1990-11-16 1990-11-16 結晶物品の形成方法 Expired - Fee Related JP2900588B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2308605A JP2900588B2 (ja) 1990-11-16 1990-11-16 結晶物品の形成方法
EP91119570A EP0486066B1 (en) 1990-11-16 1991-11-15 Method for forming crystal article
DE69110622T DE69110622T2 (de) 1990-11-16 1991-11-15 Verfahren zur Züchtung eines Kristallkörpers.
CA002055675A CA2055675C (en) 1990-11-16 1991-11-15 Method for forming crystal article
US08/324,487 US5471944A (en) 1990-11-16 1994-10-18 Method for forming crystal article

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2308605A JP2900588B2 (ja) 1990-11-16 1990-11-16 結晶物品の形成方法

Publications (2)

Publication Number Publication Date
JPH04181719A true JPH04181719A (ja) 1992-06-29
JP2900588B2 JP2900588B2 (ja) 1999-06-02

Family

ID=17983052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2308605A Expired - Fee Related JP2900588B2 (ja) 1990-11-16 1990-11-16 結晶物品の形成方法

Country Status (5)

Country Link
US (1) US5471944A (ja)
EP (1) EP0486066B1 (ja)
JP (1) JP2900588B2 (ja)
CA (1) CA2055675C (ja)
DE (1) DE69110622T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031497A (ja) * 2001-07-18 2003-01-31 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
US5872415A (en) * 1996-08-16 1999-02-16 Kobe Steel Usa Inc. Microelectronic structures including semiconductor islands
WO1999019546A1 (en) 1997-10-10 1999-04-22 Cornell Research Foundation, Inc. Methods for growing defect-free heteroepitaxial layers
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP4310076B2 (ja) * 2001-05-31 2009-08-05 キヤノン株式会社 結晶性薄膜の製造方法
CN102362016B (zh) * 2009-01-30 2014-10-22 Amg艾迪卡斯特太阳能公司 晶种层和晶种层的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734331A (en) * 1980-08-11 1982-02-24 Toshiba Corp Manufacture of semiconductor device
US4450041A (en) * 1982-06-21 1984-05-22 The United States Of America As Represented By The Secretary Of The Navy Chemical etching of transformed structures
JP2651144B2 (ja) * 1987-01-26 1997-09-10 キヤノン株式会社 結晶基材の製造方法
DE68912638T2 (de) * 1988-03-27 1994-06-16 Canon Kk Verfahren zur Herstellung einer Kristallschicht auf einem Substrat.
EP0366276A3 (en) * 1988-10-02 1990-05-16 Canon Kabushiki Kaisha Method for forming crystal
EP0364139B1 (en) * 1988-10-02 1994-02-23 Canon Kabushiki Kaisha Crystal article and method for forming same
US4929566A (en) * 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JP2577090B2 (ja) * 1989-08-07 1997-01-29 キヤノン株式会社 結晶半導体膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031497A (ja) * 2001-07-18 2003-01-31 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法

Also Published As

Publication number Publication date
EP0486066B1 (en) 1995-06-21
CA2055675A1 (en) 1992-05-17
CA2055675C (en) 1998-07-28
DE69110622D1 (de) 1995-07-27
EP0486066A1 (en) 1992-05-20
US5471944A (en) 1995-12-05
JP2900588B2 (ja) 1999-06-02
DE69110622T2 (de) 1995-11-23

Similar Documents

Publication Publication Date Title
JPS63265463A (ja) 相補性ｍｏｓ集積回路装置の製造方法
KR100299784B1 (ko) 요철상폴리실리콘층의형성방법및이방법의실시에사용되는기판처리장치와반도체메모리디바이스
JP2505736B2 (ja) 半導体装置の製造方法
US5320907A (en) Crystal article and method for forming same
JPH04181719A (ja) 結晶物品の形成方法
JPH11103011A (ja) 半導体装置の製造方法
TW201810380A (zh) 貼合式soi晶圓的製造方法
JP2695413B2 (ja) 結晶基材の製造方法
JPH09115833A (ja) 半導体素子のポリシリコン膜製造方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JP2004281591A (ja) 半導体エピタキシャルウエハとその製法，半導体装置及びその製法
JPH04373121A (ja) 結晶基材の製造方法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPH04162515A (ja) 結晶基材の製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JP2737152B2 (ja) Ｓｏｉ形成方法
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法
JP2600286B2 (ja) 半導体装置の製造方法
JPH0590159A (ja) 多結晶半導体膜作製方法
JPH04219395A (ja) 結晶の形成方法
KR100238205B1 (ko) HSG-Si 이 표면에 형성되어 있는 다결정 실리콘막의 제조방법
JP2515301B2 (ja) 半導体装置の製造方法
JP2651145B2 (ja) 半導体基材の製造方法
JPH03132074A (ja) 薄膜の製造方法及び薄膜トランジスターの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees