JPH03132074A - 薄膜の製造方法及び薄膜トランジスターの製造方法 - Google Patents

薄膜の製造方法及び薄膜トランジスターの製造方法

Info

Publication number
JPH03132074A
JPH03132074A JP27065989A JP27065989A JPH03132074A JP H03132074 A JPH03132074 A JP H03132074A JP 27065989 A JP27065989 A JP 27065989A JP 27065989 A JP27065989 A JP 27065989A JP H03132074 A JPH03132074 A JP H03132074A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
hydrogen
amorphous semiconductor
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27065989A
Other languages
English (en)
Inventor
Mamoru Furuta
守 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27065989A priority Critical patent/JPH03132074A/ja
Publication of JPH03132074A publication Critical patent/JPH03132074A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、絶縁体層を基板表面の少なくとも一部に形成
した基板上に、結晶半導体FA膜あるいは多結晶半導体
薄膜を形成する(S 01 (Semiconduct
or 0nln 5ulator)) Fl膜の製造方
法及び薄膜トランジスターの製造方法に関するものであ
り、近年盛んムこ研究されている多結晶薄膜を用いた薄
膜トランジスター等の製造に応用でき、大面積基板上で
の高速デバイスや高密度なデバイスの実現を可能とする
従来の技術 近年、半導体デバイスに対しては大面積、高速高密度化
と言った様々な要求が高まっている。
大面積基板上に複数個の薄膜トランジスター等の能動素
子をマトリックス状に集積化したアクティブマトリック
ス方式を用いた液晶表示装置を例にとれば、基板として
一般にガラスあるいは石英と言ったwA緑体が用いられ
る。透光性基板上に形成される薄膜トランジスターの活
性層としては主に非晶質シリコンが用いられているが高
速性や駆動能力を考慮した場合、非晶質シリコンに比べ
て高移動度であるSol技術を用いた多結晶シリコンを
用いる研究が行われている。
また高速で高密度な半導体素子を実現する方法の一つと
して、形成したデバイスや絶縁体上に絶縁膜を形成し電
気的に分離しその上部に再び結晶半導体層を形成する方
法が提案されている。
絶縁膜上に再び半導体層を形成するSOI技術において
半導体層を形成するために一般的な熱CVD等の半導体
プロセスを用いた場合、プロセス温度が高温になるため
に基板の変形や絶縁膜の下側の形成済みのデバイスに対
してダメージを与え特性の悪化や破壊と言った問題を引
き起こす。
また大面積で高速なデバイスを実現するにあたり従来の
結晶基板を用いた場合には、基板サイズの制約やコスト
と言った問題が発生する。
従って、絶縁膜上に半導体IIを形成する場合において
はプロセス温度が低温であるほど好ましいため、絶縁膜
上に低温で非晶質半導体薄膜を形成し前記非晶質3膜を
熱処理あるいはエネルギビームの照射により結晶化させ
る方法が主に用いられており、この方法により安価で大
面Mi基板の実現が可能となるなどSol技術への期待
が高まっている。
発明が解決しようとする課題 Sol技術は高速、高密度デバイスの実現に期待される
技術であるが、Sol技術によって絶縁膜上に形成した
半導体薄膜をデバイスの活性層に用いる場合の問題点と
して、活性層に形成される転移や結晶粒界あるいは結晶
方位のずれと言った結晶欠陥が挙げられる。前記の様な
結晶欠陥の存在が、デバイス特性を悪化させ大面積にわ
たり均一な特性を得ることを困難としている。
従来のSol技術では、結晶化させる工程での結晶核の
形成密度の制御が困難であるため結晶粒界の制御が困難
となりデバイスの特性が不均一になったり、核形成密度
が大きいときには近接する核からの固相成長が互いの成
長を阻害し結晶粒が小さくなるために移動度が減少し高
速性が犠牲となる。また、結晶粒界では不純物の偏析等
が起りデバイス特性を悪化させる。このような薄膜を用
いて薄膜トランジスターを作成した場合、トランジスタ
ー特性の均一性が悪化し、また薄膜の移動度が小さいこ
とにより高速性が犠牲となる。
i!l!題を解決するための手段 基板上に水素を含む非晶質半導体薄膜を形成し、前記ノ
ド晶質半導体薄膜上に水素を含まない半導体薄膜を形成
し、熱処理あるいはエネルギービームの照射により結晶
化を行なう、あるいは基板上に第1の水素を含む非晶質
半導体薄膜を形成し、前記水素を含む第1の非晶質半導
体薄膜上に水素を含まない非晶質半導体層を形成し、さ
らに前記水素を含まない非晶質半導体gI膜上に第2の
水素を含む非晶質半導体薄膜を形成し、熱処理あるいは
工フルギービームの照射により結晶化を行なう。
また、非晶質半導体薄膜の形成工程以降かつ結晶化の工
程以前に結晶粒を含む半導体薄膜を完全に非晶質化する
工程を採用することにより、異種薄膜接合部での結晶核
の形成密度をより減少させることが可能となる。前記の
製造方法により結晶化させた結晶欠陥の少ない半導体薄
膜を、薄膜トランジスターの活性層の一部として使用す
ることにより結晶粒界等の結晶欠陥の少ない均一性に優
れ、かつ高速動作が可能な薄膜トランジスターを得るこ
とが可能となる。
作用 Sol構造において非晶質半導体薄膜を結晶化させる工
程で、一般に結晶核の生成は基板側の絶縁膜と非晶質半
導体薄膜との界面部分から起こり半導体薄膜上部へと固
相成長が進行する。従って、結晶核の形成される領域で
の核形成密度を低く抑えることにより、核からの固相成
長を促進させることが重要である。
水素を含んだ非晶質半導体薄膜は固相成長時の核形成密
度が水素を含まない非晶質半導体に比べて小さいことが
特徴であるが、熱処理時に膜中より水素が脱離する。
逆に、水素を含まない非晶質半導体Fit膜は固相成長
時の成長速度が大きい反面、核形成密度が大きなため隣
接する核からの固相成長によって核の成長が阻害され結
晶粒の大きさに制限を受ける。
そこで、固相成長時に核形成の起る領域には核形成密度
の小さい水素を含む非晶質半導体薄膜を用い、前記核か
らの固相成長を引き継く領域には固相成長速度の大きな
水素を含まない非晶質半導体fll19を用いることに
より、核形成密度を低く保ちながら大きな固相成長速度
を得ることが可能となり結晶欠陥の少ない良質な半導体
薄膜が得られ、前記半導体薄膜を薄膜トランジスター等
のデバイスに応用することにより均一性に優れ高速なデ
バイスの実現を可能とする。
実施例 以下に、本発明の実施例を図面を基に説明する。
実施例1 第1図は本発明の薄膜の製造方法を用いた薄膜トランジ
スター(以下TPTと略す)の製造方法の一例である。
TPTは逆スタガー型であり、第1図(a)に示すよう
に透光性基板1上にゲート電極2が形成されており、ゲ
ート電極は窒化珪素からなるゲート絶縁層3によって覆
われている。ゲート絶縁層上には水素を含む非晶質シリ
コン層4が形成されており非晶質シリコンN4上に水素
を含まない非晶質シリコン層5が形成されている。
JL晶質シリコン層4および5は、故意に不純物をドー
ピングしない真性半導体層である。非晶質シリコン層5
上には、ソース及びドレイン電極とのオーミンク接合を
確保するためにn形非晶質シリコン層6が形成されてい
る。n形非晶質シリコン層6上には、熱処理による結晶
化時における非晶質シリコン層4からの水素の脱離を防
止するためあるいはレーザーを用いた結晶化時の反射防
止膜として窒化珪素層lOが形成されている。
上記半導体層を形成後、熱処理あるいはエネルギービー
ムの照射によって結晶化を行なう。
結晶化の工程において核形成を起こす水素を含む非晶質
シリコン層4は、シラン(SiH,)を原料とした減圧
CVDあるいはプラズマCVD等によって作成され数原
子%の水素を含んでいる。
非晶質シリコン中の水素は、非晶質ンリコンのダングリ
ングボンドを終端させ非晶質状態を安定化させることは
よく知られている。水素によって安定化した非晶質シリ
コンは、熱処理時においても核形成密度が水素を含まな
い非晶質シリコンに比べて小さいという特徴がある。前
記非晶質シリコン層で形成された結晶核を固相成長によ
って弓き継ぐ非晶質シリコン層5は、スパッタリング法
等によって作成された水素を含まない非晶質シリコン層
である。水素を含まない非晶質シリコン層は固相成長速
度が大きく、核発生部で生成される核形成密度が低いた
め隣接する核からの固相成長の影響をあまり受けずに結
晶粒が大きく成長する。
結晶化した多結晶シリコン層4′を、第2図(b)に示
すようにTFT部以外の多結晶シリコン層をエツチング
し除去する。
続いて、第1図(C)に示すようにソース電極8および
ドレイン電Fi9を蒸着法あるいはスパッタリング法に
よって形成する。
ソースおよびドレイン電極形成後、第1図(d)に示す
ようにチャネル部のn影領域をエツチングし除去する。
上記の方法を用いて薄膜トランジスターを作成したとこ
ろ活性層となる結晶化シリコン層において結晶欠陥が減
少し結晶粒の大きさが増大したためトランジスター特性
の均一性が向上しさらに電子移動度が向上したため動作
速度が向上した。
実施例2 次に第2図は、本発明の薄膜の製造方法と前記薄膜を用
いた薄膜トランジスターの製造方法の一例である。第2
図中の符号は、第1図中の物と対応している物に関して
は同一の符号を付加している0本構成のTPTにおける
特徴は水素を含まない非晶質半導体薄膜5上に水素を含
む非晶質半導体薄膜7を有することで、第2図中では燐
(P)を不純物として添加したn形半導体11膜を用い
ている。水素を含まない非晶質半導体薄膜5上に設けた
水素を含む算晶質半導体Jl!6は、熱処理時において
水素を脱離し結晶化した非晶質シリコン層5に存在する
結晶粒界のダングリングボンドを安定化させると同時に
活性層表面を水素によって安定化させる働きを持つ。ま
た、Pをドーピングした層は不純物をドーピングしない
層に対して固相成長速度が大きいという特長を持つ0本
構成を用いたTPTを作成したところ結晶欠陥が減少し
トランジスター特性の均−性並びに動作速度が向上した
なお、本発明の実施例には記載していないが、一般に異
種薄膜の接合部には接合界面部に結晶粒を含むため熱処
理あるいはエネルギービームの照射による結晶化時にお
ける結晶核の生成は主に異種薄膜の接合界面部分で高頻
度で起こる。従って本発明の製造方法を用いた場合、絶
縁膜と水素を含む半導体薄膜との接合界面部以外の異種
薄膜の接合界面部からの核形成が問題となる。絶縁膜と
水素を含む半導体薄膜との接合界面部以外の異種薄na
 ti合界面部からの核形成による固相成長を防止する
ために、半導体薄膜の形成工程が終了し熱処理あるいは
エネルギービームの照射による結晶化を行う前工程でイ
オン注入等によって結晶粒を含む半導体薄膜を非晶質化
する工程を採用する。
前記の半導体薄膜を非晶質化する工程を有することによ
り、所望の位置以外からの核形成による固相成長を抑制
し結晶粒を増大させることが可能となる。
また本発明の製造方法における、水素を含む非晶質半導
体薄膜4上に形成する水素を含まない半導体薄膜5を、
非晶質半導体gl膜4に対して水素含有量の少ない非晶
質半導体薄膜で置き換えても実施例1および2と同様の
効果が得られる。
発明の効果 上記のように本発明によれば非晶質シリコンを結晶化す
る工程において、結晶核の発住密度を低く保ちながら大
きな固相成長速度を得ることができ、結晶欠陥の少ない
良好なgi膜を形成できる。
また、水素を含まない非晶質シリコン上に再び水素を含
む非晶質半導体薄膜を形成し、その後結晶化を行うこと
により結晶粒界の安定化と特性の安定化を図ることが可
能となる。さらに本発明の製造方法を用いた薄膜をFI
!)ランシスター等に応用することにより能動素子の高
密度化かつ高速動作化を図ることが可能となる。
【図面の簡単な説明】
第1図は本発明の多結晶薄膜の製造方法を用いた薄膜ト
ランジスターの製造工程図、第2図は本発明の他の実施
例を示す薄膜トランジスターの製造工程図である。 l・・・・・・感光性基板、2・・・・・・ゲート電極
、3・・・・・・窒化珪素ゲート絶縁膜、4・・・・・
・水素を含む非晶質シリコン薄119.4′・・・・・
・再結晶化により形成した多結晶シリコン薄膜、5・・
・・・・水素を含まない非晶質シリコン薄膜、6・・・
・・・n形非晶質シリコン薄膜(Pドープ)、7・・・
・・・水素を含むn形非晶質シリコン薄膜(Pドープ)
、8・・・・・・ソース電極、9・・・・・・ドレイン
電極、10・・・・・・窒化珪素薄膜。

Claims (7)

    【特許請求の範囲】
  1. (1)基板上に水素を含む非晶質半導体薄膜を形成する
    工程と、前記水素を含む非晶質半導体薄膜上に水素を含
    まない非晶質半導体薄膜を形成する工程と、ついで熱処
    理あるいはエネルギービームを照射することにより前記
    水素を含む非晶質半導体薄膜及び前記水素を含まない非
    晶質半導体薄膜を結晶化する工程を少なくとも有するこ
    とを特徴とする薄膜の製造方法。
  2. (2)水素を含まない非晶質半導体薄膜の形成工程以降
    かつ結晶化を行う工程以前に、結晶粒を含む半導体薄膜
    を非晶質化する工程を有することを特徴とする請求項(
    1)記載の薄膜の製造方法。
  3. (3)基板上に第1の水素を含む非晶質半導体薄膜を形
    成する工程と、前記非晶質半導体薄膜上に水素を含まな
    い非晶質半導体薄膜を形成する工程と、前記の水素を含
    まない非晶質半導体薄膜上に第2の水素を含む非晶質半
    導体薄膜を形成する工程と、ついで熱処理あるいはエネ
    ルギービームを照射することにより非晶質半導体薄膜を
    結晶化する工程を少なくとも有することを特徴とする薄
    膜の製造方法。
  4. (4)第2の水素を含む非晶質半導体薄膜の形成工程以
    降かつ結晶化を行う工程以前に結晶粒を含む半導体薄膜
    を非晶質化する工程を有することを特徴とする請求項(
    3)記載の薄膜の製造方法。
  5. (5)非晶質半導体薄膜材料として非晶質シリコンを用
    い、非晶質シリコン薄膜中の少なくとも1層以上に燐を
    ドーピングする工程を有することを特徴とする請求項(
    1)(4)のいずれかに記載の薄膜の製造方法。
  6. (6)基板上に第1の金属薄膜を選択的に被着する工程
    と、前記第1の金属層を被覆するように絶縁膜を形成す
    る工程と、前記絶縁膜を介して前記第1の金属層上に水
    素を含む非晶質半導体薄膜を選択的に被着する工程と、
    前記水素を含む非晶質半導体薄膜上に水素を含まない非
    晶質半導体薄膜を形成する工程と、前記半導体薄膜上に
    第1の金属層と一部重なりあうように一対の第2の金属
    層を選択的に被着する工程から少なくともなる薄膜トラ
    ンジスターの製造方法において、前記非晶質半導体薄膜
    を請求項(1)あるいは請求項(2)に記載の方法で結
    晶化することを特徴とする薄膜トランジスターの製造方
    法。
  7. (7)基板上に、請求項(1)に記載の製 造方法により形成された多結晶半導体薄膜を選択的に被
    着する工程と、前記多結晶半導体薄膜を被覆するように
    絶縁膜を形成する工程と、前記絶縁膜上に第1の金属薄
    膜を選択的に被着する工程と、前記絶縁膜の一部を選択
    的に除去する工程と前記絶縁膜を選択的に除去した領域
    に第2の一対の金属薄膜を形成する工程より少なくとも
    成る順スタガの薄膜トランジスターの製造方法。
JP27065989A 1989-10-18 1989-10-18 薄膜の製造方法及び薄膜トランジスターの製造方法 Pending JPH03132074A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27065989A JPH03132074A (ja) 1989-10-18 1989-10-18 薄膜の製造方法及び薄膜トランジスターの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27065989A JPH03132074A (ja) 1989-10-18 1989-10-18 薄膜の製造方法及び薄膜トランジスターの製造方法

Publications (1)

Publication Number Publication Date
JPH03132074A true JPH03132074A (ja) 1991-06-05

Family

ID=17489171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27065989A Pending JPH03132074A (ja) 1989-10-18 1989-10-18 薄膜の製造方法及び薄膜トランジスターの製造方法

Country Status (1)

Country Link
JP (1) JPH03132074A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281546A (en) * 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
US5567633A (en) * 1994-03-31 1996-10-22 Sony Corporation Method for producing a thin film transistor having improved carrier mobility characteristics and leakage current characteristics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281546A (en) * 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
US5567633A (en) * 1994-03-31 1996-10-22 Sony Corporation Method for producing a thin film transistor having improved carrier mobility characteristics and leakage current characteristics
US5728610A (en) * 1994-03-31 1998-03-17 Sony Corporation Method for producing a thin film transistor having improved carrier mobility characteristics and leakage current characteristics

Similar Documents

Publication Publication Date Title
EP0714140B1 (en) Method of manufacturing a semiconductor thin film transistor
KR100227439B1 (ko) 다결정 박막 및 박막 반도체 장치 제작 방법
US6329269B1 (en) Semiconductor device manufacturing with amorphous film cyrstallization using wet oxygen
JPH02140915A (ja) 半導体装置の製造方法
US20090191673A1 (en) Method of manufacturing thin film transistor
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
JP2505736B2 (ja) 半導体装置の製造方法
JPH02103925A (ja) 半導体装置の製造方法
JP3220864B2 (ja) 半導体装置の製造方法
JP2000208422A (ja) 積層膜形成方法及び薄膜製造装置
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JPH06283422A (ja) 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法
JP3281431B2 (ja) 薄膜トランジスタ
JPH03132074A (ja) 薄膜の製造方法及び薄膜トランジスターの製造方法
JP2751420B2 (ja) 半導体装置の製造方法
JP2822394B2 (ja) 半導体装置の製造方法
JP3266185B2 (ja) 多結晶半導体薄膜の製造方法
JP3141909B2 (ja) 半導体装置作製方法
JPH0541519A (ja) 薄膜トランジスタおよびその製造方法
JPH01276616A (ja) 半導体装置の製造方法
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
KR960004903B1 (ko) 반도체장치의 제조방법
JPH03219643A (ja) 半導体装置の製造方法
JPH03248434A (ja) 半導体装置の製造方法
JPH03280474A (ja) 半導体装置及びその製造方法