JPH03280474A

JPH03280474A - 半導体装置及びその製造方法

Info

Publication number: JPH03280474A
Application number: JP8021390A
Authority: JP
Inventors: Hideaki Oka; 秀明岡
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-03-28
Filing date: 1990-03-28
Publication date: 1991-12-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［Ｍ業上の利用分野］本発明は、半導体装置とその製造方法に係わり、特に、
絶縁性非晶質材料上の半導体装置とその製造方法に関す
る。

［従来の技術］ガラス、石英等の絶縁性非晶質基板や、ＳｉＯ２，５ｉ
３Ｎａ等の絶縁性非晶質層等の絶縁性非晶質材料上に高
性能な半導体素子を形成する試みが成されている。

近年、大型で高解像度の液晶表示パネルや、高速で高解
像度の密着型イメージセンサや三次元ＩＣ等へのニーズ
が高まるにつれて、上述のような絶縁材料上に形成する
半導体素子の高性能化、大面積化、低コスト化の実現が
必須となっている。

特に、大型の液晶表示パネル等においては、低コストの
要求を満たすために、安価なガラス基板上に薄膜トラン
ジスタ（ＴＰＴ）を形成することが必須の要求になりツ
ツある。　　（５ｏｌｉｄ　５ｔａｔｅ　Ｅｌｅｃｔｒ
ｏｎｉｃｓ　Ｖｏｌ、３２　（５）　ｐ、３９１　（１
９８９）、ＩＥＥＥ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅ
　Ｌｅｔｔｅｒｓ　Ｖｏｌ−，１０（３）　ｐ、１２３
　（１９８９）、ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ
　　ｏｎ　Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ、　　Ｖ
ｏｌ、３６　（３）　ｐ、　　５２９　　（１９８９）
）［発明が解決しようとする課題］しかし、従来のガラス基板上に形成したｐｏｌｙ−３ｉ
ＴＦＴは、　（１）電界効果移動度が小さい、（２）　
Ｓ　ｉ　／　Ｓ　ｉ　Ｏ２の界面準位密度が高い。

（３）特性の再現性が悪い０等の問題があった。

そこで、本発明は以上の問題点を解決するもので、電界
効果移動度が高く、界面準位密度が低く、再現性に優れ
、高歩留りのｐｏｌｙ−３ｉＴＦＴを提供し、更にその
様なＴＰＴを簡便なプロセスで形成する製造方法を提供
することを目的とする。

［課題を解決するための手段］本発明の半導体装置は以下の特徴を有する。

（１）絶縁ゲート型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体により構成され
た半導体装置において、絶縁材料上にゲート電極、ゲー
ト絶縁膜、チャンネル領域がこの順で形成され、該チャ
ンネル領域の少なくとも一部が結晶粒径１μｍ以上の結
晶粒を含む非単結晶半導体から成ることを特徴とする。

（２）前記非単結（１２）前記ソース・ドレイン領域を
特徴とする。

（３）前記ゲート電極がｐ型半導体より成ることを特徴
とする。

（４）前記ゲート電極が不純物を含む多結晶シリコンよ
り成ることを特徴とする。

（５）ゲート電極が結晶粒径ｌｌ１ｍ以上の結晶粒を含
む多結晶シリコンより成ることを特徴とする。

更に、本発明の半導体装置の製造方法は、以下の、特徴
を有する。

（１）絶縁ゲート型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体により構成され
た半導体装置の製造方法において、絶縁材料上にゲート
電極、ゲート絶縁膜、チャンネル領域をこの順で形成し
、チャンネル領域の少なくとも一部を成す非単結晶半導
体を、熱処理等によって結晶成長させることで形成した
ことを特徴とする。

（３）前記非単結晶半導体を、プラズマＣＶＤ法で形成
した非晶質（１３）前記ソース・ドレイン領域を固相成
長法により多結晶化したことを特徴とする。

（４）前記ゲート絶縁膜及び前記チャンネル領域を真空
を破らず領域及び前記ソース・ドレイン領域の少なくと
も一部を成す非単結晶半導体を、熱処理等によって結晶
成長させることで形成したことを特徴とする。

（５）前記ゲート絶縁膜及び前記チャンネル領域を、プ
ラズマＣＶＤ法によって、真空を破らずに連続形成した
特徴とする。

（６）絶縁ゲート型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体により構成され
た半導体装置の製造方法において、絶縁材料上にゲート
電極、ゲート絶縁膜、チャンネル領域、ソース・ドレイ
ン領域をこの順で形成し、チャンネル領域の少なくとも
一部を成す非単結晶半導体及びソース・ドレイン領域を
成す不純物を含む非単結晶半導体を、熱処理等によって
結晶成長させることで形成したことを特徴とする。

（７）前記ソース・ドレイン領域を成す非単結（１２）
前記ソース・ドレイン領域を特徴とする。

（８）前記ソース・ドレイン領域を成す非単結晶半導体
を、プラズマＣＶＤ法で形成した非晶質（１３）前記ソ
ース・ドレイン領域を固相成長法により多結晶化したこ
とを特徴とする。

（９）前記ゲート絶縁膜及び前記チャンネル領域及び前
記ソース・ドレイン領域を真空を破らず領域及び前記ソ
ース・ドレイン領域の少なくとも一部を成す非単結晶半
導体及びソース・ドレイン領域を成す非単結晶半導体を
、熱処理等によって結晶成長させることで形成したこと
を特徴とする。

（１０）前記ゲート絶縁膜及び前記チャンネル領域及び
前記ソース・ドレイン領域を、プラズマＣＶＤ法によっ
て、真空を破らずに連続形成した特徴とする。

［実施例］以下、第１図をもとに本発明の詳細な説明する。第１図
は本発明に基づく半導体装置の製造工程図である。

第１図（ａ）は、ガラス、石英等の絶縁性非晶質基板、
若しくはＳｉＯ２，５ｉｚＮ４等の絶縁性非晶質材料層
、若しくはサファイア基板（Ａ　１２０３）あるいはＭ
ｇＯ−Ａｌ２Ｏ３，ＢＰ、ＣａＦ２等の絶縁性結晶基板
等の絶縁材料１０１上にゲート電極１０２を形成する工
程である。具体的には、　（１）プラズマＣＶＤ法、Ｅ
ＣＲ−ＰＣＶＤ法、スパッタ法、多結晶ｓｉＭＩＩＭ中
へのＳｉイオンインプランテーション法等の手段によっ
て、ボロン等の不純物をドープしたａ−３ｉ層を約３０
００〜７ｏｏｏ人形成し、同相成長法やレーザーアニー
ル法等で多結晶化する方法、　（２）スパッタ法等でＭ
ｏ、Ｃｒ、Ｔａ等の高融点金属を形成する方法等がある
。

本実施例では、プラズマＣＶＤ法で形成したａ−３ｉ層
を固相成長法で多結晶化する場合を例に取って説明する
。プラズマＣＶＤ法の成膜ガスは５ｉＨｚ、Ｈ２ガスを
用い、ドーピングガスにはＢ２Ｈ、ガスを用いた。基板
温度は１５０〜２５０℃、内圧は０．８Ｔｏｒｒで、１
３．５６ＭＨｚのｒｆ電源を用いた。　　１３２Ｈ６、
Ｓ　ｉ　Ｈａの流量比は［Ｂ２Ｈａｄ／　［５ｉＨ４１
＝３ｘｌＯ−３〜５Ｘ１０−２程度となるように設定し
た。尚、成膜されたａ−８ｉ層中に含まれるボロン濃度
は上述のガス混合比とほぼ対応している。続いて、ａ−
３ｉ層を固相成長させ、ゲート電極１０２の形にパター
ン形成する。

尚、固相成長はパターン形成後に行ってもよい。

次に、アニール条件に関して述べる。まず、４５０℃で
３０ｍ１ｎ、Ｎ２雰囲気中でブリアニールしてａ−３ｉ
層中に含まれる水素を脱離させる。これは、水素がａ−
３ｉ中に含まれたまま固相成長アニールを行うと、水素
が抜けた部分が空孔となり、多孔質の膜になってしまう
のを防ぐ目的とする。尚、プラズマＣＶＤ法を用いる場
合、成膜ガスにＨｅガスを用いて希釈を行うと、ａ−３
ｉ層中に取り込まれる水素量を減らすことができるとい
う利点があるので更に望ましい、この後、固相成長アニ
ール工程に移る。アニール条件はＮ２ガス中、５５０〜
６５０℃の温度で４〜７２時間程度である。この固相成
長アニールによって、ａ−８ｉ１ｇＪは多結晶化し、ゲ
ート電極中のＳｉグレイン平均粒径は約１〜３μｍまで
になり、５μｍ以上の粒径をしめずグレインも多数現れ
る。アニールはＮ２アニールに限ることはなく、レーザ
ービームアニール、ハロゲンランプアニール等でもよい
。

このアニール工程時にはａ−３ｉ層成膜時に混入させた
ボロン原子も同時に活性化される。この結果、多結晶シ
リコンゲート電極（ｐ＋ｐｏｌｙ−８ｉ　）　１０６の
抵抗率は、１〜３Ｘ１０−）Ω・ｃｍとなり、通常のＬ
ＰＣＶＤで成膜した平均粒径３０００Ａ以下で粒径１μ
ｍ以上の結晶粒を全く含まない多結晶Ｓｉを用いたｎ型
ドープトゲート電極の抵抗ｌ　　２．５ＸＩＯ−３Ω−
ｃｍと、はぼ同程度の抵抗率が得られる。尚、ゲート電
極の固相成長アニールは、第１図（ｅ）に示す工程で行
うチャンネル領域とソースドレイン領域の固相成長アニ
ール工程で行うことも可能である。即ち、ゲート電極の
パターン形成までを行い、工程（ｅ）で固相成長させる
ことも可能であり、工程の短縮になる。

第１図（ｂ）は、プラズマＣＶＤ法またはＥＣＲ−ＰＣ
ＶＤ法またはスパッタ法等により、ゲート絶縁膜１０３
を成すＳｉＯ２層を約３００Ａ〜２０００人程度形成す
る工程である。尚、ゲート電極に多結晶シリコンを用い
た場合は、該多結晶シリコンを熱酸化法によって酸化し
、Ｓ　ｉ　０２層を形成する方法もある。又、ゲート絶
縁膜としては、ＳｉＯ２以外にもＳ　ｉ＋−ｘＯｘ　（
０＜　ｘ　＜　１　）、５ｉｔ−、Ｎ、（０＜Ｘ＜１）
、Ｓ　１１−ｘ−ｙＯｗＮ　ｙ　（０＜　Ｘ＜１．０＜
ｙ＜１）等の絶縁膜を用いてもよい。

５ｉｔ−ＸＮＸ（０＜Ｘ＜１）をプラズマＣＶＤ法で形
成する場合を例にとると、成膜ガスとしては、ＳｉＨ４
、ＮＨ３、Ｎ２を用い、基板温度を３００”Ｃ〜４００
°Ｃ程度に保ち、ｒｆパワーを印加し上記ガスを分解す
ることで５ｉｔ−１ＮＸ（０＜Ｘ＜１）層を形成するこ
とができる。

第１図（Ｃ）は、該ゲート絶縁膜１０３上にチャンネル
領域を成す非晶質シリコンまたは微結晶シリコンまたは
多結晶シリコン等の非単結晶シリコン層１０４を１００
人〜２０００Ａ程度形成する工程である。該非単結晶シ
リコン層の形成方法としては以下に述べるような方法が
ある。

（１）減圧ＣＶＤ法で５８０℃〜６５０℃ｆｕｆｆテ多
結晶シリコン薄膜を堆積させる。

（２）ＥＢ（Ｅｌｅｃｔｒｏｎ　　Ｂｅａｍ）蒸着法、
スパッタ法、プラズマＣＶＤ法等で非晶質シリコン薄膜
を堆積後、５５０℃〜６５０　”Ｃ程度で２〜７０時間
程時間面相成長アニール（レーザーアニール法等で短時
間で多結晶化する方法もある）を行い、粒径１〜２μｍ
以上の大粒径の多結晶シリコン薄膜を形成する。

（３）減圧ＣＶＤ法等で多結晶シリコン薄膜を堆積後、
イオンインプラ法により、Ｓｉ等を打ち込み、該多結晶
シリコン薄膜を非晶質化した後、５５０℃〜６５０℃程
度で固相成長アニール（レーザーアニール法等で短時間
で多結晶化する方法もある）を行い、粒径１〜２μｍ程
度の大粒径多結晶シリコン薄膜を形成する。

尚、上述の方法で多結晶シリコンを形成した場合、結晶
化度が１００％に近い、文字通りの多結晶シリコンとな
る場合と、結晶化度が５０％程度〜９０％程度の多結晶
シリコンとなる場合がある。

この場合、後者は多結晶シリコンと呼ぶよりも微結晶シ
リコンと呼ぶ方がふされしいかも知れないが、本特許で
は、特に断わりが無い場合は、両者を含めて多結晶シリ
コンと呼ぶことにする。また、非単結晶性のシリコン薄
膜としては、上述の多結晶シリコン薄膜以外にも、微結
晶シリコンや非晶質２リコン薄膜を用いてもよい。

成膜条件の一例を、以下に述べる。プラズマＣＶＤ法で
基板温度を室温〜６００℃程度に保持し、モノシラン若
しくはモノシランを水素、アルゴン、ヘリウム等で希釈
したガスを反応室内に導入し、高周波エネルギー等を加
えガスを分解して所望の基板上にシリコン層を膜厚１０
０Ａ〜２０００Ａ程度形成する。尚、ゲート絶縁膜をプ
ラズマＣＶＤ法で形成した場合は、ａ−８ｉＴＦＴの製
造工程と全く同様に、ゲート絶縁膜と非晶質シリコン層
を真空を破らずに連続形成することができ、ゲート絶縁
膜とシリコン層の界面準位の低減や再現性の向上等の効
果がある。

第１図（ｄ）は、ソースドレイン領域を成す不純物をド
ープした非単結晶半導体層１０５を形成する工程である
。ｎチャンネルＴＰＴの場合はｎ型半導体層を、ｐチャ
ンネルＴＰＴの場合はｐ型半導体層を形成する１本実施
例では、プラズマＣＶＤ法で形成した不純物をドープし
たａ−３ｉ層を固相成長法で多結晶化する場合を例に取
って説明する。プラズマＣＶＤ法の成膜ガスはＳｉＨ４
、Ｈ２ガスを用い、ドーピングガスにはＢ　２　Ｈｅガ
ス（ｐチャンネル）若しくはＰ　Ｈ３ガス（ｎチャンネ
ル）を用いた。基板温度は１５０〜２５０℃、内圧は０
．８Ｔｏｒｒで、１３．５６ＭＨｚのｒｆ電源を用いた
。　　Ｂ２Ｈ６、Ｐ　Ｈ３と５ｉＨｚの流量比は［Ｂ２
Ｈ６］　／　［Ｓ　１Ｈ４１＝３　Ｘ　１０弓〜５ｘ１
０２　［ＰＨ３１／［５ｉＨｎ］＝３Ｘ１０１〜５Ｘ１
０−２程度となるように設定した。尚、成膜されたａ−
３ｉ層中に含まれる不純物温度は上述のガス混合比とほ
ぼ対応している。尚、第１図（Ｃ）で形成するチャンネ
ル領域を成す非単結晶シリコン層１０４と第１図（ｄ）
で形成するソースドレイン領域を成す非単結晶シリコン
層１０５は、プラズマＣＶＤ法等で真空を破らずに連続
形成することもできる。

第１図（ｅ）は、該非単結晶シリコン層１０４及びソー
スドレイン領域を成す不純物をドープした非単結晶半導
体層１０５を熱処理等により結晶成長させ多結晶化する
工程である。尚、該非単結晶シリコン層１０４多結晶化
のためのアニールは該非単結晶シリコン形成後に行って
も良いが、ソース・ドレイン領域の多結晶化のためのア
ニールと兼ねた方が工程の短縮になり望ましい、熱処理
条件は、非単結晶シリコン層の成膜方法によってその最
適条件が異なる。プラズマＣＶＤ法で成膜した場合を例
にとると、成膜時の基板温度によって以下に述べるよう
な違いがある。

（１）プラズマＣＶＤ法で基板温度が室温〜１５０℃程
度の比較的低温で成膜した膜は、膜中に多■の水素を含
む非晶質シリコンになるが、２００〜３００℃程度で成
膜した膜と比べてより低温の熱処理で膜中の水素を抜く
ことが出来る。熱処理条件の一例を以下に述べる。プラ
ズマＣＶＤ法で成膜後、真空を破る前に非晶質シリコン
膜をアニールする。成膜温度が低い非晶質シリコン膜は
ポーラスな膜であるため、成膜後そのまま大気中に取り
出すと膜中に酸素等が取り込まれ易く、膜質低下の原因
となるが、大気中に取り出す前に適切な熱処理を行うと
膜の緻由化が成され、酸素等の取り込みが防止される。

熱処理温度は３００℃以上が望ましく、４００〜５００
℃程度まで温度を上げると特に効果が大きい、尚、熱処
理温度が３００°Ｃ未満であっても熱処理による膜の緻
密化の効果はある。但し、真空を破らずに連続してアニ
ールを行う場合はこのアニールを省くこともできる。

続いて、熱処理等によって前記非晶質シリコン膜を固相
成長させる。低い成膜温度で形成された非晶質シリコン
膜は５５０℃〜６５０℃程度の比較的低温の熱処理を数
時間〜２０時間程度行なうと、水素の脱離と結晶成長が
起こり、結晶粒径１〜２μｍ程度以上のの大粒径の結晶
粒を含む多結晶シリコンが形成される。尚、前記緻密化
のためのアニール及び固相成長時のアニールとも所定の
アニール温度まで昇温する際に短時間で急激に温度を上
昇させるのは好ましくない、その理由は、温度を上昇す
るにつれて（特に、３００℃を越えると）膜中の水素の
脱離が起こり、昇温速度が急激であると膜中に欠陥を形
成し易くなる。場合によってはピンホールができたり、
膜が剥離することもある。少なくとも３００℃以上の温
度では２０℃／分よりも遅い昇温速度（５℃／分よりも
遅い昇温速度が特に望ましい）で温度を徐々に上昇する
と膜中の欠陥は少なくなる。

（２）プラズマＣＶＤ法で基板温度が１５０°Ｃ〜３０
０℃程度で成膜した膜は、上述の低温で形成した非晶質
シリコン膜に比べて、膜中の水素量は減少するが水素が
脱離する温度はより高温側にシフトする。ただし、成膜
後の膜は低温で形成した膜に比べて緻密であるため、上
述の緻密化のためのアニールを省くこともできる。固相
成長条件は、５５０℃〜６５０℃程度の熱処理を数時間
〜４０時間程度行うと、水素の脱離と結晶成長が起こり
、結晶粒径１〜２μｍｍ程度の大粒径の結晶粒を含む多
結晶シリコンが形成される。尚、５５０℃〜６５０℃ま
での昇温方法は、　（１）の場合と同様に少なくとも３
００℃以上の温度では２０℃／分（望ましくは、５℃／
分）よりも遅い昇温速度で温度を徐々に上昇すると膜中
の欠陥が少なくなり望ましい、尚、基板温度は、１５０
℃〜２００℃の間が、結晶粒径が比較的大きく、固相成
長時に所定の固相成長温度まで昇温する際発生する膜の
剥離等も起こり難く、特に好ましい。

（３）基板温度が３００℃を越えると膜中の水素量はさ
らに減少するが、５５０℃〜６５０”Ｃ程度のアニール
では水素の脱離が起こり雛くなるため、前記温度よりも
より高い温度での熱処理が重要となる場合がある。

上述の固相成長後、可能であるならば（例えば、石英基
板を用いた場合）、ゲート電極（不純物をドープした多
結晶シリコンを用いた場合）及びソース、ドレイン領域
の不純物のより完全な活性化を目的として、８００℃〜
１０００℃程度のＮ２アニールを施す、この活性化アニ
ールにより、ゲート電極１０２中のＢ原子等の不純物及
びソース・ドレイン領域のＰ原子、Ｂ原子等の不純物の
完全な活性化と結晶化率の増大も同時に達成され、抵抗
率は１ｘｌＯ−’Ω・ｃｍ以下まで下がる。尚、固相成
長アニール終了後、水素プラズマ法、水素イオン注入法
、あるいはプラズマＣＶＤ法で形成した窒化膜からの水
素の拡散法等の方法で水素を活性層中に導入すると、ゲ
ート絶縁膜／　Ｓ　ｉ界面や結晶粒界等に存在するダン
グリングボンドが終端化され、欠陥準位密度が減る効果
がある。このような水素化工程はパッシベーション層１
１０を形成する前に行ってもよい。

第１図（ｆ）は、チャンネル領域を成す非単結晶シリコ
ン層１０４及びソースドレイン領域を成す非単結晶シリ
コン層１０５を所定のパターンにエツチングし、続いて
、配線材の導電膜（Ａｌ、Ｏｒ、工Ｔｏ等）を１００Ｏ
Ａ〜１μｍ程度スパッタ法等で成膜し、ソース電極１０
９、ドレイン電極１０８を形成し、該非単結晶層１０５
をパターン形成し、ソース領域１０７及びドレイン領域
１０６を形成する工程である。

第１図（ｇ）は、ＣＶＤ法、プラズマＣＶＤ法、スパッ
タ法等により、パッシベーション層１１０を成膜する工
程である。パッシベーション層には窒化シリコン膜のば
か酸化シリコン膜等でもよい、又、シリケイト等の無機
系ＳＯＧ　（スピンオングラス）シリコーン等の有機系
ＳＯＧを用いてもよい。

特に、シリコーン等の有機系ＳＯＧは塗布後の熱処理に
よる応力の発生が小さく、大面積に渡りクラック等の欠
陥の無い良質のパッシベーション層を形成できる。

第１図に示した製造方法で形成したｐｏｌｙ−８ｉＴＦ
Ｔの電界効果移動度は８０〜１００ｃｍ’／Ｖ−ｓ（Ｎ
チャンネル）、３０〜４０ｃｍ２／Ｖ−ｓ（Ｐチャンネ
ル）であり、優れた特性のＴＦＴをガラス基板上に低温
形成することができた。

更に、少なくともゲート絶縁膜とチャンネル領域を成す
非単結晶シリコン層をブ・ラズマＣＶＤ法等で真空を破
らずに連続形成し、固相成長アニルを行うことで、Ｓ　
ｉ　／　Ｓ　ｉ　Ｏを界面準位密度の低い（３〜５ｘ１
０日ｃｍ−２程度）ｐｏｌｙ−８ｉＴＦＴを再現性良く
形成できるようになった。

また、本発明は基本的にａ−３ｉＴＦＴの製造プロセス
に固相成長アニールを付加するだけで、高性能なｐｏｌ
ｙ−３ｉＴＦＴを形成できるという極めて大きな特徴を
有する。従って、基板の大型化（例えば３５ｃｍ角以上
）や製造コストの低減等に対しても大きな効果があるほ
か、ａ−３ｉＴＦＴのラインを兼用して、ｐｏｌｙ−８
ｉＴＦＴを形成することができ、製造ライン新設のため
の新規の巨額な投貸がいらない等のメリットもある。

尚、本発明は第１図の実施例に限定されるものではなく
、絶縁材料上に多結晶シリコンを素子材として、絶縁ゲ
ート型電界効果トランジスタを形成する場合に広く有効
である０例えば、逆スタガー型のＴＰＴに限らず、トッ
プゲート型のＴＰＴに対しても本発明は有効である。更
に、低温プロセスばかりでなく、例えば、石英基板を用
いた高温プロセスや三次元ＩＣ等に対しても本発明は有
効である。

［発明の効果］以上述べたように、本発明によれば、低温プロセスで、
電界効果移動度が高く、界面準位密度が低い、高性能な
ｐｏｌｙ−３ｉＴＦＴを大面積基板（例えば３５ｃｍ角
）上に再現性良く形成゛することができる。

従って、走査回路と光電変換素子とを同一基板上に集積
化した密着型イメージセンサに本発明を応用した場合に
は、密着型イメージセンサの長尺化に対して有効である
。従来複数のチップをインラインに接続していたものを
、例えば、Ａ３を１本のチップで形成することも可能と
なる。更に、読み取り速度の高速化、高解像化、高階調
化に対しても大きな効果がある。

また、本発明を液晶表示パネルに応用した場合も、大面
積化、低コスト化が可能となるほか、電界効果移動度の
向上にともなって、ドライバーの内蔵や高解像度化も実
現される。

また、ゲート配線に結晶粒径の大きい多結晶シリコンを
用いることで、ゲート配線抵抗の低減が可能となり、液
晶表示パネルやイメージセンサの大型化に対して、大き
な効果がある。

この他にも、本発明は、ＴＰＴ駆動液晶シャッタアレイ
、ＴＦＴｆｆｉ動サーマルヘッド等への応用もまた可能
である。また、ＴＰＴへの応用ばかりでなく、３次元Ｉ
Ｃ等への応用に対しても、本発明は有効である。

【図面の簡単な説明】第１図（ａ）〜（ｇ）は本発明の半導体装置の製造工程
図である。１０１・・・・・絶縁材料１０２・・・・・ゲート電極１０３・・・・・ゲート絶縁膜０４・・・・・非単結晶シリコン層０５・・・・・不純物をドープした非単結晶シリコン層０６・・・・・ドレイン領域０７・・・・・ソース領域０８・・・・・ドレイン電極０９・・・・・ソース電極１０・・・・・パッシベーション層以上

Claims

【特許請求の範囲】

（１）絶縁ゲート型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体により構成され
た半導体装置において、絶縁材料上にゲート電極、ゲー
ト絶縁膜、チャンネル領域がこの順で形成され、該チャ
ンネル領域の少なくとも一部が結晶粒径１μｍ以上の結
晶粒を含む非単結晶半導体から成ることを特徴とする半
導体装置。
（２）前記非単結晶半導体が多結晶シリコンより成るこ
とを特徴とする請求項１記載の半導体装置。
（３）前記ゲート電極がｐ型半導体より成ることを特徴
とする請求項１または請求項２記載の半導体装置。
（４）前記ゲート電極が不純物を含む多結晶シリコンよ
り成ることを特徴とする請求項１または請求項２または
請求項３記載の半導体装置。
（５）ゲート電極が結晶粒径１μｍ以上の結晶粒を含む
多結晶シリコンより成ることを特徴とする請求項１また
は請求項２または請求項３または請求項４記載の半導体
装置。
（６）絶縁ゲート型電界効果トランジスタのチャンネル
領域の少なくとも一部が非単結晶半導体により構成され
た半導体装置の製造方法において、絶縁材料上にゲート
電極、ゲート絶縁膜、チャンネル領域をこの順で形成し
、チャンネル領域の少なくとも一部を成す非単結晶半導
体を、熱処理等によって結晶成長させることで形成した
ことを特徴とする半導体装置の製造方法。
（７）前記非単結晶半導体が多結晶シリコンより成るこ
とを特徴とする請求項６記載の半導体装置の製造方法。
（８）前記非単結晶半導体を、プラズマＣＶＤ法で形成
した非晶質シリコン若しくは微結晶シリコンを固相成長
法により多結晶化したことを特徴とする請求項６または
請求項７記載の半導体装置の製造方法。
（９）前記ゲート絶縁膜及び前記チャンネル領域を真空
を破らずに連続形成し、チャンネル領域の少なくとも一
部を成す非単結晶半導体を、熱処理等によって結晶成長
させることで形成したことを特徴とする請求項６記載ま
たは請求項７または請求項８記載の半導体装置の製造方
法。
（１０）前記ゲート絶縁膜及び前記チャンネル領域を、
プラズマＣＶＤ法によって、真空を破らずに連続形成し
たことを特徴とする請求項９記載の半導体装置の製造方
法。
（１１）絶縁ゲート型電界効果トランジスタのチャンネ
ル領域の少なくとも一部が非単結晶半導体により構成さ
れた半導体装置の製造方法において、絶縁材料上にゲー
ト電極、ゲート絶縁膜、チャンネル領域、ソース・ドレ
イン領域をこの順で形成し、チャンネル領域の少なくと
も一部を成す非単結晶半導体及びソース・ドレイン領域
を成す不純物を含む非単結晶半導体を、熱処理等によっ
て結晶成長させることで形成したことを特徴とする半導
体装置の製造方法。
（１２）前記ソース・ドレイン領域を成す非単結晶半導
体が多結晶シリコンより成ることを特徴とする請求項１
１記載の半導体装置の製造方法。
（１３）前記ソース・ドレイン領域を成す非単結晶半導
体を、プラズマＣＶＤ法で形成した非晶質シリコン若し
くは微結晶シリコンを固相成長法により多結晶化したこ
とを特徴とする請求項１１または請求項１２記載の半導
体装置の製造方法。
（１４）前記ゲート絶縁膜及び前記チャンネル領域及び
前記ソース・ドレイン領域を真空を破らずに連続形成し
、チャンネル領域の少なくとも一部を成す非単結晶半導
体及びソース・ドレイン領域を成す非単結晶半導体を、
熱処理等によって結晶成長させることで形成したことを
特徴とする請求項１１記載または請求項１２または請求
項１３記載の半導体装置の製造方法。
（１５）前記ゲート絶縁膜及び前記チャンネル領域及び
前記ソース・ドレイン領域を、プラズマＣＶＤ法によっ
て、真空を破らずに連続形成したことを特徴とする請求
項１４記載の半導体装置の製造方法。