JPH1168109A - 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 - Google Patents
多結晶薄膜の製造方法及び薄膜トランジスタの製造方法Info
- Publication number
- JPH1168109A JPH1168109A JP22922497A JP22922497A JPH1168109A JP H1168109 A JPH1168109 A JP H1168109A JP 22922497 A JP22922497 A JP 22922497A JP 22922497 A JP22922497 A JP 22922497A JP H1168109 A JPH1168109 A JP H1168109A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline
- polycrystalline thin
- film transistor
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Silicon Compounds (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 様々な半導体素子に用いられる多結晶薄膜
と、液晶表示素子やセンサーアレイやＲＡＭ等に用いら
れる薄膜トランジスタの性能に優れたものを得ることが
可能な製造方法を提供することを目的とする。 【解決手段】 バッファー層２の形成されたガラス基板
１上に非晶質シリコン３を堆積した後、エキシマレーザ
ビーム等のエネルギービームを照射して結晶化または再
結晶化させて多結晶シリコン１２ａを形成する。次に、
フッ酸を含有する溶液を用いて多結晶シリコンの粒界近
傍に存在する酸化物や窒化物等の不純物を除去し、その
後再度エネルギービームを照射して多結晶シリコンを再
結晶化させる。
と、液晶表示素子やセンサーアレイやＲＡＭ等に用いら
れる薄膜トランジスタの性能に優れたものを得ることが
可能な製造方法を提供することを目的とする。 【解決手段】 バッファー層２の形成されたガラス基板
１上に非晶質シリコン３を堆積した後、エキシマレーザ
ビーム等のエネルギービームを照射して結晶化または再
結晶化させて多結晶シリコン１２ａを形成する。次に、
フッ酸を含有する溶液を用いて多結晶シリコンの粒界近
傍に存在する酸化物や窒化物等の不純物を除去し、その
後再度エネルギービームを照射して多結晶シリコンを再
結晶化させる。
Description
【０００１】
【発明の属する技術分野】本発明は各種の半導体装置に
使用される多結晶薄膜の製造方法と液晶表示装置、セン
サーアレイ、ＳＲＡＭ等に応用される薄膜トランジスタ
の製造方法に関する。
使用される多結晶薄膜の製造方法と液晶表示装置、セン
サーアレイ、ＳＲＡＭ等に応用される薄膜トランジスタ
の製造方法に関する。
【０００２】
【従来の技術】近年薄膜トランジスタを用いた液晶表示
の分野では、高価な石英基板ではなく安価なガラス基板
が使用可能な比較的低温（概ね６００℃以下）で作成で
きる多結晶シリコン薄膜トランジスタ（以下、「低温ｐ
ｏｌｙ−ＳｉＴＦＴ」と略記する）が注目を集めてい
る。
の分野では、高価な石英基板ではなく安価なガラス基板
が使用可能な比較的低温（概ね６００℃以下）で作成で
きる多結晶シリコン薄膜トランジスタ（以下、「低温ｐ
ｏｌｙ−ＳｉＴＦＴ」と略記する）が注目を集めてい
る。
【０００３】そこで以下では、従来の多結晶半導体を半
導体層として用いた薄膜トランジスタの例として、液晶
表示装置用に開発が進められているポリシリコン薄膜ト
ランジスタ（以下、「ｐｏｌｙ−ＳｉＴＦＴ」と略記す
る）について図面を参照しながら説明する。但し、ここ
では例えば、「IEEE ELECTRON DEVICE LETTERS, Vol.ED
L-7, No.5(1986), p.p.276-378」に記載されている低温
ｐｏｌｙ−ＳｉＴＦＴを従来例として、図４を参照しな
がら簡単に説明する。
導体層として用いた薄膜トランジスタの例として、液晶
表示装置用に開発が進められているポリシリコン薄膜ト
ランジスタ（以下、「ｐｏｌｙ−ＳｉＴＦＴ」と略記す
る）について図面を参照しながら説明する。但し、ここ
では例えば、「IEEE ELECTRON DEVICE LETTERS, Vol.ED
L-7, No.5(1986), p.p.276-378」に記載されている低温
ｐｏｌｙ−ＳｉＴＦＴを従来例として、図４を参照しな
がら簡単に説明する。
【０００４】この従来例の低温ｐｏｌｙ−ＳｉＴＦＴの
製造方法は、まず基板１上にバッファー層２となる６０
０ÅのＳｉ3Ｎ4を介して、５００〜１０００Åの非晶質
シリコン層（ａ−Ｓｉ層）３を全面に堆積後、エキシマ
レーザーを照射して基板１上の非晶質シリコン層３を局
所的に加熱溶融して結晶化させることから始められる
（図４（ａ））。その後、結晶化によって得られた多結
晶シリコン層（ｐｏｌｙ−Ｓｉ層）４上にゲ−ト絶縁層
５として２００ÅのＳｉ3Ｎ4と１５００ÅのＳｉＯ2層
を形成する。次に、ゲ−ト電極６を６０００ÅのＭｏを
用いて形成し、この状態でリンイオンを注入する（図４
（ｂ））。そして注入されたリンの活性化のため再びエ
キシマレーザ−を照射することによってソース領域７及
びドレイン領域８を形成する（図４（ｃ））。最後にコ
ンタクトホール９を形成した後、３０００ÅのＡｌを用
いてソース電極１０及びドレイン電極１１を形成する
（図４（ｄ））ことにより低温ｐｏｙ−ＳｉＴＦＴが完
成する。
製造方法は、まず基板１上にバッファー層２となる６０
０ÅのＳｉ3Ｎ4を介して、５００〜１０００Åの非晶質
シリコン層（ａ−Ｓｉ層）３を全面に堆積後、エキシマ
レーザーを照射して基板１上の非晶質シリコン層３を局
所的に加熱溶融して結晶化させることから始められる
（図４（ａ））。その後、結晶化によって得られた多結
晶シリコン層（ｐｏｌｙ−Ｓｉ層）４上にゲ−ト絶縁層
５として２００ÅのＳｉ3Ｎ4と１５００ÅのＳｉＯ2層
を形成する。次に、ゲ−ト電極６を６０００ÅのＭｏを
用いて形成し、この状態でリンイオンを注入する（図４
（ｂ））。そして注入されたリンの活性化のため再びエ
キシマレーザ−を照射することによってソース領域７及
びドレイン領域８を形成する（図４（ｃ））。最後にコ
ンタクトホール９を形成した後、３０００ÅのＡｌを用
いてソース電極１０及びドレイン電極１１を形成する
（図４（ｄ））ことにより低温ｐｏｙ−ＳｉＴＦＴが完
成する。
【０００５】
【発明が解決しようとする課題】しかしながら、上の記
図４に示す従来の低温ｐｏｌｙ−ＳｉＴＦＴを作製する
場合、以下のような課題が生じる。
図４に示す従来の低温ｐｏｌｙ−ＳｉＴＦＴを作製する
場合、以下のような課題が生じる。
【０００６】図４に示した例では、低温ｐｏｌｙ−Ｓｉ
を形成するため、ａ−ＳｉをプラズマＣＶＤで堆積後、
ＸｅＣｌを用いたエキシマレーザーを照射して、局所的
に溶融し、結晶化させている。ところが、プラズマＣＶ
Ｄによるａ−Ｓｉ中には不純物として、酸素や窒素が多
く含まれている。それらは真空チャンバの背圧、原料ガ
スの純度、チャンバ壁面の吸着ガス（水、酸素、窒素な
ど）の脱離などの様々な要因により発生しており、その
量は要因にもよるが１０18cm-3から多い場合では１０20
cm-3のオーダーにも達する。これらの不純物はエキシマ
レーザーによる多結晶化後には結晶粒内にももちろん含
まれているが、特に粒界付近に析出しやすい。これは、
一般的に液体状態のＳｉの温度が下がって固化する際
に、純粋なＳｉから結晶化が始まって結晶成長が進むた
め、不純物を多く含む領域が掃きよせられるように最後
まで固化しないことに起因している。上記のように粒界
付近に不純物が析出する結果、粒界でのバリア・ハイト
が高くなったり、不純物によるキャリアのトラップや散
乱が発生するため、ＴＦＴ特性が悪化してしまう。
を形成するため、ａ−ＳｉをプラズマＣＶＤで堆積後、
ＸｅＣｌを用いたエキシマレーザーを照射して、局所的
に溶融し、結晶化させている。ところが、プラズマＣＶ
Ｄによるａ−Ｓｉ中には不純物として、酸素や窒素が多
く含まれている。それらは真空チャンバの背圧、原料ガ
スの純度、チャンバ壁面の吸着ガス（水、酸素、窒素な
ど）の脱離などの様々な要因により発生しており、その
量は要因にもよるが１０18cm-3から多い場合では１０20
cm-3のオーダーにも達する。これらの不純物はエキシマ
レーザーによる多結晶化後には結晶粒内にももちろん含
まれているが、特に粒界付近に析出しやすい。これは、
一般的に液体状態のＳｉの温度が下がって固化する際
に、純粋なＳｉから結晶化が始まって結晶成長が進むた
め、不純物を多く含む領域が掃きよせられるように最後
まで固化しないことに起因している。上記のように粒界
付近に不純物が析出する結果、粒界でのバリア・ハイト
が高くなったり、不純物によるキャリアのトラップや散
乱が発生するため、ＴＦＴ特性が悪化してしまう。
【０００７】本発明はかかる点に鑑み、酸化物や窒化物
等の不純物をできるだけ含有しない特性に優れた多結晶
薄膜の製造方法と薄膜トランジスタの製造方法を提供す
ることを目的とする。
等の不純物をできるだけ含有しない特性に優れた多結晶
薄膜の製造方法と薄膜トランジスタの製造方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めにに、本発明者が様々に検討したところ、エキシマレ
ーザーなどのエネルギービームの照射による結晶化によ
って粒界に析出した不純物を含む領域、即ち、Ｓｉの酸
化物や窒化物を除去することが多結晶薄膜の特性を向上
させるのに効果的であるが判明した。但し、単に除去し
ただけでは粒界でそれぞれの結晶粒が孤立してしまい、
高品位の多結晶薄膜として機能しない場合があるため、
さらに、もう一度エネルギービームの照射により結晶化
させることにより高品質の多結晶薄膜を得る構成となっ
ている。
めにに、本発明者が様々に検討したところ、エキシマレ
ーザーなどのエネルギービームの照射による結晶化によ
って粒界に析出した不純物を含む領域、即ち、Ｓｉの酸
化物や窒化物を除去することが多結晶薄膜の特性を向上
させるのに効果的であるが判明した。但し、単に除去し
ただけでは粒界でそれぞれの結晶粒が孤立してしまい、
高品位の多結晶薄膜として機能しない場合があるため、
さらに、もう一度エネルギービームの照射により結晶化
させることにより高品質の多結晶薄膜を得る構成となっ
ている。
【０００９】また、本発明の薄膜トランジスタの製造方
法は、上記の構成を薄膜トランジスタの半導体層部分の
形成に適用するものであり、この構成によれば、ＯＮ電
流が増加し、サブスレッショルドスイングも向上すると
いうような性能に優れた薄膜トランジスタを得ることが
できる。
法は、上記の構成を薄膜トランジスタの半導体層部分の
形成に適用するものであり、この構成によれば、ＯＮ電
流が増加し、サブスレッショルドスイングも向上すると
いうような性能に優れた薄膜トランジスタを得ることが
できる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。なお、以下では基板上
に薄膜としてａ−Ｓｉをまず形成し、エネルギービーム
によってａ−Ｓｉの多結晶化を行う例で説明を行うが、
本発明において基板上に最初に形成される薄膜は必ずし
もａ−Ｓｉである必要性はなく、とにかくエネルギービ
ームにより多結晶化、または再結晶化されて最終的にＳ
ｉを主成分とする多結晶薄膜が得られるものであれば何
でもよい。
て図面を参照しながら説明する。なお、以下では基板上
に薄膜としてａ−Ｓｉをまず形成し、エネルギービーム
によってａ−Ｓｉの多結晶化を行う例で説明を行うが、
本発明において基板上に最初に形成される薄膜は必ずし
もａ−Ｓｉである必要性はなく、とにかくエネルギービ
ームにより多結晶化、または再結晶化されて最終的にＳ
ｉを主成分とする多結晶薄膜が得られるものであれば何
でもよい。
【００１１】（実施の形態１）図１は本発明の実施の形
態１におけるＳｉを主成分とする多結晶薄膜の製造方法
を説明するための工程断面図であり、以下図１を参照し
ながら順を追って説明する。
態１におけるＳｉを主成分とする多結晶薄膜の製造方法
を説明するための工程断面図であり、以下図１を参照し
ながら順を追って説明する。
【００１２】まず、ガラス基板中の不純物の拡散を防ぐ
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に例えばシラ
ン（ＳｉＨ4）を原料ガスとして用いたプラズマＣＶＤ
法により膜厚３０〜１５０ｎｍで、非晶質シリコン層３
（以下a-Ｓｉと略記する）を形成する（図１（ａ））。
次に、エネルギービームとして例えば、ＸｅＣｌエキシ
マレーザを照射することによりａ−Ｓｉを結晶化してｐ
ｏｌｙ−Ｓｉ１２ａを得る（図１（ｂ））。このときの
照射条件はａ-Ｓｉの膜厚や膜質などの条件にもよる
が、エネルギー密度が１５０〜４５０mJ/cm2、照射回数
が１〜５００回の範囲で例えば行う。この結晶化により
粒界には、酸化物や窒化物１３がパイルアップしてい
る。そこでこの基板をフッ酸を含有する溶液としてバッ
ファードフッ酸（ＢＨＦ）に３０秒浸漬して、粒界近傍
の酸化物や窒化物を除去する（図１（ｃ））。そして、
再び、エネルギービームとしてＸｅＣｌエキシマレーザ
を照射することにより再結晶化してｐｏｌｙ−Ｓｉ１２
ｃを得る（図１（ｄ））。このときの照射条件もａ-Ｓ
ｉの膜厚や膜質などの条件にもよるが、エネルギー密度
が１５０〜４５０mJ/cm2、照射回数が１〜５００回の範
囲で例えば行う。その結果、粒界に不純物が少なく高品
質のｐｏｌｙ−Ｓｉ１２ｃが得られる。ＳＩＭＳ（Seco
ndary Ion Mass spectroscopy）を用いて不純物である
酸素濃度を調べると、本実施の形態で用いた出発物質で
あるａ-Ｓｉには５×１０19cm-3の酸素原子が含まれて
いたが、再結晶化後は２×１０18cm-3に減少しているこ
とが判明した。
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に例えばシラ
ン（ＳｉＨ4）を原料ガスとして用いたプラズマＣＶＤ
法により膜厚３０〜１５０ｎｍで、非晶質シリコン層３
（以下a-Ｓｉと略記する）を形成する（図１（ａ））。
次に、エネルギービームとして例えば、ＸｅＣｌエキシ
マレーザを照射することによりａ−Ｓｉを結晶化してｐ
ｏｌｙ−Ｓｉ１２ａを得る（図１（ｂ））。このときの
照射条件はａ-Ｓｉの膜厚や膜質などの条件にもよる
が、エネルギー密度が１５０〜４５０mJ/cm2、照射回数
が１〜５００回の範囲で例えば行う。この結晶化により
粒界には、酸化物や窒化物１３がパイルアップしてい
る。そこでこの基板をフッ酸を含有する溶液としてバッ
ファードフッ酸（ＢＨＦ）に３０秒浸漬して、粒界近傍
の酸化物や窒化物を除去する（図１（ｃ））。そして、
再び、エネルギービームとしてＸｅＣｌエキシマレーザ
を照射することにより再結晶化してｐｏｌｙ−Ｓｉ１２
ｃを得る（図１（ｄ））。このときの照射条件もａ-Ｓ
ｉの膜厚や膜質などの条件にもよるが、エネルギー密度
が１５０〜４５０mJ/cm2、照射回数が１〜５００回の範
囲で例えば行う。その結果、粒界に不純物が少なく高品
質のｐｏｌｙ−Ｓｉ１２ｃが得られる。ＳＩＭＳ（Seco
ndary Ion Mass spectroscopy）を用いて不純物である
酸素濃度を調べると、本実施の形態で用いた出発物質で
あるａ-Ｓｉには５×１０19cm-3の酸素原子が含まれて
いたが、再結晶化後は２×１０18cm-3に減少しているこ
とが判明した。
【００１３】以上のように本実施の形態によれば、ａ−
Ｓｉを結晶化してｐｏｌｙ−Ｓｉを形成した後に結晶粒
界近傍の酸化物や窒化物等の不純物をウェットエッチン
グにより除去し、再度エネルギービームを照射すること
により、不純物の少ない良好な多結晶薄膜を形成するこ
とができる。
Ｓｉを結晶化してｐｏｌｙ−Ｓｉを形成した後に結晶粒
界近傍の酸化物や窒化物等の不純物をウェットエッチン
グにより除去し、再度エネルギービームを照射すること
により、不純物の少ない良好な多結晶薄膜を形成するこ
とができる。
【００１４】なお、本実施の形態では、プラズマＣＶＤ
法によってａ-Ｓｉを形成したが、プラズマＣＶＤ以外
の減圧ＣＶＤ法やスパッタ法等で形成しても同様の効果
を得ることができる。また、a-Ｓｉ以外にも微結晶シリ
コンや多結晶シリコンを出発物質として用いてもよく、
例えばゲルマニウム（Ｇｅ）との化合物等を用いても良
い。
法によってａ-Ｓｉを形成したが、プラズマＣＶＤ以外
の減圧ＣＶＤ法やスパッタ法等で形成しても同様の効果
を得ることができる。また、a-Ｓｉ以外にも微結晶シリ
コンや多結晶シリコンを出発物質として用いてもよく、
例えばゲルマニウム（Ｇｅ）との化合物等を用いても良
い。
【００１５】また、本実施の形態ではエネルギービーム
として、ＸｅＣｌエキシマレーザーを用いたが他のＡｒ
Ｆ、ＫｒＦ等の他のエキシマレーザーやＡｒレーザー、
更には電子ビームなどを用いることももちろん可能であ
る。また、フッ酸を含有する溶液によるウェットエッチ
ングと、その後のエネルギービームによる再結晶化を複
数回行えば更に効果は増大する。
として、ＸｅＣｌエキシマレーザーを用いたが他のＡｒ
Ｆ、ＫｒＦ等の他のエキシマレーザーやＡｒレーザー、
更には電子ビームなどを用いることももちろん可能であ
る。また、フッ酸を含有する溶液によるウェットエッチ
ングと、その後のエネルギービームによる再結晶化を複
数回行えば更に効果は増大する。
【００１６】（実施の形態２）図２は本発明の実施の形
態２における薄膜トランジスタの製造方法を説明するた
めの工程断面図であり、以下図２を参照しながら順を追
って説明する。
態２における薄膜トランジスタの製造方法を説明するた
めの工程断面図であり、以下図２を参照しながら順を追
って説明する。
【００１７】まず、ガラス基板中の不純物の拡散を防ぐ
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に実施の形態
１と同様の方法で、粒界に不純物が少なく高品質のｐｏ
ｌｙ−Ｓｉ１ｃを形成する（図２（ａ））。次に、この
ｐｏｌｙ−Ｓｉ１２ｃを通常のフォトリソ・エッチング
で島状にパターニングした後、例えば、ＴＥＯＳ（Tetr
aethylorthosilicate:(Ｃ2Ｈ5Ｏ)4Ｓｉ）を原料ガスと
して用いたプラズマＣＶＤ法でゲート絶縁層５となるＳ
ｉＯ2を100nmの厚みで全面に堆積する（図２（ｂ））。
ためのバッファー層２としてＳｉＯ 2膜を被着した基板
１（コ−ニング社製＃１７３７ガラス）上に実施の形態
１と同様の方法で、粒界に不純物が少なく高品質のｐｏ
ｌｙ−Ｓｉ１ｃを形成する（図２（ａ））。次に、この
ｐｏｌｙ−Ｓｉ１２ｃを通常のフォトリソ・エッチング
で島状にパターニングした後、例えば、ＴＥＯＳ（Tetr
aethylorthosilicate:(Ｃ2Ｈ5Ｏ)4Ｓｉ）を原料ガスと
して用いたプラズマＣＶＤ法でゲート絶縁層５となるＳ
ｉＯ2を100nmの厚みで全面に堆積する（図２（ｂ））。
【００１８】その後、例えばＡｌを用いてゲート電極６
を形成する。そして、水素希釈ホスフィン（ＰＨ3）の
プラズマを生成し、質量分離を行わずに加速電圧は７０
ｋＶで総ドーズ量は１×１０15cm-2の条件で、イオンド
ーピングすることにより、ソース領域７とドレイン領域
８を形成する（図２（ｃ））。注入されたイオンの活性
化に関しては、同時に注入された水素による自己活性化
によりアニールのような工程を付加しないこもできる
が、より確実な活性化を図るため、４００℃以上でのア
ニールやエキシマレーザー照射やＲＴＡ（Rapid Therma
l Anneal）による局所的な加熱を行ってもよい。
を形成する。そして、水素希釈ホスフィン（ＰＨ3）の
プラズマを生成し、質量分離を行わずに加速電圧は７０
ｋＶで総ドーズ量は１×１０15cm-2の条件で、イオンド
ーピングすることにより、ソース領域７とドレイン領域
８を形成する（図２（ｃ））。注入されたイオンの活性
化に関しては、同時に注入された水素による自己活性化
によりアニールのような工程を付加しないこもできる
が、より確実な活性化を図るため、４００℃以上でのア
ニールやエキシマレーザー照射やＲＴＡ（Rapid Therma
l Anneal）による局所的な加熱を行ってもよい。
【００１９】そして、ＴＥＯＳ（Tetraethylorthosilic
ate:(Ｃ2Ｈ5Ｏ)4Ｓｉ）を原料ガスとして用いたプラズ
マＣＶＤ法でＳｉＯ2を層間絶縁層１４として全面に堆
積し、その後コンタクトホ−ル９を形成し、ソース電極
１０及びドレイン電極１１として例えばアルミニウム
（Ａｌ）をスパッタ法で堆積し、その後フォトリソグラ
フィーエッチングでパターン化することにより、ｐｏｌ
ｙ−ＳｉＴＦＴが完成する（図２（ｄ））。
ate:(Ｃ2Ｈ5Ｏ)4Ｓｉ）を原料ガスとして用いたプラズ
マＣＶＤ法でＳｉＯ2を層間絶縁層１４として全面に堆
積し、その後コンタクトホ−ル９を形成し、ソース電極
１０及びドレイン電極１１として例えばアルミニウム
（Ａｌ）をスパッタ法で堆積し、その後フォトリソグラ
フィーエッチングでパターン化することにより、ｐｏｌ
ｙ−ＳｉＴＦＴが完成する（図２（ｄ））。
【００２０】図３は本実施の形態で作成した低温ｐｏｌ
ｙ−ＳｉＴＦＴと出発物質に対して、エキシマレーザー
による結晶化は全く同じエネルギーと照射回数は行うも
のの、ＢＨＦに浸漬する工程とエキシマレーザーによる
再結晶化の工程を除いた従来の低温ｐｏｌｙ−ＳｉＴＦ
Ｔの伝達特性を示したものである。図３から明らかなよ
うに、本発明によればＯＮ電流が増加し、サブスレッシ
ョルドスイングも向上していることがわかる。
ｙ−ＳｉＴＦＴと出発物質に対して、エキシマレーザー
による結晶化は全く同じエネルギーと照射回数は行うも
のの、ＢＨＦに浸漬する工程とエキシマレーザーによる
再結晶化の工程を除いた従来の低温ｐｏｌｙ−ＳｉＴＦ
Ｔの伝達特性を示したものである。図３から明らかなよ
うに、本発明によればＯＮ電流が増加し、サブスレッシ
ョルドスイングも向上していることがわかる。
【００２１】なお、電界効果移動度は従来の低温ｐｏｌ
ｙ−ＳｉＴＦＴの場合には１８３cm 2/V・secであるのに
対し、本実施の形態の方法で作成した低温ｐｏｌｙ−Ｓ
ｉＴＦＴは２５２cm2/V・secという高い値が得られた。
ｙ−ＳｉＴＦＴの場合には１８３cm 2/V・secであるのに
対し、本実施の形態の方法で作成した低温ｐｏｌｙ−Ｓ
ｉＴＦＴは２５２cm2/V・secという高い値が得られた。
【００２２】なお、本実施の形態では、プラズマＣＶＤ
法によってａ-Ｓｉを形成したが、プラズマＣＶＤ以外
の減圧ＣＶＤ法やスパッタ法等で形成しても同様の効果
を得ることができる。また、出発半導体材料としてａ-
Ｓｉを用いたが、多結晶シリコンや微結晶シリコンでも
可能であり、他の材料、例えばゲルマニウムとの合金で
あるシリコン・ゲルマニウム合金（ＳｉＧｅ）等を用い
ても良い。
法によってａ-Ｓｉを形成したが、プラズマＣＶＤ以外
の減圧ＣＶＤ法やスパッタ法等で形成しても同様の効果
を得ることができる。また、出発半導体材料としてａ-
Ｓｉを用いたが、多結晶シリコンや微結晶シリコンでも
可能であり、他の材料、例えばゲルマニウムとの合金で
あるシリコン・ゲルマニウム合金（ＳｉＧｅ）等を用い
ても良い。
【００２３】また、本実施の形態では結晶化にＸｅＣｌ
エキシマレーザーを用いたが他のＡｒＦ、ＫｒＦ等のエ
キシマレーザーやＡｒレーザー、更には電子ビームなど
の他のエネルギービームを用いてもよいことは言うまで
もない。
エキシマレーザーを用いたが他のＡｒＦ、ＫｒＦ等のエ
キシマレーザーやＡｒレーザー、更には電子ビームなど
の他のエネルギービームを用いてもよいことは言うまで
もない。
【００２４】また、結晶化以降において、水素プラズマ
にさらしたりや水素アニールを行うことにより、多結晶
シリコンの粒界や粒内のトラップ準位を補償して結晶性
をあげる工程を付加することが望ましい。
にさらしたりや水素アニールを行うことにより、多結晶
シリコンの粒界や粒内のトラップ準位を補償して結晶性
をあげる工程を付加することが望ましい。
【００２５】さらに、層間絶縁層としてＴＥＯＳを用い
たプラズマＣＶＤ法によるＳｉＯ2を用いたが、他の方
法例えばＡＰ−ＣＶＤ（Atmospheric Pressure CVD）法
によるＳｉＯ2やＬＴＯ(Low Temperature Oxide)、ＥＣ
Ｒ−ＣＶＤによるＳｉＯ2等でも良いことは言うまでも
ない。また、材料としても窒化シリコンや酸化タンタ
ル、酸化アルミニウム等も用いることができるし、これ
らの薄膜の積層構造をとっても良い。また、ゲート電極
７や、ソース電極１４およびドレイン電極１５の材料と
してＡｌを用いたがを用いたが、アルミニウム（Ａ
ｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム
（Ｃｒ）、チタン（Ｔｉ）等の金属またはそれらの合金
でも良いし、不純物を多量に含むｐｏｌｙ−Ｓｉやｐｏ
ｌｙ−ＳｉＧｅ合金やＩＴＯ等の透明導電層等でも良
い。
たプラズマＣＶＤ法によるＳｉＯ2を用いたが、他の方
法例えばＡＰ−ＣＶＤ（Atmospheric Pressure CVD）法
によるＳｉＯ2やＬＴＯ(Low Temperature Oxide)、ＥＣ
Ｒ−ＣＶＤによるＳｉＯ2等でも良いことは言うまでも
ない。また、材料としても窒化シリコンや酸化タンタ
ル、酸化アルミニウム等も用いることができるし、これ
らの薄膜の積層構造をとっても良い。また、ゲート電極
７や、ソース電極１４およびドレイン電極１５の材料と
してＡｌを用いたがを用いたが、アルミニウム（Ａ
ｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム
（Ｃｒ）、チタン（Ｔｉ）等の金属またはそれらの合金
でも良いし、不純物を多量に含むｐｏｌｙ−Ｓｉやｐｏ
ｌｙ−ＳｉＧｅ合金やＩＴＯ等の透明導電層等でも良
い。
【００２６】また、不純物としてはリンを用いたが、ア
クセプタとなるボロンや砒素等、ドナーとしてリン以外
のアルミニウム等を選択的に用いることによりＰチャン
ネル及びＮチャンネルトランジスタを選択的に作成し
て、ＣＭＯＳ回路を基板上につくり込むことも可能であ
ることも言うまでもない。
クセプタとなるボロンや砒素等、ドナーとしてリン以外
のアルミニウム等を選択的に用いることによりＰチャン
ネル及びＮチャンネルトランジスタを選択的に作成し
て、ＣＭＯＳ回路を基板上につくり込むことも可能であ
ることも言うまでもない。
【００２７】
【発明の効果】以上、説明を行なってきたように、本発
明の多結晶薄膜の製造方法によれば、酸化物や窒化物等
の不純物量が少ない品質に優れた多結晶薄膜を得ること
ができる。また、本発明の薄膜トランジスタの製造方法
によれば、ＯＮ電流が増加し、サブスレッショルドスイ
ングも向上するというような性能に優れた薄膜トランジ
スタを得ることができる。
明の多結晶薄膜の製造方法によれば、酸化物や窒化物等
の不純物量が少ない品質に優れた多結晶薄膜を得ること
ができる。また、本発明の薄膜トランジスタの製造方法
によれば、ＯＮ電流が増加し、サブスレッショルドスイ
ングも向上するというような性能に優れた薄膜トランジ
スタを得ることができる。
【図１】本発明の実施の形態１における多結晶薄膜の製
造方法の工程断面図
造方法の工程断面図
【図２】本発明の実施の形態２における薄膜トランジス
タの製造方法の工程断面図
タの製造方法の工程断面図
【図３】本発明の実施の形態２における薄膜トランジス
タと従来の薄膜トランジスタの伝達特性を示す図
タと従来の薄膜トランジスタの伝達特性を示す図
【図４】従来の薄膜トランジスタの製造方法の工程断面
図
図
１ 基板 ２ バッファー層 ３ ａ−Ｓｉ ４ ｐｏｌｙ−Ｓｉ ５ ゲート絶縁層 ６ ゲート電極 ７ ソース領域 ８ ドレイン領域 ９ コンタクトホール １０ ソース電極 １１ ドレイン電極 １２ａ ｐｏｌｙ−Ｓｉ １２ｂ ｐｏｌｙ−Ｓｉ １２ｃ ｐｏｌｙ−Ｓｉ １３ 酸化物または窒化物 １４ 層間絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 21/306 Ｄ 21/306 29/78 ６１８Ａ ６２７Ｚ
Claims (5)
- 【請求項１】基板上にＳｉを主成分とする薄膜を堆積す
る工程と、前記薄膜にエネルギービームを照射して結晶
化または再結晶化させて多結晶薄膜を形成する工程と、
前記多結晶薄膜の粒界近傍の不純物を除去する工程と、
不純物を除去した後前記多結晶薄膜にエネルギービーム
を照射して前記多結晶薄膜を再結晶化させる工程とを有
する多結晶薄膜の製造方法。 - 【請求項２】絶縁性基板上に、チャネル領域及びソース
・ドレイン領域が形成された半導体層、ゲート絶縁層、
ゲート電極、及びソース・ドレイン電極を少なくとも有
する薄膜トランジスタの製造方法であって、前記半導体
層を形成する工程が、前記絶縁性基板上にＳｉを主成分
とする薄膜を堆積する工程と、前記薄膜にエネルギービ
ームを照射して結晶化または再結晶化させて多結晶薄膜
を形成する工程と、前記多結晶薄膜の粒界近傍の不純物
を除去する工程と、不純物を除去した後前記多結晶薄膜
にエネルギービームを照射して前記多結晶薄膜を再結晶
化させる工程とを有することを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項３】基板上に形成されるＳｉを主成分とする薄
膜が、非晶質シリコンであることを特徴とする請求項２
に記載の薄膜トランジスタの製造方法。 - 【請求項４】多結晶薄膜の粒界近傍の不純物の除去をウ
ェットエッチングにより行うことを特徴とする請求項２
に記載の薄膜トランジスタの製造方法。 - 【請求項５】多結晶薄膜の粒界近傍の不純物の除去をフ
ッ酸を含有する溶液を用いたウェットエッチングにより
行うことを特徴とする請求項２に記載の薄膜トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22922497A JPH1168109A (ja) | 1997-08-26 | 1997-08-26 | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22922497A JPH1168109A (ja) | 1997-08-26 | 1997-08-26 | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1168109A true JPH1168109A (ja) | 1999-03-09 |
Family
ID=16888785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22922497A Pending JPH1168109A (ja) | 1997-08-26 | 1997-08-26 | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1168109A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030016052A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR100482164B1 (ko) * | 2002-10-25 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
| KR100698238B1 (ko) * | 2000-08-26 | 2007-03-21 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
| KR100710621B1 (ko) * | 2000-03-08 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 어레이기판의 액티브층 제조방법 |
| KR100719690B1 (ko) | 2005-03-04 | 2007-05-17 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조방법 |
| WO2008093512A1 (ja) * | 2007-01-31 | 2008-08-07 | Sharp Kabushiki Kaisha | 多結晶シリコン、多結晶シリコン基体およびその製造方法、ならびに多結晶シリコン基体を用いた光電変換素子 |
| US20100255663A1 (en) * | 2003-12-24 | 2010-10-07 | Yun Ho Jung | Silicon crystallization apparatus and silicon crystallization method thereof |
| KR100988084B1 (ko) * | 2003-06-07 | 2010-10-18 | 삼성전자주식회사 | 박막 트랜지스터 제조방법 |
| KR101060465B1 (ko) * | 2004-04-28 | 2011-08-29 | 엘지디스플레이 주식회사 | 폴리실리콘 액정표시소자 제조방법 및 비정질 실리콘 결정화 방법 |
-
1997
- 1997-08-26 JP JP22922497A patent/JPH1168109A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100671212B1 (ko) * | 1999-12-31 | 2007-01-18 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 형성방법 |
| KR100710621B1 (ko) * | 2000-03-08 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형 어레이기판의 액티브층 제조방법 |
| KR100698238B1 (ko) * | 2000-08-26 | 2007-03-21 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그의 제조방법 |
| KR20030016052A (ko) * | 2001-08-20 | 2003-02-26 | 삼성전자주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR100482164B1 (ko) * | 2002-10-25 | 2005-04-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터의 제조방법 |
| KR100988084B1 (ko) * | 2003-06-07 | 2010-10-18 | 삼성전자주식회사 | 박막 트랜지스터 제조방법 |
| US20100255663A1 (en) * | 2003-12-24 | 2010-10-07 | Yun Ho Jung | Silicon crystallization apparatus and silicon crystallization method thereof |
| US8409940B2 (en) * | 2003-12-24 | 2013-04-02 | Lg Display Co., Ltd. | Silicon crystallization apparatus and silicon crystallization method thereof |
| KR101060465B1 (ko) * | 2004-04-28 | 2011-08-29 | 엘지디스플레이 주식회사 | 폴리실리콘 액정표시소자 제조방법 및 비정질 실리콘 결정화 방법 |
| KR100719690B1 (ko) | 2005-03-04 | 2007-05-17 | 삼성에스디아이 주식회사 | 박막트랜지스터 제조방법 |
| WO2008093512A1 (ja) * | 2007-01-31 | 2008-08-07 | Sharp Kabushiki Kaisha | 多結晶シリコン、多結晶シリコン基体およびその製造方法、ならびに多結晶シリコン基体を用いた光電変換素子 |
| JP2008184376A (ja) * | 2007-01-31 | 2008-08-14 | Sharp Corp | 多結晶シリコン、多結晶シリコン基体およびその製造方法、ならびに多結晶シリコン基体を用いた光電変換素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US5851862A (en) | Method of crystallizing a silicon film | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| JP3658213B2 (ja) | 半導体装置の製造方法 | |
| US5231297A (en) | Thin film transistor | |
| JP3389022B2 (ja) | 半導体装置 | |
| JPH08195492A (ja) | 多結晶薄膜の形成方法および薄膜トランジスタの製造方法 | |
| JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
| US20080233718A1 (en) | Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| US20020034845A1 (en) | Method of forming polycrystalline semiconductor film | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| US6346462B1 (en) | Method of fabricating a thin film transistor | |
| JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
| JP3941316B2 (ja) | 半導体装置の製造方法、電子機器の製造方法、半導体装置、および電子機器 | |
| JP4357006B2 (ja) | 多結晶半導体薄膜の形成方法及び薄膜トランジスタの製造方法 | |
| JP2002368013A (ja) | Ｃｍｏｓ型薄膜トランジスタ及びその製造方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11186552A (ja) | 薄膜トランジスタの製造方法 | |
| JP3204489B2 (ja) | 半導体装置の製造方法 | |
| JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 |