JP3658213B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3658213B2
JP3658213B2 JP32976498A JP32976498A JP3658213B2 JP 3658213 B2 JP3658213 B2 JP 3658213B2 JP 32976498 A JP32976498 A JP 32976498A JP 32976498 A JP32976498 A JP 32976498A JP 3658213 B2 JP3658213 B2 JP 3658213B2
Authority
JP
Japan
Prior art keywords
layer
polycrystalline
semiconductor layer
amorphous
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP32976498A
Other languages
English (en)
Other versions
JP2000156346A (ja
Inventor
明人 原
邦紀 北原
聡 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP32976498A priority Critical patent/JP3658213B2/ja
Priority to US09/376,827 priority patent/US6287944B1/en
Priority to KR1019990034596A priority patent/KR100555195B1/ko
Publication of JP2000156346A publication Critical patent/JP2000156346A/ja
Priority to US09/909,696 priority patent/US6566754B2/en
Application granted granted Critical
Publication of JP3658213B2 publication Critical patent/JP3658213B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関し、特に多結晶半導体層を有する半導体装置の製造方法および半導体装置に関する。
【０００２】
【従来の技術】
多結晶シリコン層は、種々の半導体装置の種々の部材に用いられている。多結晶シリコン層の製造方法として、以下のような方法が知られている。
【０００３】
（１）アモルファスＳｉ層を形成した後、このアモルファスＳｉ層に６００℃程度の熱処理を５０時間程加えて多結晶化する。この方法は、熱処理の初期段階に結晶の成長核を形成し、この成長核から結晶を成長させることにより多結晶化を行っている。
【０００４】
（２）アモルファスＳｉ層を形成した後、このアモルファスＳｉ層にレーザ等のエネルギービームを照射し、アモルファスＳｉ層を溶融させ、次に冷却させる。冷却時に、結晶化が生じ、多結晶Ｓｉ層が形成される。
【０００５】
（３）約６００℃以上の温度において、下地基板上に化学気相成長あるいは物理蒸着によりＳｉ層を形成する。下地基板が十分高温であるため、成長するＳｉ層は多結晶層となる。
【０００６】
ところで、ガラス板上にＳｉ層を形成し、種々の半導体素子を形成する方法が、液晶表示装置、太陽電池などの半導体装置において採用されている。Ｓｉ層を多結晶Ｓｉ層とすると、アモルファス相のＳｉ層を用いた場合と較べ、半導体素子の性能を向上することができる。通常、ガラス基板は６００℃を超える温度に耐えることはできず、このような温度に昇温すると、変形等を生じる。
【０００７】
上述の方法（１）は、６００℃程度の熱処理温度を必要とし、ガラス基板上に成長された多結晶Ｓｉ層内には、積層欠陥や双晶が多数含まれ、結晶性の良い多結晶Ｓｉ層を得ることは困難である。
【０００８】
上述の方法（３）は、成膜時に６００℃以上の温度を必要とし、多結晶Ｓｉ層をガラス基板上に成長したとしても、上述の方法（１）同様結晶性が十分でなく、高い移動度を示す結晶を成長することが困難である。
【０００９】
ガラス基板上に多結晶Ｓｉ層を成長する方法として、残る可能性は上述の方法（２）である。レーザアニールを利用して作成された多結晶Ｓｉ層は、高品質にすることができる。しかし、高品質多結晶Ｓｉが得られる条件が非常に狭い。安定して高品質の多結晶Ｓｉ層を得る方法が望まれる。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、高品質多結晶半導体層が得られる半導体装置の製造方法を提供することである。
【００１１】
本発明の他の目的は、ガラス板を含む下地基板上に高品質多結晶半導体層を備えた半導体装置を提供することである。
【００１２】
本発明の一観点によれば、（ａ）ガラス基板を含む下地基板を準備する工程と、（ｂ）前記下地基板の表面上に非晶質の第１半導体層を形成する工程と、（ｃ）前記第１半導体層にエキシマレーザを照射して、第１多結晶半導体層を得る工程と、（ｄ−０）前記第１多結晶半導体層表面の自然酸化膜をウェットエッチングする工程と、（ｄ−１）その後、前記第１多結晶半導体層の表面層を非晶質化する工程と、（ｄ−２）前記非晶質化された表面層を選択的にドライエッチングする工程と、（ｅ）前記エッチング後、前記第１多結晶半導体層表面を大気にさらすことなく、その上に非晶質の第２半導体層を形成する工程と、（ｆ）前記第２半導体層にエキシマレーザを照射して、第２多結晶半導体層を得る工程とを含み、前記工程（ｆ）は、前記第 1 および第２多結晶半導体層が、下面から上面に達するグレインバウンダリーを有する、連続した結晶構造となるように、前記エキシマレーザを照射する半導体装置の製造方法が提供される。
【００１４】
所定厚さ以下の非晶質半導体層にエキシマレーザを照射すると、結晶粒径の大きな多結晶半導体層を得ることができる。この多結晶半導体層の表面の自然酸化膜をウェットエッチングし、その後表面層を非晶質化し、非晶質化された表面層を選択的にドライエッチングし、新鮮な結晶表面を露出させ、その上に次の非晶質半導体層を形成し、多結晶化すると、下地多結晶半導体層にエピタキシャルに連続する多結晶半導体層を得ることができる。
【００１５】
このようにして形成した複数の半導体層の積層からなる多結晶半導体層は、下層から上層に連続する結晶配向を有し、界面近傍において大気性不純物濃度のピークを有する。
【００１６】
【発明の実施の形態】
以下、図面を参照して本発明の実施例を説明する。なお、２層のシリコン層を積層する場合を例に取って説明するが、制限的な意味は有さない。層数は２層に限らず、３層以上であってもよい。又、半導体としてもシリコンに制限されない。例えば、Ｇｅ層やＳｉＧｅ合金層等を形成することも可能であろう。
【００１７】
図１（Ａ）に示すように、厚さ０．７ｍｍ程度のガラス基板１の表面上に、化学気相堆積（ＣＶＤ）、プラズマ励起ＣＶＤ（ＰＥＣＶＤ）等により、ＳｉＯ2 膜２を堆積する。例えば、厚さ約４００ｎｍのＳｉＯ2 膜２をプラズマＣＶＤにより成膜する。ガラス基板１は、平坦性は良いが、耐熱性は余り高くなく、６００℃を越える温度には適さないものである。ＳｉＯ2 膜２は、ガラス基板１からの不純物拡散を防止するための保護膜である。
【００１８】
このように表面にＳｉＯ2 膜２を形成したガラス基板１上に、アモルファスＳｉ膜３を厚さ約２５ｎｍプラズマＣＶＤにより成膜する。なお、この時の基板温度は例えば３５０℃程度である。プラズマＣＶＤにより成膜した多結晶シリコン層３は、水素を多量に含む。この水素を減少させるため、約４５０℃、約２時間の熱処理を窒素雰囲気中で行う。
【００１９】
図１（Ｂ）に示すように、室温の窒素雰囲気中でアモルファスＳｉ層３の表面にパルス発振ゼノンクロライド（ＸｅＣｌ）エキシマレーザ光（波長３０８ｎｍ、パルス幅３０ｎｓ、繰り返し周波数１００Ｈｚ）を照射し、アモルファスＳｉ層３を溶融させ、次に冷却させて多結晶Ｓｉ層３とする。レーザ照射は、例えば２６６ｍＪ／ｃｍ2 のエネルギ密度で、１回の照射で１ｍｍ×１００ｍｍの領域を照射し、０．０５ｍｍ幅方向に位置をずらし、次のレーザ照射を行う。すなわち、同一位置のＳｉ層は、２０回のパルスレーザ光の照射を受ける。
【００２０】
ここで、初めに形成するＳｉ層３の厚さを４０ｎｍ以下、好ましくは３０ｎｍ以下に設定する。このような所定膜厚以下のＳｉ層は、所定のレーザエネルギ照射により大きな結晶粒径を有する多結晶シリコン膜に変換される。ある閾値以上のレーザエネルギーを照射すると、冷却後に得られるＳｉ層は非晶質になってしまう。この閾値直下のエネルギーを有するレーザ光を照射することが大きな結晶粒径を有する多結晶シリコン層を得るのに有効である。
【００２１】
なお、レーザ照射後のシリコン層が多結晶か非晶質（アモルファス）かを識別することは容易である。例えば、ラマン散乱、Ｘ線解析、電子線解析、電子スピン共鳴、エッチング特性、透過型電子顕微鏡、走査型電子顕微鏡などで測定すれば、多結晶か非晶質かを容易に識別することができる。
【００２２】
種々の条件でシリコン層に対してレーザ照射を行い、閾値をあらかじめ見い出しておくことが好ましい。この閾値エネルギーよりわずかに低いエネルギーのレーザ光を照射することにより、大粒径の多結晶シリコン層を容易に形成することができる。
【００２３】
例えば、２５ｎｍの膜厚の非晶質シリコン層に閾値直下のエネルギーを有するエキシマレーザ光を照射し、４００ｎｍの結晶粒径の多結晶シリコン層が得られた。
【００２４】
十分な膜厚のＳｉ層を得るためには、得られた多結晶Ｓｉ層３の上にさらに多結晶Ｓｉ層を成長することが望まれる。本発明者らの先の研究によれば、ガラス基板上に堆積した非晶質Ｓｉ層を多結晶化し、その上に次のＳｉ層を堆積し、多結晶化すると、第１層目の多結晶Ｓｉ層と第２層目の多結晶Ｓｉ層とでは、グレインバウンダリーの位置がずれるこが判った。
【００２５】
本発明者らは、その後の研究により、下地多結晶Ｓｉ層の表面を清浄化することにより、その上に成長する多結晶Ｓｉ層が、下地多結晶Ｓｉ層とグレインバウンダリを揃えることを見い出した。
【００２６】
図１（Ｃ）に示すように、多結晶化したＳｉ層３を有する基板を、弗酸（ＨＦ）を含む水溶液中で処理する。Ｓｉ表面が大気にさらされたり、酸に接触すると自然酸化膜が形成される。Ｈ2 Ｏ＋ＨＦ液で表面を処理すると、表面に形成されている自然酸化膜ＯＸが除去され、Ｓｉ表面が露出する。このＳｉ表面は疏水性となる。
【００２７】
図１（Ｄ）に示すように、多結晶Ｓｉ層の表面をＨＦ処理した基板をイオンドープ装置の真空容器中に搬入し、イオンドープにより表面を非晶質化する。
【００２８】
実験においては、非晶質化のためのガスとしてフォスフィン（ＰＨ3 ）：水素＝５：１００の混合ガスを利用した。加速エネルギーは、３ｋｅＶ、５ｋｅＶ、１０ｋｅＶに変化させた。加速されたイオンの衝撃により、多結晶Ｓｉ層３の表面は、非晶質Ｓｉ層３ｂに変化する。なお、非晶質Ｓｉ層３ｂの下には多結晶Ｓｉ層３ａが残る。なお、イオンドープにおけるドーズ量は、共に１．５×１０15ｃｍ-2とした。
【００２９】
図２は、イオンドープ処理をした半導体層の表面に対し、ラマン散乱を測定した結果を示す。約５２０ｃｍ-1のラマンシフト位置に結晶Ｓｉのピークがあり、約４８０ｃｍ-1のラマンシフト位置に非晶質Ｓｉのピークがある。イオンの加速エネルギーの増大と共に、多結晶Ｓｉのピークが減少し、非晶質Ｓｉのピークが増大していることが判る。この結果から、イオンドープにより多結晶Ｓｉ層の表面層を非晶質化できることが判る。
【００３０】
なお、実験において非晶質化のためのガスとしてホスフィンを用いたが、ホスフィンはＰを含み、シリコン中に導入されると電気的に活性な不純物として作用する。電気的な影響を避けるためには、Ｓｉ中で電気的に活性でないガス種、例えば不活性ガス、を用いればよい。
【００３１】
図１（Ｃ）の工程において、Ｓｉ層３表面に存在し得る自然酸化膜等の酸化膜ＯＸを除去しているため、イオンドープ工程におけるＳｉ層３の表面には、自然酸化膜が存在していてもその厚さは極めて薄いものである。さらに、大気性不純物等の汚染の程度が高いことが予想される表面層が、図１（Ｄ）の工程において非晶質化される。非晶質Ｓｉと多結晶Ｓｉとでは、エッチング特性が異なる。
【００３２】
図１（Ｅ）に示すように、ガラス基板１を平行平板型高周波（ＲＦ）プラズマ装置に搬入し、表面の非晶質Ｓｉ層３ｂを水素プラズマによりエッチングする。水素プラズマ中には、活性水素Ｈ* が多数存在し、非晶質シリコン層をエッチングする。なお、多結晶Ｓｉ層３ａは、非晶質Ｓｉ層３ｂとエッチング特性が異なり、活性水素に接触しても余りエッチングされない。
【００３３】
図３は、水素により非晶質シリコン層をエッチングした結果のＳｉ層表面のラマン散乱測定の結果を示す。横軸は、図２同様ラマンシフトを波数ｃｍ-1で示す。波数約５２０ｃｍ-1の多結晶Ｓｉのピークは、Ｈプラズマの処理時間と共にわずかに減少しているのみであるが、非晶質Ｓｉのピークは、Ｈプラズマの処理時間の増加と共に明瞭に減少している。すなわち、水素プラズマにより非晶質Ｓｉ層はエッチングされるが、多結晶Ｓｉ層はあまりエッチングされないことが判る。
【００３４】
なお、図１（Ｃ）に示すＨＦ処理を行わない場合、水素プラズマにさらしても、非晶質Ｓｉ層のラマンピークの減少は余り認められなかった。
【００３５】
図１（Ｆ）に示すように、図１（Ｅ）に示す水素プラズマ処理に続き、Ｓｉ表面を大気にさらすことなく、水素プラズマ処理した多結晶Ｓｉ層３ａ表面上に非晶質Ｓｉ層５を堆積する。例えば、真空状態を破ることなくガラス基板を搬送できるマルチチャンバー処理装置内にＲＦプラズマ装置と非晶質シリコン成膜室を設け、水素プラズマ処理後、基板を非晶質シリコン成膜室に移送し、非晶質シリコン層５を厚さ約２５ｎｍ成膜する。
【００３６】
その後、基板を大気中に取り出し、非晶質Ｓｉ層５に含まれる水素を排出させるため、約４５０℃、約２時間の熱処理を行う。
【００３７】
図１（Ｇ）に示すように、非晶質Ｓｉ層５から水素を追い出した基板をエキシマレーザ照射室に搬入し、ＸｅＣｌパルスエキシマレーザ光６を非晶質Ｓｉ層５に照射し、多結晶Ｓｉ層５ａに変換させた。なお、このレーザ照射工程は、上側の非晶質Ｓｉ層５は溶融させるが、下側の多結晶Ｓｉ層３ａは少なくとも部分的に溶融されない条件で行う。
【００３８】
下地多結晶Ｓｉ層３ａの表面が清浄化されているため、界面に酸化膜がほとんど存在せず、下地Ｓｉ層３ａと堆積Ｓｉ層５とは、連続した結晶構造を形成し易い。パルスエキシマレーザの照射により、非晶質Ｓｉ層５は多結晶Ｓｉ層５ａに変換される。
【００３９】
図４は、パルスエキシマレーザ光照射後の多結晶Ｓｉ層５ａに対するラマン測定の結果を示す。図４（Ａ）は、多結晶Ｓｉピークの半半値幅の照射レーザエネルギに対する関係を示し、図４（Ｂ）は、ピーク位置のレーザエネルギに対する関係を示す。
【００４０】
図４（Ａ）は、半半値幅がレーザエネルギの増大と共に減少し、約２８０ｍＪ／ｃｍ2 以上の領域においてほぼ一定の値を取ることが示している。
【００４１】
図４（Ｂ）は、レーザエネルギーの増大と共に、Ｓｉ層のラマンピークの位置は、徐々に結晶Ｓｉのピーク位置に近づき、３２０ｍＪ／ｃｍ2 以上のレーザエネルギーにおいては、再び結晶ピーク位置から離れることを示している。
【００４２】
図４（Ａ）、（Ｂ）の結果を統合すると、約２８０〜３２０ｍＪ／ｃｍ2 のレーザエネルギーを照射することが好ましいと判断できる。
【００４３】
なお、多結晶Ｓｉは、結晶性が単結晶シリコンに近い品質になる程、融点は単結晶シリコンの融点に近くなり、ＸｅＣｌパルスエキシマレーザに対する吸収係数は小さくなる。下地シリコン膜はレーザ照射した膜であるために、結晶性が良好であり、単結晶シリコンに近い品質を有する。この上に非晶質Ｓｉ層を形成し、パルスエキシマレーザ光を照射した場合、下地多結晶Ｓｉ層はレーザ照射により容易には完全溶融しない。表面の非晶質Ｓｉ層は、レーザ光を良く吸収し、容易に溶融する。溶融したＳｉ層は、下地の多結晶Ｓｉ層と接触し、下地多結晶Ｓｉ層の配向に従ってエピタキシャル成長する。このため、上側Ｓｉ層から形成される多結晶Ｓｉ層の結晶粒径は下地多結晶Ｓｉ層の結晶粒径と同等になると考えられる。
【００４４】
このように、上側のＳｉ層は完全溶融し、下地多結晶Ｓｉ層が不完全溶融するエネルギー領域を用いてレーザ光を照射した場合、溶融せずに残った下地Ｓｉ結晶が種結晶として作用し、大きな過冷却を要することなく種結晶から優先的に結晶成長が始まる。このため結晶粒径が大きくできる。下地多結晶Ｓｉ層の結晶粒径を大きくすれば、上側の多結晶Ｓｉ層も同等の大粒径となる。
【００４５】
もし、Ｓｉ層が完全溶融した場合、完全溶融Ｓｉから結晶が成長することになる。この場合、完全溶融しているＳｉ融液内に結晶核が生じる必要がある。パルスレーザビーム照射の場合、冷却速度は大きく、約３００℃程度の過冷却が生じた後に核発生が生じる。融液の冷却速度が大きいと、融液が約３００℃の過冷却状態を通過した時に一斉に多数の核形成が行われ、粒径の小さな多結晶Ｓｉ層が出現する。
【００４６】
従って、大粒径の多結晶Ｓｉ層を得るためには、下側多結晶Ｓｉ層が完全溶融するエネルギー未満のレーザエネルギーを照射することが好ましい。
【００４７】
まとめると、多結晶Ｓｉ化すべき非晶質Ｓｉ層は完全溶融させ、かつ下地の多結晶Ｓｉ層は完全溶融させないエネルギーのパルスレーザ光を照射することが望ましい。このようなエネルギー領域はかなり広く、レーザ光照射の条件設定は容易である。
【００４８】
また、下地Ｓｉ層表面をエッチング処理しない場合、下地Ｓｉ層表面には、大気性（大気中に含まれる）不純物ガ付着していることが容易に予想できる。この上に次のＳｉ層を形成すると、不純物はＳｉ層内に閉じ込められ、上側Ｓｉ層が溶融した時に融液内に融けだし、結晶化する際に結晶内に導入される。このような不純物は、得られた多結晶Ｓｉ層の品質の劣化につながる。
【００４９】
また、下地Ｓｉ層の表面に不純物が存在すると、上側Ｓｉ層を溶融した時にも融液と下地Ｓｉ結晶との接触を妨げる作用をすることが予想される。表面層を除去することにより、Ｓｉ融液が直接下地Ｓｉ層の結晶と接触することを確実にし、Ｓｉのエピタキシャル成長を確実にする。
【００５０】
上述の実施例により作成した多結晶Ｓｉ層の結晶粒径の大きさを観測するために、表面をセコエッチング（重クロム酸カリウムと弗酸と水の混合液によるエッチング）し、その後走査型電子顕微鏡で結晶粒径を観測した。結晶粒径は３００〜４００ｎｍであり、非常に大きいことが判った。
【００５１】
図５（Ａ）、（Ｂ）は、得られたＳｉ層の構成を概略的に示す。図５（Ａ）は概略上面図であり、図５（Ｂ）は概略断面図である。
【００５２】
図５（Ａ）に示すように、多結晶Ｓｉ層は多くのグレインバウンダリ７を有し、グレインバウンダリの各部分はほぼ直線状である。なお、グレインの形状を６角形で概略的に図示したが、６角形以外の形状、例えば５角形、７角形、８角形等の形状も多く存在する。また、これらの多角形の形状も不規則に変化し、一部凹んだ多角形の形状等も存在する。
【００５３】
図５（Ｂ）は、例えば５Ｂ−５Ｂ線に沿う断面の形状を概略的に示す。ＳｉＯ2 膜２の表面上に第１多結晶Ｓｉ層３ａと第２多結晶Ｓｉ層５ａを形成したが、これらの積層においてグレインバウンダリ７は連続している。但し、下側多結晶Ｓｉ層３ａと上側多結晶Ｓｉ層５ａの界面近傍には、除去し切れなかった大気性不純物の分布のピーク８が存在する。
【００５４】
また、ホール効果を用いて得られた多結晶Ｓｉ層における移動度の測定を行った。キャリア濃度が２×１０19ｃｍ-3の多結晶Ｓｉ層において、電子のホール移動度として２８ｃｍ2 ／Ｖｓｅｃを得た。この値は、キャリア濃度２×１０19ｃｍ-3の多結晶Ｓｉ層のホール移動度しては十分高いものであり、結晶性が優れていることを示す。
【００５５】
上述の実施例においては、多結晶Ｓｉ層の表面の非晶質化のために電気的に活性な不純物であるＰを用いた。電気的に不活性なＡｒを用いて表面を非晶質化した場合も実験した。Ｐに代えて、Ａｒを加速エネルギー３ｋｅＶで加速し、下地多結晶Ｓｉ層表面に照射し、表面層を非晶質化させた。次に水素プラズマにさらすことにより、表面の非晶質層を除去した。
【００５６】
水素プラズマによる下地多結晶Ｓｉ層表面の非晶質層のエッチングと、上側非晶質Ｓｉ層の成膜は、上述の実施例と同様に真空一貫プロセスで行った。その後、基板を３００℃に加熱し、エキシマレーザを照射し、非晶質Ｓｉ層を多結晶化した。
【００５７】
得られた多結晶Ｓｉ層にセコエッチングを施し、ＳＥＭにより結晶粒径を観測した。平均結晶粒径として３００〜４００ｎｍが得られた。この時のＡｒのドーズ量は３×１０13ｃｍ-3であり、燐をイオンドープした場合の約１／１００である。
【００５８】
少ないイオンドープ量でも下地多結晶Ｓｉ層表面を十分非晶質化できる理由は、Ａｒの質量がＰの質量よりも著しく重いことによる。ドーズ量を低減すれば、残留不純物として結晶中に残存する非晶質化のためのイオン（Ａｒ）の量も減少する。従って、不純物散乱の減少も期待でき、移動度が増加すると考えられる。
【００５９】
図６（Ａ）〜（Ｇ）は、このようにして形成した多結晶Ｓｉ層から半導体素子を形成する工程を示す。半導体素子の代表例としてＭＯＳトランジスタを作成する場合を示すが、他の半導体素子を形成することも可能なことは当業者に自明であろう。
【００６０】
次に、図６Ａ〜６Ｇを参照し、上記実施例もしくは他の実施例によるシリコン層の形成方法を適用した薄膜トランジスタについて説明する。
【００６１】
図６Ａは、薄膜トランジスタの概略平面図を示す。ガラス基板上に、図の横方向に延在するポリシリコン膜１２が配置されている。ポリシリコン膜１２の長さ方向のほぼ中央部においてポリシリコン膜１２と交差するゲート電極１４が配置されている。ゲート電極１４の一端は、図の横方向に延在するゲート線に連続している。ゲート電極１４及びゲート線は、Ａｌで形成された低抵抗部１４ｂとその側面を取り囲む陽極酸化膜１４ａにより構成されている。
【００６２】
図６Ｂ〜Ｇは、図６Ａの一点鎖線ＶＩ−ＶＩで示す断面における工程図を示す。
【００６３】
図６Ｂにおいて、ガラス基板１１の上に、上記実施例もしくは他の実施例による方法を用いて、厚さ約４０〜５０ｎｍのポリシリコン層を堆積し、このポリシリコン層をパターニングしてポリシリコン膜１２を形成する。ポリシリコン層のパターニングは、例えばＣｌ2 系ガスを用いたドライエッチングにより行う。
【００６４】
ポリシリコン膜１２を覆うように基板１１の全面にＳｉＯ2 からなる厚さ約１２０ｎｍのゲート絶縁膜１３を堆積する。ゲート絶縁膜１３の堆積は、例えばＳｉＨ4 とＮ2 Ｏを用いたＰＥ−ＣＶＤにより行う。
【００６５】
ゲート絶縁膜１３の上に、スパッタリングにより厚さ約３５０ｎｍのＡｌ膜を堆積する。このＡｌ膜上に、図６Ａのポリシリコン膜１２と交差するゲート電極１４と同一パターンを有するレジストパターン１５を形成する。レジストパターン１５をエッチングマスクとして、Ｃｌ2 系ガスを用いたドライエッチングによりＡｌ膜をパターニングし、レジストパターン１５で覆われた領域にゲート電極１４を残す。
【００６６】
図６Ｃに示すように、レジストパターン１５をマスクとして用い、ゲート電極１４の露出した表面を陽極酸化する。ゲート電極１４の内部にＡｌからなる低抵抗部１４ｂが残り、その側面に厚さ約１〜２μｍの陽極酸化膜１４ａが形成される。陽極酸化は、シュウ酸を成分とした水溶液中で行う。陽極酸化後、レジストパターン１５を除去する。
【００６７】
図６Ｄに示すように、ゲート電極１４をマスクとしてゲート絶縁膜１３をエッチングし、ゲート電極１４の直下にのみゲート絶縁膜１３ａを残す。ゲート絶縁膜１３のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行う。ゲート絶縁膜１３ａの両側にポリシリコン膜１２の表面の一部が露出する。
【００６８】
図６Ｅに示すように、基板全面にＰ+ イオンを注入し、レーザ照射による活性化アニールを行う。注入量は、ポリシリコン膜１２のイオン注入領域のシート抵抗が約１ｋΩ／□以下となる量とする。ポリシリコン膜１２のうち、ゲート絶縁膜１３ａの両側に露出した部分にｎ+ 型のソース領域１２Ｓ及びドレイン領域１２Ｄが形成される。
【００６９】
このようにして、Ａｌからなる低抵抗部１４ｂと、そのソース領域１２Ｓ側及びドレイン領域１２Ｄ側に配置された高抵抗部１４ａからなるゲート電極１４が形成される。
【００７０】
図６Ｆに示すように、基板全面に厚さ約３０ｎｍのＳｉＯ2 膜と厚さ約２７０ｎｍのＳｉＮ膜がこの順番に積層された層間絶縁膜１６を堆積する。ＳｉＯ2 膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮ2 Ｏを用い、成長温度を３００℃としたＰＥ−ＣＶＤにより行い、ＳｉＮ膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮＨ3 を用い、成長温度を３００℃としたＰＥ−ＣＶＤにより行う。
【００７１】
層間絶縁膜１６に、ソース領域１２Ｓ及びドレイン領域１２Ｄの各々の表面の一部を露出させるコンタクトホール１７Ｓ及び１７Ｄを形成する。ＳｉＮ膜のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行い、ＳｉＯ2 膜のエッチングは、例えばＮＨ4 ＦとＨＦとＨ2 Ｏとを混合したバッファード弗酸を用いたウェットエッチングにより行う。
【００７２】
図６Ｇにおいて、基板全面に厚さ約５０ｎｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順番に積層する。この積層構造をパターニングし、ソース領域１２Ｓに接続されたソース引出線１８Ｓ及びドレイン領域１２Ｄに接続されたドレイン引出線１８Ｄを形成する。Ｔｉ膜及びＡｌ膜のエッチングは、例えば塩素系ガスを用いたドライエッチングにより行う。
【００７３】
このようにして、上記実施例もしくは他の実施例によるシリコン層の形成方法を適用した薄膜トランジスタを形成することができる。この薄膜トランジスタのオフ電流は、従来のものに比べて少なく、かつ電界効果移動度も大きい。
【００７４】
多結晶シリコン層１２の厚さを３０ｎｍよりも薄くすると、ソース領域１２Ｓと引出線１８Ｓとの接続、及びドレイン領域１２Ｄと引出線１８Ｄとの接続が困難になる。また、シリコン層１２の厚さを１００ｎｍよりも厚くすると、リーク電流が多くなる。このため、シリコン層１２の厚さを３０〜１００ｎｍとすることが好ましい。
【００７５】
図７は、画素のスイッチング用として図６Ａに示すＴＦＴを用いた液晶表示装置のＴＦＴ基板の１画素部分の概略平面図を示す。図７の縦方向に延在する複数の信号線２０と横方向に延在する複数の制御線２１が格子模様を構成している。信号線２０と制御線２１とは、その交差箇所において層間絶縁膜により相互に絶縁されている。信号線２０と制御線２１との交差箇所に対応してＴＦＴ２２が配置されている。
【００７６】
ＴＦＴ２２のゲート電極２２Ｇは、対応する制御線２１に連続している。ＴＦＴ２２のソース領域２２Ｓは、ＴＦＴ２２を覆う層間絶縁膜上に形成された透明画素電極２３に、コンタクトホール２４Ｓを介して接続されている。ドレイン領域２２Ｄは、層間絶縁膜に形成されたコンタクトホール２４Ｄを介して、対応する信号線２０に接続されている。
【００７７】
図６Ａに示すＴＦＴを液晶表示装置に用いることにより、ＴＦＴ２２のオフ電流が低減され、表示特性を改善することができる。
【００７８】
上記実施例では、多結晶のシリコン層を形成する場合を例に説明したが、その他の多結晶の半導体層を形成することも可能である。例えば、Ｇｅ、ＳｉＧｅ合金等の多結晶層の形成に適用することが可能である。
【００７９】
図８は、システムオンパネルの構成を示す。ガラス基板５０上に図７同様の液晶表示装置（ＬＣＤ）５１、およびその駆動回路（ＤＲ）５２、５３が形成されると共に、他の領域にはＣＰＵ５５、ＲＡＭ５６も形成される。演算処理回路や記憶装置も一体化することにより、ガラス基板上に所定の機能を実現できるシステムを構成することができる。
【００８０】
以上実施例に沿って本発明を説明したが、本発明がこれらに限定されないことは当業者に自明であろう。例えば、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【００８１】
【発明の効果】
以上説明したように、本発明によれば、下地基板上に高品質の多結晶半導体層を形成することができる。例えば、高い移動度を示す多結晶Ｓｉ層をガラス基板上に形成することができる。又、結晶性の向上と共に他の半導体素子を形成することも期待でき、全周辺回路一体型の液晶表示装置や、システムオンパネル半導体装置を作成することも期待できる。
【図面の簡単な説明】
【図１】本発明の実施例による多結晶Ｓｉ層の作成工程を示す基板の断面図である。
【図２】多結晶Ｓｉ層表面をイオンドープし、非晶質化した時のラマン測定の結果を示すグラフである。
【図３】表面を非晶質化した多結晶Ｓｉ層に対し、Ｈプラズマ処理を行った時のラマン散乱測定の結果を示すグラフである。
【図４】表面をエッチングした多結晶Ｓｉ層の上に他のＳｉ層を形成し、パルスレーザ処理を行って多結晶化したＳｉ層に対するラマン散乱測定の結果を示すグラフである。
【図５】得られた積層多結晶Ｓｉ層の構成を概略的に示す平面図および断面図である。
【図６】得られた積層多結晶Ｓｉ層を用い、半導体装置を形成する工程を示す概略断面図である。
【図７】液晶表示装置の構成を概略的に示す上面図である。
【図８】システムオンパネルの概略上面図である。
【符号の説明】
１ ガラス基板
２ ＳｉＯ2 膜
３、５ シリコン層
４、６ レーザ光
７ グレインバウンダリ
１１ ガラス基板
１２ 多結晶Ｓｉ膜
１２Ｓ ソース領域
１２Ｄ ドレイン領域

Claims (4)

  1. （ａ）ガラス基板を含む下地基板を準備する工程と、
    （ｂ）前記下地基板の表面上に非晶質の第１半導体層を形成する工程と、
    （ｃ）前記第１半導体層にエキシマレーザを照射して、第１多結晶半導体層を得る工程と、
    （ｄ−０）前記第１多結晶半導体層表面の自然酸化膜をウェットエッチングする工程と、
    （ｄ−１）その後、前記第１多結晶半導体層の表面層を非晶質化する工程と、
    （ｄ−２）前記非晶質化された表面層を選択的にドライエッチングする工程と、
    （ｅ）前記エッチング後、前記第１多結晶半導体層表面を大気にさらすことなく、その上に非晶質の第２半導体層を形成する工程と、
    （ｆ）前記第２半導体層にエキシマレーザを照射して、第２多結晶半導体層を得る工程と
    を含み、前記工程（ｆ）は、前記第 1 および第２多結晶半導体層が、下面から上面に達するグレインバウンダリーを有する、連続した結晶構造となるように、前記エキシマレーザを照射する半導体装置の製造方法。
  2. 前記第１と第２の多結晶半導体層が、その界面近傍に大気性不純物濃度のピークを有する請求項１記載の半導体装置の製造方法。
  3. 前記工程（ｄ−１）が質量分析されたイオンを打ち込むイオン注入、質量分析を行わずにイオンを打ち込むイオンドーピング、プラズマからイオンを打ち込むプラズマドーピング、イオンを衝突させるスパッタリングのいずれかを利用して行われる請求項１記載の半導体装置の製造方法。
  4. 前記工程（ｄ−２）が、活性化した水素を用いて選択的に非晶質化された表面層をドライエッチングする請求項１〜３のいずれかに記載の半導体装置の製造方法。
JP32976498A 1998-11-19 1998-11-19 半導体装置の製造方法 Expired - Lifetime JP3658213B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP32976498A JP3658213B2 (ja) 1998-11-19 1998-11-19 半導体装置の製造方法
US09/376,827 US6287944B1 (en) 1998-11-19 1999-08-18 Polycrystalline semiconductor device and its manufacture method
KR1019990034596A KR100555195B1 (ko) 1998-11-19 1999-08-20 반도체 장치의 제조방법 및 반도체 장치
US09/909,696 US6566754B2 (en) 1998-11-19 2001-07-20 Polycrystalline semiconductor device and its manufacture method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32976498A JP3658213B2 (ja) 1998-11-19 1998-11-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000156346A JP2000156346A (ja) 2000-06-06
JP3658213B2 true JP3658213B2 (ja) 2005-06-08

Family

ID=18225018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32976498A Expired - Lifetime JP3658213B2 (ja) 1998-11-19 1998-11-19 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US6287944B1 (ja)
JP (1) JP3658213B2 (ja)
KR (1) KR100555195B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459301B (en) * 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
US6511898B1 (en) * 2000-05-24 2003-01-28 Advanced Micro Devices Inc. Method for controlling deposition parameters based on polysilicon grain size feedback
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP4562868B2 (ja) * 2000-06-28 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012089878A (ja) * 2000-08-25 2012-05-10 Semiconductor Energy Lab Co Ltd 発光装置
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
KR100542982B1 (ko) * 2001-10-09 2006-01-20 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
JP3643067B2 (ja) 2001-10-11 2005-04-27 株式会社半導体エネルギー研究所 半導体表示装置の設計方法
JP2003128411A (ja) * 2001-10-18 2003-05-08 Sharp Corp 板状シリコン、板状シリコンの製造方法および太陽電池
US7238557B2 (en) 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US6861339B2 (en) * 2002-10-21 2005-03-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for fabricating laminated silicon gate electrode
US6831355B2 (en) * 2002-12-04 2004-12-14 Minilogic Device Corporation Ltd. Flip-chip sub-assembly, methods of making same and device including same
KR100543655B1 (ko) * 2003-06-30 2006-01-20 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20050068207A (ko) * 2003-12-29 2005-07-05 엘지.필립스 엘시디 주식회사 ２-블록 레이저 마스크 및 이를 이용한 결정화방법
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
CN100365889C (zh) * 2006-05-18 2008-01-30 中微光电子(潍坊)有限公司 一种防止垂直腔面发射半导体激光器在湿法氧化时开裂的方法
US8129215B1 (en) * 2011-04-01 2012-03-06 James P Campbell Method for producing high temperature thin film silicon layer on glass
CN103247519B (zh) * 2013-04-26 2016-01-20 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板
CN103852951B (zh) * 2014-02-19 2016-11-16 南京大学 利用纳米硅和二氧化硅界面态来提高非线性光学性能的方法
SG11201610455TA (en) * 2014-06-24 2017-01-27 Ev Group E Thallner Gmbh Method and device for surface treatment of substrates
KR102274765B1 (ko) 2014-12-17 2021-07-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20190006777A (ko) * 2017-07-11 2019-01-21 주식회사 유진테크 기판 처리 장치
US10923593B1 (en) * 2019-08-09 2021-02-16 Micron Technology, Inc. Transistor and methods of forming transistors
CN114270530A (zh) 2019-08-09 2022-04-01 美光科技公司 晶体管及形成晶体管的方法
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
US11637175B2 (en) 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185815A (ja) 1984-10-03 1986-05-01 Sony Corp 多結晶シリコン膜の形成方法
JPS6388826A (ja) 1986-10-01 1988-04-19 Mitsubishi Electric Corp 半導体装置の製造方法
KR910005401B1 (ko) * 1988-09-07 1991-07-29 경상현 비결정 실리콘을 이용한 자기정렬 트랜지스터 제조방법
US5190613A (en) * 1988-10-02 1993-03-02 Canon Kabushiki Kaisha Method for forming crystals
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JP3197557B2 (ja) * 1990-11-27 2001-08-13 株式会社半導体エネルギー研究所 被膜形成方法
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JPH0582442A (ja) 1991-09-18 1993-04-02 Sony Corp 多結晶半導体薄膜の製造方法
JPH06163408A (ja) * 1992-11-19 1994-06-10 Casio Comput Co Ltd 半導体薄膜の結晶化方法
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP2817613B2 (ja) * 1994-02-23 1998-10-30 日本電気株式会社 結晶シリコン膜の形成方法
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5773309A (en) * 1994-10-14 1998-06-30 The Regents Of The University Of California Method for producing silicon thin-film transistors with enhanced forward current drive
TW303526B (ja) * 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JP3174486B2 (ja) * 1995-09-08 2001-06-11 シャープ株式会社 太陽電池およびその製造方法
KR100188099B1 (ko) * 1995-10-17 1999-07-01 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조방법
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09293680A (ja) 1996-04-26 1997-11-11 Japan Steel Works Ltd:The 半導体結晶膜および該結晶膜の製造方法ならびに該結晶膜の製造装置
JP3351679B2 (ja) * 1996-05-22 2002-12-03 株式会社リコー 多結晶シリコン薄膜積層体の製造方法及びシリコン薄膜太陽電池
JPH1092745A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 結晶半導体の製造方法および製造装置
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same

Also Published As

Publication number Publication date
US6287944B1 (en) 2001-09-11
US20010046755A1 (en) 2001-11-29
KR20000034903A (ko) 2000-06-26
JP2000156346A (ja) 2000-06-06
US6566754B2 (en) 2003-05-20
KR100555195B1 (ko) 2006-03-03

Similar Documents

Publication Publication Date Title
JP3658213B2 (ja) 半導体装置の製造方法
US5970369A (en) Semiconductor device with polysilicon layer of good crystallinity and its manufacture method
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
KR100431909B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP3227980B2 (ja) 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
US7534705B2 (en) Method of manufacturing a semiconductor device
JP2003086604A (ja) 薄膜半導体装置及びその基板ならびにその製造方法
JP3844640B2 (ja) 半導体装置の製造方法
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JP4316149B2 (ja) 薄膜トランジスタ製造方法
JP4987198B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JP3345363B2 (ja) 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法
KR20030015617A (ko) 결정질 실리콘의 제조방법
JPH09306839A (ja) 半導体の溶融結晶化方法及び不純物活性化方法
JP4075042B2 (ja) 半導体装置の製造方法およびこの方法で得られる半導体装置
JP3141909B2 (ja) 半導体装置作製方法
JP4271453B2 (ja) 半導体結晶化方法および薄膜トランジスタの製造方法
JPH0572556A (ja) アクテイブマトリクス基板およびアクテイブマトリクス基板の製造方法
JP4584953B2 (ja) 半導体装置の製造方法
JP2007317841A (ja) 結晶質半導体膜の製造方法
JPH09172179A (ja) 半導体装置の製造方法
Ishihara et al. Location-control of large grains by μ-czochralski (grain filter) process and its application to single-crystalline silicon thin-film transistors
JPH0778760A (ja) 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法
JP2008172150A (ja) 半導体装置、半導体装置の製造方法、液晶表示装置及び多結晶ケイ素膜

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110318

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120318

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130318

Year of fee payment: 8