CN103247519B - 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板 - Google Patents

低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板 Download PDF

Info

Publication number
CN103247519B
CN103247519B CN201310150809.8A CN201310150809A CN103247519B CN 103247519 B CN103247519 B CN 103247519B CN 201310150809 A CN201310150809 A CN 201310150809A CN 103247519 B CN103247519 B CN 103247519B
Authority
CN
China
Prior art keywords
thin film
nano
film
preparation
temperature polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310150809.8A
Other languages
English (en)
Other versions
CN103247519A (zh
Inventor
刘震
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310150809.8A priority Critical patent/CN103247519B/zh
Priority to US14/241,611 priority patent/US9064703B2/en
Priority to PCT/CN2013/076957 priority patent/WO2014172963A1/zh
Publication of CN103247519A publication Critical patent/CN103247519A/zh
Application granted granted Critical
Publication of CN103247519B publication Critical patent/CN103247519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的实施例提供了一种低温多晶硅薄膜及其制备方法、薄膜晶体管及其制备方法和显示面板，涉及液晶显示技术，为减少晶界及缺陷，提高薄膜晶体管的质量而发明。所述低温多晶硅薄膜的制备方法包括：所述低温多晶硅薄膜由纳米硅薄膜晶化形成。本发明可用于液晶显示设备的制备中。

Description

低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板
技术领域
本发明涉及液晶显示技术，尤其涉及一种低温多晶硅薄膜及其制备方法、薄膜晶体管及其制备方法和显示面板。
背景技术
低温多晶硅薄膜晶体管（LTPS-TFT）相较于非晶硅（a-Si）薄膜晶体管具有更加优异的物理电学性能。LTPS-TFT的TFT组件较a-Si更小，因而可使光的穿透率提高，进而可减小背光负荷，延长液晶显示面板的寿命。此外，由于低温多晶硅薄膜（LTPS）能够直接在基板上制成高速CMOS（ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体）驱动电路系统，这样外部的印制电路板接脚亦较少，接线的连接点较少，使液晶显示面板产生缺陷的几率减小，增加了耐用度。
低温多晶硅薄膜晶体管中以多晶硅薄膜作为有源层。现有技术在形成多晶硅薄膜有源层的工艺过程中，首先沉积无定型非晶硅薄膜作为前驱薄膜，然后通过例如准分子激光退火法将前驱薄膜晶化为多晶硅薄膜。但是，在该方法中，准分子激光器产生的脉冲激光脉宽短、熔融时间仅数十纳秒、晶化速率很快，导致生成的晶粒尺寸小，容易在沟道中产生较多的晶界，降低载流子迁移率，增加漏电流。另外由于使用无定型非晶硅薄膜为前驱薄膜，非晶硅熔点仍然较高，而激光晶化的能量是受一定的范围限制的，能量过低时所能完全熔解的非晶硅集中在表层，底层温度低于晶化硅的熔点，则呈现半熔解状态，晶化的方向将由为熔融的籽晶向上生长，多晶硅呈柱状的，所以更影响了载流子迁移率的提高，但如果提高入射激光的能量密度，则容易造成结晶颗粒不均匀，有明显的凸起，对后续薄膜的沉积产生不利的影响。
发明内容
本发明的实施例的主要目的在于，提供一种低温多晶硅薄膜及其制备方法、薄膜晶体管及其制备方法和显示面板，能够减少晶界及缺陷，提高薄膜晶体管质量。
为达到上述目的，本发明的实施例采用如下技术方案：
一种低温多晶硅薄膜的制备方法，所述低温多晶硅薄膜通过以纳米硅薄膜作为前驱体进行晶化而形成。
可选的，所述方法包括下述步骤：
沉积纳米硅薄膜；
对所述沉积的纳米硅薄膜进行退氢处理；以及
将所述退氢处理后的纳米硅薄膜晶化形成低温多晶硅薄膜。
可选的，所述沉积的纳米硅薄膜包含的晶态的纳米硅晶粒的体积占所述沉积的纳米硅薄膜的体积的50-60%。
可选的，所述沉积纳米硅薄膜的步骤包括：
采用等离子增强化学气相沉积法沉积纳米硅薄膜。
可选的，在所述采用等离子增强化学气相沉积法沉积纳米硅薄膜的过程中，反应气体为99.999%的硅烷及99.999%的氢气的混合气体，其中，硅烷在所述混合气体中的质量百分含量为0.1-10%，所述混合气体的流量为100-1500sppm，工作气压为10-2-103Pa。
可选的，在所述采用等离子增强化学气相沉积法沉积纳米硅薄膜的过程中，射频频率为：13.56MHz，射频功率为30-500W。
可选的，在所述采用等离子增强化学气相沉积法沉积纳米硅薄膜的过程中，沉积时间为20秒-30分钟。
可选的，所述沉积的纳米硅薄膜的厚度为30-100nm。
可选的，所述沉积的纳米硅薄膜中的纳米硅的粒度为1-40nm，平均粒度为1-20nm。
可选的，所述将所述纳米硅薄膜晶化形成低温多晶硅薄膜的步骤包括：
采用准分子激光退火法、固相晶化法或金属诱导横向晶化法将所述纳米硅薄膜晶化形成低温多晶硅薄膜。
可选的，在所述将所述纳米硅薄膜晶化形成低温多晶硅薄膜的步骤为包括采用准分子激光脉冲退火法将所述纳米硅薄膜晶化形成低温多晶硅薄膜的情况下，其中，激光脉冲频率为200-400Hz，激光能量密度为240-250mJ/cm2。
一种薄膜晶体管的制备方法，包括本发明实施例提供的所述的低温多晶硅薄膜的制备方法。
一种低温多晶硅薄膜，所述低温多晶硅薄膜为通过本发明实施例提供的方法制备而成的。
一种薄膜晶体管，所述薄膜晶体管包括本发明实施例提供的低温多晶硅薄膜。
一种显示面板，所述显示面板包括本发明实施例提供的所述的薄膜晶体管。
本发明实施例提供了低温多晶硅薄膜及其制备方法、低温多晶硅薄膜晶体管及其制备方法和显示面板，其中的低温多晶硅薄膜是以由纳米硅薄膜作为前驱体进行晶化而形成的，由于纳米硅薄膜中含有一定量的晶态的纳米硅晶粒，因此，在纳米硅薄膜晶化成低温多晶硅薄膜的过程中，多晶硅薄膜能够以这些晶态的纳米硅晶粒为籽晶进行生长，因此，使得晶化形成的多晶硅薄膜中的晶粒尺寸较大，减少了沟道中产生的晶界，进而提高了载流子的迁移率，降低了漏电流，从而提高了多晶硅薄膜的质量。此外，以纳米硅薄膜作为前驱体进行晶化，克服了以非定型非晶硅薄膜为前驱薄膜时对激光晶化能量的严格的范围限制，可在生产过程中较容易的控制反应条件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种低温多晶硅薄膜的制备方法的流程图；
图2为图1中的低温多晶硅薄膜的制备方法示意图；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图。
附图标记
（1）玻璃基板
（2）缓冲层
（3）多晶硅薄膜有源层
（4）栅极
（5）栅极绝缘层
（3）a多晶硅薄膜有源层左侧的高掺杂源区
（3）b多晶硅薄膜有源层右侧的漏区
（6）源极
（7）漏极
（8）准分子激光器产生的激光
（9）激光的移动方向
（10）纳米硅薄膜层
（11）激光与纳米硅薄膜相作用发生晶化的区域
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图对本发明实施例提供的低温多晶硅薄膜及其制备方法、薄膜晶体管及其制备方法、显示面板进行详细描述。
本发明实施例提供了一种低温多晶硅薄膜的制备方法，其中，所述低温多晶硅薄膜通过以纳米硅薄膜作为前驱体进行晶化而形成，也即采用了纳米硅薄膜为多晶硅薄膜的前驱薄膜。
低温多晶硅薄膜（LTPS）是多晶硅薄膜的一个分支，除此之外还有高温多晶硅薄膜（HTPS）。高温多晶硅薄膜在制备工艺中需要1000℃以上的高温氧化技术方能将非晶硅结构特性转化为多晶硅结构。而低温多晶硅薄膜的制备工艺通常是在600℃以下完成的，相比于高温多晶硅薄膜而言大大降低了能耗。
纳米硅薄膜是由大量纳米尺寸的硅微晶粒构成的一种低纤维材料，并含有一定量的晶态成分。例如占纳米硅薄膜中体积40-70%的晶态成分，也即晶态的纳米硅晶粒，当然该比例仅为举例说明，本领域技术人员可根据本说明书公开的原理选择具有其他含量晶态成分的纳米硅薄膜。
纳米硅薄膜可通过PECVD（PlasmaEnhancedChemicalVaporDeposition，等离子增强化学气相沉积）方法沉积而成。可以理解的是，本领域技术人员还可以通过其他方法形成所述纳米硅薄膜，例如溅射（sputter）方法等。
在形成了具有一定量晶态成分的纳米硅薄膜后，可以采用ELA（ExcimerLaserAnnealing，准分子激光退火）方法将该纳米硅薄膜晶化形成低温多晶硅薄膜。可以理解的是，本领域技术人员还可通过其他方法晶化形成多晶硅薄膜，例如通过SPC（SolidPhaseCrystallization，固相晶化）方法或者MILC（MetalInducedLateralCrystallization，金属诱导横向晶化）方法等。
在采用上述方法将纳米硅薄膜晶化成低温多晶硅薄膜的过程中，多晶硅薄膜能够以晶态的纳米硅晶粒为籽晶（seed）进行生长，因此，使得晶化形成的多晶硅薄膜中的晶粒尺寸较大，减少了沟道中产生的晶界，从而提高了载流子的迁移率，降低了漏电流，从而提高了多晶硅薄膜的质量。此外，以纳米硅薄膜作为前驱体进行晶化，克服了以非定型非晶硅薄膜为前驱薄膜时对激光晶化能量的严格的范围限制，可在生产过程中较容易的控制反应条件。
本发明实施例提供了另一种低温多晶硅薄膜的制备方法，如图1所示，所示方法包括如下步骤：
101、沉积纳米硅薄膜；
在本步骤中，优选的，如图2所示，采用PECVD方法沉积纳米硅薄膜（10）。在纳米硅薄膜（10）沉积的初期阶段，纳米硅并没有形成晶相结构。纳米硅薄膜（10）中仅含有极少量的纳米级别小颗粒的非晶硅结构的纳米硅，也即此时纳米硅薄膜（10）中没有晶态成分存在。在沉积的过程中，随着纳米硅薄膜（10）的增厚，颗粒尺寸生长，逐步形成带有少量晶相的高度晶化的纳米硅晶粒。
此处PECVD方法采用硅烷（SiH4）和氢气（H2）的混合气体为反应气体。其中，H基对纳米硅薄膜表面的弱的Si-Si键起到刻蚀作用，去掉了弱的Si-Si键，留下强的Si-Si键，使得纳米硅薄膜（10）的生长速度不至于过快，使其中键合良好的晶格结构得意保存下来，而无序网格成分降到最低，从而形成纳米硅晶粒。本步骤中形成的纳米硅晶粒占纳米硅薄膜体积的50-60%。
可以理解的是，在本步骤之前可以包括在玻璃基板上沉积缓冲层的步骤，本发明对此不作具体限定，本领域技术人员可根据本领域公知常识或常用技术手段沉积所述缓冲层。如图2所示，首先在玻璃基板（1）上沉积缓冲层（2），然后在缓冲层（2）上沉积纳米硅薄膜（10）。
102、对所述沉积的纳米硅薄膜进行退氢处理；
在本步骤中，例如350-550℃的温度下以退氢工艺处理50-120分钟。优选的，在450℃的温度下退火90分钟。
103、将所述退氢处理后的纳米硅薄膜晶化形成低温多晶硅薄膜。
在本步骤中，采用ELA方法将纳米硅薄膜晶化形成低温多晶硅薄膜。如图2所示，图中示出了准分子激光器产生的激光沿箭头示出的方向在纳米硅薄膜（10）上方从右向左移动，以对其进行晶化的示意图。其中（11）为此时正在被晶化的纳米硅薄膜（10）的区域，在其右侧为已经晶化成的多晶硅薄膜有源层（3）。
本发明实施例提供的低温多晶硅薄膜的制备方法，采用PECVD方法沉积纳米硅薄膜，沉积的纳米硅薄膜中含有占纳米硅薄膜体积的50-60%的纳米硅晶粒。然后对纳米硅薄膜进行脱氢处理，最后将纳米硅薄膜晶化即形成低温多晶硅薄膜。由于在纳米硅薄膜晶化成低温多晶硅薄膜的过程中，多晶硅薄膜能够以这些晶态的纳米硅晶粒为籽晶（seed）进行生长，因此，使得晶化形成的多晶硅薄膜中的晶粒尺寸较大，减少了沟道中产生的晶界，从而提高了载流子的迁移率，降低了漏电流，从而提高了多晶硅薄膜的质量。此外，以纳米硅薄膜作为前驱体进行晶化，克服了以非定型非晶硅薄膜为前驱薄膜时对激光晶化能量的严格的范围限制，可在生产过程中较容易的控制反应条件。
在形成纳米硅薄膜的过程中，最好选择合适的沉积工艺参数控制纳米硅薄膜的生长速率在适宜的范围内。
因此，优选的，在本发明提供的又一实施例中，步骤101中可以采取如下工艺参数沉积纳米硅薄膜。反应气体为99.999%的硅烷及99.999%的氢气的混合气体，其中，硅烷在所述混合气体中的质量百分含量为0.1-10%，所述混合气体的流量为100-1500sppm，工作气压为10-2-103Pa。进一步优选的，硅烷在所述混合气体中的质量百分含量为10%。进一步优选的，工作气压为102Pa。
优选的，为了进一步提高多晶硅薄膜的质量，在本发明提供的又一实施例中，步骤101中可以采取如下工艺参数沉积纳米硅薄膜。射频频率为：13.56MHz，射频功率为30-500W。进一步优选的，射频功率为100W。
优选的，为了进一步提高多晶硅薄膜的质量，在本发明提供的又一实施例中，优选的，步骤101中可以采取如下工艺参数沉积纳米硅薄膜。沉积时间为20秒-30分钟。
优选的，为了进一步提高多晶硅薄膜的质量，在本发明提供的又一实施例中，步骤101中可以采取如下工艺参数沉积纳米硅薄膜。所述沉积的纳米硅薄膜的厚度为30-100nm。进一步优选的，纳米硅薄膜的厚度为50nm。
优选的，为了进一步提高多晶硅薄膜的质量，在本发明提供的又一实施例中，步骤101中可以采取如下工艺参数沉积纳米硅薄膜。所述沉积的纳米硅薄膜中的纳米硅的粒度为1-40nm，平均粒度为1-20nm。进一步优选的，纳米硅的粒度为20nm。其中，所述纳米硅包括形成晶态结构的纳米硅颗粒（晶粒）及未形成晶相结构的非晶硅颗粒。
优选的，为了进一步提高多晶硅薄膜的质量，在本发明提供的又一实施例中，步骤103中可采取如下工艺参数将所述纳米硅薄膜晶化形成低温多晶硅薄膜。采用准分子激光退火法将所述纳米硅薄膜晶化形成低温多晶硅薄膜，其中，激光脉冲频率为200-400Hz，激光能量密度为240-250mJ/cm2。
可以理解的是，可以将上述实施例中的沉积纳米硅薄膜的各个工艺参数组合应用，此处不再赘述。
与上述低温多晶硅薄膜的制备方法相对应的，本发明实施例还提供了一种薄膜晶体管的制备方法，其特征在于，所述制备方法包括本发明实施例提供的低温多晶硅薄膜的制备方法。本发明实施例提供的薄膜晶体管的制备方法，薄膜晶体管中的低温多晶硅薄膜由纳米硅薄膜晶化而成，使得晶化形成的多晶硅薄膜中的晶粒尺寸较大，减少了沟道中产生的晶界，从而提高了载流子的迁移率，降低了漏电流，从而提高了多晶硅薄膜的质量。此外，以纳米硅薄膜作为前驱体进行晶化，克服了以非定型非晶硅薄膜为前驱薄膜时对激光晶化能量的严格的范围限制，可在生产过程中较容易的控制反应条件。
与上述低温多晶硅薄膜制备方法相对应的，本发明实施例还提供了一种低温多晶硅薄膜，该低温多晶硅薄膜由本发明实施例提供的上述各低温多晶硅薄膜制备方法制备而成。如图2所示，（3）即为通过上述实施例中的低温多晶硅薄膜制备方法制备而成的多晶硅薄膜有源层。
本发明实施例提供的低温多晶硅薄膜，由纳米硅薄膜晶化而成，使得晶化形成的多晶硅薄膜中的晶粒尺寸较大，减少了沟道中产生的晶界，从而提高了载流子的迁移率，降低了漏电流，从而提高了多晶硅薄膜的质量。此外，以纳米硅薄膜作为前驱体进行晶化，克服了以非定型非晶硅薄膜为前驱薄膜时对激光晶化能量的严格的范围限制，可在生产过程中较容易的控制反应条件。
与上述低温多晶硅薄膜相对应的，本发明实施例还提供了一种薄膜晶体管，该薄膜晶体管包括本发明实施例提供的上述各低温多晶硅薄膜。
如图3所示，为采用本发明实施例提供的低温多晶硅薄膜作为有源层的薄膜晶体管。其中，（1）为玻璃基板，（2）为缓冲，（3）为多晶硅薄膜有源层，（4）为栅极，（5）为栅极绝缘层，（3）a为多晶硅薄膜有源层左侧的高掺杂源区，（3）b为多晶硅薄膜有源层右侧的漏区，（6）为源极，（7）为漏极。可以理解的是，图3仅为本发明实施例提供的薄膜晶体管的示意说明，本领技术人员还可根据本领域的公知常识或常用技术手段获得其他形式的包括本发明低温多晶硅薄膜的晶体管。
本发明实施例提供的薄膜晶体管，采用了由纳米硅薄膜晶化而成的低温多晶硅薄膜作为有源层，使得晶化形成的多晶硅薄膜中的晶粒尺寸较大，减少了沟道中产生的晶界，从而提高了载流子的迁移率，降低了漏电流，从而提高了薄膜晶体管的质量。此外，以纳米硅薄膜作为前驱体进行晶化，克服了以非定型非晶硅薄膜为前驱薄膜时对激光晶化能量的严格的范围限制，可在生产过程中较容易的控制反应条件。
与上述薄膜晶体管相对应的，本发明实施例还提供了一种显示面板，所述显示面板包括本发明实施例提供的薄膜晶体管。本发明实施例提供的显示面板，其薄膜晶体管中低温多晶硅薄膜由纳米硅薄膜晶化而成，使得晶化形成的多晶硅薄膜中的晶粒尺寸较大，减少了沟道中产生的晶界，从而提高了载流子的迁移率，降低了漏电流，从而提高了多晶硅薄膜的质量。此外，以纳米硅薄膜作为前驱体进行晶化，克服了以非定型非晶硅薄膜为前驱薄膜时对激光晶化能量的严格的范围限制，可在生产过程中较容易的控制反应条件。
为了更好的说明上述低温多晶硅薄膜及其制备方法，下面以四个具体实施例进行详细说明。
实施例1
在玻璃基板上使用PECVD工艺分别沉积80nm及100nm的SiNx及SiO2，形成SiNx及SiO2双层缓冲层。
使用PECVD工艺在双缓冲层上沉积纳米硅薄膜层。工艺参数如下：反应气体为99.999%的硅烷（SiH4）及99.999%的氢气（H2）的混合气体，其中，硅烷的含量为1wt%；混合气体流量为300sppm；射频频率为13.56MHz；射频功率为100W；工作气压为100Pa；玻璃基板的温度为180℃；沉积时间为10分钟。在上述工艺参数下沉积得到纳米硅薄膜层，其中，经测试，纳米硅薄膜的厚度为40nm，纳米硅的平均粒度为15nm，晶态的纳米硅晶粒占纳米硅薄膜体积的52%。
将纳米硅薄膜层经450℃退氢工艺处理90分钟，然后将纳米硅薄膜层经XeCl准分子激光退火工艺进行处理。工艺参数如下：玻璃基板温度为350℃，环境气氛为20Pa的氮气保护气氛，激光脉冲频率为300Hz，激光能量密度为250mJ/cm2。在上述工艺参数下，纳米硅薄膜层晶化为多晶硅薄膜层。
实施例2
在玻璃基板上使用PECVD工艺分别沉积80nm及100nm的SiNx及SiO2，形成SiNx及SiO2双层缓冲层。
使用PECVD工艺在双缓冲层上沉积纳米硅薄膜层。工艺参数如下：反应气体为99.999%的硅烷（SiH4）及99.999%的氢气（H2）的混合气体，其中，硅烷的含量为0.8wt%；混合气体流量为250sppm；射频频率为13.56MHz；射频功率为150W；工作气压为150Pa；玻璃基板的温度为200℃；沉积时间为12分钟。在上述工艺参数下沉积得到纳米硅薄膜层，其中，经测试，纳米硅薄膜的厚度为50nm，纳米硅的平均粒度为18nm，晶态的纳米硅晶粒占纳米硅薄膜体积的57%。
将纳米硅薄膜层经450℃退氢工艺处理90分钟，然后将纳米硅薄膜层经XeCl准分子激光退火工艺进行处理。工艺参数如下：玻璃基板温度为350℃，环境气氛为10Pa的氮气保护气氛，激光脉冲频率为300Hz，激光能量密度为240mJ/cm2。在上述工艺参数下，纳米硅薄膜层晶化为多晶硅薄膜层。
实施例3
在玻璃基板上使用PECVD工艺分别沉积80nm及100nm的SiNx及SiO2，形成SiNx及SiO2双层缓冲层。
使用PECVD工艺在双缓冲层上沉积纳米硅薄膜层。工艺参数如下：反应气体为99.999%的硅烷（SiH4）及99.999%的氢气（H2）的混合气体，其中，硅烷的含量为1wt%；混合气体流量为1300sppm；射频频率为13.56MHz；射频功率为200W；工作气压为100Pa；玻璃基板的温度为180℃；沉积时间为10分钟。在上述工艺参数下沉积得到纳米硅薄膜层，其中，经测试，纳米硅薄膜的厚度为70nm，纳米硅的平均粒度为5nm，晶态的纳米硅晶粒占纳米硅薄膜体积的55%。
将纳米硅薄膜层经480℃退氢工艺处理85分钟，然后将纳米硅薄膜层经XeCl准分子激光退火工艺进行处理。工艺参数如下：玻璃基板温度为350℃，环境气氛为20Pa的氮气保护气氛，激光脉冲频率为220Hz，激光能量密度为250mJ/cm2。在上述工艺参数下，纳米硅薄膜层晶化为多晶硅薄膜层。
实施例4
在玻璃基板上使用PECVD工艺分别沉积80nm及100nm的SiNx及SiO2，形成SiNx及SiO2双层缓冲层。
使用PECVD工艺在双缓冲层上沉积纳米硅薄膜层。工艺参数如下：反应气体为99.999%的硅烷（SiH4）及99.999%的氢气（H2）的混合气体，其中，硅烷的含量为1wt%；混合气体流量为200sppm；射频频率为13.56MHz；射频功率为400W；工作气压为100Pa；玻璃基板的温度为180℃；沉积时间为10分钟。在上述工艺参数下沉积得到纳米硅薄膜层，其中，经测试，纳米硅薄膜的厚度为100nm，纳米硅的平均粒度为12nm，晶态的纳米硅晶粒占纳米硅薄膜体积的54%。
将纳米硅薄膜层经320℃退氢工艺处理110分钟，然后将纳米硅薄膜层经XeCl准分子激光退火工艺进行处理。工艺参数如下：玻璃基板温度为350℃，环境气氛为20Pa的氮气保护气氛，激光脉冲频率为350Hz，激光能量密度为250mJ/cm2。在上述工艺参数下，纳米硅薄膜层晶化为多晶硅薄膜层。
实施例5
在玻璃基板上使用PECVD工艺分别沉积80nm及100nm的SiNx及SiO2，形成SiNx及SiO2双层缓冲层。
使用PECVD工艺在双缓冲层上沉积纳米硅薄膜层。工艺参数如下：反应气体为99.999%的硅烷（SiH4）及99.999%的氢气（H2）的混合气体，其中，硅烷的含量为1wt%；混合气体流量为100sppm；射频频率为13.56MHz；射频功率为30W；工作气压为10-2Pa；玻璃基板的温度为180℃；沉积时间为20秒。在上述工艺参数下沉积得到纳米硅薄膜层，其中，经测试，纳米硅薄膜的厚度为30nm，纳米硅的平均粒度为1nm，晶态的纳米硅晶粒占纳米硅薄膜体积的50%。
将纳米硅薄膜层经320℃退氢工艺处理110分钟，然后将纳米硅薄膜层经XeCl准分子激光退火工艺进行处理。工艺参数如下：玻璃基板温度为350℃，环境气氛为20Pa的氮气保护气氛，激光脉冲频率为200Hz，激光能量密度为245mJ/cm2。在上述工艺参数下，纳米硅薄膜层晶化为多晶硅薄膜层。
实施例6
在玻璃基板上使用PECVD工艺分别沉积80nm及100nm的SiNx及SiO2，形成SiNx及SiO2双层缓冲层。
使用PECVD工艺在双缓冲层上沉积纳米硅薄膜层。工艺参数如下：反应气体为99.999%的硅烷（SiH4）及99.999%的氢气（H2）的混合气体，其中，硅烷的含量为1wt%；混合气体流量为1500sppm；射频频率为13.56MHz；射频功率为500W；工作气压为1000Pa；玻璃基板的温度为180℃；沉积时间为30分钟。在上述工艺参数下沉积得到纳米硅薄膜层，其中，经测试，纳米硅薄膜的厚度为90nm，纳米硅的平均粒度为40nm，晶态的纳米硅晶粒占纳米硅薄膜体积的60%。
将纳米硅薄膜层经320℃退氢工艺处理110分钟，然后将纳米硅薄膜层经XeCl准分子激光退火工艺进行处理。工艺参数如下：玻璃基板温度为350℃，环境气氛为20Pa的氮气保护气氛，激光脉冲频率为400Hz，激光能量密度为248mJ/cm2。在上述工艺参数下，纳米硅薄膜层晶化为多晶硅薄膜层。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种低温多晶硅薄膜的制备方法，其特征在于，包括下述步骤：
沉积纳米硅薄膜；
对所述沉积的纳米硅薄膜进行退氢处理；以及
将所述退氢处理后的纳米硅薄膜晶化形成低温多晶硅薄膜；
其中，所述沉积的纳米硅薄膜包含的晶态的纳米硅晶粒的体积占所述沉积的纳米硅薄膜的体积的50-60％。
2.根据权利要求1所述的制备方法，其特征在于，所述沉积纳米硅薄膜的步骤包括：
采用等离子增强化学气相沉积法沉积纳米硅薄膜。
3.根据权利要求2所述的制备方法，其特征在于，在所述采用等离子增强化学气相沉积法沉积纳米硅薄膜的过程中，反应气体为99.999％的硅烷及99.999％的氢气的混合气体，其中，硅烷在所述混合气体中的质量百分含量为0.1-10％，所述混合气体的流量为100-1500sppm，工作气压为10-2-103Pa。
4.根据权利要求2所述的制备方法，其特征在于，在所述采用等离子增强化学气相沉积法沉积纳米硅薄膜的过程中，射频频率为：13.56MHz，射频功率为30-500W。
5.根据权利要求2所述的制备方法，其特征在于，在所述采用等离子增强化学气相沉积法沉积纳米硅薄膜的过程中，沉积时间为20秒-30分钟。
6.根据权利要求2所述的制备方法，其特征在于，所述沉积的纳米硅薄膜的厚度为30-100nm。
7.根据权利要求2所述的制备方法，其特征在于，所述沉积的纳米硅薄膜中的纳米硅的粒度为1-40nm，平均粒度为1-20nm。
8.根据权利要求1所述的制备方法，其特征在于，所述将所述纳米硅薄膜晶化形成低温多晶硅薄膜的步骤包括：
采用准分子激光退火法、固相晶化法或金属诱导横向晶化法将所述纳米硅薄膜晶化形成低温多晶硅薄膜。
9.根据权利要求8所述的制备方法，其特征在于，在所述将所述纳米硅薄膜晶化形成低温多晶硅薄膜的步骤为采用准分子激光退火法将所述纳米硅薄膜晶化形成低温多晶硅薄膜的情况下，激光脉冲频率为200-400Hz，激光能量密度为240-250mJ/cm2。
10.一种薄膜晶体管的制备方法，其特征在于，包括如权利要求1-9任一项所述的低温多晶硅薄膜的制备方法。
11.一种低温多晶硅薄膜，其特征在于，所述低温多晶硅薄膜为通过权利要求1-9任一项所述的方法制备而成的。
12.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括权利要求11所述的低温多晶硅薄膜。
13.一种显示面板，其特征在于，所述显示面板包括如权利要求12所述的薄膜晶体管。
CN201310150809.8A 2013-04-26 2013-04-26 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板 Active CN103247519B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310150809.8A CN103247519B (zh) 2013-04-26 2013-04-26 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板
US14/241,611 US9064703B2 (en) 2013-04-26 2013-06-07 Low temperature polysilicon film, thin film transistor, manufacturing method thereof and display panel
PCT/CN2013/076957 WO2014172963A1 (zh) 2013-04-26 2013-06-07 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310150809.8A CN103247519B (zh) 2013-04-26 2013-04-26 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板

Publications (2)

Publication Number Publication Date
CN103247519A CN103247519A (zh) 2013-08-14
CN103247519B true CN103247519B (zh) 2016-01-20

Family

ID=48926949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310150809.8A Active CN103247519B (zh) 2013-04-26 2013-04-26 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板

Country Status (3)

Country Link
US (1) US9064703B2 (zh)
CN (1) CN103247519B (zh)
WO (1) WO2014172963A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115595144A (zh) * 2022-10-28 2023-01-13 广东省科学院半导体研究所（Cn） 激光退火SiOx薄膜制备纳米硅的方法及其制得的产物

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1465755A (zh) * 2002-06-05 2004-01-07 ���ǵ�����ʽ���� 使用纳米颗粒结晶无定形硅的方法
CN101131964A (zh) * 2006-08-25 2008-02-27 中华映管股份有限公司 薄膜晶体管阵列基板的制造方法
CN101236898A (zh) * 2007-02-02 2008-08-06 群康科技(深圳)有限公司 低温多晶硅薄膜制作方法
CN102263014A (zh) * 2011-07-29 2011-11-30 南开大学 一种用晶核预控制激光晶化法制备多晶硅薄膜材料的方法
CN102629558A (zh) * 2012-01-09 2012-08-08 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
US6620713B2 (en) * 2002-01-02 2003-09-16 Intel Corporation Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication
CN101245488A (zh) 2007-02-14 2008-08-20 北京行者多媒体科技有限公司 临界条件下生长纳米晶硅的方法
TWI394071B (zh) * 2009-08-14 2013-04-21 Au Optronics Corp 有機發光二極體觸控面板及其製作方法
WO2011040279A1 (ja) * 2009-10-01 2011-04-07 シャープ株式会社 半導体装置およびその製造方法
US20130105806A1 (en) 2011-11-01 2013-05-02 Guojun Liu Structures incorporating silicon nanoparticle inks, densified silicon materials from nanoparticle silicon deposits and corresponding methods
CN102709160B (zh) 2012-03-01 2018-06-22 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1465755A (zh) * 2002-06-05 2004-01-07 ���ǵ�����ʽ���� 使用纳米颗粒结晶无定形硅的方法
CN101131964A (zh) * 2006-08-25 2008-02-27 中华映管股份有限公司 薄膜晶体管阵列基板的制造方法
CN101236898A (zh) * 2007-02-02 2008-08-06 群康科技(深圳)有限公司 低温多晶硅薄膜制作方法
CN102263014A (zh) * 2011-07-29 2011-11-30 南开大学 一种用晶核预控制激光晶化法制备多晶硅薄膜材料的方法
CN102629558A (zh) * 2012-01-09 2012-08-08 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
铝诱导纳米硅制备大晶粒多晶硅薄膜的研究;方茹;《人工晶体学报》;20111231;第40卷(第6期);1388页第二段至1389页第一段 *

Also Published As

Publication number Publication date
US9064703B2 (en) 2015-06-23
US20140332818A1 (en) 2014-11-13
CN103247519A (zh) 2013-08-14
WO2014172963A1 (zh) 2014-10-30

Similar Documents

Publication Publication Date Title
TW303526B (zh)
CN101765917A (zh) 显示器件及具有该显示器件的电子设备及其制造方法
CN102709160A (zh) 一种低温多晶硅薄膜的制作方法和低温多晶硅薄膜
CN104600028B (zh) 低温多晶硅tft基板的制作方法及其结构
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN102651311A (zh) 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
Cheng et al. Electrical properties of indium aluminum zinc oxide thin film transistors
CN106128940B (zh) 一种低温多晶硅薄膜的制备方法
Hatano et al. 12.4: Late‐News Paper: Selectively Enlarging Laser Crystallization Technology for High and Uniform Performance Poly‐Si TFTs
CN103247519B (zh) 低温多晶硅薄膜、薄膜晶体管、其制备方法及显示面板
KR20040025603A (ko) 반도체 장치의 제조 방법
CN102832169A (zh) 阵列基板及其制备方法、显示器件
US9768312B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display device
Guo et al. Influences of CuO phase on electrical and optical performance of Cu2O films prepared by middle frequency magnetron sputtering
CN107819021B (zh) 一种柔性oled显示面板的制备方法及柔性oled显示面板
TW521434B (en) Thin-film semiconductor device fabrication method
CN106847675B (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示面板
CN104992969A (zh) 具有缓冲层的半导体器件及其制作方法
US9837542B2 (en) Polycrystalline silicon thin-film transistor
CN105742370B (zh) 低温多晶硅薄膜晶体管的制备方法
JP2004134773A (ja) 半導体装置の製造方法
CN101487114B (zh) 一种低温多晶硅薄膜器件及其制造方法
Rana et al. Single-Grain Si TFTs and Circuits Inside Location-Controlled Grains Fabricated Using a Capping Layer of $\hbox {SiO} _ {2} $
CN105990098B (zh) 形成多晶硅薄膜的方法及包含多晶硅薄膜的薄膜晶体管
Lee 15.1: Invited Paper: Super Grain Silicon Technology for AMOLED TV Applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant