CN104600028B - 低温多晶硅tft基板的制作方法及其结构 - Google Patents
低温多晶硅tft基板的制作方法及其结构 Download PDFInfo
- Publication number
- CN104600028B CN104600028B CN201410817492.3A CN201410817492A CN104600028B CN 104600028 B CN104600028 B CN 104600028B CN 201410817492 A CN201410817492 A CN 201410817492A CN 104600028 B CN104600028 B CN 104600028B
- Authority
- CN
- China
- Prior art keywords
- section
- polysilicon
- polysilicon section
- low temperature
- tft substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 187
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 130
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 55
- 239000012212 insulator Substances 0.000 claims abstract description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000002425 crystallisation Methods 0.000 claims abstract description 18
- 230000008025 crystallization Effects 0.000 claims abstract description 18
- 238000005224 laser annealing Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 75
- 239000013078 crystal Substances 0.000 claims description 32
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 239000010408 film Substances 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种低温多晶硅TFT基板的制作方法及其结构，该方法包括：步骤1、提供基板(1)，沉积缓冲层(2)；步骤2、沉积并图案化非晶硅层(3)；步骤3、沉积并图案化氧化硅层(4)；步骤4、以氧化硅层(4)为光罩，对非晶硅层(3)进行准分子激光退火处理，使其结晶、转变为多晶硅层；步骤5、得到第一多晶硅段(31)与第二多晶硅段(32)；步骤6、分别在第一多晶硅段(31)、第二多晶硅段(32)上定义出N型重掺杂和N型轻掺杂区域，并得到轻掺杂漏区；步骤7、沉积并图案化栅极绝缘层(5)；步骤8、形成第一栅极(61)、及第二栅极(62)；步骤9、形成过孔(70)；步骤10、形成第一源/漏极(81)、及第二源/漏极(82)。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种低温多晶硅TFT基板的制作方法及其结构。
背景技术
薄膜晶体管液晶显示器(Thin-film transisitor liquid cystal display，TFT-LCD)分为多晶硅(Poly-Si)技术与非晶硅(a-Si)技术，低温多晶硅(Low TemperaturePoly-silicon，LTPS)技术是新一代薄膜晶体管液晶显示器的制造技术，与传统非晶硅显示器最大差异在于低温多晶硅显示器反应速度较快，且有高亮度、高解析度与低耗电量等优点。
低温多晶硅的硅结晶排列较非晶硅有次序，使得电子移动率相对高一百倍以上，可以将外围驱动电路同时制作在玻璃基板上，可节省空间及驱动IC 的成本。由于驱动IC线路直接制作于面板上，可以减少零件对外接点，增加可靠度、维护更简单、缩短组装制程时间及降低电磁干扰特性，可减少应用系统设计时程及扩大设计自由度。
图1所示为一种现有低温多晶硅TFT基板的结构示意图，其制作方法大致包括如下步骤：
步骤1、提供基板100，在基板100上沉积缓冲层200；
步骤2、在缓冲层200上沉积非晶硅层；
步骤3、对非晶硅层进行准分子激光退火处理，使非晶硅层结晶、转变为多晶硅层，
步骤4、通过黄光、蚀刻制程对多晶硅层进行图案化处理，形成间隔排列的第一多晶硅段310与第二多晶硅段320；
步骤6、分别在第一多晶硅段310、第二多晶硅段320上定义出N型重掺杂和N型轻掺杂区域，并分别在N型重掺杂与N型轻掺杂区域掺杂不同剂量的P31，得到轻掺杂漏区；
步骤7、在缓冲层2、第一多晶硅段310、及第二多晶硅段320上沉积并图案化栅极绝缘层500；
步骤8、在栅极绝缘层500上对应第一多晶硅段310、第二多晶硅段320的上方分别沉积并图案化第一金属层，形成第一栅极610、及第二栅极620；
步骤9、在栅极绝缘层500上形成层间绝缘层700，并在栅极绝缘层500与层间绝缘层700上对应第一多晶硅段310、第二多晶硅段320两侧的N型重掺杂区域上方形成过孔701；
步骤10、在层间绝缘层700上沉积并图案化第二金属层，形成第一源/漏极 810、及第二源/漏极820；
所述第一源/漏极810与第二源/漏极820分别经由过孔701与第一多晶硅段 310、第二多晶硅段320两侧的N型重掺杂区域相接触。之后通过后续常规制程得到完整的低温多晶硅TFT基板结构。
然而低温多晶硅TFT基板中包括显示区域、及位于非显示区域的驱动区域，采用上述方法制作出的低温多晶硅TFT基板中，显示区域的均一性较差，同时驱动区域驱动电路的电子迁移率也有待提高，进而影响了低温多晶硅TFT 基板的品质。
发明内容
本发明的目的在于提供一种低温多晶硅TFT基板的制作方法，能够在驱动区域形成相对较大颗粒的多晶硅晶粒，获得较大的电子迁移率，使驱动电路特性得到提高，而显示区域形成相对较小颗粒且具有较佳的均一性的多晶硅晶粒，使得显示区域内TFT的电性更均一，从而提高低温多晶硅TFT基板的品质。
本发明的另一目的在于提供一种低温多晶硅TFT基板结构，其位于驱动区域的多晶硅段的结晶晶粒较大，位于显示区域的多晶硅段的结晶晶粒较小但均一性较好，使得驱动电路具有良好的电特性，显示区域内TFT的电性更均一，从而使得TFT基板具有较高的品质。
为实现上述目的，本发明提供一种低温多晶硅TFT基板的制作方法，包括如下步骤：
步骤1、提供基板，在所述基板上沉积缓冲层；
步骤2、在所述缓冲层上沉积并图案化非晶硅层，得到间隔排列的位于显示区域的第一非晶硅段、及位于驱动区域的第二非晶硅段；
步骤3、在所述第一非晶硅段上沉积氧化硅层，并通过黄光、蚀刻制程对氧化硅层进行图案化处理，得到位于显示区域的氧化硅层；
步骤4、以所述氧化硅层作为光罩，对第一非晶硅段与第二非晶硅段进行准分子激光退火处理，使其结晶、转变为多晶硅层；
步骤5、去除所述氧化硅层，得到间隔排列的位于显示区域的第一多晶硅段、及位于驱动区域的第二多晶硅段；
步骤6、分别在所述第一多晶硅段、第二多晶硅段上定义出N型重掺杂和N 型轻掺杂区域，并分别在N型重掺杂与N型轻掺杂区域掺杂不同剂量的P31，得到轻掺杂漏区；
步骤7、在所述缓冲层、第一多晶硅段、及第二多晶硅段上沉积并图案化栅极绝缘层；
步骤8、在所述栅极绝缘层上对应第一多晶硅段、第二多晶硅段的上方分别沉积并图案化第一金属层，形成第一栅极、及第二栅极；
步骤9、在所述栅极绝缘层上形成层间绝缘层，并在所述栅极绝缘层与层间绝缘层上对应所述第一多晶硅段与第二多晶硅段两侧的N型重掺杂区域上方形成过孔；
步骤10、在所述层间绝缘层上沉积并图案化第二金属层，形成第一源/漏极、及第二源/漏极，
所述第一源/漏极与第二源/漏极分别经由所述过孔与所述第一多晶硅段与第二多晶硅段两侧的N型重掺杂区域相接触。
所述缓冲层的材料为氮化硅、氧化硅、或二者的组合。
所述层间绝缘层的材料为氧化硅、氮化硅、或二者的组合。
所述第一栅极与第二栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
所述步骤6用两次光罩通过黄光光阻分别定义出N型重掺杂和N型轻掺杂区域，并分别在N型重掺杂与N型轻掺杂区域掺杂不同剂量的P31，得到轻掺杂漏区。
通过沉积、黄光、及蚀刻制程得到所述栅极绝缘层、第一栅极、第二栅极、过孔、第一源/漏极、及第二源/漏极。
本发明还提供一种低温多晶硅TFT基板结构，包括基板、设于所述基板上的缓冲层、设于所述缓冲层上间隔排列的第一多晶硅段与第二多晶硅段、分别设于所述第一多晶硅段与第二多晶硅段上的第一源/漏极与第二源/漏极、设于所述缓冲层、第一多晶硅段、及第二多晶硅段上的栅极绝缘层、设于所述栅极绝缘层上分别位于第一多晶硅段与第二多晶硅段上方的第一栅极与第二栅极、及设于所述栅极绝缘层、第一栅极及第二栅极上的层间绝缘层，所述第一多晶硅段与第二多晶硅段的两侧为N型重掺杂区域，所述第一源/漏极与第二源/漏极分别经由一过孔与所述第一多晶硅段与第二多晶硅段两侧的N型重掺杂区域相接触。
所述低温多晶硅TFT基板包括显示区域与驱动区域，所述第一多晶硅段位于所述低温多晶硅TFT基板的显示区域，所述第二多晶硅段位于所述低温多晶硅TFT基板的驱动区域，所述第一多晶硅段的结晶晶粒小于所述第二多晶硅段的结晶晶粒，且所述第一多晶硅段的结晶均匀度大于所述第二多晶硅段的结晶均匀度。
所述缓冲层的材料为氮化硅、氧化硅、或二者的组合。
所述层间绝缘层的材料为氧化硅、氮化硅、或二者的组合。
所述第一栅极、第二栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
本发明的有益效果：本发明的低温多晶硅TFT基板的制作方法，先用光罩定义出非晶硅的图形，增加结晶过程中冷区域，使结晶方向沿着图形的边缘向中间结晶，再在非晶硅层上沉积氧化硅膜并图案化，得到位于显示区域的非晶硅层上方的氧化硅层，然后以氧化硅图形作为光罩对非晶硅层进行准分子激光退火处理，使非晶硅层结晶、转变为多晶硅层，并且在驱动区域形成相对较大的晶粒，以获得高的电子迁移率，在显示区域因有氧化硅层的遮挡，获得激光的能量相对较小，形成相对较小但均一性较好的晶粒，使得显示区域内电子迁移率具有较好的均一性，从而提高低温多晶硅TFT基板的品质，且制程简便，易操作。本发明提供的低温多晶硅TFT基板结构，其位于驱动区域的多晶硅段的结晶晶粒较大，位于显示区域的多晶硅段的结晶晶粒较小但均一性较好，使得驱动电路具有良好的电特性，显示区域内TFT的电性更均一，从而使得TFT基板具有较高的品质。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为一种现有低温多晶硅TFT基板的结构示意图；
图2为本发明低温多晶硅TFT基板的制作方法的流程图；
图3为本发明低温多晶硅TFT基板的制作方法的步骤1的示意图；
图4-5为本发明低温多晶硅TFT基板的制作方法的步骤2的示意图；
图6-7为本发明低温多晶硅TFT基板的制作方法的步骤3的示意图；
图8为本发明低温多晶硅TFT基板的制作方法的步骤4的示意图；
图9为本发明低温多晶硅TFT基板的制作方法的步骤5的示意图；
图10为本发明低温多晶硅TFT基板的制作方法的步骤6的示意图；
图11为本发明低温多晶硅TFT基板的制作方法的步骤7的示意图；
图12为本发明低温多晶硅TFT基板的制作方法的步骤8的示意图；
图13为本发明低温多晶硅TFT基板的制作方法的步骤9的示意图；
图14为本发明低温多晶硅TFT基板的制作方法的步骤10的示意图暨本发明低温多晶硅TFT基板结构的剖面示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2 ，本发明提供一种低温多晶硅TFT基板的制作方法，包括如下步骤：
步骤1、如图3所示，提供基板1，在所述基板1上沉积缓冲层2。
所述基板1为透明基板，优选的，所述基板1为玻璃基板或塑料基板。
具体地，所述缓冲层2的材料可以是氮化硅(SiNx)、氧化硅(SiOx)、或二者的组合。
步骤2、如图4-5所示，在所述缓冲层2上沉积并图案化非晶硅层3，得到间隔排列的位于显示区域的第一非晶硅段33、及位于驱动区域的第二非晶硅段 34。
该步骤中用光罩及蚀刻定义出非晶硅层3的图形，可增加结晶过程中冷区域，使结晶方向沿着图形的边缘向中间结晶，有利于结晶效果。
步骤3、如图6-7所示，在所述第一非晶硅段33、第二非晶硅段34上沉积氧化硅层，并通过黄光、蚀刻制程对氧化硅层进行图案化处理，得到位于显示区域的氧化硅层4。
此时位于非显示区域的驱动区域的第二非晶硅段34上方没有氧化硅层4的覆盖。
步骤4、如图8所示，以所述氧化硅层4作为光罩，对第一非晶硅段33与第二非晶硅段34进行准分子激光退火处理，使其结晶、转变为多晶硅层。
在对第一非晶硅段33、第二非晶硅段34进行准分子激光退火处理时，由于显示区域的第一非晶硅段33上方有氧化硅层4覆盖，因而获得激光的能量相对较小，形成相对较小的晶粒。驱动区域的第二非晶硅段34上方没有氧化硅层4 覆盖，因而获得激光的能量相对较大，形成相对较大的晶粒。
步骤5、如图9所示，去除所述氧化硅层4，得到间隔排列的位于显示区域的第一多晶硅段31、及位于驱动区域的第二多晶硅段32。
其中位于显示区域的第一多晶硅段31中的晶粒较小，位于驱动区域的第二多晶硅段32的晶粒较大，但是位于显示区域的第一多晶硅段31中的晶粒的均一性较好。
步骤6、如图10所示，分别在所述第一多晶硅段31、第二多晶硅段32上定义出N型重掺杂和N型轻掺杂区域，并分别在N型重掺杂与N型轻掺杂区域掺杂不同剂量的P31(磷31)，得到轻掺杂漏区。
具体地，用两次光罩通过黄光光阻分别定义出N型重掺杂和N型轻掺杂区域，并分别在N型重掺杂与N型轻掺杂区域掺杂不同剂量的P31(磷31)，得到轻掺杂漏区。
步骤7、如图11所示，在所述缓冲层2、第一多晶硅段31、及第二多晶硅段 32上沉积并图案化栅极绝缘层5。
步骤8、如图12所示，在所述栅极绝缘层5上对应第一多晶硅段31、第二多晶硅段32的上方分别沉积并图案化第一金属层，形成第一栅极61、及第二栅极 62。
具体地，所述第一栅极61、第二栅极62的材料可以是钼(Mo)、钛(Ti)、铝(Al)和铜(Cu)中的一种或多种的堆栈组合。
步骤9、如图13所示，在所述栅极绝缘层5上形成层间绝缘层7，并在所述栅极绝缘层5与层间绝缘层7上对应所述第一多晶硅段31、第二多晶硅段32两侧的N型重掺杂区域上方形成过孔70。
具体地，所述层间绝缘层7的材料可以是氮化硅(SiNx)、氧化硅(SiOx)、或二者的组合。
步骤10、如14所示，在所述层间绝缘层7上沉积并图案化第二金属层，形成第一源/漏极81、及第二源/漏极82。
所述第一源/漏极81与第二源/漏极82分别经由所述过孔70与所述第一多晶硅段31、第二多晶硅段32两侧的N型重掺杂区域相接触。之后可以采用现有技术完成后续制程，最终得到完整的低温多晶硅TFT基板。
具体地，通过沉积、黄光、及蚀刻制程得到所述栅极绝缘层5、第一栅极 61、第二栅极62、过孔70、第一源/漏极81、及第二源/漏极82。
上述低温多晶硅TFT基板的制作方法中，先用光罩定义出非晶硅的图形，增加结晶过程中冷区域，使结晶方向沿着图形的边缘向中间结晶，再在非晶硅层上沉积氧化硅膜并图案化，得到位于显示区域的非晶硅层上方的氧化硅层，然后以氧化硅图形作为光罩对非晶硅层进行准分子激光退火处理，使非晶硅层结晶、转变为多晶硅层，并且在驱动区域形成相对较大的晶粒，以获得高的电子迁移率，在显示区域因有氧化硅层的遮挡，获得激光的能量相对较小，形成相对较小但均一性较好的晶粒，其电子迁移率具有较好的均一性，从而提高低温多晶硅TFT基板的品质。
请参阅图14，本发明还提供一种低温多晶硅TFT基板结构，包括基板1、设于所述基板1上的缓冲层2、设于所述缓冲层2上间隔排列的第一多晶硅段31 与第二多晶硅段32、分别设于所述第一多晶硅段31与第二多晶硅段32上的第一源/漏极81与第二源/漏极82、设于所述缓冲层2、第一多晶硅段31、及第二多晶硅段32上的栅极绝缘层5、设于所述栅极绝缘层5上分别位于第一多晶硅段31 与第二多晶硅段32上方的第一栅极61与第二栅极62、及设于所述栅极绝缘层5、第一栅极61及第二栅极62上的层间绝缘层7，所述第一多晶硅段31与第二多晶硅段32的两侧为N型重掺杂区域，所述第一源/漏极81与第二源/漏极82分别经由一过孔70与所述第一多晶硅段31与第二多晶硅段32两侧的N型重掺杂区域相接触；
所述低温多晶硅TFT基板包括显示区域与驱动区域，所述第一多晶硅段31 位于所述低温多晶硅TFT基板的显示区域，所述第二多晶硅段32位于所述低温多晶硅TFT基板的驱动区域，所述第一多晶硅段31的结晶晶粒小于所述第二多晶硅段32的结晶晶粒，且所述第一多晶硅段31的结晶均匀度大于所述第二多晶硅段32的结晶均匀度。
所述基板1为透明基板，优选的，所述基板1为玻璃基板或塑料基板。
具体地，所述缓冲层2、层间绝缘层7的材料可以是氮化硅(SiNx)、氧化硅(SiOx)、或二者的组合。所述第一栅极61与第二栅极62的材料可以是钼 (Mo)、钛(Ti)、铝(Al)和铜(Cu)中的一种或多种的堆栈组合。
上述低温多晶硅TFT基板结构中，其位于驱动区域的多晶硅段的结晶晶粒较大，位于显示区域的多晶硅段的结晶晶粒较小但均一性较好，因而驱动电路具有良好的电特性，显示区域内TFT的电性更均一，从而使TFT基板具有较高的品质。
综上所述，本发明的低温多晶硅TFT基板的制作方法，先用光罩定义出非晶硅的图形，增加结晶过程中冷区域，使结晶方向沿着图形的边缘向中间结晶，再在非晶硅层上沉积氧化硅膜并图案化，得到位于显示区域的非晶硅层上方的氧化硅层，然后以氧化硅图形作为光罩对非晶硅层进行准分子激光退火处理，使非晶硅层结晶、转变为多晶硅层，并且在驱动区域形成相对较大的晶粒，以获得高的电子迁移率，在显示区域因有氧化硅层的遮挡，获得激光的能量相对较小，形成相对较小但均一性较好的晶粒，使得显示区域内电子迁移率具有较好的均一性，从而提高低温多晶硅TFT基板的品质，且制程简便，易操作。本发明提供的低温多晶硅TFT基板结构，其位于驱动区域的多晶硅段的结晶晶粒较大，位于显示区域的多晶硅段的结晶晶粒较小但均一性较好，使得驱动电路具有良好的电特性，显示区域内TFT的电性更均一，从而使得TFT基板具有较高的品质。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (9)
1.一种低温多晶硅TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供基板(1)，在所述基板(1)上沉积缓冲层(2)；
步骤2、在所述缓冲层(2)上沉积并图案化非晶硅层(3)，得到间隔排列的位于显示区域的第一非晶硅段(33)、及位于驱动区域的第二非晶硅段(34)；
步骤3、在所述第一非晶硅段(33)、第二非晶硅段(34)上沉积氧化硅层，并通过黄光、蚀刻制程对氧化硅层进行图案化处理，得到位于显示区域的氧化硅层(4)；
步骤4、以所述氧化硅层(4)作为光罩，对第一非晶硅段(33)与第二非晶硅段(34)进行准分子激光退火处理，使其结晶、转变为多晶硅层；
步骤5、去除所述氧化硅层(4)，得到间隔排列的位于显示区域的第一多晶硅段(31)、及位于驱动区域的第二多晶硅段(32)；
步骤6、用两次光罩通过黄光光阻分别在所述第一多晶硅段(31)、第二多晶硅段(32)上定义出N型重掺杂和N型轻掺杂区域，并分别在N型重掺杂与N型轻掺杂区域掺杂不同剂量的P31，得到轻掺杂漏区；
步骤7、在所述缓冲层(2)、第一多晶硅段(31)、及第二多晶硅段(32)上沉积并图案化栅极绝缘层(5)；
步骤8、在所述栅极绝缘层(5)上对应第一多晶硅段(31)、第二多晶硅段(32)的上方分别沉积并图案化第一金属层，形成第一栅极(61)、及第二栅极(62)；
步骤9、在所述栅极绝缘层(5)上形成层间绝缘层(7)，并在所述栅极绝缘层(5)与层间绝缘层(7)上对应所述第一多晶硅段(31)与第二多晶硅段(32)两侧的N型重掺杂区域上方形成过孔(70)；
步骤10、在所述层间绝缘层(7)上沉积并图案化第二金属层，形成第一源/漏极(81)、及第二源/漏极(82)，
所述第一源/漏极(81)与第二源/漏极(82)分别经由所述过孔(70)与所述第一多晶硅段(31)与第二多晶硅段(32)两侧的N型重掺杂区域相接触。
2.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，所述缓冲层(2)的材料为氮化硅、氧化硅、或二者的组合。
3.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，所述层间绝缘层(7)的材料为氧化硅、氮化硅、或二者的组合。
4.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，所述第一栅极(61)、第二栅极(62)的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
5.如权利要求1所述的低温多晶硅TFT基板的制作方法，其特征在于，通过沉积、黄光、及蚀刻制程得到所述栅极绝缘层(5)、第一栅极(61)、第二栅极(62)、过孔(70)、第一源/漏极(81)、及第二源/漏极(82)。
6.一种低温多晶硅TFT基板结构，其特征在于，包括基板(1)、设于所述基板(1)上的缓冲层(2)、设于所述缓冲层(2)上间隔排列的第一多晶硅段(31)与第二多晶硅段(32)、分别设于所述第一多晶硅段(31)与第二多晶硅段(32)上的第一源/漏极(81)与第二源/漏极(82)、设于所述缓冲层(2)、第一多晶硅段(31)、及第二多晶硅段(32)上的栅极绝缘层(5)、设于所述栅极绝缘层(5)上分别位于第一多晶硅段(31)与第二多晶硅段(32)上方的第一栅极(61)与第二栅极(62)、及设于所述栅极绝缘层(5)、第一栅极(61)及第二栅极(62)上的层间绝缘层(7)，所述第一多晶硅段(31)与第二多晶硅段(32)的两侧为N型重掺杂区域，所述第一源/漏极(81)与第二源/漏极(82)分别经由一过孔(70)与所述第一多晶硅段(31)与第二多晶硅段(32)两侧的N型重掺杂区域相接触；
所述低温多晶硅TFT基板包括显示区域与驱动区域，所述第一多晶硅段(31)位于所述低温多晶硅TFT基板的显示区域，所述第二多晶硅段(32)位于所述低温多晶硅TFT基板的驱动区域，所述第一多晶硅段(31)的结晶晶粒小于所述第二多晶硅段(32)的结晶晶粒，且所述第一多晶硅段(31)的结晶均匀度大于所述第二多晶硅段(32)的结晶均匀度；
所述第一多晶硅段(31)由图案化非晶硅层得到的第一非晶硅段通过以其上的氧化硅层为光罩进行准分子激光退火处理得到，所述第二多晶硅段(32)由图案化非晶硅层得到的第二非晶硅段通过准分子激光退火处理得到；
所述N型重掺杂区域由用两次光罩通过黄光光阻分别在所述第一多晶硅段(31)、第二多晶硅段(32)上定义出N型重掺杂和N型轻掺杂区域，并分别在N型重掺杂与N型轻掺杂区域掺杂不同剂量的P31得到一轻掺杂漏区的同时得到。
7.如权利要求6所述的低温多晶硅TFT基板结构，其特征在于，所述缓冲层(2)的材料为氮化硅、氧化硅、或二者的组合。
8.如权利要求6所述的低温多晶硅TFT基板结构，其特征在于，所述层间绝缘层(7)的材料为氧化硅、氮化硅、或二者的组合。
9.如权利要求6所述的低温多晶硅TFT基板结构，其特征在于，所述第一栅极(61)与第二栅极(62)的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410817492.3A CN104600028B (zh) | 2014-12-24 | 2014-12-24 | 低温多晶硅tft基板的制作方法及其结构 |
| PCT/CN2015/072558 WO2016101401A1 (zh) | 2014-12-24 | 2015-02-09 | 低温多晶硅tft基板的制作方法及其结构 |
| US14/428,983 US9515103B2 (en) | 2014-12-24 | 2015-02-09 | LTPS TFT substrate structure and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410817492.3A CN104600028B (zh) | 2014-12-24 | 2014-12-24 | 低温多晶硅tft基板的制作方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104600028A CN104600028A (zh) | 2015-05-06 |
| CN104600028B true CN104600028B (zh) | 2017-09-01 |
Family
ID=53125711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410817492.3A Active CN104600028B (zh) | 2014-12-24 | 2014-12-24 | 低温多晶硅tft基板的制作方法及其结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104600028B (zh) |
| WO (1) | WO2016101401A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900712A (zh) * | 2015-06-09 | 2015-09-09 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法及tft基板结构 |
| CN105097669B (zh) * | 2015-07-13 | 2019-05-03 | 深圳市华星光电技术有限公司 | 一种显示面板及其制造方法 |
| CN105118807B (zh) * | 2015-07-29 | 2018-11-06 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
| CN105097841B (zh) * | 2015-08-04 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| CN105336626A (zh) * | 2015-12-08 | 2016-02-17 | 深圳市华星光电技术有限公司 | 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 |
| CN106847746A (zh) * | 2017-04-11 | 2017-06-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法、阵列基板及显示装置 |
| CN111081633A (zh) * | 2020-01-07 | 2020-04-28 | Tcl华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629708A (zh) * | 2004-02-26 | 2005-06-22 | 友达光电股份有限公司 | 液晶显示装置及其制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW578310B (en) * | 2003-04-02 | 2004-03-01 | Au Optronics Corp | Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same |
| CN1265430C (zh) * | 2003-04-09 | 2006-07-19 | 友达光电股份有限公司 | 低温多晶硅薄膜晶体管及其多晶硅层的制造方法 |
| US7491559B2 (en) * | 2005-11-08 | 2009-02-17 | Au Optronics Corporation | Low-temperature polysilicon display and method for fabricating same |
| CN1979778A (zh) * | 2005-11-29 | 2007-06-13 | 群康科技(深圳)有限公司 | 薄膜晶体管制造方法 |
| TWI372465B (en) * | 2007-09-28 | 2012-09-11 | Chimei Innolux Corp | Image display system and fabrication method thereof |
| CN101521201B (zh) * | 2008-02-25 | 2012-02-08 | 奇美电子股份有限公司 | 具多晶硅层及微晶硅层的双底材主动层结构、方法及装置 |
| CN102738079B (zh) * | 2012-05-31 | 2015-01-07 | 昆山工研院新型平板显示技术中心有限公司 | 多晶硅激光退火装置及其方法 |
| CN104599959A (zh) * | 2014-12-24 | 2015-05-06 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及其结构 |
-
2014
- 2014-12-24 CN CN201410817492.3A patent/CN104600028B/zh active Active
-
2015
- 2015-02-09 WO PCT/CN2015/072558 patent/WO2016101401A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629708A (zh) * | 2004-02-26 | 2005-06-22 | 友达光电股份有限公司 | 液晶显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016101401A1 (zh) | 2016-06-30 |
| CN104600028A (zh) | 2015-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104600028B (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN104538429B (zh) | Amoled背板的制作方法及其结构 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN105552027B (zh) | 阵列基板的制作方法及阵列基板 | |
| CN101819991B (zh) | 半导体器件 | |
| CN105097675B (zh) | 阵列基板及其制备方法 | |
| CN105489552B (zh) | Ltps阵列基板的制作方法 | |
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| JP5864053B2 (ja) | 表示装置 | |
| CN103390592B (zh) | 阵列基板制备方法、阵列基板以及显示装置 | |
| CN104503127B (zh) | 阵列基板及其制作方法 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
| CN107331669A (zh) | Tft驱动背板的制作方法 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| CN104465702A (zh) | Amoled背板的制作方法 | |
| TW201523890A (zh) | 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法 | |
| CN103996716A (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN105390443A (zh) | Tft基板的制作方法 | |
| CN103928472A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN104701265A (zh) | 低温多晶硅tft基板结构及其制作方法 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |