CN105336626A - 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 - Google Patents
与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 Download PDFInfo
- Publication number
- CN105336626A CN105336626A CN201510897757.XA CN201510897757A CN105336626A CN 105336626 A CN105336626 A CN 105336626A CN 201510897757 A CN201510897757 A CN 201510897757A CN 105336626 A CN105336626 A CN 105336626A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- layer
- polysilicon
- thin
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 80
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 70
- 239000011229 interlayer Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 239000010408 film Substances 0.000 claims description 28
- 239000011248 coating agent Substances 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 24
- 239000004973 liquid crystal related substance Substances 0.000 claims description 21
- 239000012212 insulator Substances 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 6
- 108091006146 Channels Proteins 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种与数据线导通的薄膜晶体管的制备方法及薄膜晶体管，方法包括步骤：提供基板，在基板上沉积缓冲层；在缓冲层上制备多晶硅层；多晶硅层进行沟道掺杂；形成多晶硅层段；在缓冲层、多晶硅层段上沉积栅极绝缘层；在栅极绝缘层上沉积图案化第一金属层，形成对应多晶硅层段上方的栅极；得到两P型或N型重掺杂区域及设置在两P型或N型重掺杂区域之间的一P型或N型轻掺杂区域，对应形成源区、漏区及沟道区；在栅极绝缘层及栅极上形成层间绝缘层，并在栅极绝缘层与层间绝缘层上多晶硅层段的P型或N型重掺杂区域上方形成第一接触孔；形成源极及漏极，源极及漏极分别经由第一接触孔与多晶硅层段的源区及漏区相接触。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种与数据线导通的薄膜晶体管的制备方法及薄膜晶体管。
背景技术
IPS(平面控制模式)广视角技术的液晶显示让观察者任何时候都只能看到液晶分子的短轴，因此在各个角度上观看的画面都不会有太大差别，这样就比较完美地改善了液晶显示器的视角。第一代IPS技术针对TN模式的弊病提出了全新的液晶排列方式，实现较好的可视角度。第二代IPS技术(S-IPS即Super-IPS)采用人字形电极，引入双畴模式，改善IPS模式在某些特定角度的灰阶逆转现象。第三代IPS技术(AS-IPS即AdvancedSuper-IPS)减小液晶分子间距离，提高开口率，获得更高亮度。
低温多晶硅(LowTemperaturePoly-silicon；简称LTPS)薄膜晶体管液晶显示器是在封装过程中，利用准分子镭射作为热源，镭射光经过投射系统后，会产生能量均匀分布的镭射光束，投射于非晶硅结构的玻璃基板上，当非晶硅结构玻璃基板吸收准分子镭射的能量后，会转变成为多晶硅结构，因整个处理过程都是在600℃以下完成，故一般玻璃基板皆可适用。LTPS-TFTLCD具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于LTPS-TFTLCD的硅结晶排列较a-Si有次序，使得电子移动率相对高100倍以上，可以将外围驱动电路同时制作在玻璃基板上，达到系统整合的目标、节省空间及驱动IC的成本。
目前，在顶栅薄膜晶体管中，现有的LTPS技术主要与FFS液晶显示模式及OLED液晶显示模式结合使用，其缺点在于，在制备液晶显示器的过程中，需要用到的光罩较多，工艺复杂，成本高。例如，LTPS技术与FFS液晶显示模式结合使用时，需要十二个光罩或八个光罩，如图1A及图1B所示；LTPS技术与OLED液晶显示模式结合使用时，需要九个光罩或者十个光罩，如图2A及图2B所示，其中，图中所显示的缩写分别表示：AS：非晶硅；Poly：多晶硅；NCD：N型沟道掺杂；P+：P型重掺杂；GE：栅极电极；ILD：层间介质；SE：源极电极；PV：钝化层；PL：有机绝缘层；M3：第三层金属；ITO：氧化铟锡。
发明内容
本发明所要解决的技术问题是，提供一种与数据线导通的薄膜晶体管的制备方法及薄膜晶体管，其采用的光罩数目少，制程简单，制备的液晶显示器成本低，视角广，抵抗外界压力特性好。
为了解决上述问题，本发明提供了一种与数据线导通的薄膜晶体管的制备方法，所述薄膜晶体管为低温多晶硅顶栅薄膜晶体管，所述薄膜晶体管与IPS液晶显示模式结合使用，所述方法包括如下步骤：步骤(1)、提供基板，在所述基板上沉积缓冲层；步骤(2)、在所述缓冲层上制备多晶硅层；步骤(3)、对所述多晶硅层进行沟道掺杂，形成沟道掺杂的多晶硅层；步骤(4)、对所述多晶硅层进行图案化处理，形成多晶硅层段；步骤(5)、在所述缓冲层、多晶硅层段上沉积栅极绝缘层；步骤(6)、在所述栅极绝缘层上沉积并图案化第一金属层，形成对应多晶硅层段上方的栅极；步骤(7)、对所述多晶硅层段进行掺杂，以得到两P型或N型重掺杂区域及设置在两P型或N型重掺杂区域之间的一P型或N型轻掺杂区域，对应形成源区、漏区及沟道区；步骤(8)、在所述栅极绝缘层及所述栅极上形成层间绝缘层，并在所述栅极绝缘层与层间绝缘层上对应所述多晶硅层段的P型或N型重掺杂区域上方分别形成第一接触孔；步骤(9)、在所述层间绝缘层上沉积并图案化第二金属层，形成源极及漏极，所述源极及漏极分别经由所述第一接触孔与所述多晶硅层段的源区及漏区相接触。
进一步，在步骤(2)中，制备多晶硅层的方法包括如下步骤：步骤(21)、在所述缓冲层上沉积非晶硅层；步骤(22)、在所述非晶硅层上沉积氧化硅层；步骤(23)、以所述氧化硅层作为光罩，对非晶硅层进行准分子激光退火处理，使非晶硅层结晶、转变为多晶硅层，并去除所述氧化硅层。
进一步，在步骤(9)之后，还包括如下步骤：步骤(10)：在所述层间绝缘层及所述源极和漏极上形成钝化层，并在所述钝化层上对应所述漏极区域上方形成第二接触孔，以将所述漏极从所述第二接触孔裸露出来；步骤(11)、在所述钝化层上沉积并图案化第三金属层，形成像素电极，所述像素电极经由所述第二接触孔与所述漏极相接触。
进一步，所述缓冲层的材料为氮化硅、氧化硅或二者的组合。
进一步，所述层间绝缘层的材料为氧化硅、氮化硅或二者的组合。
进一步，所述栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
本发明还提供一种与数据线导通的顶栅低温多晶硅薄膜晶体管，包括基板、设置于所述基板上的缓冲层、设置于所述缓冲层上的多晶硅层段、设置于所述多晶硅层段上的源极及漏极、设置于所述缓冲层与多晶硅层段上的栅极绝缘层、设置于所述栅极绝缘层上且位于多晶硅层段上方的栅极及设置于所述栅极绝缘层与所述栅极上的层间绝缘层，所述多晶硅层段包括两P型或N型重掺杂区域及设置在两P型或N型重掺杂区域之间的一P型或N型轻掺杂区域，所述源极与漏极分别经由第一接触孔与所述P型或N型重掺杂区域相接触。
进一步，还包括设置于所述层间绝缘层及所述源极和漏极上的钝化层及设置与所述钝化层上的像素电极，所述像素电极经由所述第二接触孔与所述漏极相接触。
进一步，所述缓冲层的材料为氮化硅、氧化硅或二者的组合。
进一步，所述层间绝缘层的材料为氧化硅、氮化硅或二者的组合。
本发明的优点在于，采用LTPS制程，搭配IPS液晶显示模式，减少了下层ITO及两层ITO间的绝缘层，使用光罩数目少，制程简单，制备的液晶显示器具备成本低，视角广，抵抗外界压力特性好等优点。
附图说明
图1A及图1B是LTPS技术与FFS液晶显示模式结合的结构示意图；
图2A及图2B是LTPS技术与OLED液晶显示模式结合的结构示意图；
图3是本发明与数据导通的薄膜晶体管的制备方法的步骤示意图；
图4A～图4K是本发明与数据导通的薄膜晶体管的制备方法的工艺流程图；
图5是多晶硅制备方法的步骤示意图；
图6A～图6C是多晶硅制备方法的工艺流程图；
图7是本发明与数据线导通的顶栅低温多晶硅薄膜晶体管的结构示意图。
具体实施方式
下面结合附图对本发明提供的与数据线导通的薄膜晶体管的制备方法及薄膜晶体管的具体实施方式做详细说明。所述薄膜晶体管为低温多晶硅顶栅薄膜晶体管，所述薄膜晶体管与IPS液晶显示模式结合使用。
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。特别说明的是，为了说明上的方便，图4A～图4J是以简化示意的方式来呈现，其中的线路数量已经过简化，并且也省略了与说明无关的细节。
参见图3，本发明与数据导通的薄膜晶体管的制备方法如下步骤：
参见步骤S30及图4A，提供基板400，在所述基板400上沉积缓冲层410。所述基板400为透明基板，优选的，所述基板400为玻璃基板或塑料基板。所述缓冲层410的材料可以是氮化硅(SiNx)、氧化硅(SiOx)或二者的组合。
参见步骤S31及图4B，在所述缓冲层410上制备多晶硅层420。参见图5，所述多晶硅层420的制备方法包括如下步骤：
参见步骤S311及图6A，在所述缓冲层410上沉积非晶硅层411。
参见步骤S312及图6B，在所述非晶硅层411上沉积氧化硅层412。
参见步骤S313及图6C，以所述氧化硅层412作为光罩，对非晶硅层411进行准分子激光退火处理，使非晶硅层411结晶、转变为多晶硅层420，并去除所述氧化硅层412。
参见步骤S32及图4C，对所述多晶硅层420进行沟道掺杂，形成沟道掺杂的多晶硅层430。N型掺杂可以采用磷、砷等元素进行掺杂，P型掺杂可以采用硼、镓等元素进行掺杂。
参见步骤S33及图4D，对多晶硅层430进行图案化处理，形成多晶硅层段431。
参见步骤S34及图4E，在所述缓冲层410、多晶硅层段431上沉积栅极绝缘层440。
参见步骤S35及图4F，在所述栅极绝缘层440上沉积并图案化第一金属层，形成对应多晶硅层段431上方的栅极450。所述栅极450的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
参见步骤S36及图4G，对所述多晶硅层段431进行掺杂，以得到两P型或N型重掺杂区域及设置在两P型或N型重掺杂区域之间的一P型或N型轻掺杂区域，对应形成源区432、漏区433及沟道区434。在本具体实施方式中，形成两P型重掺杂区域及一P型请掺杂区域，在本发明其他具体实施方式中，也可以形成两N型重掺杂区域及一N型请掺杂区域。N型掺杂可以采用磷、砷等元素进行掺杂，P型掺杂可以采用硼、镓等元素进行掺杂。
参见步骤S37及图4H，在所述栅极绝缘层440及所述栅极450上形成层间绝缘层460，并在所述栅极绝缘层440与层间绝缘层460上对应所述多晶硅层段431的P型或N型重掺杂区域上方分别形成第一接触孔461。所述层间绝缘层460的材料为氧化硅、氮化硅或二者的组合。
参见步骤S38及图4I，在所述层间绝缘层460上沉积并图案化第二金属层，形成源极462及漏极463。所述源极462及漏极463分别经由所述第一接触孔461与所述多晶硅层段431的源区432及漏区433相接触。
参见步骤S39及图4J，在所述层间绝缘层460及所述源极462和漏极463上形成钝化层470，并在所述钝化层470上对应所述漏极463区域上方形成第二接触孔471，以将所述漏极463从所述第二接触孔471裸露出来。
参见步骤S40及图4K，在所述钝化层470上沉积并图案化第三金属层，形成像素电极480，所述像素电极480经由所述第二接触孔471与所述漏极463相接触。
具体地，上述各个步骤中的图案化是采用现有技术中的掩膜刻蚀等方式实现的。
参见图7，本发明还提供一种与数据线导通的顶栅低温多晶硅薄膜晶体管。所述薄膜晶体管包括基板400、设置于所述基板400上的缓冲层410、设置于所述缓冲层410上的多晶硅层段431、设置于所述多晶硅层段431上的源极462及漏极463、设置于所述缓冲层410与多晶硅层段431上的栅极绝缘层440、设置于所述栅极绝缘层440上且位于多晶硅层段431上方的栅极450及设置于所述栅极绝缘层440与所述栅极450上的层间绝缘层460。所述多晶硅层段431包括两P型或N型重掺杂区域及设置在两P型或N型重掺杂区域之间的一P型或N型轻掺杂区域，对应形成源区432、漏区433及沟道区434，所述源极462与漏极463分别经由第一接触孔461与所述P型或N型重掺杂区域相接触。
为了实现与数据线导通，所述薄膜晶体管还包括设置于所述层间绝缘层460及所述源极462和漏极463上的钝化层470及设置于所述钝化层470上的像素电极480，所述像素电极480经由所述第二接触孔471与所述漏极463相接触。
具体地，所述基板400为透明基板，优选的，所述基板400为玻璃基板或塑料基板。所述缓冲层410的材料可以是氮化硅(SiNx)、氧化硅(SiOx)或二者的组合，所述层间绝缘层460的材料为氧化硅、氮化硅或二者的组合。
本发明采用LTPS制程制备薄膜晶体管，搭配IPS液晶显示模式，使用光罩数目少，制程简单，制备的液晶显示器具备成本低，视角广，抵抗外界压力特性好等优点。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种与数据线导通的薄膜晶体管的制备方法，所述薄膜晶体管为低温多晶硅顶栅薄膜晶体管，其特征在于，所述薄膜晶体管与IPS液晶显示模式结合使用，所述方法包括如下步骤：
步骤(1)、提供基板，在所述基板上沉积缓冲层；
步骤(2)、在所述缓冲层上制备多晶硅层；
步骤(3)、对所述多晶硅层进行沟道掺杂，形成沟道掺杂的多晶硅层；
步骤(4)、对所述多晶硅层进行图案化处理，形成多晶硅层段；
步骤(5)、在所述缓冲层、多晶硅层段上沉积栅极绝缘层；
步骤(6)、在所述栅极绝缘层上沉积并图案化第一金属层，形成对应多晶硅层段上方的栅极；
步骤(7)、对所述多晶硅层段进行掺杂，以得到两P型或N型重掺杂区域及设置在两P型或N型重掺杂区域之间的一P型或N型轻掺杂区域，对应形成源区、漏区及沟道区；
步骤(8)、在所述栅极绝缘层及所述栅极上形成层间绝缘层，并在所述栅极绝缘层与层间绝缘层上对应所述多晶硅层段的P型或N型重掺杂区域上方分别形成第一接触孔；
步骤(9)、在所述层间绝缘层上沉积并图案化第二金属层，形成源极及漏极，所述源极及漏极分别经由所述第一接触孔与所述多晶硅层段的源区及漏区相接触。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在步骤(2)中，制备多晶硅层的方法包括如下步骤：
步骤(21)、在所述缓冲层上沉积非晶硅层；
步骤(22)、在所述非晶硅层上沉积氧化硅层；
步骤(23)、以所述氧化硅层作为光罩，对非晶硅层进行准分子激光退火处理，使非晶硅层结晶、转变为多晶硅层，并去除所述氧化硅层。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在步骤(9)之后，还包括如下步骤：
步骤(10)：在所述层间绝缘层及所述源极和漏极上形成钝化层，并在所述钝化层上对应所述漏极区域上方形成第二接触孔，以将所述漏极从所述第二接触孔裸露出来；
步骤(11)、在所述钝化层上沉积并图案化第三金属层，形成像素电极，所述像素电极经由所述第二接触孔与所述漏极相接触。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述缓冲层的材料为氮化硅、氧化硅或二者的组合。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述层间绝缘层的材料为氧化硅、氮化硅或二者的组合。
6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
7.一种与数据线导通的顶栅低温多晶硅薄膜晶体管，其特征在于，包括基板、设置于所述基板上的缓冲层、设置于所述缓冲层上的多晶硅层段、设置于所述多晶硅层段上的源极及漏极、设置于所述缓冲层与多晶硅层段上的栅极绝缘层、设置于所述栅极绝缘层上且位于多晶硅层段上方的栅极及设置于所述栅极绝缘层与所述栅极上的层间绝缘层，所述多晶硅层段包括两P型或N型重掺杂区域及设置在两P型或N型重掺杂区域之间的一P型或N型轻掺杂区域，所述源极与漏极分别经由第一接触孔与所述P型或N型重掺杂区域相接触。
8.根据权利要求7所述的薄膜晶体管，其特征在于，还包括设置于所述层间绝缘层及所述源极和漏极上的钝化层及设置与所述钝化层上的像素电极，所述像素电极经由所述第二接触孔与所述漏极相接触。
9.根据权利要求7所述的薄膜晶体管，其特征在于，所述缓冲层的材料为氮化硅、氧化硅或二者的组合。
10.根据权利要求7所述的薄膜晶体管，其特征在于，所述层间绝缘层的材料为氧化硅、氮化硅或二者的组合。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510897757.XA CN105336626A (zh) | 2015-12-08 | 2015-12-08 | 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 |
| PCT/CN2015/099656 WO2017096660A1 (zh) | 2015-12-08 | 2015-12-30 | 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510897757.XA CN105336626A (zh) | 2015-12-08 | 2015-12-08 | 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105336626A true CN105336626A (zh) | 2016-02-17 |
Family
ID=55287069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510897757.XA Pending CN105336626A (zh) | 2015-12-08 | 2015-12-08 | 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN105336626A (zh) |
| WO (1) | WO2017096660A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018006446A1 (zh) * | 2016-07-05 | 2018-01-11 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN108321122A (zh) * | 2018-01-31 | 2018-07-24 | 京东方科技集团股份有限公司 | Cmos薄膜晶体管及其制备方法和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040046209A1 (en) * | 2002-09-10 | 2004-03-11 | Nec Corporation | Thin film semiconductor device and manufacturing method |
| US20050072754A1 (en) * | 2003-10-02 | 2005-04-07 | Chu-Jung Shih | Method of forming a liquid crystal display |
| CN101626034A (zh) * | 2008-07-08 | 2010-01-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN104600028A (zh) * | 2014-12-24 | 2015-05-06 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及其结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887328B (zh) * | 2012-12-21 | 2017-12-22 | 厦门天马微电子有限公司 | 薄膜晶体管阵列基板、液晶显示装置及制造方法 |
| CN103996716B (zh) * | 2014-04-25 | 2017-02-15 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管的制备方法 |
| CN104332477B (zh) * | 2014-11-14 | 2017-05-17 | 京东方科技集团股份有限公司 | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 |
| CN104779167A (zh) * | 2015-04-09 | 2015-07-15 | 京东方科技集团股份有限公司 | 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板 |
-
2015
- 2015-12-08 CN CN201510897757.XA patent/CN105336626A/zh active Pending
- 2015-12-30 WO PCT/CN2015/099656 patent/WO2017096660A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040046209A1 (en) * | 2002-09-10 | 2004-03-11 | Nec Corporation | Thin film semiconductor device and manufacturing method |
| US20050072754A1 (en) * | 2003-10-02 | 2005-04-07 | Chu-Jung Shih | Method of forming a liquid crystal display |
| CN101626034A (zh) * | 2008-07-08 | 2010-01-13 | 乐金显示有限公司 | 薄膜晶体管及其制造方法 |
| CN104600028A (zh) * | 2014-12-24 | 2015-05-06 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及其结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018006446A1 (zh) * | 2016-07-05 | 2018-01-11 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| US20180175079A1 (en) * | 2016-07-05 | 2018-06-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Thin film transistor array substrate and method of manufacturing thereof |
| US10186531B2 (en) * | 2016-07-05 | 2019-01-22 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Thin film transistor array substrate and method of manufacturing thereof |
| CN108321122A (zh) * | 2018-01-31 | 2018-07-24 | 京东方科技集团股份有限公司 | Cmos薄膜晶体管及其制备方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017096660A1 (zh) | 2017-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9553169B2 (en) | Method for manufacturing AMOLED backplane | |
| KR102055247B1 (ko) | Tft 어레이 기판, 그 제조 방법, 및 디스플레이 디바이스 | |
| CN103499906B (zh) | 一种阵列基板、其制备方法及显示装置 | |
| US20200091198A1 (en) | Array substrate, manufacturing method thereof, and display device | |
| US20170170214A1 (en) | Array Substrate, Manufacturing Method Thereof, Display Device, Thin-Film Transistor (TFT) and Manufacturing Method Thereof | |
| CN101887186B (zh) | 用于显示设备的阵列基板及其制造方法 | |
| US20150318311A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
| CN103050410B (zh) | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 | |
| JP2019511831A5 (zh) | ||
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN104681628A (zh) | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 | |
| CN104332477A (zh) | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 | |
| US10120256B2 (en) | Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus | |
| US9673425B1 (en) | Method for manufacturing AMOLED backplane and structure thereof | |
| US10403756B2 (en) | Thin-film transistor (TFT) and manufacturing method thereof, array substrate and manufacturing method thereof, and display device | |
| US20160027801A1 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN110164923A (zh) | Oled显示面板及其制备方法 | |
| US20150295091A1 (en) | Oxide thin film transistor array substrate, manufacturing method thereof, and display panel | |
| KR20140075937A (ko) | 더블 게이트형 박막 트랜지스터 및 이를 포함하는 유기 발광 다이오드 표시장치 | |
| CN104600028A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| CN103928472A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN105374749A (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105575974B (zh) | 低温多晶硅tft背板的制作方法 | |
| US20170148920A1 (en) | Thin film transistor, fabricating method thereof, and display device | |
| CN105336626A (zh) | 与数据线导通的薄膜晶体管的制备方法及薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160217 |