JP3197557B2 - 被膜形成方法 - Google Patents

被膜形成方法

Info

Publication number
JP3197557B2
JP3197557B2 JP32490490A JP32490490A JP3197557B2 JP 3197557 B2 JP3197557 B2 JP 3197557B2 JP 32490490 A JP32490490 A JP 32490490A JP 32490490 A JP32490490 A JP 32490490A JP 3197557 B2 JP3197557 B2 JP 3197557B2
Authority
JP
Japan
Prior art keywords
film
sputtering
light
insulating film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32490490A
Other languages
English (en)
Other versions
JPH04192526A (ja
Inventor
舜平 山崎
喬 犬島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP32490490A priority Critical patent/JP3197557B2/ja
Priority to US07/793,003 priority patent/US5622607A/en
Publication of JPH04192526A publication Critical patent/JPH04192526A/ja
Application granted granted Critical
Publication of JP3197557B2 publication Critical patent/JP3197557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021Reactive sputtering or evaporation
    • C23C14/0036Reactive sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354Introduction of auxiliary energy into the plasma

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔発明の概要〕 本発明は、光照射をしながらスパッタリングを行うこ
とによって、界面特性の優れた酸化物絶縁膜を形成する
方法に関するものである。
〔産業上の利用分野〕
本発明は、半導体集積回路の素子や大面積液晶表示装
置の駆動素子として用いられる絶縁ゲイト型電界効果ト
ランジスタのゲイト絶縁膜、および基板上に設けられる
薄膜半導体装置(例えば光電変換装置)の絶縁膜に用い
られる酸化物絶縁膜を形成する方法に関するものであ
る。
〔従来の技術〕
化学的気相法等によって作製された酸化物絶縁体膜を
利用してアクティブ素子または半導体集積回路、または
誘電体膜を利用したキャパシタが広く注目されている。
この絶縁膜(キャパシタの誘電体膜も絶縁性であるた
め単に絶縁膜または絶縁体膜という)は、従来は化学的
気相法等を用いて形成されるので、その作製雰囲気温度
が最高で450℃と低温で形成でき、安価なソーダガラ
ス、ホウケイ酸ガラス等を基板として用いることができ
る。
かかる低温にて酸化物絶縁膜を作製する他の方法とし
て、プラズマCVD法や100%〜80%のAr原子をスパッタ用
気体として用いたスパッタリング法によって形成する酸
化珪素膜が知られている。
更に光CVD法によって絶縁ゲート電界効果トランジス
タのゲート酸化膜である酸化珪素膜を作製することが試
みられている。この場合下地材料の半導体または電極材
料との反応損傷がなく、2×1010eV-1cm-2程度の界面準
位密度が得られているが、膜作製に必要とする時間が長
く(成膜速度が非常に遅い)、工業的な応用には不向き
であった。
また水素が用いられ、ホットエレクトロン効果を誘発
するため、長期特性に問題があった。
〔従来技術の問題点〕
従来の絶縁膜の問題として半導体層界面においてナト
リウム等の不純物や水素が固定電荷となりまた不対結合
手の存在によって界面準位を形成してしまうという問題
があった。
〔発明の目的〕
本発明は、不対結合手の存在しない界面準位の低い絶
縁膜を有する信頼性の高い酸化物絶縁膜を形成する方法
を発明することを目的とする。
〔発明の構成〕
本発明は、酸化性気体が不活性気体よりも多い雰囲
気、好ましくは酸化性気体100%の雰囲気中において、
酸化性気体を直接励起することのできる300nm以下の波
長を有する光を照射しながらスパッタリングを行うこと
を特徴とするものである。
酸化性気体が不活性気体より多い雰囲気中でのスパッ
タリングによって酸化物絶縁膜を形成する際に光をスパ
ッタリングされた粒子並びに前記酸化物絶縁膜の被形成
面、もしくはそのどちらか一方に照射することによっ
て、緻密で界面準位の低い酸化物絶縁膜を得ようとする
ものである。
この場合、予め被形成面に光を照射し、続いて被形成
面に光を照射しながらスパッタリングによって酸化物絶
縁膜を形成するのが一つの方法である。
照射される光はとしては300nm以下の波長を有する光
特に254nmと185nmの光を照射できるUVランプを用いるの
が適当である。
酸化性気体が不活性気体(例えばAr)より多い雰囲気
中でスパッタリングを行うのは、通常ターゲットをスパ
ッタリングするイオンとして用いられるArが形成される
絶縁膜例えばSiO2膜中に多数取り込まれ、固定電荷の発
生原因となるという本発明による実験事実に基づくもの
である。
第1図に酸素(O2)とアルゴン(Ar)の雰囲気中にお
けるスパッタリングによって形成した酸化珪素膜(Si
O2)のフラットバンド電圧とO2/Ar(体積%)の関係を
示す。
この酸化珪素膜はシリコン基板上にO2/Ar=0.1〜100
(体積%)の雰囲気中において500Åの厚さに成膜し、
その上に1mmφのアルミニウム電極を設けたものであ
る。
フラットバンド電圧とは絶縁膜中における固定電荷の
影響を打ち消すのに必要な電圧であり、この電圧が低い
程、絶縁膜としての電気的安定性、信頼性が高いことに
なる。
第1図を見ると明らかに、不活性気体であるアルゴン
の割合が低く、酸化性気体である酸素の割合が高い方が
フラットバンド電圧が低くなっていることがわかる。
以上のことより酸素が100体積%の雰囲気中において
スパッタリングを行うとフラットバンド電圧の低いすな
わち電気的安定性、信頼性を有した酸化珪素膜が得られ
るこがわかる。
酸化性気体としては、酸素(O2)、の他にオゾン
(O3)、亜酸化窒素(N2O)等を用いることができる。
特にオゾンを使用した場合、酸化物絶縁膜中に取り込
まれる不要な原子が存在しないので、ピンホールが存在
しない、誘電損傷の少ない、また絶縁耐圧のばらつきが
大きくない絶縁膜を被形成面上に得ることができる。こ
れは、オゾンが何らかのエネルギー例えば光エネルギー
によって活性化状態の原子状酸素となり緻密な酸化物絶
縁膜を形成するからである。
しかしオゾン(O3)は分解して酸素(O2)となってし
まうので多量のボンベに貯蔵して用いることができず、
工業的に不向きであった。
例えば酸素雰囲気中において、酸化物絶縁膜として酸
化珪素(SiO2)膜を形成しようとする際に300nm以下の
波長を有する光を飛翔中のスパッタされた原子、あるい
は被形成面に照射すると、185nm付近の波長の光を酸素
が吸収しオゾンとなる。
そしてオゾンは254nm付近の波長の光を吸収して分解
され活性化状態の酸素状原子となる。一方スパッタされ
たクラスタ状態あるい粒子状態にある珪素原子にも上記
の光は照射される。珪素(シリコン)はよく知られてい
るように200nm以下の波長の光で直接励起されるので、
飛翔中に活性化され酸素原子あるいは酸素分子と反応し
緻密な酸化珪素膜の形成に寄与することになる。本発明
における酸化物絶縁膜としては、酸化珪素の他に、酸化
タンタル、酸化チタンが代表的なものである。また強誘
電体酸化物としてチタン酸バリウム、チタン酸鉛があげ
られる。
〔実施例1〕 本実施例は、絶縁ゲイト型半導体装置とキャパシタと
からなるDRAM等の集積回路の素子のキャパシタとして用
いられる酸化タンタル、酸化チタン等の誘電体、チタン
酸バリウム等の強誘電体等の金属酸化膜を作製する方法
として本発明を採用したものである。
スパッタリングは、酸素100%の雰囲気中で行った。
この雰囲気に、酸化膜中リンまたはボロンを1×1019
5×1020cm-3好ましくは1×1020〜3×1020cm-3含ま
せ、固定電荷となる不純物をリンによってゲッタリング
(取り込んでしまう)する目的でPH3またはB2H6を0.001
〜30体積%好ましくは0.1〜5体積%含ませることは効
果がある。
スパッタの方式としては、マグネトロン型RFスパッタ
法を用いて行うため、第2図に示すマグネトロン型RFス
パッタ装置を用いて成膜した。
以下第2図のマグネトロン型RFスパッタ装置の概略を
説明する。
図の(21)は300nm以下の光を放射するUV(紫外線)
光源、(22)は基板、(23)は必要に応じて回転するこ
とのできるホルダー、(24)は基板加熱用のヒーター、
(25)はガス導入系、(26)はUV光の放射方向を制御す
る半円型の反射鏡であり、UVランプの中心軸を中心とす
る円周上を動くことができ、光の照射方向を図面の紙面
に平行な方向に制御することができる。
(27)はガス導入系のバルブ、(28)はガス供給系例
えば酸素が充填されたボンベである。この第2図におい
ては一種類のガス供給系しか記載されていないが、その
他必要に応じてアルゴン、フォスヒン、ジボラン、窒素
等のガス供給系を備えてもよく、この際ガス導入系を複
数設け同時に反応室内にガスを導入できるようにしても
よい。なお、(29)は光源室でありスリット(201)を
通して反応室(200)と通じている。これは反応室(20
0)と光源室(29)の圧力を同じにするためである。
光源室と反応室の間には、光源(21)からの放射光を
反応室に照射させるため石英板(212)を設けた。
また、(206)は高周波電源(13.56MHz)であり、(2
05)は高周波マッチング装置であり、(204)は永久磁
石(202)を円形上に設けたマグネトロン部分である。
さらに(207)はスパッタ粒子(スパッタされた原子
やクラスタ、イオン等)が基板に到達しないようにする
ためのシャッターである。このシャッター(207)はス
パッタリング開始直後に不純物がスパッタ粒子となって
基板に到達するのを防ぐものであるが、必要に応じてス
パッタ粒子が被形成面に到達しないように用いることが
できる。
(203)はターゲットである。ターゲットは必要に応
じて不純物元素例えばリン、ボロン、弗素を混入させる
ことにより水素が全く存在しない雰囲気中において不純
物がドーピングされた薄膜を成膜をすることができる。
(213)はガス排気系であり、(209)はターボ分子ポ
ンプ、(211)は油回転ポンプである。また(208),
(210)はそれぞれ排気系のバルブである。
本実施例においては、基板(22)の加熱はヒーター
(24)によって行ったが、赤外線ランプで行ってもよ
い。
光源としては光CVD装置等に用いられている公知のUV
ランプを用いたが、300nm以下の光を照射できる光源で
あればUVランプに限定されるものではなく、可能であれ
ばエキシマレーザーの線状あるいは面状ビームを用いる
とより効果がある。
この第2図のスパッタ装置を用いると、ターゲット材
料が飛翔中あるいは被形成面上で、光のエネルギーによ
って、このスパッタ用気体である酸素と酸化反応をより
完全に行うことができ、しかも基体(例えば半導体層)
に光を照射することによって基体表面が活性化されるの
で優れた界面特性を有した信頼性の高い酸化物絶縁膜を
作製することができた。更にこれを助長するため、これ
に加えてハロゲン元素を含む気体を酸化物気体に対し0.
2〜20体積%同時に混入することにより、酸化珪化物に
同時に不本意で導入されるアルカリイオンの中和、不対
結合手の中和をも可能とすることができる。本発明に用
いられるスパッタリング法としてRFスパッタ、直流スパ
ッタ等いずれの方法も使用できるが、スパッタリングタ
ーゲットが導電率の悪い酸化物、例えばTa2O5等の金属
酸化物の場合、安定した放電を持続するめに13.56MHzの
高周波RFマグネトロンスパッタ法を用いることが好まし
い。
添加するためのハロゲン元素用には、弗化物気体とし
ては弗化窒素(NF3,N2F4)、弗化水素(HF),弗素
(F2)、フロンガスを用い得る。
塩化物気体としては、四塩化炭素(CCl4),塩素(Cl
2),塩化水素(HCl)等を用い得る。
以下に実施例の詳細を説明する。
まず、シリコン半導体上に酸化タンタル膜を酸素雰囲
気中において第2図のマグネトロン型RFスパッタ装置に
よって形成し、その上に1mmφのアルミニウム電極を電
子ビーム蒸着で形成し、電気特性を調べた。
この際、最初シャッター(207)によってスパッタ粒
子を遮断し、光エネルギーを反射鏡(26)によって集光
しシリコン基板上に照射した。その後光をシリコン基板
に照射したままの状態で、シャッター(207)を開くこ
とによってスパッタ粒子を飛翔させシリコン基板(この
場合は(22))上に酸化タンタル膜を成膜した。
第3図に示すのは、BT(バイアス−温度)処理を施
し、ゲイト電極側に負のバイアス電圧を2×106V/cm、1
50℃で30分加え、さらに同一条件下で正のバイアス電圧
を加えた場合のそれらの差すなわちフラットバンド電圧
のズレ(ΔVFB)とUVランプ光の強度の関係を示したグ
ラフである。
この場合の光の強度というのは、第2図のスパッタ装
置において用いるUVランプの本数のことであるので、実
際には光強度は非線型に増加することになる。
なお、フラットバンド電圧とは絶縁膜中の固定電荷の
影響を打ち消すのに必要な電圧であり、この電圧が低い
程、絶縁膜としての電気的安定性、信頼性が高いことに
なる。
電圧を加えた時にフラットバンド電圧VFBが変動する
ということは、それだけ電気的に不安定であるというこ
とを示している。
第3図より光の強度が増加する程ΔVFBが減少してい
く傾向がみてとれる。
また従来のスパッタリングで行われているようにAr10
0%の雰囲気中におけるスパッタリングでは光照射の効
果が認められなかった。これは前述したように300nm以
下の光によって酸素が活性化することの効果が表れなか
ったためであると考えられる。
以上のように、酸素雰囲気中において300nm以下の光
を照射しながらスパッタリングを行うと電気的安定性の
高い絶縁膜が得られる。
〔実施例2〕 本実施例は本発明の構成をシリコン基板上に設けられ
る絶縁ゲイト型半導体装置のキャパシタに用いたもので
ある。
第4図に本実施例の作製工程を示す。
本実施例においては、基板材料としてシリコン基板
(41)を用いた。この基板(41)上に下側電極(42)を
形成する。
この上に実施例1と同様にして酸化タンタルの絶縁膜
(43)を以下の条件で作製し、第4図(A)の状態を得
る。
ターゲット Ta2O5 99.99% 反応ガス O2 100体積% 反応圧力 0.05torr Rfパワー 500W 基板温度 100℃ 基板ターゲット間距離 150mm 光照射パワー1kw(UVランプ使用) 成膜は、基体(42)に光を照射しながら行った。
次に、上側電極(44)としてAlを電子ビーム蒸着法に
より形成し、キャパシタ第4図のキャパシタを完成させ
た。
スパッタリングに用いる材料は全て高純度のものが好
ましい。例えば、スパッタリングターゲットは4N以上の
酸化タンタル、酸化チタン、チタン酸バリウム、チタン
酸鉛が最も好ましい。同様にスパッタリングに使用する
ガスも高純度(5N以上)の物を用い、不純物が絶縁膜中
に混入することを極力避けた。
「実施例3」 本実施例は、本発明の構成を絶縁ゲイト型半導体装置
の酸化絶縁膜を形成するのに適用したものである。
第5図に本実施例を示す。
この実施例は1Tr/CellのDRAM(ダイナミックメモリ)
の1つのセルの作製に本発明を用いたものである。
図面において、半導体基板(51)には1つの絶縁ゲイ
ト型電界効果トランジスタ(50)がソースまたはドレイ
ン(58),ドレインまたはソース(59),ゲイト電極
(57),ゲイト絶縁膜(56)として構成されている。更
にこのトランジスタの一方のドレインまたはソース(5
9)には下側電極(510)、酸化タンタルの誘電体(51
1)、上側電極(512)よりなるキャパシタ(521)を直
列させて設けている。これらの外周辺には埋置した絶縁
膜(55)を有せしめている。この構造はスタックド型DR
AMのメモリセルの形状を示している。この図面でキャパ
シタの誘電体膜(511)は酸化タンタルの誘電体膜を第
2図のマグネトロン型RFスパッタ装置によって、酸素10
0体積%のスパッタ法で被膜形成した。
この成膜の際の成膜条件は実施例1と同じである。
この酸化タンタルの比誘電率は27もあり、周波数特性
が高周波まで優れているため、酸化珪素被膜(比誘電数
3.8)と比べて大きい蓄積容量を得ることができる。
またこの絶縁ゲイト型電界効果トランジスタ(50)の
ゲイト絶縁膜は酸化珪素または溶融シリコンターゲット
を用いた酸素100体積%中でのスパッタ法によって得た
酸化珪素膜を用いた。しかしこの保護膜を酸化タンタル
にしても、シリコン半導体との界面準位は2×1010cm-2
しかなく、良好であった。
またこのキャパシタ(521)の下側電極(510)はリン
が添加されたシリコン半導体を用いて形成した。しかし
この電極材料は金属タンタル、タングステン、チタン、
モリブデンであっても、こららのシリサイドであっても
よい。
また、この下側電極(510)上の酸化タンタル膜(51
1)をリンが1×1019〜5×1020cm-3の濃度で添加され
たターゲットを用いた酸素100%雰囲気のスパッタ法で
形成してもよい。
この酸化タンタル膜(511)上に上側電極(512)をア
ルミニウムまたは金属タンタルとアルミニウムの多層膜
で形成してキャパシタ(521)を構成させた。酸化タン
タルの厚さは300〜3000Å、代表的には500〜1500Å、例
えば1000Åとした。しかしこれは酸化珪素等では比誘電
率が小さいため、メモリセルとしては厚さを約30Åに薄
くしなければならない。しかし本発明方法で形成した酸
化タンタルは比誘電率が大きいため、その厚さは例えば
1000Åとすることができる。結果として絶縁性に優れ、
またピンホールの存在を少なくすることが可能となっ
た。
このため第4図において、絶縁ゲイト型電界効果トラ
ンジスタのチャネル長を0.1〜1μm例えば0.5μmとし
てもよく、さらに1Tr/Cellの大きさで20μm□の中に1
つのメモリ(1ビット)を作製することができた。
またこの酸化タンタルの形成の際、水素をまったく含
まないスパッタ法で形成し、加えてその上下の電極をも
水素を含まないスパッタ法で形成するため、その成膜中
の水素がその後の熱処理でゲイト絶縁膜までドリフト
(拡散)し、ホットキャリアのトラップセンタになって
しまうことを防ぐことも可能となった。
なお添加物としてはリンのかわりにボロンを用いるこ
とができることはいうまでもない。
本発明方法により、低温プロセスのみで非常に特性の
良い薄膜トランジスタを容易に形成することができた。
また水素を用いないことで、ゲイト絶縁膜中に存在す
るホットキャリアをなくすことができたので、長期的な
使用において特性変化の少ない信頼性の良いトランジス
タ、キャパシタを提供することが可能となった。
本発明に用いるキャパシタまたは絶縁ゲイト型トラン
ジスタの形状はスタガー型を用いず、逆スタガー型また
は縦チャネル型のトランジスタを用いてもよい。またト
ランジスタの珪素は非単結晶ではなく単結晶を用いたモ
ノリシックICの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
またキャパシタも一層の誘電体のキャパシタではなく
積層型の多層構造としてもよく、また電極を上下で挟む
構造ではなく左右で挟む横並べ方式にしてもよい。これ
らは本明細書中の全ての実施例についていえることはい
うまでもない。
〔実施例4〕 本実施例は、絶縁性基板上に設けられたリンが含まれ
た酸化珪素膜と該酸化珪素膜上に設けられた絶縁ゲイト
型電界効果トランジスタであって、前記酸化珪素膜と前
記絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の
少なくとも一方にハロゲン元素とリンが混入されている
ことを特徴とする絶縁ゲイト型半導体装置であって、水
素または水素を含有した不活性気体雰囲気中における基
板上へのスパッタ法による半導体膜の成膜工程と、前記
スパッタ法によって得た半導体膜形成の前または後に弗
化物気体とPH3と酸化物気体または弗化物気体と酸化物
気体とPH3を含有した不活性気体の雰囲気によりスパッ
タ法により酸化珪素膜を形成し前記半導体膜の一部を絶
縁ゲイト型半導体装置のチャネル形成領域として構成し
前記酸化珪素膜の一部をゲイト絶縁膜としたものであ
る。
また前記半導体膜の一部をチャネル形成領域として構
成する手法の一例として、水素または水素を含有した不
活性気体雰囲気中によるスパッタで得られた非晶質性
(アモルファスまたは極めてその状態に近い)半導体膜
(以下a−Siという)を450℃〜700℃代表的には600℃
の温度を半導体膜に与えて少なくともチャネル形成領域
を結晶化させることにより本発明の絶縁ゲイト型半導体
装置は得られる。
この結晶化の後の半導体膜は平均の結晶粒径が5〜40
0Å程度であり、かつ半導体膜中に存在する水素含有量
は5原子%以下である。また、この結晶性を持つ半導体
膜は格子歪みを有しておりミクロに各結晶粒の界面が互
いに強く密接し、結晶粒界でのキャリアに対するバリア
を消滅させる効果を持つ。このため、単に格子歪みの無
い多結晶の結晶粒界では、酸素等の不純物原子が偏析し
障壁(バリア)を構成しキャリアの移動を阻害するが、
本発明のように格子歪みを有しているとバリアが形成さ
れないか又はその存在が無視できる程度であるため、そ
の電子の移動度も5〜300cm2/V・Sと非常に良好な特性
を有していた。
また、プラズマCVD法により得られた半導体膜はアモ
ルファス成分の存在割合が多く、そのアモルファス成分
の部分が自然酸化され内部まで酸化膜が形成される、一
方スパッタ膜は緻密であり自然酸化が半導体膜の内部に
まで進行せず、表面のごく近傍付近しか酸化されない、
この緻密さ故に格子歪みを持つ結晶粒子同士がお互いに
強く押し合うことになり、結晶粒界面付近でキャリアに
対するエネルギーバリアが形成されないという特徴を持
つ。
第6図に本実施例において作製した薄膜トランジスタ
の作製工程を示す。
まず、ガラス基板(61)上にリンを含んだSiO2膜(6
2)を以下の条件において第2図のマグネトロン型RFス
パッタ法により100nm〜2μm本実施例においては200nm
の厚さに形成した。
反応ガス O2 92体積% NF3 5体積% PH3 3体積% 成膜温度 150℃ RF(13.56MHz)出力 400W 圧力 0.5Pa 光照射パワー(1kw)(UVランプ使用) 溶融シリコンをターゲットに使用 また、PH3の濃度は0.01%〜10%の範囲で、NF3は0〜
20%の範囲で添加可能である。
この際、UV光を照射することによってリンやハロゲン
元素を活性化し、水素イオンやナトリウムイオン等をゲ
ッタリングするというその効果を高めることができる。
さらにその上に第2図のマグネトロン型RFスパッタ装
置によってチャンネル形成領域となるa−Si膜(63)を
100nmの厚さに成膜し第5図(a)の形状を得た。成膜
条件は、不活性気体であるアルゴンと水素の雰囲気下に
おいて、 H2/(H2+Ar)=80%(分圧比) 成膜温度 150℃ RF(13.56MHz)出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶シリコンターゲットを用い
た。
この際、第2図(21)のUVランプによって300nm以下
の光照射を基体(62)および飛翔中のターゲット粒子に
照射し緻密な膜を形成してもよい。
この後、450℃〜700℃の温度範囲特に600℃の温度で1
0時間の時間をかけ水素または不活性気体中、本実施例
においては窒素100%雰囲気中においてa−Si膜(63)
の熱結晶化を行い、結晶性の高い珪素半導体層を作製し
た。尚前記チャンネル形成領域となるa−Si膜(63)を
スパッタ法によって成膜する際、非単結晶シリコンター
ゲットを用い、投入電力パワーを小さくすると粒径が無
視できるほど小さく、かつ格子歪みを有する緻密な結晶
状態が得られる。
このような方法により形成された半導体膜中に存在す
る酸素不純物の量はSIMS分析により2×1020cm-3、炭素
は5×1018cm-3であり、水素の含有量は5%以下であっ
た。このSIMSを使用した不純物濃度の値は半導体膜中で
深さ方向にその濃度が変化しているので、深さ方向の濃
度を調べその最小の値で記述した。これは、半導体膜の
表面付近には自然酸化膜が存在しているからである。ま
た、この不純物の濃度の値は結晶化の処理後であって
も、変化はしていなかった。
この不純物濃度は当然ながら低い値である程、半導体
装置として使用する際には有利であることは明らかであ
るが、本発明の半導体膜の場合、結晶性を持つと同時に
格子歪みを持っているので結晶粒界でバリアが形成され
ず、2×1020cm-3程度の酸素不純物濃度が存在していて
も、キャリアの移動を妨害する程度は低く、実用上の問
題は発生しなかった。
この半導体膜は第7図に示すレーザラマン分析のデー
タよりわかるように、結晶の存在を示すピークの位置
が、通常の単結晶シリコンのピーク(520cm-1)の位置
に比べて、低波数側にシフトしており、格子歪みの存在
をうらずけていた。
なお、第7図において(74)はスパッタによって第6
図(63)を成膜する際にH2/(H2+Ar)=80%の場合、
(73)はH2/(H2+Ar)=50%の場合、(72)はH2/(H2
+Ar)=20%の場合、(71)はH2/(H2+Ar)=0%の
場合である。
また、実施例においてはシリコン半導体を使用して本
発明の説明をおこなっているが、ゲルマニウム半導体や
シリコンとゲルマニウムの混在した半導体を使用するこ
とも可能であり、その際には熱結晶化の際に加える温度
を100℃程度さげることが可能であった。
この熱結晶化させた珪素半導体膜に対してデバイス分
離パターニングを行い第6図(a)の形状を得、この半
導体膜の一部を絶縁ゲイト型半導体装置のチャネル形成
領域として構成させ第6図(b)の形状を得た。
つぎに酸化珪素膜(SiO2)(65)を50nm〜200nm本実
施例においては100nmの厚さにマグネトロン型RFスパッ
タ法により以下の条件で成膜した。
酸素 92体積% NF3 5体積% PH3 3体積% 圧力0.5Pa 成膜温度100℃ RF(13.56MHz)出力400W 光照射パワー(1kw)(UVランプ使用) ターゲット(203)としてはシリコンターゲットまた
は合成石英のターゲットを使用した。
この際、まず第2図(207)のシャッターによってス
パッタ粒子の飛翔を防止しておき基板上にUV光(300nm
以下の紫外光)を照射し基板表面を活性化する。この際
第2図(26)の可変ミラーを用いて基板に光を集中し
た。そしてシャッターを開くことによってスパッタ粒子
(スパッタされた粒子)を基板上に到達させ、基板上あ
るいは基板とスパッタ粒子に光を照射し続けながらスパ
ッタリングを行うことによって酸化珪素膜を成膜した。
ここにおいても非晶質シリコンターゲットを用い投入
パワーを落とすと、緻密な固定電荷の存在しにくい酸化
珪素膜を得ることができる。
また、ターゲット中にリンを1×1019〜5×1020cm-3
予め混入させておき、酸素100%雰囲気中のスパッタ法
で成膜すれば、成膜された酸化珪素膜中に水素が混入さ
れることを防ぐことができ、絶縁膜中に存在する水素が
その後の熱アニール工程において、ホットキャリアのト
ラップセンタになってしまうことを防ぐことができる。
またハロゲン元素を含む気体を酸化物気体に対し0.2
〜20体積%同時に混入することにより、酸化珪化物に同
時に不本意で導入されるアルカリイオンの中和、珪素不
対結合手の中和をも可能とすることができる。
本発明の構成を得るために用いられるスパッタ法とし
てRFスパッタ、直流スパッタ等いずれの方法も使用でき
るが、スパッタターゲットが導電率の悪い酸化物、例え
ばSiO2等の場合、安定した放電を持続するためにRFマグ
ネトロンスパッタ法を用いることが好ましい。
また酸化物気体としては、酸素、オゾン、亜酸化窒素
等を挙げることができる。
またハロゲン元素を含む気体として、弗化物気体とし
ては弗化窒素(NF3,N2F4)、弗化水素(HF),弗素
(F2)、フロンガスを用い得る。
一般には珪素に対して0.1〜5原子%のハロゲン元素
を膜中に混入させた。
スパッタリングに用いる材料は全て高純度のものが好
ましい。例えば、スパッタリングターゲットは4N以上の
合成石英、またはLSIの基板に使用される程度に高純度
のシリコン等が最も好ましく、リンを添加する場合もこ
れら純度の高いターゲットに添加するとよい。
同様にスパッタリングに使用するガスも高純度(5N以
上)の物を用い、不純物が酸化珪素膜中に混入すること
を極力避けた。
本実施例のように弗化物気体が添加された酸素雰囲気
中におけるスパッタ法で成膜したゲート絶縁膜である酸
化珪素膜にさらに光照射エネルギを与えることは、膜中
に取り入れた弗素等のハロゲン元素を活性化し、珪素の
不完全結合手と中和させ、膜中の固定電荷の発生原因を
取り除くことは効果がある。この場合、光照射エネルギ
ーの代わりにエキシマレーザー等を用いてもよい。
この時、エキシマレーザのパワーとショト数を適当に
選ぶことにより上記ハロゲン元素の活性化とゲート絶縁
膜下の半導体層の活性化を同時に行うこともできる。
この酸化珪素膜(65)上にCVD法により一導電型を付
与する不純物として本実施例においてはリンが混入され
た半導体層を形成し所定のマスクパターンを使用して、
フォトリソグラフィ加工を施し、このドープされた半導
体膜をゲイト電極(620)として形成し第6図(c)の
形状を得た。
この一導電型を付与する不純物が混入された半導体層
の形成法としてはスパッタ法、CVD法等の成膜法を用い
ることができる。
このゲイト電極はドープされた半導体層に限定される
ことなくその他の材料を使用可能である。
次にこのゲイト電極(620)またはゲイト電極(620)
をエッチングする際に使用したマスク等をマスクとし
て、セルフアラインに不純物領域(64)及び(64′)を
イオン打ち込み技術を使用して形成した。
これにより、ゲイト電極(620)の下の半導体層(6
7)は絶縁ゲイト型半導体装置のチャンネル領域として
構成された。
次にこれらの全て上面を覆って層間絶縁膜(68)を形
成した後に、ソース、ドレイン電極のコンタクト用の穴
をあけ、その上面にスパッタ法により金属アルミニウム
を形成し、所定のパターニングを施し、ソース、ドレイ
ン電極(66)、(66′)を構成し、絶縁ゲイト型半導体
装置を完成させた。
本実施例の場合、チャンネル領域を形成する半導体層
(67)とソース(64)、ドレイン(64′)を形成する半
導体層とが同一物で構成されており、工程の簡略化をは
かれる。また同じ半導体層を使用しているため、ソー
ス、ドレインの半導体層も結晶性を持ち、キャリアの移
動度が高いのでより高い電気的特性を持つ絶縁ゲイト型
半導体装置を実現することができた。
最後に水素100%雰囲気中において375℃の温度で水素
熱アニールを30min行い本実施例を完成させた。
この水素熱アニールは多結晶珪素半導体中の粒界ポテ
ンシャを低減させ、デバイス特性を向上させるためであ
る。
また本実施例において作製した薄膜トランジスタ第6
図(d)のチャンネル部(67)の大きさは100×100μm
の大きさである。
本実施例において作製した多結晶珪素半導体層を用い
た薄膜トランジスタの特性としては、以下の第1表に示
す諸特性を得ることができた。
第1表のaは本実施例でありbは比較のために作製し
た本実施例のゲート酸化膜成膜の際に光照射を行わない
方法で作製した薄膜トランジスタの諸特性を示したもの
である。
S値というのは、デバイスの特性を示すドレイン電圧
(VD)=10Vにおけるゲート電圧(VG)とドレイン電流
(ID)の関係を示す曲線の立ち上がり部分の[d(ID)
/d(VG)]の値の最小値であり、この値が小さい程(VG
−ID)特性を示す曲線の傾きの鋭さが大きく、デバイス
の電気的特性が高いことを示す。
VTはしきい値電圧を示す。
μはキャリアの移動度を示し単位は(cm2/V・s)で
ある。
on/off特性というのは、(VG−ID)特性を示す曲線に
おけるVG=30ボルトにおけるIDの値とIDの最小値の値と
の比の対数値である。
第1表より300nm以下の光を照射しながら酸素雰囲気
中でスパッタリングによって得た酸化珪素膜をゲート絶
縁膜として用いた絶縁ゲイト型電界効果トランジスタ
は、スパッタ時に光を照射しない場合に比較してその特
性が高くなることがわかる。これはゲート絶縁膜の電気
的特性、とりわけ従来問題であった界面準位の低いもの
が得られたためである。
一般に薄膜型の絶縁ゲイト型電界効果トランジスタの
電気的特性を左右する要因の一つがゲート酸化膜と半導
体層との界面準位であることからもこのことは明らかで
ある。
なお、スパッタリングによる半導体膜の成膜時におけ
る水素分圧は80%以上とすることが望ましい。
本実施例において用いた第2図のスパッタ装置は13.5
6MHzの高周波を用いているが、その周波数、パワーはな
んら限定されるものではない。
また照射される光も300nm以下のスペクトルを有した
放射光であれば、なるべき高い光強度を有するものがよ
い。
〔発明の効果〕
本発明の構成である酸化性気体が不活性気体よりも多
い雰囲気中で、300nm以下の光照射を行いながらのスパ
ッタリングによって、電気的安定性に優れ、界面特性に
優れた酸化物絶縁膜を形成することができた。
【図面の簡単な説明】
第1図は酸化珪素酸の不活性気体に対する酸素の割合と
フラットバンド電圧の関係を示すグラフである。 第2図は実施例で用いたUVランプを備えたマグネトロン
型RFスパッタ装置である。 第3図は本実施例1の効果を示すグラフであり、ΔVFB
と光強度の関係を示したグラフである。 第4図は本実施例2の作製工程および形状を示した図で
ある。 第5図は本実施例3の構造を示した図である。 第6図は本実施例4の作製工程を示した図である。 第7図は本実施例4で得られた多結晶半導体層のラマン
スペクトルを示した図である。 (21)……UV光源 (22)……基板 (23)……ホルダー (24)……ヒーター (25)……ガス導入系 (26)……反射鏡 (27)……ガス導入系バルブ (28)……ガス供給系 (29)……光源室 (201)……スリット (200)……反応室 (212)……石英板 (202)……永久磁石 (206)……高周波電源 (205)……高周波マッチング装置 (207)……シャッター (203)……ターゲット (213)……ガス排気系 (209)……ターボ分子ポンプ (211)……油回転ポンプ (208),(210)……排気系バルブ (41)……シリコン基板 (42)……下側電極 (43)……酸化タンタルの絶縁膜 (44)……上側電極 (51)……絶縁ゲイト型電界効果トランジスタ (58),(59)……ソースまたはドレイン (57)……ゲイト電極 (56)……ゲイト絶縁膜 (510)……下側電極 (511)……酸化タンタルの誘電体 (55)……絶縁膜 (521)……キャパシタ (61)……ガラス基板 (62)……リンを含んだ酸化珪素膜 (63)……半導体層 (65)……酸化珪素膜(ゲイト絶縁膜) (620)……ゲイト電極 (64),(64′)……不純物領域 (67)……チャンネル形成領域 (68)……層間絶縁物 (66),(66′)……ソース,ドレイン電極

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】酸化性気体を不活性気体より多く含む雰囲
    気中で、反応室に光を照射しながら、スパッタリングに
    よって酸化物絶縁膜を形成することを特徴とする被膜形
    成方法。
  2. 【請求項2】特許請求の範囲第1項において、照射され
    る光は300nm以下の波長を有することを特徴とする被膜
    形成方法。
JP32490490A 1990-11-27 1990-11-27 被膜形成方法 Expired - Fee Related JP3197557B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP32490490A JP3197557B2 (ja) 1990-11-27 1990-11-27 被膜形成方法
US07/793,003 US5622607A (en) 1990-11-27 1991-11-15 Method of forming an oxide insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32490490A JP3197557B2 (ja) 1990-11-27 1990-11-27 被膜形成方法

Publications (2)

Publication Number Publication Date
JPH04192526A JPH04192526A (ja) 1992-07-10
JP3197557B2 true JP3197557B2 (ja) 2001-08-13

Family

ID=18170925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32490490A Expired - Fee Related JP3197557B2 (ja) 1990-11-27 1990-11-27 被膜形成方法

Country Status (2)

Country Link
US (1) US5622607A (ja)
JP (1) JP3197557B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966595A (en) * 1995-10-05 1999-10-12 Micron Technology, Inc. Method to form a DRAM capacitor using low temperature reoxidation
JP3221494B2 (ja) * 1997-06-06 2001-10-22 旭化成株式会社 光学情報記録媒体
KR100258979B1 (ko) * 1997-08-14 2000-06-15 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
US6059940A (en) * 1998-12-04 2000-05-09 Advanced Micro Devices, Inc. Method for fabricating dual layer protective barrier copper metallization
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
GB2355852B (en) * 1999-06-24 2002-07-10 Lucent Technologies Inc High quality oxide for use in integrated circuits
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US6395610B1 (en) 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
KR100701718B1 (ko) * 1999-09-14 2007-03-29 동경 엘렉트론 주식회사 기판처리방법
US6799076B2 (en) * 1999-12-07 2004-09-28 Greatbatch-Hittman, Inc. Coated electrode and method of making a coated electrode
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US6261917B1 (en) * 2000-05-09 2001-07-17 Chartered Semiconductor Manufacturing Ltd. High-K MOM capacitor
JP2002043299A (ja) * 2000-07-19 2002-02-08 Tokyo Electron Ltd 被処理体の熱処理方法
US6495000B1 (en) * 2001-07-16 2002-12-17 Sharp Laboratories Of America, Inc. System and method for DC sputtering oxide films with a finned anode
US20060164614A1 (en) * 2005-01-21 2006-07-27 Hua-Kuo Chen Exposing machine for a printed circuit board
JP4997925B2 (ja) * 2006-11-08 2012-08-15 日新電機株式会社 シリコンドット形成方法及び装置並びにシリコンドット及び絶縁膜付き基板の形成方法及び装置
JP2009123737A (ja) * 2007-11-12 2009-06-04 Tohoku Univ シリコン酸化膜の堆積方法
US20100021720A1 (en) * 2008-07-24 2010-01-28 Shembel Elena M Transparent coductive oxide and method of production thereof
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
FR2977947B1 (fr) * 2011-07-11 2013-07-05 Photomeca France Exposeuse uv pour plaques d'impression
US8926806B2 (en) * 2012-01-23 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding design for metal gap fill
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
JP6849368B2 (ja) * 2016-09-30 2021-03-24 芝浦メカトロニクス株式会社 基板処理装置
US11430671B2 (en) * 2020-07-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Ozone wafer cleaning module having an ultraviolet lamp module with rotatable reflectors
CN114717529A (zh) * 2022-04-13 2022-07-08 华南理工大学 一种反应磁控溅射系统中的紫外辅助沉积装置及沉积方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3624895A (en) * 1968-01-11 1971-12-07 Gen Motors Corp Metal-insulator-semiconductor voltage variable capacitor with controlled resistivity dielectric
US3607697A (en) * 1968-04-18 1971-09-21 Sprague Electric Co Sputtering process for making a film of silica and silicon nitride
US3763026A (en) * 1969-12-22 1973-10-02 Gen Electric Method of making resistor thin films by reactive sputtering from a composite source
US4014772A (en) * 1975-04-24 1977-03-29 Rca Corporation Method of radiation hardening semiconductor devices
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
JPS59207631A (ja) * 1983-05-11 1984-11-24 Semiconductor Res Found 光化学を用いたドライプロセス装置
JPS60189971A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 半導体装置の製造方法
US4515668A (en) * 1984-04-25 1985-05-07 Honeywell Inc. Method of forming a dielectric layer comprising a gettering material
JPS61174726A (ja) * 1985-01-30 1986-08-06 Toshiba Corp 薄膜形成方法
US4804640A (en) * 1985-08-27 1989-02-14 General Electric Company Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film
US4849081A (en) * 1988-06-22 1989-07-18 The Boc Group, Inc. Formation of oxide films by reactive sputtering

Also Published As

Publication number Publication date
US5622607A (en) 1997-04-22
JPH04192526A (ja) 1992-07-10

Similar Documents

Publication Publication Date Title
JP3197557B2 (ja) 被膜形成方法
US6177302B1 (en) Method of manufacturing a thin film transistor using multiple sputtering chambers
JP2585118B2 (ja) 薄膜トランジスタの作製方法
US7241673B2 (en) Methods of forming silicon-doped aluminum oxide, and methods of forming transistors and memory devices
JP2000353666A (ja) 半導体薄膜およびその製造方法
JP2903134B2 (ja) 半導体装置
JP2652267B2 (ja) 絶縁ゲイト型半導体装置
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JP3108797B2 (ja) 高誘電率誘電体薄膜の製造方法
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JP3179779B2 (ja) 窒化物絶縁膜の作製方法
JPH06140570A (ja) 高誘電率誘電体薄膜を有する電子部品とその製造方法
JP3119988B2 (ja) 半導体装置の作製方法
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
JP3349475B2 (ja) 半導体装置の作製方法
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JPH08274090A (ja) 絶縁膜の形成方法
JP3564505B2 (ja) 半導体装置の作製方法
JP3350652B2 (ja) ダイナミックメモリの作製方法
JP3065528B2 (ja) 半導体装置
JP3340407B2 (ja) 絶縁被膜および半導体装置
JPH0682683B2 (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees