JP3658254B2 - 絶縁ゲイト型半導体装置及びその作製方法 - Google Patents

絶縁ゲイト型半導体装置及びその作製方法 Download PDF

Info

Publication number
JP3658254B2
JP3658254B2 JP31741499A JP31741499A JP3658254B2 JP 3658254 B2 JP3658254 B2 JP 3658254B2 JP 31741499 A JP31741499 A JP 31741499A JP 31741499 A JP31741499 A JP 31741499A JP 3658254 B2 JP3658254 B2 JP 3658254B2
Authority
JP
Japan
Prior art keywords
silicon oxide
oxide film
film
semiconductor device
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31741499A
Other languages
English (en)
Other versions
JP2000138359A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP31741499A priority Critical patent/JP3658254B2/ja
Publication of JP2000138359A publication Critical patent/JP2000138359A/ja
Application granted granted Critical
Publication of JP3658254B2 publication Critical patent/JP3658254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路の素子や大面積液晶表示装置の駆動素子として用いられる絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜、および基板上に設けられる薄膜半導体装置の絶縁膜に関する。
【0002】
【従来の技術】
化学的気相法等によって作製された絶縁体膜を利用してアクティブ素子または半導体集積回路、または誘電体膜を利用したキャパシタが広く注目されている。
【0003】
この絶縁膜(キャパシタの融電体膜も絶縁性であるため単に絶縁膜または絶縁体膜という)は、従来は化学的気相法等を用いて形成されるので、その作製雰囲気温度が最高で450 ℃と低温で形成でき、安価なソーダガラス、ホウケイ酸ガラス等を基板として用いることができる。
【0004】
かかる低温にて絶縁物を作製する他の方法として、プラズマCVD 法や100%〜80% のAr原子をスパッタ用気体として用いたスパッタリング法によって形成する酸化珪素膜が知られている。
【0005】
更に光CVD法によって絶縁ゲイト電界効果トランジスタのゲイト酸化膜である酸化珪素膜を作製することが試みられている。 この場合下地材料の半導体または電極材料との反応損傷がなく、2×1010eV-1cm-2程度の界面準位密度が得られているが、膜作製に必要とする時間が長く(成膜速度が非常に遅い)、工業的な応用には不向きであった。また水素が用いられ、ホットエレクトロン効果を誘発するため、長期特性に問題があった。
【0006】
【発明が解決しようとする課題】
従来の絶縁膜の問題として半導体層界面においてナトリウム等の不純物や水素が固定電荷となりまた不対結合手の存在によって界面準位を形成してしまうという問題があった。 この結果、 絶縁ゲイト型電界効果トランジスタにおいてはしきい値電圧が高くなってしまい半導体装置としての電気的性能が低くなってしまう。 また界面に固定電荷が存在すると電圧をかけるたびにこの固定電荷が移動することになるので結果として半導体装置の信頼性が低くなってしまうという問題がある。
【0007】
また従来はガラス基板上に半導体層を直接形成していたが、 後の工程である熱アニール時などにガラス基板から不純物が半導体層に拡散するという問題が生じる。 とくに基板として安値なソーダガラス等を用いた場合、 基板からのナトリウムイオンの拡散が重大な問題となる。この問題を解決する方法としてガラス基板上に酸化珪素膜をバッファ層として成膜する方法があるが、 不純物の拡散を完全に防止することはできず。 また半導体層との界面における界面準位の形成という新たな問題が発生してしまっていた。
【0008】
本発明は、不純物の拡散を防止し、かつ固定電荷、不対結合手の存在しない界面準位の低い絶縁膜を有する信頼性の高い半導体装置を提供することを目的とする。
【0009】
【発明の実施の形態】
本発明の第1は、基板上に設けられた絶縁ゲイト型半導体装置において、界面準位が低く、電気的安定性に優れたゲイト絶縁膜を実現するためにゲイト絶縁膜例えば酸化珪素膜中にリンを1×10 19 〜5×10 20 cm -3 好ましくは1×10 20 〜3×10 20 cm -3 含ませ、いわゆるリンガラスを形成したことを特徴とするものである。
【0010】
リンの存在によって水素イオン、不純物であるナトリウムイオン等の不純物をゲッタリング(取り込んでしまう) し、これら不純物イオンの拡散を防止し、固定電荷の発生を押さえるのである。この場合、リンの他にボロン、炭素窒素、ホウ素等を用いることができ、また絶縁膜としては酸化珪素膜でなく上記不純物が添加さえたアルミナを用いることができる。
【0011】
一導電型を付与する不純物であるボロンが半導体層(半導体膜)中に拡散すると、半導体層が不本意に一導電型になってしまうので、半導体層への不純物の混入はできるだけ避けなければならない。
【0012】
よって、絶縁膜中におけるリンまたはボロンは5×1020cm−3以下であることが望ましい。
【0013】
なお、本発明の構成がDRAM(ダイナミックメモリ)等の誘電体膜であるキャパシタに用いることができることはいうまでもない。
【0014】
本発明の第2は、基板上に設けられた絶縁ゲイト型半導体装置において、さらに界面準位の低いゲイト絶縁膜を実現するためにゲイト絶縁膜を複数層によって構成するものである。
【0015】
例えば2層によってこのゲイト酸化膜を構成する場合、チャンネル形成領域を形成する半導体層に接する第1の層はなんら人為的に不純物を添加しない酸化珪素膜を用い、この第1の酸化珪素膜上に設けられる第2の酸化珪素膜にはリンを1×1020cm−3以上含ませるものである。
【0016】
この場合、リンの拡散にたいしては第1の人為的に不純物の混入されていない酸化珪素膜がブロッキング作用をし、第2のリンまたはボロンが高濃度に含まれた酸化珪素膜が不純物に対しての強いゲッタリング効果を生じるので、絶縁ゲイト型半導体装置の電気的安定性と信頼性を実現することができる。
【0017】
なお、この第1の酸化珪素膜に弗素元素を0.05〜5原子%混入させることは、珪素の不対結合手や熱アニール時に珪素より分離した水素を中和し、かつ珪素と結合している水素は弗素と水素結合をするので珪素が固定電荷となることを防ぎ、結果として界面準位密度を低下させ低いしきい値電圧を得るのに効果がある。
【0018】
また、本明細書中において、ただ酸化珪素と表現されているものは、なんら人為的に不純物を添加していないものをいう。
【0019】
本発明の第3は、基板上に設けられた絶縁膜として、リンが含まれた酸化珪素膜を用いたものである。
【0020】
例えばガラス基板上に設けられた半導体装置において、ガラス基板からの不純物の半導体層への拡散を防ぐためにリンが含まれた酸化珪素膜をバッファ層としてガラス基板上に設けると、リンがガラス基板より拡散してくる不純物のイオン特にナトリウムイオンをゲッタリングし拡散を防止するので、半導体層にはこれら不純物のイオンが拡散せず高い信頼性を有する半導体装置を実現できるものである。
【0021】
本発明の第4は、基板上に設けられた複数層で構成される絶縁層(絶縁体)と、該絶縁層上に設けられた半導体層よりなる半導体装置において、前記複数層で構成される絶縁層の半導体層に接する少なくとも一層は酸化珪素であり、他の少なくとも一層はリンが含まれた酸化珪素膜であることを特徴とする半導体装置である。
【0022】
例えば、ガラス基板上に設けられた絶縁ゲイト型電界効果半導体装置において、ガラス基板上にリンが1×1020cm−3以上含まれた第1の酸化珪素膜と、なんら不純物の含まれない第2の酸化珪素膜からなる絶縁層を設け、この絶縁層上に絶縁ゲイト型電界効果半導体装置を設けた場合、ガラス基板からの不純物が半導体層に拡散することに対してのバリアとしてリンが含まれた第1の酸化珪素膜が作用し、このリンが含まれた第1の酸化珪素膜中のリンが半導体層に拡散しないよう第2の酸化珪素膜がバリアとして作用するのである。
【0023】
この第2の酸化珪素膜に弗素元素を0.01〜5 原子%混入させることは第2の発明の場合と同様に不対結合手を中和し界面準位を低くすることに効果がある。なおこの弗素元素の他はハロゲン元素であれば用いることができ、さらに絶縁膜である任意の酸化珪素膜に混入させても効果がある。
【0024】
なお、以上の本発明の構成はキャパシタ等の誘電体膜にも適用できることはいうまでもない。
【0025】
また、本発明のすべての構成において、リンのかわりにボロン、窒素、炭素をもちいて酸化珪素膜をボロンガラスとしたり、酸化珪素膜中に炭素または窒素を添加してSi−C結合、Si−N結合をつくってもリンを用いた場合と同様に効果がある。さらに酸化珪素の代わりにアルミナを用いてもよい。
【0026】
以下実施例に従い本発明の構成、作製法、効果を示す。なお、半導体装置としては、光電変換装置等の薄膜デバイスを用いることができる。
【0027】
参考例1〕
参考例は、基板上に設けられた絶縁ゲイト型半導体装置において、前記絶縁ゲイト型半導体装置のゲイト絶縁膜にリンが含まれていることを特徴とするという構成を、絶縁ゲイト型半導体装置とキャパシタとからなるDRAM等の集積回路の素子のキャパシタとして用いられる酸化タンタル、酸化チタン等の誘電体、チタン酸バリウム等の強誘電体等の金属酸化膜に適用した例である。
【0028】
参考例においては、かかる絶縁膜をスパッタリング法にて行う。スパッタリングに用いる気体は絶縁膜中にリン(P)を含ませるためにPH3 を0.001〜30体積%好ましくは0.1〜5体積%含み、かつ酸化物、例えば酸素がアルゴン等の不活性ガスに対し75体積%以上さらに好ましくは不活性気体をまったく用ず、PH3 を0.001〜30体積%好ましくは0.1〜5体積%含んだ酸化物気体、特にPH3 を0.1〜5体積%含んだ酸素雰囲気中で金属酸化物または金属のタ−ゲットのスパッタリングを行い、酸化物絶縁膜を積層法で作製することを特徴とするものである。
【0029】
スパッタリングはスパッタガスを成膜された被膜の成分の一部とする気体、例えば酸化タンタル膜にあっては、酸素を95% 以上、PH3 はPを1×1019〜5×1020cm-3好ましくは1×1020〜3×1020cm-3膜中に含ませるため0.1〜5体積%として、酸化タンタルのタ−ゲットを高周波(RF)スパッタ法を用いて行う。するとタ−ゲット材料が飛翔中にこのスパッタ用気体である酸素と酸化反応をより完全に行わしめることができ、しかも膜に混入されるP(リン)がNa等の不純物の侵入を防止するので信頼性の高い酸化物絶縁膜を作製することができる。更にこれを助長するため、これに加えてハロゲン元素を含む気体を酸化物気体に対し0.2〜20体積%同時に混入することにより、酸化珪化物に同時に不本意で導入されるアルカリイオンの中和、不対結合手の中和をも可能とすることができる。 本発明に用いられるスパッタリング法としてRFスパッタ、直流スパッタ等いずれの方法も使用できるが、スパッタリングタ−ゲットが導電率の悪い酸化物、例えばTa2 5 等の金属酸化物の場合、安定した放電を持続するために13.56MHzの高周波RFマグネトロンスパッタ法を用いることが好ましい。
【0030】
酸化物気体としては、酸素(O2 、オゾン(O3 、亜酸化窒素(N2 )等を挙げることができる。特にオゾンや酸素を使用した場合、酸化物絶縁膜中に取り込まれる不用な原子が存在しないので、ピンホ−ルが存在しない、誘電損傷の少ない、また絶縁耐圧のばらつきが大きくない絶縁膜を被形成面上に得ることができた。
【0031】
また、リンの変わりにボロンを用いてもよいのでPH3以外には 2 6 を用いることができる。
【0032】
酸化物絶縁膜として、酸化タンタル、酸化チタンが代表的なものである。また強誘電体酸化物としてチタン酸バリウム、チタン酸鉛が主なものである。これらに添加するためのハロゲン元素用には、弗化物気体としては弗化窒素(N 3,N2 4 、弗化水素(HF), 弗素(F2 、フロンガスを用い得る。化学的に分解しやすく、かつ取り扱いが容易な弗化物気体としてはNF3 が用いやすい。塩化物気体としては、四塩化炭素(CCl4 )、 塩素(C 2塩化水素(HCl)等を用い得る。
【0033】
またこれら例えば弗化窒素の量は、酸化物気体例えば酸素に対して0.2 〜20体積%とした。これらハロゲン元素は熱処理によって酸化物絶縁物中のナトリウム等のアルカリイオンとの中和、金属の不対結合との中和に有効であるが、同時に多量すぎると、絶縁膜の主成分を気体とする可能性を内在するためよくない。一般には被膜中には全元素数の0.01〜5原子%のハロゲン元素を混入させた。
【0034】
スパッタ用の気体としてのオゾンの使用は、オゾンがOラジカルに分解されやすく、単位面積当たりのOラジカル発生量が多く、成膜速度向上に寄与することができた。
【0035】
上記に記したのは、スパッタ時の雰囲気中にPH等を添加する方法であるが、雰囲気を酸化性気体例えば酸素100 %の雰囲気中においてP(リン)またはボロンが1 ×1019〜5 ×1020cm−3の濃度で添加されたターゲットを用いて酸化物絶縁膜を形成することができる。これは酸化物絶縁膜中にリンまたはボロンを1 ×1019〜5 ×1020cm−3好ましくは1 ×1020〜3 ×1020cm−3含ませるためである。
【0036】
以下に参考例の詳細を説明する。
まず、シリコン半導体上に酸化タンタル膜をPH3 が添加された酸素雰囲気中におけるスパッタ法によって形成し、その上に1mmφのアルミニウム電極を電子ビ−ム蒸着で形成し、電気特性を調べた結果を図1に示す。
【0037】
図1に示すのは、BT(バイアス−温度)処理を施し、ゲイト電極側に負のバイアス電圧を2×106 /cm、150℃で30分加え、さらに同一条件下で正のバイアス電圧を加えた場合のそれらの差すなわちフラットバンド電圧のズレ(ΔVFB)とPH3の体積%とPH3 /O 2の関係を示したグラフである。フラットバンド電圧とは絶縁膜中の固定電荷の影響を打ち消すのに必要な電圧であり、この電圧が低い程絶縁膜としての電気的安定性、信頼性が高いことになる。
【0038】
電圧を加えた時にフラットバンド電圧VFB が変動するということは、それだけ電気的に不安定であるということを示している。
【0039】
図1より明らかなようにPHが0体積%の場合ΔVFB が3Vあった。しかしこの成膜をPHが5体積%、酸素が95体積%の雰囲気中で行うと0.5V以下しかなかった。さらにこれにハロゲン元素を少しでも添加すると、その値はさらに数分のーに急激に減少した。
【0040】
以上の効果は絶縁膜中に不可避に混入してしまうNa等の不純物に対してPがゲッタリング作用をし、固定電荷の発生を抑えるためであると考えられる。
【0041】
またPHを5%より多くしていった場合は、半導体装置に本発明を応用した場合に半導体層へのリン(P) が拡散し、シリコン基板がN型となってしまうので、素子間のリーク等の問題が生じてしまい、半導体装置としては不適当になってしまう。
【0042】
参考例2〕
参考例参考例1と同様に絶縁ゲイト型半導体装置のゲイト絶縁膜にリンが含まれているという構成をシリコン基板上に設けられる絶縁ゲイト型半導体装置のキャパシタに適用したものである。
【0043】
図2に本参考例の絶縁膜の作製工程を示す。本参考例においては、基板材料としてガラスを基板(1)として用いた。この基板(1)上に 2のみのスパッタ法により下側電極(2)をアイランド状に形成し、図2(A)の状態を得る。
【0044】
その作製条件は以下の通りである。
基板温度 350℃
反応時圧力 0.06torr
Rfパワ−(13.56MHz) 100W
タ−ゲット 金属タンタル
使用ガス 2
膜厚 2000オングストローム
【0045】
またアイランド状に形成する際、参考例ではメタルマスクを使用したが、公知のフォトリソグラフィ技術を使用してもよい。
【0046】
この上に本発明方法による酸化タンタルの絶縁膜(3)を作製した。その条件を以下に示す。
タ−ゲット Ta2 5 99.99%
反応ガス P 3 0.1 〜5体積%
2 95〜99.9体積%
反応圧力 0.05torr
Rfパワ− 500W
基板温度 100℃
基板タ−ゲット間距離 150mm
【0047】
次に、上側電極(4) としてAlを電子ビ−ム蒸着法により形成し、キャパシタを完成させた。
【0048】
図3は、スパッタ時の雰囲気におけるPHの体積%と絶縁耐圧の関係を示す。絶縁耐圧の測定方法は、1mm φのAl電極で測定されるリ−ク電流が1μAを越えた時の電圧を絶縁耐圧とした。
【0049】
試料によりバラツキがあるため、図中においてはX(中央の●印),σ(分散シグマ値)(上下限) を示す。この耐圧は成膜時の雰囲気におけるPHの体積%が1%以上となると急激に高くなり、またσ値も小さくなっている。そのためPHの添加は成膜時に酸素雰囲気中に1体積%以上とした方がよいことがわかる。
【0050】
さらにこれに加えてNF等を酸素に対して0.2 〜20体積%添加するとさらに電気的安定性と信頼性が向上する。
【0051】
しかしながらPHの添加量を5体積%以上とするとこの絶縁膜を半導体装置に応用した場合、半導体層へのリンの拡散の問題が生じ半導体装置の電気的特性並びに信頼性の低下を招き問題があった。
【0052】
また、スパッタリングに用いる材料は全て高純度のものが好ましい。例えば、スパッタリングタ−ゲットは4N以上の酸化タンタル、酸化チタン、チタン酸バリウム、チタン酸鉛が最も好ましい。 同様にスパッタリングに使用するガスも高純度 (5N以上) の物を用い、不純物が絶縁膜中に混入することを極力避けた。
【0053】
参考例3〕
参考例はスパッタ法によって得る例である。本参考例は、リンが添加されたターゲットを用いることにより水素を全く用いないスパッタ法によって絶縁ゲイト型半導体装置の酸化絶縁膜を形成するものである
【0054】
図4に本参考例を示す。この参考例は1Tr/CellのDRAM( ダイナミックメモリ)の1つのセルの作製に本発明を用いたものである。図面において、半導体基板には1つの絶縁ゲイト型電界効果トランジスタ(40)がソ−スまたはドレイン(48), ドレインまたはソ−ス(49), ゲイト電極(47),ゲイト絶縁膜(46)として構成さ れている。更にこのトランジスタの一方のドレインまたはソ−ス(49)には下側電極(410)、酸化タンタルの誘電体(411)、上側電極(412)よりなるキャパシタ(421)を直列させて設けている。これらの外周辺には埋置した絶縁膜(45)を有せしめている。この構造はスタックド型DRAMのメモリセルの形状を示している。この図面でキャパシタの誘電体膜(411)は酸化タンタルの誘電体膜をリンが1×1019〜5 ×1020cm-3添加されたタ−ゲットを用い、酸素100%のスパッタ法で被膜形成した。
【0055】
この酸化タンタルの比誘電率は27もあり、周波数特性が高周波まで優れているため、酸化珪素被膜 (比誘電数3.8)と比べて大きい蓄積容量を得ることができる。
【0056】
またこの絶縁ゲイト型電界効果トランジスタ(40)のゲイト絶縁膜は熱酸化法による酸化珪素または酸化珪素の100%酸素を用いたスパッタ法の酸化珪素を用いた。しかしこの保護膜を酸化タンタルにしても、シリコン半導体との界面凖位は2×1010cm−2しかなく、良好であった。
【0057】
またこのキャパシタ(421) の下側電極(410) はリンが添加されたシリコン半導体を用いて形成した。しかしこの電極材料は金属タンタル、タングステン、チタン、モリブデンであっても、これらのシリサイドであってもよい。
【0058】
本参考例では、この下側電極(410)上の酸化タンタル膜(411)をリンが1 ×1019〜5×1020cm-3の濃度で添加されたターゲットを用いた酸素100%雰囲気のスパッタ法で形成した。更にこの上に上側電極(412)をアルミニウムまたは金属タンタルとアルミニウムの多層膜で形成してキャパシタ(421)を構成させた。酸化タンタルの厚さは300〜3000とした。代表的には500〜1500、例えば1000とした。しかしこれは酸化珪素等では比誘電率が小さいため、メモリセルとしては厚さを約30に薄くしなければならない。しかし本発明方法で形成した酸化タンタルは比誘電率が大きいため、その厚さは例えば1000とすることができる。結果として絶縁性に優れ、またピンホ−ルの存在を少なくすることが可能となった。
【0059】
このため図4において、絶縁ゲイト型電界効果トランジスタのチャネル長を0.1 〜1μm 例えば0.5 μm としてもよく、さらに1Tr/Cellの大きさで20μm □の中に1つのメモリ(1ビット)を作製することができた。
【0060】
またこの酸化タンタルの形成の際、水素をまったく含まないスパッタ法で形成し、加えてその上下の電極をも水素を含まないスパッタ法で形成するため、その成膜中の水素がその後の熱処理でゲイト絶縁膜にまでドリフト(拡散)し、ホットキャリアのトラップセンタになってしまうことを防ぐことも可能となった。
【0061】
なおリンのかわりにボロンを用いることができることはいうまでもない。
【0062】
本発明方法により、低温プロセスのみで非常に特性の良い薄膜トランジスタを容易に形成することができた。
【0063】
またゲイト絶縁膜中に存在するホットキャリアおよび固定電荷の発生原因を減らすことができたので、長期的な使用において特性変化の少ない信頼性の良いトランジスタ、キャパシタを提供することが可能となった。
【0064】
本発明に用いるキャパシタまたは絶縁ゲイト型トランジスタの形状はスタガ−型を用いず、逆スタガ−型または縦チャネル型のトランジスタを用いてもよい。またトランジスタの珪素に非単結晶ではなく単結晶を用いたモノリシックICの一部に用いられる絶縁ゲイト型電界効果トランジスタとしてもよい。
【0065】
またキャパシタもー層の誘電体のキャパシタではなく積層型の多層構造としてもよく、また電極を上下で挟む構造ではなく左右で挟む横並べ方式にしてもよい。これらは本明細書中の全ての参考例についていえることはいうまでもない。
【0066】
参考例4
本参考例は、基板上に設けられた絶縁膜であるリンが含まれた酸化珪素膜と、該リンが含まれた酸化珪素膜上に設けられた半導体層からなり半導体装置を、ガラス基板上に設けられた絶縁ゲイト型半導体装置に応用したものである。
【0067】
参考例は、絶縁性基板上に設けられたリンが含まれた酸化珪素膜と該酸化珪素膜上に設けられた絶縁ゲイト型電界効果トランジスタであって、前記酸化珪素膜と前記絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の少なくとも一方にハロゲン元素とリンが混入されていることを特徴とする絶縁ゲイト型半導体装置であって、水素または水素を含有した不活性気体雰囲気中における基板上へのスパッタ法による半導体膜の成膜工程と、前記スパッタ法によって得た半導体膜形成の前または後に弗化物気体とPH3と酸化物気体または弗化物気体と酸化物気体とPH3を含有した不活性気体の雰囲気によりスパッタ法により酸化珪素膜を形成し前記半導体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領域として構成し前記酸化珪素膜の一部をゲイト絶縁膜としたものである。
【0068】
また前記半導体膜の一部をチャネル形成領域として構成する手法の一例として、水素または水素を含有した不活性気体雰囲気中によるスパッタで得られた非晶質性(アモルファスまたは極めてその状態に近い)半導体膜(以下a−Siという)を450℃〜700℃代表的には600℃の温度を半導体膜に与えて少なくともチャネル形成領域を結晶化させることにより本発明の絶縁ゲイト型半導体装置は得られる。
【0069】
この結晶化の後の半導体膜は平均の結晶粒径が5〜400程度であり、かつ半導体膜中に存在する水素含有量は5原子%以下である。また、この結晶性を持つ半導体膜は格子歪みを有しておりミクロに各結晶粒の界面が互いに強く密接し、結晶粒界でのキャリアに対するバリアを消滅させる効果を持つ。このため、単に格子歪みの無い多結晶の結晶粒界では、酸素等の不純物原子が偏析し障壁(バリア)を構成しキャリアの移動を阻害するが、本発明のように格子歪みを有しているとバリアが形成されないか又はその存在が無視できる程度であるため、その電子の移動度も5〜300cm2 V・S と非常に良好な特性を有していた。
【0070】
また、プラズマCVD法により得られた半導体膜はアモルファス成分の存在割合が多く、そのアモルファス成分の部分が自然酸化され内部まで酸化膜が形成される。一方スパッタ膜は緻密であり自然酸化が半導体膜の内部にまで進行せず、表面のごく近傍付近しか酸化されない。この緻密さ故に格子歪みを持つ結晶粒子同士がお互いに強く押し合うことになり、結晶粒界面付近でキャリアに対するエネルギーバリアが形成されないという特徴を持つ。
【0071】
図5に本参考例において作製した薄膜トランジスタの作製工程を示す。まず、ガラス基板(11)上にリンを含んだSi 2膜(12)を以下の条件においてマグネトロン型RFスパッタ法により100nm〜2μm、本参考例においては200nmの厚さに形成した。
反応ガス O2 92体積%
NF3 5体積%
PH3 3体積%
成膜温度 150℃
RF(13.56MHz)出力 400W
圧力 0.5 Pa
シリコンをターゲットに使用
【0072】
また、PHの濃度は0.01%〜10%の範囲で、NFは0〜20%の範囲で添加可能である。
【0073】
さらにその上にマグネトロン型RFスパッタ装置によってチャンネル形成領域となるa−Si膜(13)を100nm の厚さに成膜し図5(a)の形状を得た。成膜条件は、不活性気体であるアルゴンと水素とPH3 の雰囲気下において、
2/( 2+Ar)=80%(分圧比)
成膜温度 150 ℃
RF(13.56MHz)出力 400W
全圧力 0.5Pa
とし、ターゲットは単結晶シリコンターゲットを用いた。
【0074】
この後、450℃〜700℃の温度範囲特に600℃の温度で10時間の時間をかけ水素または不活性気体中、本参考例においては窒素100%雰囲気中においてa−Si膜(13)の熱結晶化を行い、結晶性の高い珪素半導体層を作製した。尚前記チャンネル形成領域となるa−Si膜(13)をスパッタ法によって成膜する際、非単結晶シリコンターゲットを用い、投入電力パワーを小さくすると粒径が無視できるほど小さく、かつ格子歪みを有する緻密な結晶状態が得られる。
【0075】
このような方法により形成された半導体膜中に存在する酸素不純物の量はSIMS分析により2×1020cm−3、炭素は5×1018cm−3であり、水素の含有量は5%以下であった。このSIMSを使用した不純物濃度の値は半導体膜中で深さ方向にその濃度が変化しているので、深さ方向の濃度を調べその最小の値で記述した。これは、半導体膜の表面付近には自然酸化膜が存在しているからである。また、この不純物の濃度の値は結晶化の処理後であっても、変化はしていなかった。
【0076】
この不純物濃度は当然ながら低い値である程、半導体装置として使用する際には有利であることは明らかであるが、本発明の半導体膜の場合、結晶性を持つと同時に格子歪みを持っているので結晶粒界でバリアが形成されず、2×1020cm−3程度の酸素不純物濃度が存在していても、キャリアの移動を妨害する程度は低く、実用上の問題は発生しなかった。
【0077】
この半導体膜は図6に示すレーザラマン分析のデータよりわかるように、結晶の存在を示すピークの位置が、通常の単結晶シリコンのピーク(520cm-1)の位置に比べて、低波数側にシフトしており、格子歪みの存在を裏付けていた。
【0078】
なお、図6において(64)はスパッタによって図5(13)を成膜する際に 2/( 2+Ar)=80%の場合、(63)は 2/( 2+Ar)=50%の場合、(62)は 2/( 2+Ar)=20%の場合、(61)は 2/( 2+Ar)=0%の場合である。
【0079】
また、本参考例においてはシリコン半導体を使用して本発明の説明をおこなっているが、ゲルマニウム半導体やシリコンとゲルマニウムの混在した半導体を使用することも可能であり、その際には熱結晶化の際に加える温度を100℃程度さげることが可能であった。
【0080】
さらにより緻密な半導体膜あるいは酸化珪素膜を形成するために前記水素雰囲気あるいは水素と不活性気体との雰囲気中でのスパッタの際、基板あるいは飛翔中のスパッタされたターゲット粒子に対して1000nm以下の強力な光またはレーザ照射を連続あるいはパルスで加えてもよい。
【0081】
この熱結晶化させた珪素半導体膜に対してデバイス分離パターニングを行い図5(b) の形状を得、この半導体膜の一部を絶縁ゲイト型半導体装置のチャネル形成領域として構成させた。
【0082】
つぎに酸化珪素膜(SiO2)(15)を50nm〜200nm 本参考例においては100nm の厚さにマグネトロン型RFスパッタ法により以下の条件で成膜した。
酸素 92体積% NF3 5体積%
PH3 3体積%
圧力0.5pa
成膜温度100 ℃
RF(13.56MHz)出力400W
ターゲットとしてはシリコンターゲットまたは合成石英のターゲットを使用した。
【0083】
ここにおいても非晶質シリコンターゲットを用い投入パワーを落とすと、緻密な固定電荷の存在しにくい酸化珪素膜を得ることができる。
【0084】
また、ターゲット中にリンを1 ×1019〜5 ×1020cm−3予め混入させておき、酸素100 %雰囲気中のスパッタ法で成膜すれば、成膜された酸化珪素膜中に水素が
混入されることを防ぐことができ、絶縁膜中に存在する水素がその後の熱アニール工程において、ホットキャリアのトラップセンタになってしまうことを防ぐことができる。
【0085】
またハロゲン元素を含む気体を酸化物気体に対し0.2 〜20体積%同時に混入することにより、酸化珪化物に同時に不本意で導入されるアルカリイオンの中和、珪素不対結合手の中和をも可能とすることができる。
【0086】
本発明の構成を得るために用いられるスパッタ法としてRFスパッタ、直流スパッタ等いずれの方法も使用できるが、スパッタタ−ゲットが導電率の悪い酸化物、例えばSiO2等の場合、安定した放電を持続するためにRFマグネトロンスパッタ法を用いることが好ましい。
【0087】
また酸化物気体としては、酸素、オゾン、亜酸化窒素等を挙げることができる。
【0088】
またハロゲン元素を含む気体として、弗化物気体としては弗化窒素(N 3 2 4)、弗化水素(HF)弗素(F2 、フロンガスを用い得る。
【0089】
一般には珪素に対して0.1 〜5原子%のハロゲン元素を膜中に混入させた。
【0090】
スパッタリングに用いる材料は全て高純度のものが好ましい。例えば、スパッタリングタ−ゲットは4N以上の合成石英、またはLSI の基板に使用される程度に高純度のシリコン等が最も好ましく、リンを添加する場合もこれら純度の高いターゲットに添加するとよい。
【0091】
同様にスパッタリングに使用するガスも高純度 (5N以上) の物を用い、不純物が酸化珪素膜中に混入することを極力避けた。
【0092】
なお、本参考例のように弗化物気体が添加された酸素雰囲気中におけるスパッタ法で成膜したゲート絶縁膜である酸化珪素膜にエキシマレーザ光を照射し、フラッシュアニールを施し、膜中に取り入れた弗素等のハロゲン元素を活性化し、珪素の不完全結合手と中和させ、膜中の固定電荷の発生原因を取り除くことは効果がある。
【0093】
この時、エキシマレーザのパワーとショト数を適当に選ぶことにより上記ハロゲン元素の活性化とゲト絶縁膜下の半導体層の活性化を同時に行うこともできる。
【0094】
この酸化珪素膜(15)上にCVD法により一導電型を付与する不純物として本参考例においてはリンが混入された半導体層を形成し所定のマスクパターンを使用して、フォトリソグラフィ加工を施し、このドープされた半導体膜をゲイト電極(20)として形成し図5(c)の形状を得た。
【0095】
この一導電型を付与する不純物が混入された半導体層の形成法としてはスパッタ法、CVD 法等の成膜法を用いることができる。
【0096】
このゲイト電極はドープされた半導体層に限定されることなくその他の材料を使用可能である。次にこのゲイト電極(20)またはゲイト電極(20)をエッチングする際に使用したマスク等をマスクとして、セルフアラインに不純物領域(14)及び(14') をイオン打ち込み技術を使用して形成した。
【0097】
これにより、ゲイト電極(20)の下の半導体層(17)は絶縁ゲイト型半導体装置のチャンネル領域として構成された。
【0098】
次にこれらの全て上面を覆って層間絶縁膜(18)を形成した後に、ソース、ドレイン電極のコンタクト用の穴をあけ、その上面にスパッタ法により金属アルミニウムを形成し、所定のパターニングを施し、ソース、ドレイン電極(16)、(16') を構成し、絶縁ゲイト型半導体装置を完成させた。
【0099】
参考例の場合、チャンネル領域を形成する半導体層(17)とソース(14)、ドレイン(14')を形成する半導体層とが同一物で構成されており、工程の簡略化をはかれる。また同じ半導体層を使用しているため、ソース、ドレインの半導体層も結晶性を持ち、キャリアの移動度が高いのでより高い電気的特性を持つ絶縁ゲイト型半導体装置を実現することができた。
【0100】
最後に水素100%雰囲気中において375℃の温度で水素熱アニールを30min 行い、本参考例を完成させた。
【0101】
この水素熱アニールは多結晶珪素半導体中の粒界ポテンシャを低減させ、デバイス特性を向上させるためである。
【0102】
また、本参考例において作製した薄膜トランジスタ図5(d)のチャンネル部(17)の大きさは100×100μm の大きさである。
【0103】
参考例において作製した多結晶珪素半導体層を用いた薄膜トランジスタの特性としては、図7に示すようなID−VD特性、以下の表1に示す諸特性を得ることができた。
【0104】
【表1】
Figure 0003658254
【0105】
S値というのは、デバイスの特性を示すドレイン電圧(VD)=10Vにおけるゲイト電圧(VG)とドレイン電流(ID)の関係を示す図7に示す曲線の立ち上がり部分の[d(ID)/d(VG)]の値の最小値であり、この値が小さい程(VG−ID)特性を示す曲線の傾きの鋭さが大きく、デバイスの電気的特性が高いことを示す。VTはしきい値電圧を示す。μはキャリアの移動度を示し単位は(cm2/V・s)である。
【0106】
on/off特性というのは、図7に示す(VG-ID) 特性を示す曲線におけるVG=30 ボルトにおけるIDの値とIDの最小値の値との比の対数値である。
【0107】
なお、図8に移動度μとチャンネル形成領域(図5(d) の(17)) となるa-Si膜(図5(a) の(13))をマグネロン型RFスパッタ法によって作製する際における雰囲気の水素分圧との関係を示すが、この図8を見ると明らかなように水素分圧を好ましくは100 %とすることが望ましいことがわかる。
【0108】
【実施例】
〔実施例1〕
本実施例は、参考例4におけるガラス基板上に設けられた下地絶縁膜とゲイト絶縁膜を酸化珪素膜とリンを含む酸化珪素膜の2層で構成したものである。
【0109】
本実施例の作製工程を図9に示す。その作製法は、参考例4と同様な工程において、ガラス基板(11)上にまずリンが1×1020cm-3以上含まれるように、PH3 が0.1体積%以上、本実施例においては10体積%含まれる酸素雰囲気中において以下の条件においてマグネトロン型RFスパッタ法によってリンガラス(21)を100〜2μm、本実施例においては0.5μmに成膜した。
【0110】
成膜温度 150 ℃
RF(13.56MHz)出力 400W
圧力 0.5 Pa
溶融シリコン基板をターゲットに使用
【0111】
この際PH3を用いずにターゲット中にリンを1×1020cm-3以上混入させたものを用いると、絶縁膜中に水素が入りこまず、水素が絶縁膜中においてトラップセンタとなることを防ぐことができ効果がある。またターゲットとして非晶質珪素インゴットを用いてもよい。
【0112】
そして、前記リンガラス(21)上に酸化珪素膜(12)を以下の条件でマグネトロン型RFスパッタ法によって0.5〜2μm、本実施例においては2μmの厚さに成膜した。
100体積%
成膜温度 150℃
RF(13.56MHz)出力 400W
圧力 0.5Pa
単結晶シリコンのターゲットに使用
【0113】
この際、酸素雰囲気中に参考例4と同様にNF 3 等のハロゲン元素を含む気体を0.2 〜20%添加してもよい。
【0114】
また、ターゲットに非晶質シリコン基板のターゲットを用いると緻密で電気的にも安定な酸化珪素膜を得ることができる。
【0115】
半導体層(13)の作製法は参考例4と同様である。図9(a)の状態を得、デバイス分離パターニングを行い図9(b)の形状を得た。
【0116】
つぎに、ゲート絶縁膜としてまず酸化珪素膜を前記酸化珪素膜(12)と同様にして成膜する。
【0117】
つぎに2層目のゲイト酸化膜として、リンが1×1020cm-3以上含まれるように、前記リンガラス(21)と同様にして(22)を成膜し、参考例4と同様の工程を経て図9(c)の形状を得た。
【0118】
最後は参考例4と同様にして本実施例を完成させた。(図9(d))
【0119】
この薄膜トランジスタの電気的特性としては、下記に示す表2のような結果が得られた。
【0120】
【表2】
Figure 0003658254
【0121】
上記表2よりわかるように、参考例4の特性とS値、移動度にはそれ程の変化がみられないが、しきい値電圧VTが参考例4に比較して極めて小さくなり、on/off特性が向上していることがわかる。また、参考例4においては、最後の水素アニール時に壊れてしまう場合が多々あったが、本実施例においては、それが非常に少なかった。
【0122】
これは、本実施例においては電気的不安定性の要因となるナトリウム等の固定電荷をリンがゲッタリングし、かつ半導体層にリンが拡散することもないので、さらに電気的安定性が増したためであると考えられる。
【0123】
本実施例において用いたリンの代わりに前記したボロン等を用いてもよいことはいうまでもない。
【図面の簡単な説明】
【図1】 参考例1における電気的特性を示したグラフである。
【図2】 参考例2の作製工程を示した図である。
【図3】 参考例2における電気的特性を示したグラフである。
【図4】 参考例3の構造を示した図である。
【図5】 参考例4の作製工程をしめした図である。
【図6】 参考例4の多結晶半導体層と比較例のラマンスペクトルを示したグラフである。
【図7】 参考例4のID−VD特性を示したグラフである。
【図8】 参考例4において、スパッタ時の水素分圧を変化させた場合における移動度(μ)の値の変化を示したグラフである。
【図9】 実施例の作製工程を示した図である。
【符号の説明】
(1),(11) ・・・ガラス基板
(3),(45),(21) ・・・絶縁膜
(41)・・・半導体基板
(46),(15),(22)・・・ゲイト絶縁膜
(48),(49).(16),(16’)・・・ソース電極、ドレイン電極
(20),(47) ・・・ゲイト電極
(40)・・・絶縁ゲイト型半導体装置

Claims (12)

  1. ガラス基板上に形成されたリンを含む第1の酸化珪素膜と、
    前記第1の酸化珪素膜上に形成された第2の酸化珪素膜と、
    前記第2の酸化珪素膜上に形成された半導体膜と、
    前記半導体膜上に形成されたハロゲン元素を含む第3の酸化珪素膜と、
    前記第3の酸化珪素膜上に形成されたリンを含む第4の酸化珪素膜と、
    前記第4の酸化珪素膜上に形成されたゲイト電極とを有することを特徴とする絶縁ゲイト型半導体装置。
  2. 請求項1において、前記第1の酸化珪素膜には、1×10 20 cm -3 以上のリンが含まれていることを特徴とする絶縁ゲイト型半導体装置。
  3. 請求項1または2において、前記第4の酸化珪素膜には、1×10 20 cm -3 以上のリンが含まれていることを特徴とする絶縁ゲイト型半導体装置。
  4. ガラス基板上に形成されたボロンを含む第1の酸化珪素膜と、
    前記第1の酸化珪素膜上に形成された第2の酸化珪素膜と、
    前記第2の酸化珪素膜上に形成された半導体膜と、
    前記半導体膜上に形成されたハロゲン元素を含む第3の酸化珪素膜と、
    前記第3の酸化珪素膜上に形成されたボロンを含む第4の酸化珪素膜と、
    前記第4の酸化珪素膜上に形成されたゲイト電極とを有することを特徴とする絶縁ゲイト型半導体装置。
  5. 請求項1乃至4のいずれか一において、前記ハロゲン元素は、弗素であることを特徴とする絶縁ゲイト型半導体装置。
  6. 請求項5において、前記弗素の濃度は、0.05〜5原子%であることを特徴とする絶縁ゲイト型半導体装置。
  7. ガラス基板上にリンを含む第1の酸化珪素膜を形成し、
    前記第1の酸化珪素膜上に第2の酸化珪素膜を形成し、
    前記第2の酸化珪素膜上に半導体膜を形成し、
    前記半導体膜上にハロゲン元素を含む第3の酸化珪素膜を形成し、
    前記第3の酸化珪素膜上にリンを含む第4の酸化珪素膜を形成し、
    前記第4の酸化珪素膜上にゲイト電極を形成することを特徴とする絶縁ゲイト型半導体装置の作製方法。
  8. 請求項7において、1×10 20 cm -3 以上リンが含まれるように前記第1の酸化珪素膜を形成することを特徴とする絶縁ゲイト型半導体装置の作製方法。
  9. 請求項7または8において、1×10 20 cm -3 以上リンが含まれるように前記第4の酸化珪素膜を形成することを特徴とする絶縁ゲイト型半導体装置の作製方法。
  10. ガラス基板上にボロンを含む第1の酸化珪素膜を形成し、
    前記第1の酸化珪素膜上に第2の酸化珪素膜を形成し、
    前記第2の酸化珪素膜上に半導体膜を形成し、
    前記半導体膜上にハロゲン元素を含む第3の酸化珪素膜を形成し、
    前記第3の酸化珪素膜上にボロンを含む第4の酸化珪素膜を形成し、
    前記第4の酸化珪素膜上にゲイト電極を形成することを特徴とする絶縁ゲイト型半導体 装置の作製方法。
  11. 請求項7乃至10のいずれか一において、前記ハロゲン元素は、弗素であることを特徴とする絶縁ゲイト型半導体装置の作製方法。
  12. 請求項11において、0.05〜5原子%の弗素が含まれるように前記第3の酸化珪素膜を形成することを特徴とする絶縁ゲイト型半導体装置の作製方法。
JP31741499A 1999-11-08 1999-11-08 絶縁ゲイト型半導体装置及びその作製方法 Expired - Fee Related JP3658254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31741499A JP3658254B2 (ja) 1999-11-08 1999-11-08 絶縁ゲイト型半導体装置及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31741499A JP3658254B2 (ja) 1999-11-08 1999-11-08 絶縁ゲイト型半導体装置及びその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10348790A Division JP3143610B2 (ja) 1998-12-08 1998-12-08 薄膜絶縁ゲイト型半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2000138359A JP2000138359A (ja) 2000-05-16
JP3658254B2 true JP3658254B2 (ja) 2005-06-08

Family

ID=18087977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31741499A Expired - Fee Related JP3658254B2 (ja) 1999-11-08 1999-11-08 絶縁ゲイト型半導体装置及びその作製方法

Country Status (1)

Country Link
JP (1) JP3658254B2 (ja)

Also Published As

Publication number Publication date
JP2000138359A (ja) 2000-05-16

Similar Documents

Publication Publication Date Title
US5313075A (en) Thin-film transistor
JP3197557B2 (ja) 被膜形成方法
JP2004158487A (ja) 半導体装置の製造方法
JP2903134B2 (ja) 半導体装置
JP2652267B2 (ja) 絶縁ゲイト型半導体装置
JP2502789B2 (ja) 薄膜トランジスタの製造方法
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JP3179779B2 (ja) 窒化物絶縁膜の作製方法
JP2652368B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3349475B2 (ja) 半導体装置の作製方法
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
JP3350652B2 (ja) ダイナミックメモリの作製方法
JP3173758B2 (ja) 半導体装置およびその作製方法
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JP2945946B2 (ja) 酸化物絶縁膜の作製方法
JP3197531B2 (ja) 半導体装置の作製方法
JPS631071A (ja) 薄膜半導体装置
JP2652369B2 (ja) 半導体装置の作製方法
JPH0336312B2 (ja)
JPH09312406A (ja) 半導体装置の作製方法
JP3340406B2 (ja) 半導体装置の作製方法
JP3445573B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080318

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090318

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100318

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees