JP3197531B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP3197531B2
JP3197531B2 JP12115499A JP12115499A JP3197531B2 JP 3197531 B2 JP3197531 B2 JP 3197531B2 JP 12115499 A JP12115499 A JP 12115499A JP 12115499 A JP12115499 A JP 12115499A JP 3197531 B2 JP3197531 B2 JP 3197531B2
Authority
JP
Japan
Prior art keywords
nitride
film
insulating film
gas
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12115499A
Other languages
English (en)
Other versions
JPH11354518A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP12115499A priority Critical patent/JP3197531B2/ja
Publication of JPH11354518A publication Critical patent/JPH11354518A/ja
Application granted granted Critical
Publication of JP3197531B2 publication Critical patent/JP3197531B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
キャパシタの誘電体膜、または層間絶縁膜またはアクテ
ィブ型液晶ディスプレイの絶縁ゲイト型電界効果トラン
ジスタのゲイト絶縁膜等の絶縁膜をスパッタ法で形成す
る作製方法に関する。
【0002】
【従来の技術】化学的気相法等によって作製された絶縁
体膜を利用してアクティブ素子または半導体集積回路、
または誘電体膜を利用したキャパシタが広く注目されて
いる。
【0003】この絶縁膜( キャパシタの誘電体膜も絶縁
性であるため単に絶縁膜または絶縁体膜という) は、従
来は例えば窒化珪素膜を形成する場合、シランとアンモ
ニアとのプラズマ反応による化学的気相法等を用いて形
成されるので、電荷捕獲中心が多く、界面単位密度も10
12cm-2と大きな値になってしまった。
【0004】かかる低温にて絶縁物を作製する他の方法
として、100%〜80% のAr原子をスパッタ用気体として用
いたスパッタリング法が知られている。これはAr等の不
活性ガスがタ−ゲット材料をたたきだす確率(スパッタ
リングイ−ルド)が高い為であった。本発明者らが、ス
パッタリング法によって作製された絶縁膜の特性につい
て鋭意検討した結果、絶縁膜の性能を示す下側の被形成
面すなわち下側電極活性層と成膜された絶縁膜界面との
界面準位がアルゴンの量できわめて大きく変化している
ことがわかった。特にその極端な例として、キャパシタ
またはゲイト絶縁物として窒化珪素を用いる場合、珪素
が安定のためこの成分の珪素成分(Si 成分) がクラスタ
(5〜50Åの粒径の粒の群) を発生する。このクラスタお
よび下地表面の損傷による絶縁膜中の固定電荷の数を反
映するフラットバンド電圧の理想値よりのズレ( 悪化)
が、また絶縁耐圧の低下がスパッタリング時のArガスの
割合に大きく依存することを見出した。
【0005】更に光CVD 法によってキャパシタの誘電体
膜を作製することが試みられている。下地材料の半導体
または電極材料との反応損傷がなく、2×1010eV-1cm-2
程度の界面準位密度が得られているが、膜作製に必要と
する時間が長く( 成膜速度が非常に遅い) 、工業的な応
用には不向きであった。また水素が用いられ、ホットエ
レクトロン効果を誘発するため、長期特性に問題があっ
た。
【0006】
【発明が解決しようとする課題】本発明は従来の問題点
を解決する方法であり、良好な特性の窒化珪素、窒化チ
タン、窒化タンタル、窒化アルミニウム等の金属または
珪素窒化物絶縁膜を膜中に金属または半導体のクラスタ
の存在、ピンホ−ル等がなく、かつ低温プロセスで水素
を用いることなく作製する方法を提供するものである。
【0007】
【課題を解決するための手段】本発明の構成は、窒化珪
素、窒化アルミニウムの誘電体、窒化チタン、窒化タン
タル等の抵抗体等の金属窒化膜の作製方法に関する。本
発明は、かかる絶縁膜または抵抗膜をスパッタリング法
にて行う。スパッタリングに用いる気体を窒化物、例え
ば窒素がアルゴン等の不活性ガスに対し75体積%以上さ
らに好ましくは不活性気体をまったく用いない窒化物気
体、特に窒素のみの条件下で金属窒化物または金属のタ
−ゲットのスパッタリングを行い、窒化物絶縁膜を積層
法で作製することを特徴とするものである。
【0008】またスパッタリングはスパッタガスを成膜
された被膜の成分の一部とする気体、例えば窒化珪素膜
にあっては、窒素を100%または75〜100 体積%として、
窒化珪素のタ−ゲットを高周波(RF)スパッタ法を用いて
行う。するとタ−ゲット材料が飛翔中にこのスパッタ用
気体である窒素と窒化反応をより完全に行わしめること
ができる。
【0009】更にこれを助長するため、これに加えてハ
ロゲン元素を含む気体を窒化物気体に対し0.2 〜20体積
%同時に混入することにより、窒化珪化物に同時に不本
意で導入されるアルカリイオンの中和、不対結合手の中
和をも可能としたものである。
【0010】本発明に用いられるスパッタリング法とし
てRFスパッタ、直流スパッタ等いずれの方法も使用でき
るが、スパッタリングタ−ゲットが導電率の悪い窒化
物、例えばSi3N4 等の金属窒化物の場合、安定した放電
を持続するために13.56MHzの高周波RFマグネトロンスパ
ッタ法を用いることが好ましい。
【0011】窒化物気体としては、窒素(N2)、アンモニ
ア(NH3) 等を挙げることができる。特に液体窒素から気
化した高純度窒素を使用した場合、窒化物絶縁膜中に取
り込まれる不用な珪素または原子が存在しないので、非
常に良好なピンホ−ルのない、誘電損傷の少ない、また
絶縁耐圧のばらつきの大きくない絶縁膜を被形成面上に
得ることができた。
【0012】窒化物絶縁膜として、窒化珪素、窒化アル
ミニウムが代表的なものである。また抵抗体窒化物とし
て、窒化タンタル、窒化チタンが主なものである。これ
らに添加するためのハロゲン元素用には、弗化物気体と
しては弗化窒素(NF3,N2F4)、弗化水素(HF), 弗素(F2)、
フロンガスを用い得る。化学的に分解しやすく、かつ取
り扱いが容易なNF3 が用いやすい。塩化物気体として
は、四塩化炭素 (CCl4), 塩素(Cl2),塩化水素(HCl) 等
を用い得る。
【0013】またこれら例えば弗化窒素の量は、窒化物
気体例えば窒素に対して0.2 〜20体積%とした。これら
ハロゲン元素は熱処理によって窒化物絶縁物中のナトリ
ウム等のアルカリイオンとの中和、金属の不対結合との
中和に有効であるが、同時に多量すぎると、絶縁膜の主
成分を気体とする可能性を内在するためよくない。一般
には被膜中には全元素数の0.01〜5原子%のハロゲン元
素を混入させた。
【0014】
【発明の実施の形態】以下に実施例により本発明を詳し
く説明する。
【0015】
【実施例】「実施例1」図1(A) に示す如く、シリコン
半導体(1) 上に窒化珪素膜を本発明方法で形成し、その
上に1mmφのアルミニウム電極を電子ビ−ム蒸着で形成
し、電気特性を調べた結果を図2に示す。図2は上記MI
S(アルミニウム金属−窒化珪素の絶縁膜−シリコン半導
体) 構造とした時のC−V特性( 図1(B))におけるフラ
ットバンド電圧のズレ(ΔVFB) の特性を示す。
【0016】この上に本発明方法による窒化珪素の絶縁
膜を作製した。その条件を以下に示す。 Arガス100%に比べて、Arガスの量を窒化性ガスの量より
少なく、25体積%以下とするとフラットバンド電圧の理
想値からのズレが減少していることがわかる。
【0017】図2に示す如く、BT(バイアス−温度)処
理を施し、ゲイト電極側に負のバイアス電圧を2×106V
/cm 、150 ℃で30分加え、さらに同一条件下で正のバイ
アス電圧を加えた。それらの差すなわちフラットバンド
電圧のズレ(ΔVFB)はAr 100% の場合13V もあった。ま
たプラズマCVD 法で作製したものは(31)の如く11.5V(3
1) もあった。しかしこの成膜を100%窒素で行うと0.5V
以下(34)しかなかった。さらにこれにハロゲン元素を少
しでも添加すると、その値はさらに数分のーに急激に減
少した。
【0018】これらのことより、スパッタリングにより
成膜時に反応雰囲気下に存在する活性化されたAr原子
が、絶縁膜の膜質に影響を与えており、できるだけAr原
子の存在を減らしてスパッタリング成膜することが望ま
しいことが判明した。
【0019】その理由としては、Arイオンのためスパッ
タ中に膜成分の一つである金属と窒素との反応をArが邪
魔をし、化学量論的に十分合致した(Si3に対しN4からの
割合とミクロのレベルでも満たされる) 窒化物が構成さ
れない。またArイオンまたは活性化されたAr原子が界面
に衝突し、界面での損傷、欠陥を形成し、固定電荷発生
の原因となっていることが考えられる。
【0020】Arガスを25%以下の割合で混合した雰囲気
下で絶縁膜を作成する場合には、タ−ゲットと基板との
距離をArガス0%で作製する場合より長くすることで、Ar
ガス0%で作製する場合とほぼ同様の膜質の絶縁膜を得る
ことが可能である。さらにArガス25%以下の割合で混合
して形成したゲイト絶縁膜に対し、エキシマレ−ザ光を
照射し、フラッシュアニ−ルを施し、膜中に取り入れた
弗素等のハロゲン元素を活性化し、珪素の不完全結合手
と中和させ、膜中の固定電荷の発生原因を取り除くこと
も可能であった。
【0021】また、スパッタリングに用いる材料は全て
高純度のものが好ましい。窒化珪素、窒化チタン、窒化
アルミニウム、窒化タンタルの金属または半導体ではな
く、すべて窒化反応をさせてあるものを用いることが必
要である。そしてスパッタリングタ−ゲットは3N以上の
純度とした。
【0022】「実施例2」図3に本発明の他の実施例を
示す。この実施例の1Tr/Cell のDRAM( ダイナミックメ
モリ) の1つのセルの作製に本発明を用いたものであ
る。図面において、半導体基板には1つの ゲイト型電
界効果トランジスタ(20)がソ−スまたはドレイン(8),ド
レインまたはソ−ス(9),ゲイト電極(7),ゲイト絶縁膜
(6) として構成されている。
【0023】更にこのトランジスタの一方のドレインま
たはソ−ス(9) には下側電極(10)、窒化珪素の誘電体(1
1)、上側電極(12)よりなるキャパシタ(21)を直列させて
設けている。これらの外周辺には埋置した絶縁膜(5) を
有せしめている。この構造はスタックド型DRAMのメモリ
セルの形状を示している。
【0024】この図面で、キャパシタの誘電体膜(11)は
本発明の窒化珪素のタ−ゲットを窒素のスパッタ法で被
膜形成した。この窒化珪素の比誘電率が6もあり、周波
数特性が高周波まで優れているため、酸化珪素被膜 (比
誘電数3.8)と比べて大きい蓄積容量を得ることができ
る。
【0025】また、この絶縁ゲイト型電界効果トランジ
スタ(20)のゲイト絶縁膜は熱酸化法による酸化珪素また
は100%酸素を用いたスパッタ法の酸化珪素を用いた。し
かしこの保護膜を窒化珪素にしても、シリコン半導体と
の界面凖位は3×1010cm-2しかなく、良好であった。
【0026】このキャパシタ(21)の下側電極(10)はリン
が添加されたシリコン半導体を用いて形成した。しかし
この電極材料は金属タンタル、タングステン、チタン、
モリブデンであっても、これらのシリサイドであっても
よい。
【0027】この実施例では、この下側電極(10)上に実
施例1で示した如く、窒化珪素膜(11)を本発明方法のス
パッタ法で形成した。更にこの上に上側電極(12)をアル
ミニウムまたは金属タンタルとアルミニウムの多層膜で
形成してキャパシタ(21)を構成させた。窒化珪素の厚さ
は300 〜3000Åとした。代表的には500 〜1500Å、例え
ば1000Åとした。しかし、これは酸化珪素等では比誘電
率が小さいため、メモリセルとしては厚さを約30Åに薄
くしなければならない。しかし本発明方法で形成した窒
化珪素は比誘電率が大きいため、その厚さは例えば1000
Åとすることができる。結果として絶縁性に優れ、また
ピンホ−ルの存在を少なくすることが可能となった。
【0028】このため第5図において、絶縁ゲイト型電
界効果トランジスタのチャネル長を0.1 〜1μm例えば
0.5 μmとしてもよく、さらに1Tr/Cellの大きさで20μ
m □の中に1つのメモリ(1ビット)を作製することが
できた。
【0029】またこの窒化珪素の形成の際、水素をまっ
たく含まないスパッタ法で形成し、加えてその上下の電
極をも水素を含まないスパッタ法で形成するため、その
成膜中の水素がその後の熱処理でゲイト絶縁膜にまでド
リフト(拡散)し、ホットキャリアのトラップセンタに
なってしまうことを防ぐことも可能となった。
【0030】「実施例3」図4はダイナミックメモリの
セルを一対(2ビット)を構成して設けたものである。
【0031】図面において、半導体基板(1),埋置したフ
ィ−ルド絶縁膜(5),半導体表面に凸状に形成したドレイ
ンまたはソ−ス(9) およびその上に導体の電極・リ−ド
(19)を有する。この側面に、酸化珪素膜(6) をゲイト絶
縁膜として構成せしめた。異方性エッチングにより一対
のゲイト電極(7),(7')を有せしめ、ソ−スまたはドレイ
ン(8),(8')を設けている。チャネル形成領域(15),(15')
へのホウ素のイオン注入は、ゲイト電極(7),(7')の形成
の前に凸状の領域(9),(19)とフィ−ルド絶縁膜(5) とを
マスクとして1×1015〜5×1016cm-3の濃度に形成し
た。そしてその後ソ−スまたはドレイン(8),(8')を1×
1019〜1×1021cm-3の濃度にイオン注入法により作製し
た。キャパシタ(21)は下側電極(10)、窒化珪素の誘電体
(11), 上側電極(12)を実施例1,2 に従い実施例3と同様
に形成した。10〜20μm □の大きさに2つのビットを構
成する1Tr/Cell を作ることができた。またホットキャ
リアのトラップセンタをゲイト絶縁膜中に形成させる要
因の水素を用いないために、0.1 〜1μm のチャネル長
でも安定にトランジスタ特性を得ることができた。
【0032】
【発明の効果】これらはすべてスパッタにより窒素また
は窒化物気体を従来知られているアルゴンが主たる気体
の逆にアルゴンを零または25%以下にすることにより、
良質な絶縁膜を作ることができることを実験的に発見し
た事実に基づく。
【0033】本発明方法により、低温プロセスのみで非
常に特性の良いキゃパシタまたは薄膜トランジスタを容
易に形成することができた。またゲイト絶縁膜中に存在
するホットキャリアおよび固定電荷の発生原因を減らす
ことができたので、長期的な使用において特性変化の少
ない信頼性の良いトランジスタ、キャパシタを提供する
ことが可能となった。
【0034】本発明に用いるキャパシタまたは絶縁ゲイ
ト型トランジスタの形状はスタガ−型を用いず、逆スタ
ガ−型または縦チャネル型のトランジスタを用いてもよ
い。またトランジスタの珪素に非単結晶ではなく単結晶
を用いたモノリシックICの一部に用いられる絶縁ゲイト
型電界効果トランジスタとしてもよい。
【0035】またキャパシタもー層の誘電体のキャパシ
タではなく積層型の多層構造としてもよく、また電極を
上下で挟む構造ではなく左右で挟む横並べ方式にしても
よい。
【図面の簡単な説明】
【図1】 本発明の実施例およびその特性を示す図。
【図2】 絶縁膜作製時における窒素とArガスとの割合
と電気特性との関係を示す図。
【図3】 本発明方法を用いたダイナミックメモリセル
である半導体装置の実施例を示す図。
【図4】 本発明方法を用いたダイナミックメモリセル
である半導体装置の実施例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 27/108 (58)調査した分野(Int.Cl.7,DB名) H01L 21/318 C23C 14/06 H01L 21/822 H01L 21/8242 H01L 27/04 H01L 27/108

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】トランジスタが形成された基板上に、前記
    トランジスタのソースまたはドレインに接続された第1
    の電極を形成し、 窒素濃度が75体積%以上の気体を用いたスパッタリン
    グ法により、前記第1の電極上に窒化物層を形成し、 前記窒化物層に第2の電極を形成することを特徴とす
    る半導体装置の作製方法。
  2. 【請求項2】前記窒化物は、窒化珪素または窒化アルミ
    ニウムであることを特徴とする請求項1に記載の半導体
    装置の作製方法。
  3. 【請求項3】 トランジスタが形成された基板上に、前記
    トランジスタのソースまたはドレインに接続された第1
    の電極を形成し、 窒素濃度が75体積%以上の気体を用いたスパッタリン
    グ法により、前記第1の電極上に窒化物層を形成し、 前記窒化物層上に第2の電極を形成することを特徴とす
    るダイナミックメモリの作製方法。
  4. 【請求項4】 前記窒化物は、窒化珪素または窒化アルミ
    ニウムであることを特徴とする請求項3に記載のダイナ
    ミックメモリの作製方法。
JP12115499A 1999-04-28 1999-04-28 半導体装置の作製方法 Expired - Fee Related JP3197531B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12115499A JP3197531B2 (ja) 1999-04-28 1999-04-28 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12115499A JP3197531B2 (ja) 1999-04-28 1999-04-28 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19517590A Division JP3179779B2 (ja) 1990-07-24 1990-07-24 窒化物絶縁膜の作製方法

Publications (2)

Publication Number Publication Date
JPH11354518A JPH11354518A (ja) 1999-12-24
JP3197531B2 true JP3197531B2 (ja) 2001-08-13

Family

ID=14804198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12115499A Expired - Fee Related JP3197531B2 (ja) 1999-04-28 1999-04-28 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3197531B2 (ja)

Also Published As

Publication number Publication date
JPH11354518A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
US6458645B2 (en) Capacitor having tantalum oxynitride film and method for making same
US5665210A (en) Method of forming insulating films, capacitances, and semiconductor devices
US4959745A (en) Capacitor and method for producing the same
US20050167723A1 (en) Capacitor structures
JPH11168027A (ja) キャパシタ用誘電体膜
JP2903134B2 (ja) 半導体装置
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
TW471161B (en) Method of manufacturing capacitor of semiconductor device
JP3179779B2 (ja) 窒化物絶縁膜の作製方法
JP3197531B2 (ja) 半導体装置の作製方法
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
JP3349475B2 (ja) 半導体装置の作製方法
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JP2945946B2 (ja) 酸化物絶縁膜の作製方法
JP3350652B2 (ja) ダイナミックメモリの作製方法
JPH1050701A (ja) 半導体及び半導体基板表面の酸化膜の形成方法
US7335570B1 (en) Method of forming insulating films, capacitances, and semiconductor devices
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
KR100424715B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100305719B1 (ko) 하부 전하저장 전극 형성 방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees