JP3155270B2 - 金属酸化物絶縁膜の作製方法 - Google Patents
金属酸化物絶縁膜の作製方法Info
- Publication number
- JP3155270B2 JP3155270B2 JP19517690A JP19517690A JP3155270B2 JP 3155270 B2 JP3155270 B2 JP 3155270B2 JP 19517690 A JP19517690 A JP 19517690A JP 19517690 A JP19517690 A JP 19517690A JP 3155270 B2 JP3155270 B2 JP 3155270B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- oxide
- gas
- sputtering
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、半導体集積回路のキャパシタの誘電体膜を
スパッタ法で形成する作製方法に関する。
スパッタ法で形成する作製方法に関する。
「従来の技術」 化学的気相法等によって作製された絶縁体膜を利用し
てアクティブ素子または半導体集積回路、または誘電体
膜を利用したキャパシタが広く注目されている。
てアクティブ素子または半導体集積回路、または誘電体
膜を利用したキャパシタが広く注目されている。
かかる低温にて絶縁物を作製する他の方法として、プ
ラズマCVD法や100％〜80％のAr原子をスパッタ用気体と
して用いたスパッタリング法が知られている。
ラズマCVD法や100％〜80％のAr原子をスパッタ用気体と
して用いたスパッタリング法が知られている。
これはAr等の不活性ガスがターゲット材料をたたきだ
す確率（スパッタリングイールド）が高い為であった。
本発明者らが、スパッタリング法によって作製された絶
縁膜の特性について鋭意検討した結果、絶縁膜の性能を
示す下側の被形成面すなわち下側電極活性槽と成膜され
た絶縁膜界面との界面準位がアルゴンの量できわめて大
きく変化していることがわかった。特にその極端な例と
して、キャパシタまたはゲイト絶縁物として酸化タンタ
ルを用いる場合、タンタルが安定のためこの成分の金属
成分（Ta成分）がクラスタ（５〜50Åの粒径の粒の群）
を発生する。このクラスタおよび下地表面の損傷による
絶縁膜中の固定電荷の数を反映するフラットバンド電圧
の理想値よりのズレ（悪化）が、また絶縁耐圧の低下が
スパッタリング時のArガスの割合に大きく依存すること
を見出した。
す確率（スパッタリングイールド）が高い為であった。
本発明者らが、スパッタリング法によって作製された絶
縁膜の特性について鋭意検討した結果、絶縁膜の性能を
示す下側の被形成面すなわち下側電極活性槽と成膜され
た絶縁膜界面との界面準位がアルゴンの量できわめて大
きく変化していることがわかった。特にその極端な例と
して、キャパシタまたはゲイト絶縁物として酸化タンタ
ルを用いる場合、タンタルが安定のためこの成分の金属
成分（Ta成分）がクラスタ（５〜50Åの粒径の粒の群）
を発生する。このクラスタおよび下地表面の損傷による
絶縁膜中の固定電荷の数を反映するフラットバンド電圧
の理想値よりのズレ（悪化）が、また絶縁耐圧の低下が
スパッタリング時のArガスの割合に大きく依存すること
を見出した。
更に光CVD法によってキャパシタの誘電体膜を作製す
ることが試みられている。下地材料の半導体または電極
材料との反応損傷がなく、２×1010eV-1cm-2程度の界面
準位密度が得られているが、膜作製に必要とする時間が
長く（成膜速度が非常に遅い）、工業的な応用には不向
きであった。また水素が用いられ、ホットエレクトロン
効果を誘発するため、長期特性に問題があった。
ることが試みられている。下地材料の半導体または電極
材料との反応損傷がなく、２×1010eV-1cm-2程度の界面
準位密度が得られているが、膜作製に必要とする時間が
長く（成膜速度が非常に遅い）、工業的な応用には不向
きであった。また水素が用いられ、ホットエレクトロン
効果を誘発するため、長期特性に問題があった。
「本発明の目的」 本発明は従来の問題点を解決する方法であり、良好な
特性の酸化タンタル、酸化チタン、チタン酸バリウム、
チタン酸鉛等の金属酸化物絶縁膜を膜中に金属のクラス
タ、ピンホール等がなく、かつ低温プロセスで水素を用
いることなく作製する方法を提供するものである。
特性の酸化タンタル、酸化チタン、チタン酸バリウム、
チタン酸鉛等の金属酸化物絶縁膜を膜中に金属のクラス
タ、ピンホール等がなく、かつ低温プロセスで水素を用
いることなく作製する方法を提供するものである。
「発明の構成」 本発明の構成は、酸化タンタル、酸化チタン等の誘電
体、チタン酸バリウム等の強誘電体等の金属酸化膜を半
導体集積回路におけるキャパシタの誘電体膜とした半導
体集積腕の一部に用いるための作製方法に関する。
体、チタン酸バリウム等の強誘電体等の金属酸化膜を半
導体集積回路におけるキャパシタの誘電体膜とした半導
体集積腕の一部に用いるための作製方法に関する。
本発明は、かかる絶縁膜をスパッタリング法にて行
う。スパッタリングに用いる気体を酸化物、例えば酸素
がアルゴン等の不活性ガスに対し75体積％以上さらに好
ましくは不活性気体をまったく用いない酸化物気体、特
に酸素のみの条件下で金属酸化物のターゲットのスパッ
タリングを行い、酸化物絶縁膜を半導体基板に作られた
MIS FETを覆ってスタックト型（積層法）で作製するこ
とを特徴とするものである。
う。スパッタリングに用いる気体を酸化物、例えば酸素
がアルゴン等の不活性ガスに対し75体積％以上さらに好
ましくは不活性気体をまったく用いない酸化物気体、特
に酸素のみの条件下で金属酸化物のターゲットのスパッ
タリングを行い、酸化物絶縁膜を半導体基板に作られた
MIS FETを覆ってスタックト型（積層法）で作製するこ
とを特徴とするものである。
またスパッタリングはスパッタガスを成膜された被膜
の成分の一部とする気体、例えば酸化タンタル膜にあっ
ては、酸素を100％または80〜100体積％として、酸化タ
ンタルのターゲットを高周波（RF）スパッタ法を用いて
行う。するとターゲット材料が飛翔中にこのスパッタ用
気体である酸素と酸化反応をより完全に行わしめること
ができる。
の成分の一部とする気体、例えば酸化タンタル膜にあっ
ては、酸素を100％または80〜100体積％として、酸化タ
ンタルのターゲットを高周波（RF）スパッタ法を用いて
行う。するとターゲット材料が飛翔中にこのスパッタ用
気体である酸素と酸化反応をより完全に行わしめること
ができる。
更にこれを助長するため、これに加えてハロゲン元素
を含む気体を酸化物気体に対し0.2〜20体積％同時に混
入することにより、酸化珪化物に同時に不本意で導入さ
れるアルカリイオンの中和、不対結合手の中和をも可能
としたものである。
を含む気体を酸化物気体に対し0.2〜20体積％同時に混
入することにより、酸化珪化物に同時に不本意で導入さ
れるアルカリイオンの中和、不対結合手の中和をも可能
としたものである。
本発明に用いられるスパッタリング法としてRFスパッ
タ、直流スパッタ等いずれの方法も使用できるが、スパ
ッタリングターゲットが導電率の悪い酸化物、例えばTa
2O5等の金属酸化物の場合、安定した放電を持続するた
めに13.56MHzの高周波RFマグネトロンスパッタ法を用い
ることが好ましい。
タ、直流スパッタ等いずれの方法も使用できるが、スパ
ッタリングターゲットが導電率の悪い酸化物、例えばTa
2O5等の金属酸化物の場合、安定した放電を持続するた
めに13.56MHzの高周波RFマグネトロンスパッタ法を用い
ることが好ましい。
以下に実施例により本発明を詳しく説明する。
「実施例１」 第１図に本発明の実施例を示す。
この実施例の1Tr/CellのDRAM（ダイナミックメモリ）
の１つのセルの作製に本発明を用いたものである。図面
において、半導体基板には１つのゲイト型電界効果トラ
ンジスタ（20）がソースまたはドレンイン（８），ドレ
インまたはソース（９），ゲイト電極（７），ゲイト絶
縁膜（６）として構成されている。
の１つのセルの作製に本発明を用いたものである。図面
において、半導体基板には１つのゲイト型電界効果トラ
ンジスタ（20）がソースまたはドレンイン（８），ドレ
インまたはソース（９），ゲイト電極（７），ゲイト絶
縁膜（６）として構成されている。
更にこのトランジスタの一方のドレインまたはソース
（９）には下側電極（10）、酸化タンタルの誘電体膜
（11）、上側電極（12）よりなるキャパシタ（21）を直
列させて設けている。これらの外周辺には埋置した絶縁
膜（５）を有せしめている。この構造はスタックド型DR
AMのメモリセルの形状を示している。
（９）には下側電極（10）、酸化タンタルの誘電体膜
（11）、上側電極（12）よりなるキャパシタ（21）を直
列させて設けている。これらの外周辺には埋置した絶縁
膜（５）を有せしめている。この構造はスタックド型DR
AMのメモリセルの形状を示している。
この図面でキャパシタの誘電体膜（11）は本発明の酸
化タンタルのターゲットを酸素のスパッタ法で被膜形成
した。
化タンタルのターゲットを酸素のスパッタ法で被膜形成
した。
この上に本発明方法による酸化タンタルの絶縁膜を作
製した。その条件を以下に示す。
製した。その条件を以下に示す。
ターゲット Ta2O5 99.99％ 反応ガス O2 100体積％〜 0体積％ Ar 0体積％〜100体積％ 反応圧力 0.05torr Rfパワー 500W 基板温度 100℃ 基板ターゲット間距離 150mm 次に、上側電極（４）としてAlを電子ビーム蒸着法に
より形成し、キャパシタを完成させた。
より形成し、キャパシタを完成させた。
Arガスを25％以下の割合で混合した雰囲気下で絶縁膜
を作成する場合には、ターゲットと基板との距離をArガ
ス０％で作製する場合より長くすることで、Arガス０％
で作製する場合とほぼ同様の膜質の絶縁膜を得ることが
可能である。さらにArガス25％以下の割合で混合して形
成したゲイト絶縁膜に対し、エキシマレーザ光を照射
し、フラッシュアニールを施し、膜中に取り入れた弗素
等のハロゲン元素を活性化し、珪素の不完全結合手と中
和させ、膜中の固定電荷の発生原因を取り除くことも可
能であった。
を作成する場合には、ターゲットと基板との距離をArガ
ス０％で作製する場合より長くすることで、Arガス０％
で作製する場合とほぼ同様の膜質の絶縁膜を得ることが
可能である。さらにArガス25％以下の割合で混合して形
成したゲイト絶縁膜に対し、エキシマレーザ光を照射
し、フラッシュアニールを施し、膜中に取り入れた弗素
等のハロゲン元素を活性化し、珪素の不完全結合手と中
和させ、膜中の固定電荷の発生原因を取り除くことも可
能であった。
また、スパッタリングに用いる材料は全て高純度のも
のが好ましい。例えば、スパッタリングターゲットは4N
以上の酸化タンタル、酸化チタン、チタン酸バリウム、
チタン酸鉛が最も好ましい。
のが好ましい。例えば、スパッタリングターゲットは4N
以上の酸化タンタル、酸化チタン、チタン酸バリウム、
チタン酸鉛が最も好ましい。
この酸化タンタルの比誘電率が27もあり、周波数特性
が高周波まで優れているため、酸化珪素被膜（比誘電数
3.8）と比べて大きい蓄積容量を得ることができる。
が高周波まで優れているため、酸化珪素被膜（比誘電数
3.8）と比べて大きい蓄積容量を得ることができる。
また、この絶縁ゲイト型電界効果トランジスタ（20）
のゲイト絶縁膜は熱酸化法による酸化珪素、または100
％酸素を用いたスパッタ法の酸化珪素を用いた。しかし
このゲイト絶縁膜を酸化タンタルまたはこれと酸化珪素
との多層膜にしても、シリコン半導体との界面準位は２
×1010cm-2しかなく良好であった。
のゲイト絶縁膜は熱酸化法による酸化珪素、または100
％酸素を用いたスパッタ法の酸化珪素を用いた。しかし
このゲイト絶縁膜を酸化タンタルまたはこれと酸化珪素
との多層膜にしても、シリコン半導体との界面準位は２
×1010cm-2しかなく良好であった。
またこのキャパシタ（21）の下側電極（10）はリンが
添加されたシリコン半導体を用いて形成した。しかしこ
の電極材料は金属タンタル、タングステン、チタン、モ
リブデンであっても、これらのシリサドであってもよ
い。
添加されたシリコン半導体を用いて形成した。しかしこ
の電極材料は金属タンタル、タングステン、チタン、モ
リブデンであっても、これらのシリサドであってもよ
い。
更にこの上に上側電極（12）をアルミニウムまたは金
属タンタルとアルミニウムの多層膜で形成してキャパシ
タ（21）を構成させた。酸化タンタルの厚さ300〜3000
Åとした。代表的には、500〜1500Å、例えば1000Åと
した。しかしこれは酸化珪素等では比誘電率が小さいた
め、メモリセルとしては厚さを約30Åに薄くしなければ
ならない。しかし本発明方法で形成した酸化タンタルは
比誘電率が大きいため、その厚さは例えば1000Åとする
ことができる。結果として絶縁性に優れ、またピンホー
ルの存在を少なくすることが可能となった。
属タンタルとアルミニウムの多層膜で形成してキャパシ
タ（21）を構成させた。酸化タンタルの厚さ300〜3000
Åとした。代表的には、500〜1500Å、例えば1000Åと
した。しかしこれは酸化珪素等では比誘電率が小さいた
め、メモリセルとしては厚さを約30Åに薄くしなければ
ならない。しかし本発明方法で形成した酸化タンタルは
比誘電率が大きいため、その厚さは例えば1000Åとする
ことができる。結果として絶縁性に優れ、またピンホー
ルの存在を少なくすることが可能となった。
このため第５図において、絶縁ゲイト型電界効果トラ
ンジスタのチャネル長を0.1〜１μｍ例えば0.5μｍとし
てもよく、さらに1Tr/Cellの大きさで20μｍ□の中に１
つのメモリ（１ビット）を作製することができた。
ンジスタのチャネル長を0.1〜１μｍ例えば0.5μｍとし
てもよく、さらに1Tr/Cellの大きさで20μｍ□の中に１
つのメモリ（１ビット）を作製することができた。
またこの酸化タンタルの形成の際、水素をまったく含
まないスパッタ法で形成し、加えてその上下の電極をも
水素を含まないスパッタ法で形成するため、その成膜中
の水素がその後の熱処理でゲイト絶縁膜にまでドリフト
（拡散）し、ホットキャリアのトラップセンタになって
しまうことを防ぐことも可能となった。
まないスパッタ法で形成し、加えてその上下の電極をも
水素を含まないスパッタ法で形成するため、その成膜中
の水素がその後の熱処理でゲイト絶縁膜にまでドリフト
（拡散）し、ホットキャリアのトラップセンタになって
しまうことを防ぐことも可能となった。
「実施例２」 第２図はダイナミックメモリのセルを一対（２ビッ
ト）を構成して設けたものである。
ト）を構成して設けたものである。
図面において、半導体基板（１），埋設したフィール
ド絶縁膜（５），半導体表面に凸状に形成したドレイン
またはソース（９）およびその上に導体の電極・リード
（19）を有する。この側面に、酸化珪素膜（６）をゲイ
ト絶縁膜として構成せしめた。異方性エッチングにより
一対のゲイト電極（７），（７′）を有せしめ、ソース
またはドレイン（８），（８′）を設けている。チャネ
ル形成領域（15），（15′）へのホウ素のイオン注入
は、ゲイト電極（７），（７′）の形成の前に凸状の領
域（９），（19）とフィールド絶縁膜（５）とをマスク
として１×1015〜５×1016cm-3の濃度に形成した。そし
てその後ソースまたはドレイン（８），（８′）を１×
1019〜１×1021cm-3の濃度にイオン注入法により作製し
た。キャパシタ（21）は下側電極（10）、酸化タンタル
の誘電体（11），上側電極（12）を実施例１と同様に形
成した。
ド絶縁膜（５），半導体表面に凸状に形成したドレイン
またはソース（９）およびその上に導体の電極・リード
（19）を有する。この側面に、酸化珪素膜（６）をゲイ
ト絶縁膜として構成せしめた。異方性エッチングにより
一対のゲイト電極（７），（７′）を有せしめ、ソース
またはドレイン（８），（８′）を設けている。チャネ
ル形成領域（15），（15′）へのホウ素のイオン注入
は、ゲイト電極（７），（７′）の形成の前に凸状の領
域（９），（19）とフィールド絶縁膜（５）とをマスク
として１×1015〜５×1016cm-3の濃度に形成した。そし
てその後ソースまたはドレイン（８），（８′）を１×
1019〜１×1021cm-3の濃度にイオン注入法により作製し
た。キャパシタ（21）は下側電極（10）、酸化タンタル
の誘電体（11），上側電極（12）を実施例１と同様に形
成した。
10〜20μｍ□の大きさに２つのビットを構成する1Tr/
Cellを作ることができた。
Cellを作ることができた。
またホットキャリアのトラップセンタをゲイト絶縁膜
中に形成させる要因の水素を用いないために、0.1〜１
μｍのチャネル長でも安定にトランジスタ特性を得るこ
とができた。
中に形成させる要因の水素を用いないために、0.1〜１
μｍのチャネル長でも安定にトランジスタ特性を得るこ
とができた。
更に本発明の実施例に酸化タンタルとしたが、そのか
わりに発明の構成で示した酸化チタン、チタン酸バリウ
ム、チタン酸鉛を用いて1Tr/Cellの誘電体としてもよ
い。
わりに発明の構成で示した酸化チタン、チタン酸バリウ
ム、チタン酸鉛を用いて1Tr/Cellの誘電体としてもよ
い。
「効果」 これらはすべてスパッタにより酸素または酸化物気体
を従来知られているアルゴンが主たる気体の逆にアルゴ
ンを零または25％以下にすることにより、良質な絶縁膜
を作ることができることを実験的に発見した事実に基づ
く。
を従来知られているアルゴンが主たる気体の逆にアルゴ
ンを零または25％以下にすることにより、良質な絶縁膜
を作ることができることを実験的に発見した事実に基づ
く。
本発明方法により、低温プロセスのみであってかつキ
ャパシタを構成する電極および誘電体として水素を用い
ることなく成膜したため、非常に特性の良い薄膜トラン
ジスタを容易に形成することができた。
ャパシタを構成する電極および誘電体として水素を用い
ることなく成膜したため、非常に特性の良い薄膜トラン
ジスタを容易に形成することができた。
またゲイト絶縁膜中に存在するホットキャリアおよび
固定電荷の発生原因を減らすことができたので、長期的
な使用において特性変化の少ない信頼性の良いトランジ
スタ、キャパシタを提供することが可能となった。
固定電荷の発生原因を減らすことができたので、長期的
な使用において特性変化の少ない信頼性の良いトランジ
スタ、キャパシタを提供することが可能となった。
本発明に用いるキャパシタまたは絶縁ゲイト型トラン
ジスタの形状はスタガー型を用いず、逆スタガー型また
は縦チャネル型のトランジスタを用いてもよい。またト
ランジスタの珪素に非単結晶ではなく単結晶を用いたモ
ノリシックICの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
ジスタの形状はスタガー型を用いず、逆スタガー型また
は縦チャネル型のトランジスタを用いてもよい。またト
ランジスタの珪素に非単結晶ではなく単結晶を用いたモ
ノリシックICの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
またキャパシタも一層の誘電体のキャパシタではなく
積層型の多層構造としてもよく、また電極を上下で挟む
構造ではなく左右で挟む横並べ方式にしてもよい。
積層型の多層構造としてもよく、また電極を上下で挟む
構造ではなく左右で挟む横並べ方式にしてもよい。
第１図、第２図は本発明方法を用いたダイナミックメモ
リセルである半導体装置の実施例を示す。
リセルである半導体装置の実施例を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/316 H01L 21/822 H01L 21/8242 H01L 27/108
Claims (2)
- 【請求項１】半導体集積回路のキャパシタ用誘電体とし
て金属酸化物絶縁膜をスパッタリング法により形成する
金属酸化物絶縁膜の作製方法において、 スパッタガスは、不活性気体、75体積％以上の酸化物気
体、及び前記酸化物気体に対して0.2〜20体積％のハロ
ゲン元素を含む気体を有することを特徴とする金属酸化
物絶縁膜の作製方法。 - 【請求項２】請求項１において、前記金属酸化物絶縁膜
は酸化タンタル、酸化チタン、チタン酸バリウムまたは
チタン酸鉛を含むことを特徴とする金属酸化物絶縁膜の
作製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19517690A JP3155270B2 (ja) | 1990-07-24 | 1990-07-24 | 金属酸化物絶縁膜の作製方法 |
| EP91306729A EP0468758B1 (en) | 1990-07-24 | 1991-07-24 | Method of forming insulating films, capacitances, and semiconductor devices |
| DE69125323T DE69125323T2 (de) | 1990-07-24 | 1991-07-24 | Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen |
| US08/250,344 US5665210A (en) | 1990-07-24 | 1994-05-27 | Method of forming insulating films, capacitances, and semiconductor devices |
| US08/857,556 US6144057A (en) | 1990-07-24 | 1997-05-16 | Semiconductor memory device including a field effect transistor |
| US09/620,968 US7335570B1 (en) | 1990-07-24 | 2000-07-20 | Method of forming insulating films, capacitances, and semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19517690A JP3155270B2 (ja) | 1990-07-24 | 1990-07-24 | 金属酸化物絶縁膜の作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20878199A Division JP3350652B2 (ja) | 1999-07-23 | 1999-07-23 | ダイナミックメモリの作製方法 |
| JP20878399A Division JP3349475B2 (ja) | 1999-07-23 | 1999-07-23 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0480952A JPH0480952A (ja) | 1992-03-13 |
| JP3155270B2 true JP3155270B2 (ja) | 2001-04-09 |
Family
ID=16336711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19517690A Expired - Lifetime JP3155270B2 (ja) | 1990-07-24 | 1990-07-24 | 金属酸化物絶縁膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3155270B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5948216A (en) * | 1996-05-17 | 1999-09-07 | Lucent Technologies Inc. | Method for making thin film tantalum oxide layers with enhanced dielectric properties and capacitors employing such layers |
| JP3691958B2 (ja) * | 1997-09-30 | 2005-09-07 | 富士通株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-07-24 JP JP19517690A patent/JP3155270B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0480952A (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6144057A (en) | Semiconductor memory device including a field effect transistor | |
| JP3649917B2 (ja) | キャパシタ用誘電体膜 | |
| US6118146A (en) | Microelectronic capacitors having tantalum pentoxide dielectrics | |
| JP3197557B2 (ja) | 被膜形成方法 | |
| US4959745A (en) | Capacitor and method for producing the same | |
| JP2903134B2 (ja) | 半導体装置 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3155270B2 (ja) | 金属酸化物絶縁膜の作製方法 | |
| US6777740B2 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
| JP3179779B2 (ja) | 窒化物絶縁膜の作製方法 | |
| JP2001217240A (ja) | Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法 | |
| JP3349475B2 (ja) | 半導体装置の作製方法 | |
| JP2000196035A (ja) | メモリ素子のキャパシタ製造方法 | |
| JP3350652B2 (ja) | ダイナミックメモリの作製方法 | |
| JP3308513B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JP2945946B2 (ja) | 酸化物絶縁膜の作製方法 | |
| JP3308512B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| KR100342873B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| US7335570B1 (en) | Method of forming insulating films, capacitances, and semiconductor devices | |
| KR100265846B1 (ko) | 반도체소자의강유전체캐패시터제조방법 | |
| JP3197531B2 (ja) | 半導体装置の作製方法 | |
| JP3658254B2 (ja) | 絶縁ゲイト型半導体装置及びその作製方法 | |
| JPS61265856A (ja) | キャパシタおよびその製造方法 | |
| JPH11354732A (ja) | 薄膜キャパシタ及びその製造方法 | |
| US6228749B1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 10 |