JP2903134B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2903134B2
JP2903134B2 JP2305030A JP30503090A JP2903134B2 JP 2903134 B2 JP2903134 B2 JP 2903134B2 JP 2305030 A JP2305030 A JP 2305030A JP 30503090 A JP30503090 A JP 30503090A JP 2903134 B2 JP2903134 B2 JP 2903134B2
Authority
JP
Japan
Prior art keywords
film
phosphorus
semiconductor
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2305030A
Other languages
English (en)
Other versions
JPH04177765A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2305030A priority Critical patent/JP2903134B2/ja
Publication of JPH04177765A publication Critical patent/JPH04177765A/ja
Application granted granted Critical
Publication of JP2903134B2 publication Critical patent/JP2903134B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dram (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路の素子や大面積液晶表示装
置の駆動素子として用いられる絶縁ゲイト型電界効果ト
ランジスタのゲイト絶縁膜、および基板上に設けられる
薄膜半導体装置の絶縁膜に関する。
〔従来の技術〕
化学的気相法等によって作製された絶縁体膜を利用し
てアクティブ素子または半導体集積回路、または誘電体
膜を利用してキャパシタが広く注目されている。
この絶縁膜(キャパシタの誘電体膜も絶縁性であるた
め単に絶縁膜または絶縁体膜という)は、従来は化学的
気相法等を用いて形成されるので、その作製雰囲気温度
が最高で450℃と低温で形成でき、安価なソーダガラ
ス、ホウケイ酸ガラス等を基板として用いることができ
る。
かかる低温にて絶縁物を作製する他の方法として、プ
ラズマCVD法や100%〜80%のAr原子をスパッタ用気体と
して用いたスパッタリング法によって形成する酸化珪素
膜が知られている。
更に光CVD法によって絶縁ゲート電界効果トランジス
タのゲート酸化膜である酸化珪素膜を作製することが試
みられている。この場合下地材料の半導体または電極材
料との反応損傷がなく、2×1010eV-1cm-2程度の界面準
位密度が得られているが、膜作製に必要とする時間が長
く(成膜速度が非常に遅い)、工業的な応用には不向き
であった。
また水素が用いられ、ホットエレクトロン効果を誘発
するため、長期特性に問題があった。
〔従来技術の問題点〕
従来の絶縁膜の問題として半導体層界面においてナト
リウム等の不純物や水素が固定電荷となりまた不対結合
手の存在によって界面準位を形成してしまうという問題
があった。この結果、絶縁ゲイト型電界効果トランジス
タにおいてはしきい値電圧が高くなってしまい半導体装
置としての電気的性能が低くなってしまう。また界面に
固定電荷が存在すると電圧をかけるたびにこの固定電荷
が移動することになるので結果として半導体装置の信頼
性が低くなってしまうという問題がある。
また従来はガラス基板上に半導体層を直接形成してい
たが、後の工程である熱アニール時などにガラス基板か
ら不純物が半導体層に拡散するという問題が生じる。と
くに基板として安価なソーダガラス等を用いた場合、基
板からのナトリウムイオンの拡散が重大な問題となる。
この問題を解決する方法としてガラス基板上に酸化珪素
膜をバッファ層として成膜する方法があるが、不純物の
拡散を完全に防止することはできず。また半導体層との
界面における界面準位の形成という新たな問題が発生し
てしまっていた。
〔発明の目的〕
本発明は、不純物の拡散を防止し、かつ固定電荷、不
対結合手の存在しない界面準位の低い絶縁膜を有する信
頼性の高い半導体装置の構成を発明することを発明の目
的とする。
〔発明の詳細な説明〕
本発明の第1は、基板上に設られた絶縁ゲイト型半導
体装置において、界面準位が低く、電気的安定性に優れ
たゲイト絶縁膜を実現するためにゲイト絶縁膜例えば酸
化珪素膜中にリンを1×1019〜5×1020cm-3好ましくは
1×1020〜3×1020cm-3含ませ、いわゆるリンガラスを
形成したこと特徴とするものである。
リンの存在によって水素イオン、不純物であるナトリ
ウムイオン等の不純物をゲッタリング(取り込んむしま
う)し、これら不純物イオンの拡散を防止し、固定電荷
の発生を抑えるのである。
この場合、リンの他にボロン、炭素窒素、ホウ素等を
用いることができ、また絶縁膜としては酸化珪素膜でな
く上記不純物の添加されたアルミナを用いることができ
る。
一電型を付与する不純物であるボロンが半導体層中に
拡散すると、半導体層が不本意に一導電型になってしま
うので、半導体層への不純物の混入はできるだけ避けな
ければならない。
よって、絶縁膜中におけるリンまたはボロンは5×10
20cm-3以下であることが望ましい。
なお、本発明の構成がDRAM(ダイナミックメモリ)等
の誘電体膜であるキャパシタに用いることができること
はいうまでもない。
本発明の第2は、基板上に設けられた絶縁ゲイト型半
導体装置において、さらに界面準位の低いゲイト絶縁膜
を実現するためにゲイト絶縁膜を複数層によって構成す
るものである。
例えば2層によってこのゲイト酸化膜を構成する場
合、チャンネル形成領域を形成する半導体層に接する第
1の層はなんら人為的に不純物を添加しない酸化珪素膜
を用い、この第1の酸化珪素膜上に設けられる第2の酸
化珪素膜にはリンを1×1020cm-3以上含ませるものであ
る。
この場合、リンの拡散にたいしては第1の人為的に不
純物の混入されていない酸化珪素膜がブロッキング作用
をし、第2のリンまたはボロンが高濃度に含まれた酸化
珪素膜が不純物に対しての強いゲッタリング効果を生じ
るので、絶縁ゲイト型半導体装置の電気的安定性と信頼
性を実現することができる。
なお、この第1の酸化珪素膜に弗素元素を0.05〜5原
子%混入させることは、珪素の不対結合手や熱アニール
時に珪素より分離した水素を中和し、かつ珪素と結合し
ている水素は弗素と水素結合をするので珪素が固定電荷
になることを防ぎ、結果として界面準位密度を低下させ
低いしきい値電圧を得るのに効果がある。
また、本明細書中において、ただ酸化珪素と表現され
ているものは、なんら人為的に不純物を添加していない
ものをいう。
本発明の第3は、基板上に設けられた絶縁膜として、
リンが含まれた酸化珪素膜を用いたものである。
例えばガラス基板上に設けられた半導体装置におい
て、ガラス基板からの不純物の半導体層への拡散を防ぐ
ためにリンが含まれた酸化珪素膜をバッファ層としてガ
ラス基板上に設けると、リンがガラス基板より拡散して
くる不純物のイオン特にナトリウムイオンをゲッタリン
グし拡散を防止するので、半導体層にはこれら不純物の
イオンが拡散せず高い信頼性を有する半導体装置を実現
できるものである。
本発明の第4は、基板上に設けられた複数層で構成さ
れる絶縁層と、該絶縁層上に設けられた半導体層よりな
る半導体装置において、前記複数層で構成される絶縁層
の半導体層に接する少なくとも一層は酸化珪素膜であ
り、他の少なくとも一層はリンが含まれた酸化珪素膜で
あることを特徴とする半導体装置である。
例えば、ガラス基板上に設けられた絶縁ゲイト型電界
効果半導体装置において、ガラス基板上にリンが1×10
20cm-3以上含まれた第1の酸化珪素膜と、なんら不純物
の含まれない第2の酸化珪素膜からなる絶縁層を設け、
この絶縁層上に絶縁ゲイト型電界効果半導体装置を設け
た場合、ガラス基板からの不純物が半導体層に拡散する
ことに対してのバリアとしてリンが含まれた第1の酸化
珪素膜が作用し、このリンが含まれた第1の酸化珪素膜
中のリンが半導体層に拡散しないよう第2の酸化珪素膜
がバリアとして作用するのである。
この第2の酸化珪素膜に弗素元素を0.01〜5原子%混
入させることは第2の発明の場合と同様に不対結合手を
中和し界面準位を低くすることに効果がある。なおこの
弗素元素の他はハロゲン元素であれば用いることがで
き、さらに絶縁膜である任意の酸化珪素膜に混入させて
も効果がある。
なお、以上の本発明の構成はキャパシタ等の誘電体膜
にも適用できることはいうまでもない。
また、本発明のすべての構成において、リンのかわり
にボロン、窒素、炭素をもちいて酸化珪素膜をボロンガ
ラスとしたり、酸化珪素膜中に炭素または窒素を添加し
てSi−C結合、Si−N結合をつくってもリンを用いた場
合と同様に効果がある。さらに酸化珪素の代わりにアル
ミナをもちいてもよい。
以下実施例に従い本発明の構成、作製法、効果を示
す。
なお、半導体装置としては、光電変換装置等の薄膜デ
バイスを用いることができる。
〔実施例1〕 本実施例は、本発明の第1の構成である、基板上に設
けられた絶縁ゲイト型半導体装置において、前記絶縁ゲ
イト型半導体装置のゲイト絶縁膜にリンが含まれている
ことを特徴とする。という構成を、絶縁ゲイト型半導体
装置とキャパシタとからなるDRAM等の集積回路の素子の
キャパシタとして用いられる酸化タンタル、酸化チタン
等の誘電体、チタン酸バリウム等の強誘電体等の金属酸
化膜に適用した例である。
本実施例においては、かかる絶縁膜をスパッタリング
法にて行う。スパッタリングに用いる気体は絶縁膜中に
リン(P)を含ませるためにPH3を0.001〜30体積%好ま
しくは0.1〜5体積%含み、かつ酸化物、例えば酸素が
アルゴン等の不活性ガスに対し75体積%以上さらに好ま
しくは不活性気体をまったく用ず、PH3を0.001〜30体積
%好ましくは0.1〜5体積%含んだ酸化物気体、特にPH3
を0.1〜5体積%含んだ酸素雰囲気中で金属酸化物また
は金属のターゲットのスパッタリングを行い、酸化物絶
縁膜を積層法で作製することを特徴とするものである。
スパッタリングはスパッタガスを成膜された被膜の成
分の一部とする気体、例えば酸化タンタル膜にあって
は、酸素を95%以上、PH3はPを1×1019〜5×1020cm
-3好ましくは1×1020〜3×1020cm-3膜中に含ませるた
め0.1〜5体積%として、酸化タンタルのターゲットを
高周波(RF)スパッタ法を用いて行う。するとターゲッ
ト材料が飛翔中にこのスパッタ用気体である酸素と酸化
反応をより完全に行わしめることができ、しかも膜に混
入されるP(リン)がNa等の不純物の侵入を防止するの
で信頼性の高い酸化物絶縁膜を作製することができる。
更にこれを助長するため、これに加えてハロゲン元素を
含む気体を酸化物気体に対し0.2〜20体積%同時に混入
することにより、酸化珪化物に同時に不本意で導入され
るアルカリイオンの中和、不対結合手の中和をも可能と
することができる。
本発明に用いられるスパッタリング法としてRFスパッ
タ、直流スパッタ等いずれの方法も使用できるが、スパ
ッタリングターゲットが導電率の悪い酸化物、例えばTa
2O5等の金属酸化物の場合、安定した放電を持続するた
めに13.56MHzの高周波RFマグネトロンスパッタ法を用い
ることが好ましい。
酸化物気体としては、酸素(O2)、オゾン(O3)、亜
酸化窒素(N2O)等を挙げることができる。特にオゾン
や酸素を使用した場合、酸化物絶縁膜中に取り込まれる
不用な原子が存在しないので、ピンホールが存在しな
い、誘電損傷の少ない、また絶縁耐圧のばらつきが大き
くない絶縁膜を被形成面上に得ることができた。
また、リンの変わりにボロンを用いてもよいのでPH3
以外にはB2H6を用いることができる。
酸化物絶縁膜として、酸化タンタル、酸化チタンが代
表的なものである。また強誘電体酸化物としてチタン酸
バリウム、チタン酸鉛が主なものである。これらに添加
するためのハロゲン元素用には、弗化物気体としては弗
化窒素(NF3,N2F4)、弗化水素(HF)、弗素(F2)、フ
ロンガスを用い得る。
化学的に分解しやすく、かつ取り扱いが容易な弗化物
気体としてはNF3が用いやすい。
塩化物気体としては、四塩化炭素(CCl4),塩素(Cl
2),塩化水素(HCl)等を用い得る。
またこれら例えば弗化窒素の量は、酸化物気体例えば
酸素に対して0.2〜20体積%とした。これらハロゲン元
素は熱処理によって酸化物絶縁物中のナトリウム等のア
ルカリイオンとの中和、金属の不対結合との中和に有効
であるが、同時に多量すぎると、絶縁膜の主成分を気体
とする可能性を内在するためよくない。一般には被膜中
には全元素数の0.01〜5原子%のハロゲン元素を混入さ
せた。
スパッタ用の気体としてのオゾンの使用は、オゾンが
Oラジカルに分解されやすく、単位面積当たりのOラジ
カル発生量が多く、成膜速度向上に寄与することができ
た。
上記に記したのは、スパッタ時の雰囲気中にPH3等を
添加する方法であるが、雰囲気を酸化性気体例えば酸素
100%の雰囲気中においてP(リン)またはボロンが1
×1019〜5×1020cm-3の濃度で添加されたターゲットを
用いて酸化物絶縁膜を形成することができる。これは酸
化物絶縁膜中にリンまたはボロンを1×1019〜5×1020
cm-3好ましくは1×1020〜3μm含ませるためである。
以下に実施例の詳細を説明する。
まず、シリコン半導体上に酸化タンタル膜をPH3が添
加された酸素雰囲気中におけるスパッタ法によって形成
し、その上に1mmφのアルミニウム電極を電子ビーム蒸
着で形成し、電気特性を調べた結果を第1図に示す。
第1図に示すのは、BT(バイアス−温度)処理を施
し、ゲイト電極側に負のバイアス電圧を2×106V/cm、1
50℃で30分加え、さらに同一条件下で正のバイアス電圧
を加えた場合のそれらの差すなわちフラットバンド電圧
のズレ(ΔVFB)とPH3の体積%とPH3/O2の関係を示した
グラフである。
フラットバンド電圧とは絶縁膜中の固定電荷の影響を
打ち消すのに必要な電圧であり、この電圧が低い程絶縁
膜としての電気的安定性、信頼性が高いことになる。
電圧を加えた時にフラットバンド電圧VFBが変動する
ということは、それだけ電気的に不安定であるというこ
とを示している。
第1図より明らかなようにPH3が0体積%の場合ΔVFB
が3Vであった。しかしこの成膜をPH3が5体積%、酸素
が95体積%の雰囲気中で行うと0.5V以下しかなかった。
さらにこれにハロゲン元素を少しでも添加すると、その
値はさらに数分の一に急激に減少した。
以上の効果は絶縁膜中に不可避に混入してしまうNa等
の不純物に対してPがゲッタリング作用をし、固定電荷
の発生を抑えるためであると考えられる。
またPH3を5%より多くしていった場合は、半導体装
置に本発明を応用した場合に半導体層へのリン(P)の
拡散し、シリコン基板がんN型となってしまうので、素
子間のリーク等の問題が生じてしまい、半導体装置とし
ては不適当になってしまう。
〔実施例2〕 本実施例は実施例1と同様に本発明の第1の構成をシ
リコン基板上に設けられる絶縁ゲイト型半導体装置のキ
ャパシタに用いたものである。
第2図に本実施例の絶縁膜の作製工程を示す。
本実施例においては、基板材料としてガラスを基板
(1)として用いた。この基板(1)上にO2のみのスパ
ッタ法により下側電極(2)をアイランド状に形成し、
第1図(A)の状態を得る。
その作製条件は以下の通りである。
基板温度 350℃ 反応時圧力 0.06torr Rfパワー(13.56MHz) 100W ターゲット 金属タンタル 使用ガス O2 膜厚 2000Å またアイランド状に形成する際、実施例ではメタルマ
スクを使用したが、公知のフォトリソグラフィ技術を使
用してもよい。
この上に本発明方法による酸化タンタルの絶縁膜
(3)を作製した。その条件を以下に示す。
ターゲット Ta2O5 99.99% 反応ガス PH3 0.1〜5体積% O2 95〜99.9体積% 反応圧力 0.05torr Rfパワー 500W 基板温度 100℃ 基板ターゲット間距離 150mm 次に、上側電極(4)としてAlを電子ビーム蒸着法に
より形成し、キャパシタを完成させた。
第3図は、スパッタ時の雰囲気におけるPH3の体積%
と絶縁耐圧の関係を示す。
絶縁耐圧の測定方法は、1mmφのAl電極で測定される
リーク電流が1μAを越えた時の電圧を絶縁耐圧とし
た。
試料によりバラツキがあるため、図中においてはX
(中央の●印),σ(分散シグマ値)(上下限)を示
す。この耐圧は成膜時の雰囲気におけるPH3の体積%が
1%以上となると急激に高くなり、またσ値も小さくな
っている。そのためPH3の添加は成膜時に酸素雰囲気中
に1体積%以上とした方がよいことがわかる。
さらにこれに加えてNF3等を酸素に対して0.2〜20体積
%添加するとさらに電気的安定性と信頼性が向上する。
しかしながらPH3の添加量を5体積%以上とするとこ
の絶縁膜を半導体装置に応用した場合、半導体層へのリ
ンの拡散の問題が生じ半導体装置の電気的特性並びに信
頼性の低下を招き問題があった。
また、スパッタリングに用いる材料は全て高純度のも
のが好ましい。例えば、スパッタリングターゲットは4N
以上の酸化タンタル、酸化チタン、チタン酸バリウム、
チタン酸鉛が最も好ましい。
同様にスパッタリングに使用するガスも高純度(5N以
上)の物を用い、不純物が絶縁膜中に混入することを極
力避けた。
「実施例3」 本実施例は本発明の第1の構成をスパッタ法によって
得る例である。
本実施例は、リンが添加されたターゲットを用いるこ
とにより水素を全く用いないスパッタ法によって絶縁ゲ
イト型半導体装置の酸化絶縁膜を形成するものである。
第4図に本実施例を示す。
この実施例は1Tr/CellのDRAM(ダイナミックメモリ)
の1つのセルの作製に本発明を用いたものである。図面
において、半導体基板には1つの絶縁ゲイト型電界効果
トランジスタ(40)がソースまたはドレイン(48),ド
レインまたはソース(49),ゲイト電極(47),ゲイト
絶縁膜(46)として構成されている。更にこのトランジ
スタの一方のドレインまたはソース(49)には下側電極
(410)、酸化タンタルの誘電体(411)、上側電極(41
2)よりなるキャパシタ(421)を直列させて設けてい
る。これらの外周辺には埋置した絶縁膜(45)を有せし
めている。この構造はスタックド型DRAMのメモリセルの
形状を示している。この図面でキャパシタの誘電体膜
(411)は酸化タンタルの誘電体膜をリンが1×1019
5×1020cm-3添加されたターゲットを用い、酸素100%
のスパッタ法で被膜形成した。
この酸化タンタルの比誘電率は27もあり、周波数特性
が高周波まで優れているため、酸化珪素被膜(比誘電数
3.8)と比べて大きい蓄積容量を得ることができる。
またこの絶縁ゲイト型電界効果トランジスタ(40)の
ゲイト絶縁膜は熱酸化法による酸化珪素または酸化珪素
の100%酸素を用いたスパッタ法の酸化珪素を用いた。
しかしこの保護膜を酸化タンタルにしても、シリコン半
導体との界面準位は2×1010cm-2しかなく、良好であっ
た。
またこのキャパシタ(421)の下側電極(410)はリン
が添加されたシリコン半導体を用いて形成した。しかし
この電極材料は金属タンタル、タングステン、チタン、
モリブデンであっても、これらのシリサイドであっても
よい。
この実施例では、この下側電極(410)上の酸化タン
タル膜(411)をリンが1×1019〜5×1020cm-3の濃度
で添加されたターゲットを用いた酸素100%雰囲気のス
パッタ法で形成した。更にこの上に上側電極(412)を
アルミニウムまたは金属タンタルとアルミニウムの多層
膜で形成してキャパシタ(421)を構成させた。酸化タ
ンタルの厚さは300〜3000Åとした。代表的には500〜15
00Å、例えば1000Åとした。しかしこれは酸化珪素等で
は比誘電率が小さいため、メモリセルとしては厚さを約
30Åに薄くしなければならない。しかし本発明方法で形
成した酸化タンタルは比誘電率が大きいため、その厚さ
は例えば1000Åとすることができる。結果として絶縁性
に優れ、またピンホールの存在を少なくすることが可能
となった。
このため第4図において、絶縁ゲイト型電界効果トラ
ンジスタのチャネル長を0.1〜1μm例えば0.5μmとし
てもよく、さらに1Tr/Cellの大きさで20μm□の中に1
つのメモリ(1ビット)を作製することができた。
またこの酸化タンタルの形成の際、水素をまったく含
まないスパッタ法で形成し、加えてその上下の電極をも
水素を含まないスパッタ法で形成するため、その成膜中
の水素がその後の熱処理でゲイト絶縁膜にまでドリフト
(拡散)し、ホットキャリアのトラップセンタになって
しまうことを防ぐことも可能となった。
なおリンのかわりにボロンを用いることができること
はいうまでもない。
本発明方法により、低温プロセスのみで非常に特性の
良い薄膜トランジスタを容易に形成することができた。
またゲイト絶縁膜中に存在するホットキャリアおよび
固定電荷の発生原因を減らすことができたので、長期的
な使用において特性変化の少ない信頼性の良いトランジ
スタ、キャパシタを提供することが可能となった。
本発明に用いるキャパシタまたは絶縁ゲイト型トラン
ジスタの形状はスタガー型を用いず、逆スタガー型また
は縦チャネル型のトランジスタを用いてもよい。またト
ランジスタの珪素に非単結晶ではなく単結晶を用いたモ
ノリシックICの一部に用いられる絶縁ゲイト型電界効果
トランジスタとしてもよい。
またキャパシタも一層の誘電体のキャパシタではなく
積層型の多層構造としてもよく、また電極を上下で挟む
構造ではなく左右で挟む横並べ方式にしてもよい。これ
らは本明細書中の全ての実施例についていえることはい
うまでもない。
〔実施例5〕 本実施例は本発明の第3の構成である、基板上に設け
られた絶縁膜であるリンが含まれた酸化珪素膜と、該リ
ンが含まれた酸化珪素膜上に設けられた半導体層からな
り半導体装置を、ガラス基板上に設けられた絶縁ゲイト
型半導体装置に応用したものである。
本実施例は、絶縁性基板上に設けられたリンが含まれ
た酸化珪素膜と該酸化珪素膜上に設けられた絶縁ゲイト
型電界効果トランジスタであって、前記酸化珪素膜と前
記絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の
少なくとも一方にハロゲン元素とリンが混入されている
ことを特徴とする絶縁ゲイト型半導体装置であって、水
素または水素を含有した不活性気体雰囲気中における基
板上へのスパッタ法による半導体膜の成膜工程と、前記
スパッタ法によって、得た半導体膜形成の前または後に
弗化物気体とPH2と酸化物気体または弗化物気体と酸化
物気体とPH3を含有した不活性気体の雰囲気によりスパ
ッタ法により酸化珪素膜を形成し前記半導体膜の一部を
絶縁ゲイト型半導体装置のチャネル形成領域として構成
し前記酸化珪素膜の一部をゲイト絶縁膜としたものであ
る。
また前記半導体膜の一部をチャネル形成領域として構
成する手法の一例として、水素または水素を含有した不
活性気体雰囲気中によるスパッタで得られた非晶質性
(アモルファスまたは極めてその状態に近い)半導体膜
(以下a−Siという)を450℃〜700℃代表的には600℃
の温度を半導体膜に与えて少なくともチャネル形成領域
を結晶変させることにより本発明の絶縁ゲイト型半導体
装置は得られる。
この結晶化の後の半導体膜は平均の結晶粒径が5〜40
0Å程度であり、かつ半導体膜中に存在する水素含有量
は5原子%以下である。また、この結晶性を持つ半導体
膜は格子歪みを有しておりミクロに各結晶粒の界面が互
いに強く密接し、結晶粒界でのキャリアに対するバリア
を消滅させる効果を持つ。このため、単に格子歪みの無
い多結晶の結晶粒界では、酸素等の不純物原子が偏析し
障壁(バリア)を構成しキャリアの移動を阻害するが、
本発明のように格子歪みを有しているとバリアが形成さ
れないか又はその存在が無視できる程度であるため、そ
の電子の移動度も5〜300cm2/V・Sと非常に良好な特性
を有していた。
また、プラズマCVD法により得られた半導体膜はアモ
ルファス成分の存在割合が多く、そのアモルファス成分
の部分が自然酸化され内部まで酸化膜が形成される、一
方スパッタ膜は緻密であり自然酸化が半導体膜の内部に
まで進行せず、表面のごく近傍付近しか酸化されない。
この緻密さ故に格子歪みを持つ結晶粒子同士がお互いに
強く押し合うことになり、結晶粒界面付近でキャリアに
対するエネルギーバリアが形成されないという特徴を持
つ。
第5図に本実施例において作製した薄膜トランジスタ
の作製工程を示す。
まず、ガラス基板(11)上にリンを含んだSiO2膜(1
2)を以下の条件においてマグネトロン型RFスパッタ法
により100nm/2μm本実施例においては200nmの厚さに形
成した。
反応ガス O2 92体積% NF3 5体積% PH3 3体積% 成膜温度 150℃ RF(13.56MHz)出力 400W 圧力 0.5Pa シリコンをターゲットに使用 また、PH3の濃度は0.01%〜10%の範囲で、NF3は0〜
20%の範囲で添加可能である。
さらにその上にマグネトロン型RFスパッタ装置によっ
てチャンネル形成領域となるa−Si膜(13)を100nmの
厚さに成膜し第5図(a)の形状を得た。
成膜条件は、不活性気体であるアルゴンと水素とPH3
の雰囲気下において、 H2/(H2+Ar)=80%(分圧比) 成膜温度 150℃ RF(13.56MHz)出力 400W 全圧力 0.5Pa とし、ターゲットは単結晶シリコンターゲットを用い
た。
この後、450℃〜700℃の温度範囲特に600℃の温度で1
0時間の時間をかけ水素または不活性気体中、本実施例
においては窒素100%雰囲気中においてa−Si膜(13)
の熱結晶化を行い、結晶性の高い珪素半導体層を作製し
た。尚前記チャンネル形成領域となるa−Si膜(13)を
スパッタ法によって成膜する際、非単結晶シリコンター
ゲットを用い、投入電力パワーを小さくすると粒径が無
視できるほど小さく、かつ格子歪みを有する緻密な結晶
状態が得られる。
このような方法により形成された半導体膜中に存在す
る酸素不純物の量はSIMS分析により2×1020cm-3、炭素
は5×1018cm-3であり、水素の含有量は5%以下であっ
た。このSIMSを使用した不純物濃度の値は半導体膜中で
深さ方向にその濃度が変化しているので、深さ方向の濃
度を調べその最小の値で記述した。これは、半導体膜の
表面付近には自然酸化膜が存在しているからである。ま
た、この不純物の濃度の値は結晶化の処理後であって
も、変化はしていなかった。
この不純物濃度は当然ながら低い値である程、半導体
装置として使用する際には有利であることは明らかであ
るが、本発明の半導体膜の場合、結晶性を持つと同時に
格子歪みを持っているので結晶粒界でバリアが形成され
ず、2×1020cm-3程度の酸素不純物濃度が存在していて
も、キャリアの移動を妨害する程度は低く、実用上の問
題は発生しなかった。
この半導体膜は第6図に示すレーザラマン分析のデー
タよりわかるように、結晶の存在を示すピークの位置
が、通常の単結晶シリコンのピーク(520cm-1)の位置
に比べて、低波数側にシフトしており、格子歪みの存在
をうらずけていた。
なお、第6図において(64)はスパッタによって第5
図(13)を成膜する際にH2/(H2+Ar)=80%の場合、
(63)はH2/(H2+Ar)=50%の場合、(62)はH2/(H2
+Ar)=20%の場合、(61)はH2/(H2+Ar)=0%の
場合である。
また、本実施例においてはシリコン半導体を使用して
本発明の説明をおこなっているが、ゲルマニウム半導体
やシリコンとゲルマニウムの混在した半導体を使用する
ことも可能であり、その際には熱結晶化の際に加える温
度を100℃程度さげることが可能であった。
さらにより緻密な半導体膜あるいは酸化珪素膜を形成
するために前記水素雰囲気あるいは水素と不活性気体と
の雰囲気中でのスパッタの際、基板あるいは飛翔中のス
パッタされたターゲット粒子に対して1000nm以下の強力
な光またはレーザ照射を連続あるいはパルスで加えても
よい。
この熱結晶化させた珪素半導体膜に対してデバイス分
離パターニングを行い第1図(a)の形状を得、この半
導体膜の一部を絶縁ゲイ型半導体装置のチャネル形成領
域として構成させた。
つぎに酸化珪素膜(SiO2)(15)を50nm〜200nm本実
施例においては100nmの厚さにマグネトロン型RFスパッ
タ法により以下の条件で成膜した。
酸素 92体積% NF3 5体積% PH3 3体積% 圧力0.5pa 成膜温度100℃ RF(13.56MHz)出力400W ターゲットとしてはシリコンターゲットまたは合成石
英のターゲットを使用した。
ここにおいても非晶質シリコンターゲットを用い投入
パワーを落とすと、緻密な固定電荷の存在しにくい酸化
珪素膜を得ることができる。
また、ターゲット中にリンを1×1019〜5×1020cm-3
予め混入させておき、酸素100%雰囲気中のスパッタ法
で成膜すれば、成膜された酸化珪素膜中に水素が混入さ
れることを防ぐことができ、絶縁膜中に存在する水素が
その後の熱アニール工程において、ホットキャリアのト
ラップセンサになってしまうことを防ぐことができる。
またハロゲン元素を含む気体を酸化物気体に対し0.2
〜20体積%同時に混入することにより、酸化珪化物に同
時に不本意で導入されるアルカリイオンの中和、珪素不
対結合手の中和をも可能とすることができる。
本発明の構成を得るために用いられるスパッタ法とし
てRFスパッタ、直流スパッタ等いずれの方法も使用でき
るが、スパッタターゲットが導電率の悪い酸化物、例え
ばSiO2等の場合、安定した放電を持続するためにRFマグ
ネトロンスパッタ法を用いることが好ましい。
また酸化物気体としては、酸素、オゾン、亜酸化窒素
等を挙げることができる。
またハロゲン元素を含む気体として、弗化物気体とし
ては弗化窒素(NF3,N2F4)、弗化水素(HF),弗素
(F2)、フロンガスを用い得る。
一般には珪素に対して0.1〜5原子%のハロゲン元素
を膜中に混入させた。
スパッタリングに用いる材料は全て高純度のものが好
ましい。例えば、スパッタリングターゲットは4N以上の
合成石英、またはLSIの基板に使用される程度に高純度
のシリコン等が最も好ましく、リンを添加する場合もこ
れら純度の高いターゲットに添加するとよい。
同様にスパッタリングに使用するガスも高純度(5N以
上)の物を用い、不純物が酸化珪素膜中に混入すること
を極力避けた。
なお本実施例のように弗化物気体が添加された酸素雰
囲気中におけるスパッタ法で成膜したゲート絶縁膜であ
る酸化珪素膜にエキシマレーザ光を照射し、フラッシュ
アニールを施し、膜中に取り入れた弗素等のハロゲン元
素を活性化し、珪素の不完全結合手と中和させ、膜中の
固定電荷の発生原因を取り除くことは効果がある。
この時、エキシマレーザのパワーとショト数を適当に
選ぶことにより上記ハロゲン元素の活性化とゲート絶縁
膜下の半導体層の活性化を同時に行うこともできる。
この酸化珪素膜(15)上にCVD法により一導電型を付
与する不純物として本実施例においてはリンが混入され
た半導体層を形成し所定のマスクパターンを使用して、
フォトリソグラフィ加工を施し、このドープされた半導
体膜をゲイト電極(20)として形成し第1図(c)の形
状を得た。
この一導電型を付与する不純物が混入された半導体層
の形成法としてはスパッタ法、CVD法等の成膜法を用い
ることができる。
このゲイト電極はドープされた半導体層に限定される
ことなくその他の材料を使用可能である。
次にこのゲイト電極(20)またはゲイト電極(20)を
エッチングする際に使用したマスク等をマスクとして、
セルフアラインに不純物領域(14)及び(14′)をイオ
ン打ち込み技術を使用して形成した。
これにより、ゲイト電極(20)の下の半導体層(17)
は絶縁ゲイト型半導体装置のチャンネル領域として構成
された。
次にこれらの全て上面を覆って層間絶縁膜(18)を形
成した後に、ソース、ドレイン電極のコンタクト用の穴
をあけ、その上面にスパッタ法により金属アルミニウム
を形成し、所定のパターニングを施し、ソース、ドレイ
ン電極(16)、(16′)を構成し、絶縁ゲイト型半導体
装置を完成させた。
本実施例の場合、チャンネル領域を形成する半導体層
(17)とソース(14)、ドレイン(14′)を形成する半
導体層とが同一物で構成されており、工程の簡略化をは
かれる。また同じ半導体層を使用しているため、ソー
ス、ドレインの半導体層も結晶性を持ち、キャリアの移
動度が高いのでより高い電気的特性を持つ絶縁ゲイト型
半導体装置を実現することができた。
最後に水素100%雰囲気中において375℃の温度で水素
熱アニールを30min行い本実施例を完成させた。
この水素熱アニールは多結晶珪素半導体中の粒界ポテ
ンシャを低減させ、デバイス特性を向上させるためであ
る。
また本実施例において作製した薄膜トランジスタ第1
図(d)のチャンネル部(17)の大きさは100×100μm
の大きさである。
本実施例において作製した多結晶珪素半導体層を用い
た薄膜トランジスタの特性としては、第7図に示すよう
なID−VD特性、以下の第1表に示す諸特性を得ることが
できた。
S値というのは、デバイスの特性を示すドレイン電圧
(VD)=10Vにおけるゲート電圧(VG)とドレイン電流
(ID)の関係を示す第7図に示す曲線の立ち上がり部分
の[d(ID)/d(VG)]の値の最小値であり、この値が
小さい程(VG−ID)特性を示す曲線の傾きの鋭さが大き
く、デバイスの電気的特性が高いことを示す。
VTはしきい値電圧を示す。
μはキャリアの移動度を示し単位は(cm2/V・s)で
ある。
on/off特性というとは、第7図に示す(VG−ID)特性
を示す曲線におけるVG=30ボルトにおけるIDの値とIDの
最小値の値との比の対数値である。
なお、第8図に移動度μとチャンネル形成領域(第5
図(d)の(17))となるa−Si膜(第5図(a)の
(13))をマグネロン型RFスパッタ法によって作製する
際における雰囲気の水素分圧との関係を示すが、この第
8図を見ると明らかなように水素分圧を好ましくは100
%とすることが望ましいことがわかる。
〔実施例6〕 本実施例は、本発明の第2および第4の構成をとった
実施例であり、実施例3におけるガラス基板上に設けら
れた下地絶縁膜とゲート絶縁膜を酸化珪素膜とリンを含
む酸化珪素膜の2層で構成したものである。
本実施例の作製工程を第9図に示す。
本実施例の作製法は、実施5と同様な工程において、
ガラス基板(11)上にまずリンが1×1020cm-3以上含ま
れるように、PH2が0.1体積パーセント以上本実施例にお
いては10%体積パーセント含まれる酸素雰囲気中におい
て以下の条件においてマグネトロン型RFスパッタ法によ
ってリンガラス(21)を100Å〜2μm本実施例におい
ては0.5μmに成膜した。
成膜温度 150℃ RF(13.56MHz)出力 400W 圧力 0.5Pa 溶融シリコン基板をターゲットに使用 この際PH3を用いずにターゲット中にリンを1×1020c
m-3以上混入させたものを用いると、絶縁膜中に水素が
入りこまず、水素が絶縁膜中においてトッラップセンタ
となることを防ぐことができ効果がある。またターゲッ
トとして非晶質珪素インゴットを用いてもよい。
そして、前記リンガラス(21)上に酸化珪素膜(12)
を以下の条件でマグネトロン型RFスパッタ法によって0.
5〜2μm本実施例においては2μmの厚さに成膜し
た。
O2 1000% 成膜温度 150℃ RF(13.56MHz)出力 400W 圧力 0.5Pa 単結晶シリコンのターゲットに使用 この際酸素雰囲気中に実施例5と同様にNF3等のハロ
ゲン元素を含む気体を0.2〜20%添加してもよい。
また、ターゲットに非晶質シリコン基板のターゲット
を用いると緻密で電気的にも安定な酸化珪素膜を得るこ
とができる。
半導体層(13)の作製法は実施例5と同様である。
ここで、第9図(a)の状態を得、デバイス分離パタ
ーニングを行い第9図(b)の形状を得た。
つぎに、ゲート絶縁膜としてまず酸化珪素膜を前記酸
化珪素膜(12)と同様にして成膜する。
つぎに2層めのゲート酸化膜として、リンが1×1020
cm-3以上含まれるように、前記リンガラス(21)と同様
にして(22)を成膜し、実施例5と同様の工程を経て第
9図(c)の形状を得た。
最後に実施例5と同様にして本実施例を完成させた。
(第9図(d)) この薄膜トランジスタの電気的特性としては、下記に
示す第2表のような結果が得られた。
上記表よりわかるように、実施例5の特性とS値、移
動度にはそれ程の変化がみられないが、しきい値電圧V
T、が実施例5に比較して極めて小さくなり、on/off特
性が向上していることがわかる。
また、実施例5においては、最後の水素アニール時に
壊れてしまう場合が多々あったが、本実施例において
は、それが非常に少なかった。
これは、本実施例においては電気的不安定性の要因と
なるナトリウム等の固定電荷をリンがゲッタリングし、
かつ半導体層にリンが拡散することもないのでさらに電
気的安定性が増したためであると考えられる。
本実施例において用いたリンの変わりに前記したボロ
ン等を用いてもよいことはいうまでもない。
【図面の簡単な説明】
第1図は本実施例1における電気的特性をしめしたグラ
フである。 第2図は本実施例2の作製工程を示した図である。 第3図は本実施例3における電気的特性をしめしたグラ
フである。 第4図は本実施例4の構造を示した図である。 第5図は本実施例5の作製工程をしめした図である。 第6図は本実施例5の多結晶半導体層と比較例のラマン
スペクトルを示したグラフである。 第7図は本実施例5のID−VD特性を示したグラフであ
る。 第8図は本実施例5において、スパッタ時の水素分圧を
変化させた場合における(μ)移動度の値の変化を示し
たグラフである。 第9図は本実施例6の作製工程を示した図である。 (1),(11)……ガラス基板 (3),(45),(21)……絶縁膜 (41)……半導体基板 (46),(15),(22)……ゲイト絶縁膜 (48),(49),(16),(16′)……ソース電極、ド
レイン電極 (20),(47)……ゲイト電極 (40)……絶縁ゲイト型半導体装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/822 H01L 27/04 C 27/04 29/78 (56)参考文献 特開 昭48−101087(JP,A) 特開 昭63−86567(JP,A) 特開 平2−58273(JP,A) 特開 昭63−1071(JP,A) 特開 昭61−65476(JP,A) 特開 昭63−222046(JP,A) 特開 昭64−35961(JP,A)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に設けられた薄膜絶縁ゲイト
    型半導体装置において、 前記薄膜絶縁ゲイト型半導体装置の半導体層に接するゲ
    イト絶縁膜は、酸化タンタルでありかつリンが1×1019
    〜5×1020cm-3含まれていることを特徴とする半導体装
    置。
  2. 【請求項2】請求項1において、前記半導体層は多結晶
    半導体層であることを特徴とする半導体装置。
JP2305030A 1990-11-10 1990-11-10 半導体装置 Expired - Lifetime JP2903134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2305030A JP2903134B2 (ja) 1990-11-10 1990-11-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2305030A JP2903134B2 (ja) 1990-11-10 1990-11-10 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10348790A Division JP3143610B2 (ja) 1998-12-08 1998-12-08 薄膜絶縁ゲイト型半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH04177765A JPH04177765A (ja) 1992-06-24
JP2903134B2 true JP2903134B2 (ja) 1999-06-07

Family

ID=17940252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2305030A Expired - Lifetime JP2903134B2 (ja) 1990-11-10 1990-11-10 半導体装置

Country Status (1)

Country Link
JP (1) JP2903134B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171174A (ja) * 2009-01-22 2010-08-05 Toshiba Corp 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780501B2 (ja) * 1991-01-18 1998-07-30 日立電線株式会社 絶縁膜付き半導体ウェハ及びその製造方法
JP3565993B2 (ja) * 1995-06-20 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR100236098B1 (ko) 1997-09-06 1999-12-15 김영환 반도체소자 및 그 제조방법
JP4597295B2 (ja) * 1998-12-25 2010-12-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2005100659A (ja) * 2000-01-14 2005-04-14 Matsushita Electric Ind Co Ltd 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法
JP4709442B2 (ja) * 2001-08-28 2011-06-22 株式会社 日立ディスプレイズ 薄膜トランジスタの製造方法
JP2006019609A (ja) * 2004-07-05 2006-01-19 Hitachi Displays Ltd 画像表示装置
JP4289399B2 (ja) 2006-06-22 2009-07-01 セイコーエプソン株式会社 弾性波デバイスおよび弾性波デバイスの製造方法
CN105810753A (zh) * 2009-09-04 2016-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
US9960280B2 (en) * 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN118507531A (zh) 2018-03-23 2024-08-16 株式会社半导体能源研究所 半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5131191B2 (ja) * 1972-03-31 1976-09-04
JPS6165476A (ja) * 1984-09-06 1986-04-04 Sony Corp 薄膜トランジスタの製造方法
JPS631071A (ja) * 1986-06-20 1988-01-06 Hitachi Ltd 薄膜半導体装置
JPS6386567A (ja) * 1986-09-30 1988-04-16 Pioneer Electronic Corp Mis半導体装置
JP2611363B2 (ja) * 1988-08-24 1997-05-21 日本電気株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171174A (ja) * 2009-01-22 2010-08-05 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPH04177765A (ja) 1992-06-24

Similar Documents

Publication Publication Date Title
US5313075A (en) Thin-film transistor
JP3197557B2 (ja) 被膜形成方法
US6144057A (en) Semiconductor memory device including a field effect transistor
JP2903134B2 (ja) 半導体装置
JP2652267B2 (ja) 絶縁ゲイト型半導体装置
JP3308513B2 (ja) 絶縁ゲイト型半導体装置の作製方法
JP3308512B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JP3179779B2 (ja) 窒化物絶縁膜の作製方法
JP3658254B2 (ja) 絶縁ゲイト型半導体装置及びその作製方法
JP3119988B2 (ja) 半導体装置の作製方法
JP2898365B2 (ja) 絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜の作製方法及び該作製方法で作製された絶縁ゲイト型電界効果トランジスタのゲイト絶縁膜
US7335570B1 (en) Method of forming insulating films, capacitances, and semiconductor devices
JP3701549B2 (ja) 半導体装置
JP2945946B2 (ja) 酸化物絶縁膜の作製方法
JP3349475B2 (ja) 半導体装置の作製方法
JP3155270B2 (ja) 金属酸化物絶縁膜の作製方法
JP3197531B2 (ja) 半導体装置の作製方法
JP3340407B2 (ja) 絶縁被膜および半導体装置
JP3350652B2 (ja) ダイナミックメモリの作製方法
JP3340406B2 (ja) 半導体装置の作製方法
JP3173758B2 (ja) 半導体装置およびその作製方法
JP3315190B2 (ja) 薄膜トランジスタの作製方法
JP3340429B2 (ja) 半導体装置
JP3120079B2 (ja) 絶縁被膜および半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12