JP2005100659A - 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法 - Google Patents

強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2005100659A
JP2005100659A JP2000005532A JP2000005532A JP2005100659A JP 2005100659 A JP2005100659 A JP 2005100659A JP 2000005532 A JP2000005532 A JP 2000005532A JP 2000005532 A JP2000005532 A JP 2000005532A JP 2005100659 A JP2005100659 A JP 2005100659A
Authority
JP
Japan
Prior art keywords
memory device
semiconductor memory
ferroelectric
high dielectric
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000005532A
Other languages
English (en)
Inventor
Keisuke Tanaka
圭介 田中
Yoshihisa Nagano
能久 長野
Yasuhiro Uemoto
康裕 上本
Tatsuo Otsuki
達男 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000005532A priority Critical patent/JP2005100659A/ja
Priority to PCT/JP2001/000179 priority patent/WO2001052271A1/ja
Publication of JP2005100659A publication Critical patent/JP2005100659A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

【課題】水素還元作用による強誘電体特性あるいは高誘電体特性の劣化を抑制する。
【解決手段】容量絶縁膜として用いる強誘電体材料あるいは高誘電体材料が、構成元素として水素あるいは重水素を有する、化学式A2+B+CO4 3-からなる結晶構造を有する。この強誘電体材料あるいは高誘電体材料構成は、隣り合う分子のCO4 3-四面体がB+原子を共有し、……−B+原子−CO4 3-四面体−B+原子−CO4 3-四面体−B+原子−……からなる水素結合ネットワークを形成している。この水素結合ネットワーク内において、B+原子が強誘電性あるいは高誘電性を発現させる主要因であるため、還元雰囲気中での熱処理においても強誘電体膜の電気的特性の劣化がなくなり、優れた強誘電体特性および高誘電体特性を有する容量絶縁膜を得ることができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、水素あるいは重水素を有する強誘電体材料あるいは高誘電体材料、又はこれらの材料を容量絶縁膜に用いた半導体記憶装置に関するものである。
【0002】
【従来の技術】
近年、デジタル技術の進展、携帯機器の高性能化が著しく、低消費電力かつ高速動作可能な不揮発性半導体記憶装置の高集積化が強く市場から求められている。強誘電体材料は外部電界により与えられた情報を構成原子の変位により高速に記憶し、かつ外部電界をきっても情報を記憶し続ける特徴を有しているため、強誘電体材料をキャパシタの誘電体膜に用いることで優れた不揮発性メモリを実現できる。
【0003】
従来の半導体記憶装置については、例えば水素対策技術 強誘電体メモリ先端プロセス(櫛田−アブデルガファ恵子著 サイエンスフォーラム発行)に掲載されている。
【0004】
従来の不揮発性半導体記憶装置では容量素子の強誘電体材料としてPbZrxTi1-xO3などの金属酸化物が用いられる。
【0005】
図8に、従来の容量素子の構成を示す。
【0006】
図8において、この容量素子11は、半導体基板1上に、白金からなる下部電極8、PbZrxTi1-xO3からなる容量絶縁膜9、白金からなる上部電極10を形成することにより構成される。
【0007】
【発明が解決しようとする課題】
しかしながら、このような金属酸化物強誘電体材料を用いた容量素子11では、半導体プロセスで用いられる還元雰囲気中の熱処理により強誘電体材料が還元され、リーク電流の増大、自発分極値の減少などの強誘電体特性の劣化が発生する。このため特に水素ガスを含む還元雰囲気中に曝すことが出来ないという課題を有していた。
【0008】
また、半導体記憶装置の製造工程においては、半導体基板1に作り込まれるトランジスタ(図示せず)の特性を回復させるため、水素雰囲気中での350℃から550℃の間、典型的には450℃近辺で熱処理工程が行われ、また、シリコン酸化膜をプラズマCVDで成長させる際に、シランやTEOS源を用いてラジカル水素雰囲気中で処理される工程があり、水素を含んだ還元雰囲気中での処理工程は必須であり、水素による強誘電体材料の還元作用を回避できない。
【0009】
図9に従来の容量素子11において、水素雰囲気中での熱処理前後の強誘電体ヒステリシス特性の変化を示す。強誘電体特性は水素熱処理により大きく劣化し、容量素子11としての機能を喪失する。
【0010】
この様に従来の容量素子を有する半導体記憶装置では、水素雰囲気中での処理後の容量絶縁膜の損傷が非常に大きく、この損傷はその後の熱処理などでは回復できないものであるため、優れた電気的特性を示すことができない。
【0011】
本発明は上記課題を解決した、半導体記憶装置およびその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
上記目的を達成するため、本発明の請求項1記載の強誘電体材料あるいは高誘電体材料は、半導体記憶装置等に用いられる容量絶縁膜として、構成元素に水素あるいは重水素を含有した材料で構成されていることを特徴とするものである。この構成により、水素による還元作用を回避でき、優れた電気的特性を有する半導体記憶装置を実現できる。
【0013】
また、本発明の請求項2記載の強誘電体材料あるいは高誘電体材料は、化学式A2+B+CO4 3-と構成されることを特徴とするものであり、隣り合う2つの分子のCO4 3-四面体を結び付けている水素や重水素やそれらがある割合で構成されるB+原子が電気的な偏りを発生させることを主要因として強誘電性あるいは高誘電性が発現される。
【0014】
また、本発明の請求項3記載の強誘電体材料あるいは高誘電体材料は、請求項2記載の強誘電体材料あるいは高誘電体材料のBサイトに、水素、重水素のうち少なくとも1種類の元素を含むことを特徴とするものである。
【0015】
また、本発明の請求項4記載の強誘電体材料あるいは高誘電体材料は、請求項2記載の強誘電体材料あるいは高誘電体材料のAサイトに、マグネシウム、カルシウム、鉛、チタン、マンガン、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ストロンチウム、パラジウム、錫、バリウム、水銀、セリウムのうち少なくとも1種類の元素を含むことを特徴とするものである。
【0016】
また、本発明の請求項5記載の強誘電体材料あるいは高誘電体材料は、請求項2記載の強誘電体材料あるいは高誘電体材料のCサイトに、リン、硫黄、砒素、セレンのうち少なくとも1種類の元素を含むことを特徴とするものである。
【0017】
また、本発明の請求項6記載の半導体記憶装置は、半導体基板上に形成した1種類以上の導電性材料からなる下部電極、容量絶縁膜、1種類以上の導電性材料からなる上部電極から構成される容量素子を用いた半導体記憶装置であって、前記容量絶縁膜が請求項1ないし請求項5のいずれかに記載の強誘電体材料あるいは高誘電体材料で構成されていることを特徴とするものである。
【0018】
また、本発明の請求項7記載の半導体記憶装置は、半導体基板に、チャネル領域となる絶縁酸化膜と、前記絶縁酸化膜上に形成された強誘電体で構成された容量絶縁膜と、前記容量絶縁膜上に形成されたゲート電極からなる電界効果トランジスタを有する半導体記憶装置であって、前記容量絶縁膜が請求項1ないし請求項5のいずれかに記載の強誘電体材料で構成されることを特徴とするものである。
【0019】
また、本発明の請求項8記載の半導体記憶装置は、請求項7記載の半導体記憶装置において、前記絶縁酸化膜がY2O3からなるバッファ層を持つことを特徴とするものである。
【0020】
また、本発明の請求項9記載の半導体記憶装置は、請求項7記載の半導体記憶装置において、前記絶縁酸化膜がCeO2からなるバッファ層を持つことを特徴とするものである。
【0021】
また、本発明の請求項10記載の半導体記憶装置は、請求項7記載の半導体記憶装置において、前記絶縁酸化膜がZrO2からなるバッファ層を持つことを特徴とするものである。
【0022】
また、本発明の請求項11記載の半導体記憶装置の製造方法は、半導体基板上に、容量絶縁膜として化学式A2+B+CO4 3- で構成される強誘電体材料あるいは高誘電体材料からなる容量絶縁膜を形成するに際し、ANO3とB3CO4とを反応させて成膜することを特徴とするものである。
【0023】
【発明の実施の形態】
(実施の形態1)
以下、本発明の強誘電体材料または高誘電体材料を用いた容量素子について説明する。
【0024】
本発明における容量素子の構成は、従来例で示した図8の構成と同様であるが、その容量絶縁膜9の構成が異なる。
【0025】
この本発明の容量絶縁膜の構成について、図1を用いて詳細に説明する。
【0026】
図1は、PbHPO4の結晶構造の模式図を示したものである。
【0027】
PbHPO4は強誘電相において単斜晶系に属するもので、1単位格子中に2分子存在する。
【0028】
PbHPO4は強誘電相において、隣り合うPO4 3-四面体の間にあるH+原子がその強誘電性を発生させる主要因になっている。このH+原子は隣り合うPO4 3-四面体により共有された、……−H+原子−PO4 3-四面体−H+原子−PO4 3-四面体−H+原子−……からなるc軸方向に伸張する水素結合ネットワークを形成している。この水素結合ネットワーク上にH+原子は2つの等価位置を持ち、強誘電相においてこの等価位置におけるH+原子の占有確率のずれにより電気的な偏りが発生し、自発分極が発現する。
【0029】
このように本発明の容量絶縁膜材料は、従来の金属酸化物より強い結合力を持つ水素結合ネットワーク内でのH+原子の等価位置の占有確率の違いにより強誘電性が発現するため、水素などの還元雰囲気中での処理工程を経ても強誘電体膜の電気的特性の劣化がなく、優れた強誘電体特性を有することができる。
【0030】
したがって、本発明の容量絶縁膜を用いることにより信頼性の高い不揮発性半導体記憶装置を実現することができる。
【0031】
なお、ここでは容量絶縁膜としてPbHPO4を例に示したが、化学式A2+B+CO4 3-で表記できる強誘電体あるいは高誘電体を用いても同様の効果を得ることができる。
【0032】
ここで化学式A2+B+CO4 3-のAサイトは、マグネウム、カルシウム、鉛、チタン、マンガン、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ストロンチウム、パラジウム、錫、バリウム、水銀、セリウムのうち少なくとも1種類の元素を含み、かつBサイトは、水素、重水素のうち少なくとも1種類の元素を含み、かつCサイトは、リン、硫黄、砒素、セレンのうち少なくとも1種類の元素を含む強誘電体材料である。
【0033】
また、第1の実施形態において下部電極と上部電極は少なくとも1種類以上の導電性材料で形成されている。
【0034】
また、第1の実施形態において図8に示した容量素子では、その大きさが上部電極10より容量絶縁膜9および下部電極8が大きい構造となっているが、下部電極8が容量絶縁膜9および上部電極10より小さい構造であってもよい。
【0035】
(実施の形態2)
次に、本発明の実施の形態2における半導体記憶装置について説明する。
【0036】
図2は本発明の実施形態2における半導体記憶装置の要部断面図である。
【0037】
まず、シリコンからなる半導体基板1の上に分離酸化膜2、アクセストランジスタ22、層間絶縁膜6を形成する。
【0038】
その後、層間絶縁膜6にアクセストランジスタ22と容量素子11を電気的に接続するためのプラグ7を形成するためのコンタクトを形成する。
【0039】
プラグ7は形成されたコンタクト穴に多結晶ポリシリコンまたはタングステン等を埋め込んだ後、エッチバック法もしくは化学的機械的研磨法などでコンタクト内以外の多結晶ポリシリコンまたはタングステン等を除去する。
【0040】
その後、密着層、バリアメタル、白金、などの積層膜からなる例えば50nmから300nm程度の膜厚をもった電極をウエハ全面に形成し、ドライエッチングなどによりパターニングして下部電極8を形成する。
【0041】
その後、例えば50nmから300nm程度の膜厚をもった水素あるいは重水素を含む化学式A2+B+CO4 3-で表記できる強誘電体材料あるいは高誘電体材料からなる容量絶縁膜9を成膜する。
【0042】
容量絶縁膜9の一例としてPbHPO4を形成する際の成膜方法について説明する。
【0043】
PbNO3を例えばテトラメトキシランなどのゲルに溶かしH3PO4と液相反応させることにより化学式PbHPO4で表記できる強誘電体を作成する。この時の主反応の化学反応式を下記に示す。
【0044】
PbNO3 + H3PO4 → PbHPO4 + H2NO3
このとき、PbNO3とH3PO4との混合比は1:0.8〜5.2の間が好ましい。反応温度は20℃から45℃の間が望ましい。その後、テトラメトキシランと硝酸を水洗等で除去し、200℃〜300℃で1時間〜5時間アニールする。なお、PbNO3とH3PO4とを気化させ、気相反応させても良い。
【0045】
容量絶縁膜9の成膜後、例えば20nmから100nm程度の膜厚をもったPt等からなる第1の上部電極を積層して形成し、ドライエッチングなどによるパターニングにより、容量絶縁膜9と上部電極10を形成する。
【0046】
次に、第1の層間絶縁膜12を形成し、アクセストランジスタ22へのコンタクトホールを形成し、第1のビア13を形成した後、上部電極10へのコンタクトホールを形成する。第1の層間絶縁膜12の表面はエッチバック法もしくは化学的機械的研磨法などで平滑化するのが好ましい。続いて第1の金属配線15a、15bを形成した後、トランジスタ特性を回復させるために、典型的には400℃、30分の水素雰囲気中での熱処理を行う。
【0047】
次に、第2の層間絶縁膜16を形成し、第1の金属配線15aへのコンタクトホール、第2のビア17、第2の金属配線18を形成した後、トランジスタ特性を回復させるために、典型的には400℃、30分の水素雰囲気中での熱処理を行う。
【0048】
以下、必要な層数の金属配線を同様に形成する。各層間絶縁膜の表面はエッチバック法もしくは化学的機械的研磨法などで平滑化するのが好ましい。各ビアはタングステンCVDのようなラジカル水素雰囲気中で形成されるタングステンプラグで形成しても良い。最後にシリコン酸化膜または有機絶縁膜等の最終保護膜25を形成した後、ボンディング用の電極パッド(図示せず)の窓開けを行う。
【0049】
最終工程を経た本発明の実施形態における半導体記憶装置の電気特性を図3ならびに図4に示す。
【0050】
図3は本発明の実施形態2における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較を示したものである。従来の半導体記憶装置における蓄積電荷量は、1μC/cm2であるのに対し、本発明の半導体記憶装置の蓄積電荷量は、5μC/cm2を示す。
【0051】
また、図4は本発明の実施形態2における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較を示したものである。図4に示すように、本発明の半導体記憶装置は、従来の半導体記憶装置に比べてショートすることなく安定した電流−電圧特性を示していることがわかる。
【0052】
このように、本発明の第1の実施形態において、容量絶縁材料の強誘電体特性ならびにリーク電流特性の劣化は見られず、良好な特性を示すことがわかる。
【0053】
つまり本実施の形態における容量絶縁膜は、水素結合ネットワーク内でのH+原子の等価位置の占有確率の違いにより強誘電性が発現するため、従来の課題であった水素による還元雰囲気中での処理工程を経ても強誘電体膜の電気的特性の劣化がなく、優れた強誘電体特性を有することができる。このように本発明の容量絶縁膜を用いることにより信頼性の高い半導体記憶装置を実現できる。
【0054】
(実施の形態3)
以下、本発明の第3の実施形態に係わる電界効果トランジスタを用いた半導体記憶装置について図5を参照しながら説明する。
【0055】
図5は本発明の第3の実施形態における半導体記憶装置の断面図である。
【0056】
図5に示すように、この電界効果トランジスタを用いた半導体記憶装置は、シリコン等からなる半導体基板1上にシリコン酸化膜のゲート絶縁酸化膜4を形成する。続いて、第1の実施形態において説明した成膜方法により、化学式PbHPO4で表記できる強誘電体からなる容量絶縁膜9を形成し、ソース23およびドレイン24を形成する。次に、例えば白金からなるゲート電極5を容量絶縁膜9上に順次形成し、その後、水素雰囲気中での400℃、30分間の熱処理工程することにより、電界効果トランジスタを用いた半導体記憶装置が形成される。
【0057】
この第3の実施の形態における半導体記憶装置の電気特性を図6ならびに図7に示す。
【0058】
図6は本発明の実施形態3における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較を示したものである。従来の半導体記憶装置における蓄積電荷量は、1μC/cm2であるのに対し、本発明の実施の形態3における半導体記憶装置の蓄積電荷量は、5μC/cm2を示す。
【0059】
また、図7は本発明の実施形態3における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較を示したものである。図7に示すように、本発明の実施の形態3における半導体記憶装置は、従来の半導体記憶装置に比べてショートすることなく、安定した電流−電圧特性を示していることがわかる。
【0060】
このように、本発明の実施形態3において、容量絶縁材料の強誘電体特性ならびにリーク電流特性の劣化は見られず、良好な特性を示すことがわかる。
【0061】
また、本発明の実施形態3においてゲート絶縁酸化膜4と容量絶縁膜9の間に、ゲート絶縁酸化膜4とは異なる材料の絶縁酸化膜からなるバッファ膜が形成されていても、同様の効果が得られる。
【0062】
また、本発明の実施形態3においてゲート絶縁酸化膜4と容量絶縁膜9の間に、ゲート絶縁酸化膜4とは異なる材料の例えばY2O3、CeO2、ZrO2などの絶縁酸化膜からなるバッファ膜ならびにバッファ膜上に例えば白金などの導電性材料からなるフローティングゲート電極が形成されていても、同様の効果が得られる。
【0063】
【発明の効果】
以上のように本発明によれば、水素あるいは重水素を含む化学式A2+B+CO4 3-で表記できる強誘電体材料あるいは高誘電体材料を容量絶縁膜として用いることにより、半導体素子のプロセスダメージを回復させるための水素などの還元雰囲気中での熱処理による強誘電体特性あるいは高誘電体特性の劣化がなくなる。これにより信頼性の高い半導体記憶装置が提供できる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における容量絶縁膜PbHPO4の結晶構造を示す図
【図2】本発明の実施の形態2における半導体記憶装置の要部断面図
【図3】本発明の実施の形態2における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較図
【図4】本発明の実施の形態2における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較図
【図5】本発明の実施の形態3における半導体記憶装置の要部断面図
【図6】本発明の実施の形態3における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較図
【図7】本発明の実施の形態3における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較図
【図8】従来の強誘電体容量素子の断面図
【図9】従来の半導体記憶装置における強誘電体容量素子の水素熱処理前後のヒステリシス特性図
【符号の説明】
1 半導体基板
2 分離酸化膜
3 高濃度領域
4 ゲート絶縁酸化膜
5 ゲート電極
6 層間絶縁膜
7 プラグ
8 下部電極
9 容量絶縁膜
10 上部電極
11 容量素子
12 第1の保護膜(第1の層間絶縁膜)
13 第1のビア
14a、14b コンタクトホール
15a、15b 第1の金属配線
16 第2の層間絶縁膜
17 第2のビア
18 第2の金属配線
19 第3の層間絶縁膜
20 第3のビア
21 第3の金属配線
22 アクセストランジスタ
23 ソース
24 ドレイン
25 最終保護膜

Claims (11)

  1. 構成元素に水素あるいは重水素を有することを特徴とする強誘電体材料あるいは高誘電体材料。
  2. 前記強誘電体材料あるいは高誘電体材料が、化学式A2+B+CO4 3-で構成されていることを特徴とする請求項1記載の強誘電体材料あるいは高誘電体材料。
  3. 前記強誘電体材料あるいは高誘電体材料のBサイトに、水素、重水素のうち少なくとも1種類の元素を含むことを特徴とする請求項2記載の強誘電体材料あるいは高誘電体材料。
  4. 前記強誘電体材料あるいは高誘電体材料のAサイトに、マグネシウム、カルシウム、鉛、チタン、マンガン、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ストロンチウム、パラジウム、錫、バリウム、水銀、セリウムのうち少なくとも1種類の元素を含むことを特徴とする請求項2記載の強誘電体材料あるいは高誘電体材料。
  5. 前記強誘電体材料あるいは高誘電体材料のCサイトに、リン、硫黄、砒素、セレンのうち少なくとも1種類の元素を含むことを特徴とする請求項2記載の強誘電体材料あるいは高誘電体材料。
  6. 半導体基板上に形成した1種類以上の導電性材料からなる下部電極、容量絶縁膜、1種類以上の導電性材料からなる上部電極から構成される容量素子を用いた半導体記憶装置であって、前記容量絶縁膜が請求項1ないし請求項5のいずれかに記載の強誘電体材料あるいは高誘電体材料で構成されていることを特徴とする半導体記憶装置。
  7. 半導体基板に、チャネル領域となる絶縁酸化膜と、前記絶縁酸化膜上に形成された強誘電体で構成された容量絶縁膜と、前記容量絶縁膜上に形成されたゲート電極からなる電界効果トランジスタを有する半導体記憶装置であって、前記容量絶縁膜が請求項1ないし請求項5のいずれかに記載の強誘電体材料で構成されることを特徴とする半導体記憶装置。
  8. 請求項7記載の半導体記憶装置において、前記絶縁酸化膜がY2O3からなるバッファ層を持つことを特徴とする半導体記憶装置。
  9. 請求項7記載の半導体記憶装置において、前記絶縁酸化膜がCeO2からなるバッファ層を持つことを特徴とする半導体記憶装置。
  10. 請求項7記載の半導体記憶装置において、前記絶縁酸化膜がZrO2からなるバッファ層を持つことを特徴とする半導体記憶装置。
  11. 半導体基板上に、容量絶縁膜として化学式A2+B+CO4 3- で構成される強誘電体材料あるいは高誘電体材料からなる容量絶縁膜を形成するに際し、ANO3とB3CO4とを反応させて成膜することを特徴とする半導体記憶装置の製造方法。
JP2000005532A 2000-01-14 2000-01-14 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法 Pending JP2005100659A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000005532A JP2005100659A (ja) 2000-01-14 2000-01-14 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法
PCT/JP2001/000179 WO2001052271A1 (fr) 2000-01-14 2001-01-12 Materiau dielectrique, procede de production de ce materiau dielectrique, dispositif semi-conducteur fabrique avec ce materiau dielectrique et procede de production de ce dispositif semi-conducteur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000005532A JP2005100659A (ja) 2000-01-14 2000-01-14 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005100659A true JP2005100659A (ja) 2005-04-14

Family

ID=18534189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000005532A Pending JP2005100659A (ja) 2000-01-14 2000-01-14 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法

Country Status (2)

Country Link
JP (1) JP2005100659A (ja)
WO (1) WO2001052271A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091616A (ja) * 2006-10-02 2008-04-17 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2287754A1 (fr) * 1974-10-08 1976-05-07 Commissariat Energie Atomique Materiau dielectrique a couches monomoleculaires et condensateurs utilisant ledit materiau
DE3485857T2 (de) * 1983-12-19 1992-12-10 Spectrum Control Inc Kondensator mit mehrfunktionelles acrylatpolymer enthaltendem dielektrikum und herstellungsverfahren.
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JP3994468B2 (ja) * 1997-03-27 2007-10-17 ソニー株式会社 酸化物積層構造およびその製造方法ならびに強誘電体不揮発性メモリ
JPH11251535A (ja) * 1998-02-27 1999-09-17 Fujitsu Ltd 半導体装置およびその製造方法
JP3250527B2 (ja) * 1998-09-01 2002-01-28 日本電気株式会社 半導体記憶装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091616A (ja) * 2006-10-02 2008-04-17 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
WO2001052271A1 (fr) 2001-07-19

Similar Documents

Publication Publication Date Title
US6746916B2 (en) Method for forming a multilayer electrode for a ferroelectric capacitor
JP4998461B2 (ja) 半導体装置及びその製造方法
JPH09102591A (ja) 半導体装置及びその製造方法
JPH11307734A (ja) 強誘電体集積回路とその製造方法
KR19990023091A (ko) 반도체장치와 그 제조방법
KR20020070624A (ko) 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법
JP2004519864A (ja) シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
US7180119B2 (en) Capacitor and method for fabricating the same, and semiconductor device and method for fabricating the same
JPH08227980A (ja) 半導体装置及びその製造方法
JP3250527B2 (ja) 半導体記憶装置の製造方法
TWI228798B (en) Barrier for capacitor over plug structures
WO1992002051A1 (en) Semiconductor device
JP4699408B2 (ja) 電子デバイス及びその製造方法
JP5018772B2 (ja) 半導体装置の製造方法
JP5561300B2 (ja) 半導体装置の製造方法
JP2005100659A (ja) 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法
JPH0982915A (ja) 半導体装置の製造方法
JP2003197874A (ja) 半導体装置の製造方法
JP4316193B2 (ja) 強誘電体キャパシタ及び強誘電体メモリ装置
JP2001036027A (ja) 半導体装置及びその製造方法
JP2003179212A (ja) キャパシタ、メモリ素子およびその製造方法
JP2009224668A (ja) 半導体装置及びその製造方法
JP2004235287A (ja) 半導体装置及びその製造方法
JP2003282827A (ja) 強誘電体薄膜メモリ
JP5338800B2 (ja) 半導体装置の製造方法