JPH11251535A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11251535A JPH11251535A JP10048081A JP4808198A JPH11251535A JP H11251535 A JPH11251535 A JP H11251535A JP 10048081 A JP10048081 A JP 10048081A JP 4808198 A JP4808198 A JP 4808198A JP H11251535 A JPH11251535 A JP H11251535A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- ferroelectric
- capacitor
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000001257 hydrogen Substances 0.000 claims abstract description 37
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 37
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims abstract description 34
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000010438 heat treatment Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 230000002269 spontaneous effect Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 強誘電体キャパシタを有する半導体装置にお
いて、強誘電体膜の電気特性の劣化を回復する。 【解決手段】 強誘電体キャパシタを構成する強誘電体
膜中に含まれる水素の量を、熱処理により制御する。
いて、強誘電体膜の電気特性の劣化を回復する。 【解決手段】 強誘電体キャパシタを構成する強誘電体
膜中に含まれる水素の量を、熱処理により制御する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特に強誘電体膜を含む半導体装置およびその製造
方法に関する。ＰＺＴ（Ｐｂ（Ｚｒx Ｔｉ1-x ）Ｏ3 ）
やＢＳＴ（Ｂａx Ｓｒ1-x ＴｉＯ3 ）等の強誘電体は自
発分極を有することを特徴とし、半導体装置、特にキャ
パシタに情報を蓄積する揮発性半導体メモリ装置（ＤＲ
ＡＭ）や不揮発性半導体メモリ装置（ＦＲＡＭ）への応
用について、多くの研究がなされている。特にＦＲＡＭ
は高速で、また構成が簡単であり、さらに光ディスク装
置やハードディスク装置に比べて小型かつ堅牢であるた
め、コンピュータの主記憶装置のほか、メモリーカード
等の携帯型コンピュータの記憶装置への応用が期待され
ている。
関し、特に強誘電体膜を含む半導体装置およびその製造
方法に関する。ＰＺＴ（Ｐｂ（Ｚｒx Ｔｉ1-x ）Ｏ3 ）
やＢＳＴ（Ｂａx Ｓｒ1-x ＴｉＯ3 ）等の強誘電体は自
発分極を有することを特徴とし、半導体装置、特にキャ
パシタに情報を蓄積する揮発性半導体メモリ装置（ＤＲ
ＡＭ）や不揮発性半導体メモリ装置（ＦＲＡＭ）への応
用について、多くの研究がなされている。特にＦＲＡＭ
は高速で、また構成が簡単であり、さらに光ディスク装
置やハードディスク装置に比べて小型かつ堅牢であるた
め、コンピュータの主記憶装置のほか、メモリーカード
等の携帯型コンピュータの記憶装置への応用が期待され
ている。
【０００２】これらの強誘電体材料は従来のＤＲＡＭで
使われていたシリコン酸化物（ＳｉＯ2 ）あるいはシリ
コン窒化物（ＳｉＮ）と異なり、典型的にはペロフスカ
イト型結晶構造を有する複酸化物であり、従来のＳｉＯ
2 膜あるいはＳｉＮ膜を形成する工程とは異なった工程
で形成する必要がある。
使われていたシリコン酸化物（ＳｉＯ2 ）あるいはシリ
コン窒化物（ＳｉＮ）と異なり、典型的にはペロフスカ
イト型結晶構造を有する複酸化物であり、従来のＳｉＯ
2 膜あるいはＳｉＮ膜を形成する工程とは異なった工程
で形成する必要がある。
【０００３】
【従来の技術】図９は強誘電体に特徴的な自発分極のヒ
ステリシス特性を示す。図９を参照するに、電圧値を増
大させる場合と減少させる場合とで、強誘電体膜の分極
は異なったカーブに従って変化し、電圧値がゼロの場合
に＋ｃあるいは−ｃの自発分極を示す。そこで、強誘電
体を半導体メモリ装置のメモリセルキャパシタに使った
場合、自発分極＋ｃと自発分極−ｃとの間の差Ｑswが大
きければ大きいほど、たとえメモリセルキャパシタが非
常に微細化されていても、情報の保持が効果的かつ確実
になされる。かかる大きなヒステリシス特性を実現する
には、強誘電体を酸化雰囲気中、高温で熱処理し、結晶
化を促進する必要がある。
ステリシス特性を示す。図９を参照するに、電圧値を増
大させる場合と減少させる場合とで、強誘電体膜の分極
は異なったカーブに従って変化し、電圧値がゼロの場合
に＋ｃあるいは−ｃの自発分極を示す。そこで、強誘電
体を半導体メモリ装置のメモリセルキャパシタに使った
場合、自発分極＋ｃと自発分極−ｃとの間の差Ｑswが大
きければ大きいほど、たとえメモリセルキャパシタが非
常に微細化されていても、情報の保持が効果的かつ確実
になされる。かかる大きなヒステリシス特性を実現する
には、強誘電体を酸化雰囲気中、高温で熱処理し、結晶
化を促進する必要がある。
【０００４】一方、このような強誘電体膜を有する半導
体装置、例えばＦＲＡＭでは、強誘電体キャパシタを形
成した後、その上に層間絶縁膜をＣＶＤ法等により形成
するが、この工程において強誘電体膜は水素を含む高温
の還元性雰囲気に曝されることになる。例えば、層間絶
縁膜として一般的に使われるＣＶＤ−ＳｉＯ2 膜の形成
工程では、気相原料として使われるシラン（ＳｉＨ4 ）
と酸素Ｏ2 との反応により、ＳｉＯ2 膜が次式 ＳｉＨ4 ＋２Ｏ2 ＝ＳｉＯ2 ＋Ｈ2 Ｏ に従って形成されるが、このような工程では、反応生成
物として形成されるＨ2Ｏが未反応のＳｉＨ4 と、次式 ＳｉＨ4 ＋２Ｈ2 Ｏ＝ＳｉＯ2 ＋４Ｈ2 に従ってさらに反応し、ＳｉＯ2 膜を堆積すると同時に
水素（Ｈ2 ）をも反応生成物として発生させる。その結
果、前記強誘電体膜はＨ2 を含む高温で強い還元性の雰
囲気に曝されることになる。
体装置、例えばＦＲＡＭでは、強誘電体キャパシタを形
成した後、その上に層間絶縁膜をＣＶＤ法等により形成
するが、この工程において強誘電体膜は水素を含む高温
の還元性雰囲気に曝されることになる。例えば、層間絶
縁膜として一般的に使われるＣＶＤ−ＳｉＯ2 膜の形成
工程では、気相原料として使われるシラン（ＳｉＨ4 ）
と酸素Ｏ2 との反応により、ＳｉＯ2 膜が次式 ＳｉＨ4 ＋２Ｏ2 ＝ＳｉＯ2 ＋Ｈ2 Ｏ に従って形成されるが、このような工程では、反応生成
物として形成されるＨ2Ｏが未反応のＳｉＨ4 と、次式 ＳｉＨ4 ＋２Ｈ2 Ｏ＝ＳｉＯ2 ＋４Ｈ2 に従ってさらに反応し、ＳｉＯ2 膜を堆積すると同時に
水素（Ｈ2 ）をも反応生成物として発生させる。その結
果、前記強誘電体膜はＨ2 を含む高温で強い還元性の雰
囲気に曝されることになる。
【０００５】
【発明が解決しようとする課題】図１は、ＰＺＴ膜をＰ
ｔ膜で挟んだ構成の強誘電体キャパシタを様々な雰囲気
中で熱処理した場合の電気特性、特にＱSW特性を示す。
図１を参照するに、ＱSW特性は熱処理の温度と共に一般
的に劣化するが、特に雰囲気中にＨ2 が含まれている場
合には２００°Ｃ程度の温度でも、ＱSW特性は急激に低
下することがわかる。この現象のメカニズムは十分には
解明されていないが、これはＰＺＴ膜等の強誘電体膜を
覆うＰｔあるいはＩｒ等の金属電極が触媒となり、強誘
電体膜を還元してしまうことに起因するものである可能
性がある。
ｔ膜で挟んだ構成の強誘電体キャパシタを様々な雰囲気
中で熱処理した場合の電気特性、特にＱSW特性を示す。
図１を参照するに、ＱSW特性は熱処理の温度と共に一般
的に劣化するが、特に雰囲気中にＨ2 が含まれている場
合には２００°Ｃ程度の温度でも、ＱSW特性は急激に低
下することがわかる。この現象のメカニズムは十分には
解明されていないが、これはＰＺＴ膜等の強誘電体膜を
覆うＰｔあるいはＩｒ等の金属電極が触媒となり、強誘
電体膜を還元してしまうことに起因するものである可能
性がある。
【０００６】図１の関係は、従来のＦＲＡＭ等の強誘電
体膜を有する半導体装置では、折角優れたＱSW特性を有
する強誘電体キャパシタが形成されても、その上にＣＶ
Ｄ法によりＣＶＤ−ＳｉＯ2 膜を層間絶縁膜として堆積
して半導体装置を形成する際に、その特性が大きく劣化
してしまうことを意味している。ＣＶＤ−ＳｉＯ2 膜の
層間絶縁膜への使用は、量産性、費用および製造時間を
考えると、不可避であると考えられる。
体膜を有する半導体装置では、折角優れたＱSW特性を有
する強誘電体キャパシタが形成されても、その上にＣＶ
Ｄ法によりＣＶＤ−ＳｉＯ2 膜を層間絶縁膜として堆積
して半導体装置を形成する際に、その特性が大きく劣化
してしまうことを意味している。ＣＶＤ−ＳｉＯ2 膜の
層間絶縁膜への使用は、量産性、費用および製造時間を
考えると、不可避であると考えられる。
【０００７】一方、従来より、かかるＣＶＤ層間絶縁膜
の形成に際し、ＰＺＴ膜あるいはその他の強誘電体膜が
どの程度の水素を含んでいるかは、解明されていなかっ
た。また、強誘電体膜中の水素含有量とその電気特性、
特にＱSW特性との関係は解明されていなかった。そこ
で、本発明は上記の課題を解決した、電気特性の優れた
強誘電体膜を含む半導体装置およびその製造方法を提供
することを概括的課題とする。
の形成に際し、ＰＺＴ膜あるいはその他の強誘電体膜が
どの程度の水素を含んでいるかは、解明されていなかっ
た。また、強誘電体膜中の水素含有量とその電気特性、
特にＱSW特性との関係は解明されていなかった。そこ
で、本発明は上記の課題を解決した、電気特性の優れた
強誘電体膜を含む半導体装置およびその製造方法を提供
することを概括的課題とする。
【０００８】本発明のより具体的な課題は、強誘電体膜
中の水素濃度が制御された半導体装置およびその製造方
法を提供することにある。
中の水素濃度が制御された半導体装置およびその製造方
法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、基板と、前記基板上に
形成され、下側電極と、前記下側電極上に形成された強
誘電体膜と、前記強誘電体膜上に形成された上側電極と
よりなるキャパシタと、前記基板上に、前記キャパシタ
を埋めるように形成されたＣＶＤ層間絶縁膜とを含む半
導体装置において、前記強誘電体膜が、水素を１．５×
１０20ｃｍ-3以下の濃度で含むことを特徴とする半導体
装置により、または請求項２に記載したように、前記強
誘電体膜は、水素を約７×１０19ｃｍ-3以下の濃度で含
むことを特徴とする請求項１記載の半導体装置により、
または請求項３に記載したように、前記強誘電体膜はＰ
ＺＴであることを特徴とする請求項１または２記載の半
導体装置により、または請求項４に記載したように、基
板上に、下側電極と、前記下側電極上に形成された強誘
電体膜と、前記強誘電体膜上に形成された上側電極とよ
りなるキャパシタを形成する工程と、前記キャパシタを
覆うように、層間絶縁膜をＣＶＤ法により形成する工程
とを含む半導体装置の製造方法において、前記層間絶縁
膜を形成した後、前記キャパシタを、前記強誘電体膜中
の水素濃度が１．５×１０20ｃｍ-3以下になるように、
酸化雰囲気中で熱処理する工程を含むことを特徴とする
半導体装置の製造方法により、または請求項５に記載し
たように、前記熱処理工程は、前記層間絶縁膜中に、前
記上側電極を露出する第１の開口部と、前記下側電極を
露出する第２の開口部を形成した後、前記第１および第
２の開口部に電極を形成するよりも前に実行されること
を特徴とする請求項４記載の半導体装置の製造方法によ
り、または請求項６に記載したように、さらに、前記熱
処理工程の後で、前記第１および第２の開口部を埋める
ように、導体パターンを形成することを特徴とする請求
項５記載の半導体装置の製造方法により、または請求項
７に記載したように、前記熱処理工程は、約４００°Ｃ
以上の温度で行われることを特徴とする請求項４〜６の
うち、いずれか一項記載の半導体装置の製造方法によ
り、または請求項８に記載したように、前記熱処理工程
は、前記強誘電体膜中の水素濃度が約７×１０19ｃｍ-3
以下になるように行われることを特徴とする請求項４〜
７のうち、いずれか一項記載の半導体装置の製造方法に
より、解決する。 ［作用］図２は、Ｐｔ／ＰＺＴ／Ｐｔ構造の強誘電体キ
ャパシタ中に含まれる水素原子（Ｈ）の濃度を、熱処理
を行う前と、水素雰囲気中（Ｎ2 ＝７．６Ｔｏｒｒ，Ｈ
2 ＝７４０ｍＴ）における２００°Ｃ、３０分間の熱処
理を行った後とで、二次イオン質量分析法（ＳＩＭＳ）
により求めた結果を示す。
を、請求項１に記載したように、基板と、前記基板上に
形成され、下側電極と、前記下側電極上に形成された強
誘電体膜と、前記強誘電体膜上に形成された上側電極と
よりなるキャパシタと、前記基板上に、前記キャパシタ
を埋めるように形成されたＣＶＤ層間絶縁膜とを含む半
導体装置において、前記強誘電体膜が、水素を１．５×
１０20ｃｍ-3以下の濃度で含むことを特徴とする半導体
装置により、または請求項２に記載したように、前記強
誘電体膜は、水素を約７×１０19ｃｍ-3以下の濃度で含
むことを特徴とする請求項１記載の半導体装置により、
または請求項３に記載したように、前記強誘電体膜はＰ
ＺＴであることを特徴とする請求項１または２記載の半
導体装置により、または請求項４に記載したように、基
板上に、下側電極と、前記下側電極上に形成された強誘
電体膜と、前記強誘電体膜上に形成された上側電極とよ
りなるキャパシタを形成する工程と、前記キャパシタを
覆うように、層間絶縁膜をＣＶＤ法により形成する工程
とを含む半導体装置の製造方法において、前記層間絶縁
膜を形成した後、前記キャパシタを、前記強誘電体膜中
の水素濃度が１．５×１０20ｃｍ-3以下になるように、
酸化雰囲気中で熱処理する工程を含むことを特徴とする
半導体装置の製造方法により、または請求項５に記載し
たように、前記熱処理工程は、前記層間絶縁膜中に、前
記上側電極を露出する第１の開口部と、前記下側電極を
露出する第２の開口部を形成した後、前記第１および第
２の開口部に電極を形成するよりも前に実行されること
を特徴とする請求項４記載の半導体装置の製造方法によ
り、または請求項６に記載したように、さらに、前記熱
処理工程の後で、前記第１および第２の開口部を埋める
ように、導体パターンを形成することを特徴とする請求
項５記載の半導体装置の製造方法により、または請求項
７に記載したように、前記熱処理工程は、約４００°Ｃ
以上の温度で行われることを特徴とする請求項４〜６の
うち、いずれか一項記載の半導体装置の製造方法によ
り、または請求項８に記載したように、前記熱処理工程
は、前記強誘電体膜中の水素濃度が約７×１０19ｃｍ-3
以下になるように行われることを特徴とする請求項４〜
７のうち、いずれか一項記載の半導体装置の製造方法に
より、解決する。 ［作用］図２は、Ｐｔ／ＰＺＴ／Ｐｔ構造の強誘電体キ
ャパシタ中に含まれる水素原子（Ｈ）の濃度を、熱処理
を行う前と、水素雰囲気中（Ｎ2 ＝７．６Ｔｏｒｒ，Ｈ
2 ＝７４０ｍＴ）における２００°Ｃ、３０分間の熱処
理を行った後とで、二次イオン質量分析法（ＳＩＭＳ）
により求めた結果を示す。
【００１０】図２を参照するに、熱処理前にはＰＺＴ膜
中には水素はほとんど含まれていなかったのが、熱処理
後には水素濃度が大きく上昇することがわかる。図２の
結果、すなわち水素雰囲気中での熱処理により、ＰＺＴ
中に水素が実質的な量取り込まれることは、本発明の発
明者によって初めて確認されたものである。図３は、前
記強誘電体キャパシタについて、本発明の発明者が見出
した、熱処理温度を変えた場合のＰＺＴ膜の電気特性Ｑ
SWと、ＰＺＴ膜中の水素濃度との関係を示す。ただし、
熱処理はＮ2 分圧が７．６Ｔ，Ｈ2 分圧が７６０ｍＴの
条件下で約３０分間行った。
中には水素はほとんど含まれていなかったのが、熱処理
後には水素濃度が大きく上昇することがわかる。図２の
結果、すなわち水素雰囲気中での熱処理により、ＰＺＴ
中に水素が実質的な量取り込まれることは、本発明の発
明者によって初めて確認されたものである。図３は、前
記強誘電体キャパシタについて、本発明の発明者が見出
した、熱処理温度を変えた場合のＰＺＴ膜の電気特性Ｑ
SWと、ＰＺＴ膜中の水素濃度との関係を示す。ただし、
熱処理はＮ2 分圧が７．６Ｔ，Ｈ2 分圧が７６０ｍＴの
条件下で約３０分間行った。
【００１１】図３を参照するに、熱処理を行わなかった
場合、ＰＺＴ膜中の水素濃度は●で示すように約１×１
０18ｃｍ-3程度で、またＱSW値は約２５μＣ／ｃｍ2 で
あるのに対し、１５０°Ｃで熱処理を行った場合には、
水素濃度は■で示すように約１．５×１０19ｃｍ-3まで
増大し、ＱSW値は約１７μＣ／ｃｍ2 に減少する。さら
に熱処理を２００°Ｃで行った場合には、水素濃度は▲
で示すように約２．５×１０20ｃｍ-3程度まで増大し、
ＱSW値は約５μＣ／ｃｍ2 程度まで減少してしまう。一
方、前記▲で示した試料をさらに酸素雰囲気中、４００
°Ｃで３０分間熱処理した場合には、図３中○で示した
ように、水素濃度が当初の値まで減少し、また当初のＱ
SW値が回復される。
場合、ＰＺＴ膜中の水素濃度は●で示すように約１×１
０18ｃｍ-3程度で、またＱSW値は約２５μＣ／ｃｍ2 で
あるのに対し、１５０°Ｃで熱処理を行った場合には、
水素濃度は■で示すように約１．５×１０19ｃｍ-3まで
増大し、ＱSW値は約１７μＣ／ｃｍ2 に減少する。さら
に熱処理を２００°Ｃで行った場合には、水素濃度は▲
で示すように約２．５×１０20ｃｍ-3程度まで増大し、
ＱSW値は約５μＣ／ｃｍ2 程度まで減少してしまう。一
方、前記▲で示した試料をさらに酸素雰囲気中、４００
°Ｃで３０分間熱処理した場合には、図３中○で示した
ように、水素濃度が当初の値まで減少し、また当初のＱ
SW値が回復される。
【００１２】図３の関係より、強誘電体キャパシタを構
成するＰＺＴ膜が、一般に要求される最低限の電気特
性、すなわちＱSWが約５μＣ／ｃｍ2 以上の値を有する
ためには、ＰＺＴ膜中に含まれる水素濃度は、おおよそ
１．５×１０20ｃｍ-3程度以下である必要がある。より
好ましくは、ＰＺＴ膜はＱSW値が１０μＣ／ｃｍ2 以上
であるのが望ましく、この場合、ＰＺＴ膜中に含まれる
水素濃度は約７×１０19ｃｍ-3以下であるのが望まし
い。
成するＰＺＴ膜が、一般に要求される最低限の電気特
性、すなわちＱSWが約５μＣ／ｃｍ2 以上の値を有する
ためには、ＰＺＴ膜中に含まれる水素濃度は、おおよそ
１．５×１０20ｃｍ-3程度以下である必要がある。より
好ましくは、ＰＺＴ膜はＱSW値が１０μＣ／ｃｍ2 以上
であるのが望ましく、この場合、ＰＺＴ膜中に含まれる
水素濃度は約７×１０19ｃｍ-3以下であるのが望まし
い。
【００１３】本発明では、ＰＺＴ膜中の水素濃度を上記
のように制御するために、強誘電体キャパシタをＣＶＤ
層間絶縁膜で覆った後、強誘電体キャパシタの電極を露
出するコンタクトホールを形成し、さらに前記コンタク
トホールに電極を形成するより前に、前記ＰＺＴ膜を酸
化雰囲気中で高温熱処理する。
のように制御するために、強誘電体キャパシタをＣＶＤ
層間絶縁膜で覆った後、強誘電体キャパシタの電極を露
出するコンタクトホールを形成し、さらに前記コンタク
トホールに電極を形成するより前に、前記ＰＺＴ膜を酸
化雰囲気中で高温熱処理する。
【００１４】
【発明の実施の形態】図４は、本発明の一実施例による
強誘電体記憶装置（ＦＲＡＭ）の構成を示す。図４を参
照するに、ＦＲＡＭは、Ｐ型ウェル２を形成され、表面
にフィールド酸化膜３を形成されたＳｉ基板１上に形成
され、前記フィールド酸化膜３で画成された活性領域上
にゲート酸化膜４ａを介して形成され、側壁酸化膜４ｃ
を有するゲート電極４ｂと、前記ゲート電極４ｂの両側
に形成されたｎ型拡散領域４ｄとを含み、前記ゲート電
極４ｂおよび拡散領域４ｄはＭＯＳトランジスタ５を形
成する。
強誘電体記憶装置（ＦＲＡＭ）の構成を示す。図４を参
照するに、ＦＲＡＭは、Ｐ型ウェル２を形成され、表面
にフィールド酸化膜３を形成されたＳｉ基板１上に形成
され、前記フィールド酸化膜３で画成された活性領域上
にゲート酸化膜４ａを介して形成され、側壁酸化膜４ｃ
を有するゲート電極４ｂと、前記ゲート電極４ｂの両側
に形成されたｎ型拡散領域４ｄとを含み、前記ゲート電
極４ｂおよび拡散領域４ｄはＭＯＳトランジスタ５を形
成する。
【００１５】前記ＭＯＳトランジスタ５は、ＣＶＤ−Ｓ
ｉＯ2 膜よりなる第１の層間絶縁膜６により覆われ、前
記第１の層間絶縁膜６上には、下側電極７と、その上の
ＰＺＴ膜８と、さらにその上の上側電極９とよりなる強
誘電体キャパシタ１０が形成される。また、前記強誘電
体キャパシタ１０は、ＣＶＤ−ＳｉＯ2 膜よりなる第２
の層間絶縁膜１１により覆われ、さらに前記層間絶縁膜
６および１１を貫通して、前記拡散領域４ｄを露出する
コンタクトホール１２ａが形成されている。
ｉＯ2 膜よりなる第１の層間絶縁膜６により覆われ、前
記第１の層間絶縁膜６上には、下側電極７と、その上の
ＰＺＴ膜８と、さらにその上の上側電極９とよりなる強
誘電体キャパシタ１０が形成される。また、前記強誘電
体キャパシタ１０は、ＣＶＤ−ＳｉＯ2 膜よりなる第２
の層間絶縁膜１１により覆われ、さらに前記層間絶縁膜
６および１１を貫通して、前記拡散領域４ｄを露出する
コンタクトホール１２ａが形成されている。
【００１６】さらに、前記層間絶縁膜６には、前記上側
電極９および下側電極７を露出するコンタクトホール１
２ｂ，１２ｃがそれぞれ形成され、前記コンタクトホー
ル１２ａ〜１２ｃはＡｌ等の導体パターンにより埋めら
れる。図５（Ａ）は、前記強誘電体キャパシタ１０の一
例を示す。図５（Ａ）を参照するに、図示の例では前記
下側電極７は厚さが約５０ｎｍのＴｉ層とその上の厚さ
が約１５０ｎｍのＰｔ層よりなり、一方ＰＺＴ膜８は約
２８０ｎｍの厚さに形成される。さらに、上側電極９は
厚さが約１７５ｎｍのＰｔ層よりなる。本発明では、Ｐ
ＺＴ膜８は、後で説明する層間絶縁膜１１形成後の酸化
雰囲気中における熱処理により、膜中の水素濃度が、約
１．５×１０20ｃｍ -3程度以下になっている。その結
果、図３で説明した関係により、ＰＺＴ膜８のＱSW値
は、約５μＣ／ｃｍ2 以上の値をとる。また、先にも説
明したように、ＰＺＴ膜８中の水素濃度は約７×１０19
ｃｍ-3程度以下であるのが好ましく、この場合には、Ｑ
SW値は、約１０μＣ／ｃｍ2 以上になる。
電極９および下側電極７を露出するコンタクトホール１
２ｂ，１２ｃがそれぞれ形成され、前記コンタクトホー
ル１２ａ〜１２ｃはＡｌ等の導体パターンにより埋めら
れる。図５（Ａ）は、前記強誘電体キャパシタ１０の一
例を示す。図５（Ａ）を参照するに、図示の例では前記
下側電極７は厚さが約５０ｎｍのＴｉ層とその上の厚さ
が約１５０ｎｍのＰｔ層よりなり、一方ＰＺＴ膜８は約
２８０ｎｍの厚さに形成される。さらに、上側電極９は
厚さが約１７５ｎｍのＰｔ層よりなる。本発明では、Ｐ
ＺＴ膜８は、後で説明する層間絶縁膜１１形成後の酸化
雰囲気中における熱処理により、膜中の水素濃度が、約
１．５×１０20ｃｍ -3程度以下になっている。その結
果、図３で説明した関係により、ＰＺＴ膜８のＱSW値
は、約５μＣ／ｃｍ2 以上の値をとる。また、先にも説
明したように、ＰＺＴ膜８中の水素濃度は約７×１０19
ｃｍ-3程度以下であるのが好ましく、この場合には、Ｑ
SW値は、約１０μＣ／ｃｍ2 以上になる。
【００１７】図５（Ｂ）は、前記強誘電体キャパシタ１
０の別の例を示す。図５（Ｂ）を参照するに、図示の例
では下側電極７が厚さが約５０ｎｍのＩｒＯ2 層と厚さ
が約１５０ｎｍのＰｔ層との積層になっており、ＰＺＴ
膜８の厚さは図５（Ａ）の場合よりもやや薄い約２００
ｎｍに設定されている。さらに前記ＰＺＴ膜８上には上
側電極９として、Ｐｔ層が約１７５ｎｍの厚さに形成さ
れている。この例でも、ＰＺＴ膜８は、後で説明する層
間絶縁膜１１形成後の酸化雰囲気中における熱処理によ
り、膜中の水素濃度が、約１．５×１０20ｃｍ-3程度以
下になっている。その結果、図３で説明した関係によ
り、ＰＺＴ膜８のＱSW値は、約５μＣ／ｃｍ2 以上の値
をとる。また、先にも説明したように、ＰＺＴ膜８中の
水素濃度は約７×１０19ｃｍ-3程度以下であるのが好ま
しく、この場合には、ＱSW値は、約１０μＣ／ｃｍ2 以
上になる。
０の別の例を示す。図５（Ｂ）を参照するに、図示の例
では下側電極７が厚さが約５０ｎｍのＩｒＯ2 層と厚さ
が約１５０ｎｍのＰｔ層との積層になっており、ＰＺＴ
膜８の厚さは図５（Ａ）の場合よりもやや薄い約２００
ｎｍに設定されている。さらに前記ＰＺＴ膜８上には上
側電極９として、Ｐｔ層が約１７５ｎｍの厚さに形成さ
れている。この例でも、ＰＺＴ膜８は、後で説明する層
間絶縁膜１１形成後の酸化雰囲気中における熱処理によ
り、膜中の水素濃度が、約１．５×１０20ｃｍ-3程度以
下になっている。その結果、図３で説明した関係によ
り、ＰＺＴ膜８のＱSW値は、約５μＣ／ｃｍ2 以上の値
をとる。また、先にも説明したように、ＰＺＴ膜８中の
水素濃度は約７×１０19ｃｍ-3程度以下であるのが好ま
しく、この場合には、ＱSW値は、約１０μＣ／ｃｍ2 以
上になる。
【００１８】図６（Ａ）〜（Ｃ）は、図４のＦＲＡＭの
製造工程を示す。まず図６（Ａ）を参照するに、前記基
板１上にＭＯＳトランジスタ５を形成した後、前記基板
１上にＣＶＤ−ＳｉＯ2 膜を、前記ＭＯＳトランジスタ
５を覆うように堆積して層間絶縁膜６を形成する。さら
に前記層間絶縁膜６上に強誘電体キャパシタ１０を形成
する。
製造工程を示す。まず図６（Ａ）を参照するに、前記基
板１上にＭＯＳトランジスタ５を形成した後、前記基板
１上にＣＶＤ−ＳｉＯ2 膜を、前記ＭＯＳトランジスタ
５を覆うように堆積して層間絶縁膜６を形成する。さら
に前記層間絶縁膜６上に強誘電体キャパシタ１０を形成
する。
【００１９】次に、図６（Ｂ）の工程において、前記強
誘電体キャパシタ１０を覆うように、第２のＣＶＤ−Ｓ
ｉＯ2 膜１１を堆積し、さらに前記上側電極９を露出す
る開口部１２ｂおよび下側電極７を露出する開口部１２
ｃを形成する。本発明では、図６（Ｂ）の状態におい
て、得られた構造を酸素雰囲気中、５００°Ｃで１時間
熱処理し、前記ＰＺＴ膜８中の水素濃度を先に説明し
た、約１．５×１０20ｃｍ-3程度以下のレベル、実際に
は１×１０17ｃｍ-3以下のレベルにまで減少させる。か
かる熱処理により、図３に示すように、前記ＰＺＴ膜８
のＱ SW値は、前記層間絶縁膜１１の堆積に伴い減少して
いても、後で図８で説明するように、４５μＣ／ｃｍ2
程度あるいはそれ以上にまで回復する。
誘電体キャパシタ１０を覆うように、第２のＣＶＤ−Ｓ
ｉＯ2 膜１１を堆積し、さらに前記上側電極９を露出す
る開口部１２ｂおよび下側電極７を露出する開口部１２
ｃを形成する。本発明では、図６（Ｂ）の状態におい
て、得られた構造を酸素雰囲気中、５００°Ｃで１時間
熱処理し、前記ＰＺＴ膜８中の水素濃度を先に説明し
た、約１．５×１０20ｃｍ-3程度以下のレベル、実際に
は１×１０17ｃｍ-3以下のレベルにまで減少させる。か
かる熱処理により、図３に示すように、前記ＰＺＴ膜８
のＱ SW値は、前記層間絶縁膜１１の堆積に伴い減少して
いても、後で図８で説明するように、４５μＣ／ｃｍ2
程度あるいはそれ以上にまで回復する。
【００２０】さらに、図６（Ｃ）の工程において、前記
層間絶縁膜１１および６を貫通して、前記拡散領域４ｄ
を露出するコンタクトホール１２ａを形成し、さらにコ
ンタクトホール１２ａ〜１２ｃに、導体パターン１３を
形成する。図７は、図６（Ａ）〜（Ｃ）の工程をまとめ
たフローチャートである。図７を参照するに、ステップ
Ｓ１およびＳ２は図６（Ａ）の工程に対応し、ステップ
Ｓ１で前記ＭＯＳトランジスタ５を形成した後、ステッ
プＳ２で強誘電体キャパシタ１０を形成する。
層間絶縁膜１１および６を貫通して、前記拡散領域４ｄ
を露出するコンタクトホール１２ａを形成し、さらにコ
ンタクトホール１２ａ〜１２ｃに、導体パターン１３を
形成する。図７は、図６（Ａ）〜（Ｃ）の工程をまとめ
たフローチャートである。図７を参照するに、ステップ
Ｓ１およびＳ２は図６（Ａ）の工程に対応し、ステップ
Ｓ１で前記ＭＯＳトランジスタ５を形成した後、ステッ
プＳ２で強誘電体キャパシタ１０を形成する。
【００２１】さらに、ステップＳ３およびＳ４は図６
（Ｂ）の工程に対応し、ステップ３で前記コンタクトホ
ール１２ｂおよび１２ｃを前記層間絶縁膜１１に形成し
た後、前記ステップＳ４で酸素雰囲気中、５００°Ｃで
の熱処理を１時間程度行う。さらにステップＳ５は図６
（Ｃ）の工程に対応し、層間絶縁膜１１上に配線パター
ン１３が、コンタクトホール１２ａ〜１２ｃを埋めるよ
うに形成される。
（Ｂ）の工程に対応し、ステップ３で前記コンタクトホ
ール１２ｂおよび１２ｃを前記層間絶縁膜１１に形成し
た後、前記ステップＳ４で酸素雰囲気中、５００°Ｃで
の熱処理を１時間程度行う。さらにステップＳ５は図６
（Ｃ）の工程に対応し、層間絶縁膜１１上に配線パター
ン１３が、コンタクトホール１２ａ〜１２ｃを埋めるよ
うに形成される。
【００２２】図８は、ＰＺＴ膜８のＱSW値を、図７のス
テップＳ２の直後の状態、ステップＳ３の層間絶縁膜１
１を形成した直後の状態、ステップＳ４の酸素雰囲気中
で熱処理した直後の状態、およびステップＳ５の配線パ
ターンを形成した直後の状態について求めた結果を示
す。図８よりわかるように、キャパシタ１０の形成直後
には４９．３μＣ／ｃｍ2程度の大きな値を有していた
ＱSWが、層間絶縁膜１１を堆積した直後には５．４μＣ
／ｃｍ2 程度まで減少し、これが酸素雰囲気中での熱処
理により、４９μＣ／ｃｍ2 程度にまで回復する。さら
に、本発明では、配線パターンを形成しても、約４５μ
Ｃ／ｃｍ2 程度の値が、ＱSWとして確保できることがわ
かる。
テップＳ２の直後の状態、ステップＳ３の層間絶縁膜１
１を形成した直後の状態、ステップＳ４の酸素雰囲気中
で熱処理した直後の状態、およびステップＳ５の配線パ
ターンを形成した直後の状態について求めた結果を示
す。図８よりわかるように、キャパシタ１０の形成直後
には４９．３μＣ／ｃｍ2程度の大きな値を有していた
ＱSWが、層間絶縁膜１１を堆積した直後には５．４μＣ
／ｃｍ2 程度まで減少し、これが酸素雰囲気中での熱処
理により、４９μＣ／ｃｍ2 程度にまで回復する。さら
に、本発明では、配線パターンを形成しても、約４５μ
Ｃ／ｃｍ2 程度の値が、ＱSWとして確保できることがわ
かる。
【００２３】本発明では、強誘電体膜としてＰＺＴ膜を
例に挙げて説明したが、本発明はＰＺＴ膜に限定される
ものではなく、ＰＬＺＴやＢＳＴ等、ペロフスカイト型
の結晶構造を有する他の強誘電体膜に対しても、またペ
ロフスカイト型でない他の強誘電体膜に対しても適用可
能である。以上、本発明を好ましい実施例について説明
したが、本発明はかかる特定の実施例に限定されるもの
ではなく、本発明の要旨内において、様々な変形・変更
が可能である。
例に挙げて説明したが、本発明はＰＺＴ膜に限定される
ものではなく、ＰＬＺＴやＢＳＴ等、ペロフスカイト型
の結晶構造を有する他の強誘電体膜に対しても、またペ
ロフスカイト型でない他の強誘電体膜に対しても適用可
能である。以上、本発明を好ましい実施例について説明
したが、本発明はかかる特定の実施例に限定されるもの
ではなく、本発明の要旨内において、様々な変形・変更
が可能である。
【００２４】
【発明の効果】請求項１〜８記載の本発明の特徴によれ
ば、強誘電体キャパシタを形成した後で層間絶縁膜を形
成することにより生じる、強誘電体膜中への水素原子の
侵入およびこれに伴う強誘電体膜の電気特性の劣化が、
強誘電体膜中の水素濃度を制御することにより、回避さ
れる。かかる制御は、前記層間絶縁膜を形成した後、前
記強誘電体キャパシタの電極をコンタクトホールで露出
した状態で、高温酸素雰囲気中で熱処理を行うことによ
り、達成される。
ば、強誘電体キャパシタを形成した後で層間絶縁膜を形
成することにより生じる、強誘電体膜中への水素原子の
侵入およびこれに伴う強誘電体膜の電気特性の劣化が、
強誘電体膜中の水素濃度を制御することにより、回避さ
れる。かかる制御は、前記層間絶縁膜を形成した後、前
記強誘電体キャパシタの電極をコンタクトホールで露出
した状態で、高温酸素雰囲気中で熱処理を行うことによ
り、達成される。
【図１】強誘電体膜の電気特性と熱処理雰囲気および温
度との関係を示す図である。
度との関係を示す図である。
【図２】強誘電体膜中への水素の取り込みを示す図であ
る。
る。
【図３】強誘電体膜のＱSW値と水素濃度との関係を示す
図である。
図である。
【図４】本発明の一実施例によるＦＲＡＭの構成を示す
図である。
図である。
【図５】（Ａ），（Ｂ）は、図４のＦＲＡＭで使われる
強誘電体キャパシタの構成を示す図である。
強誘電体キャパシタの構成を示す図である。
【図６】（Ａ）〜（Ｃ）は、図４のＦＲＡＭの製造工程
を示す図である。
を示す図である。
【図７】図４のＦＲＡＭの製造工程を示すフローチャー
トである。
トである。
【図８】図４のＦＲＡＭにおける強誘電体キャパシタの
電気特性を、製造工程ごとに示す図である。
電気特性を、製造工程ごとに示す図である。
【図９】強誘電体膜の自発分極を示す図である。
１ 基板 ２ ウェル ３ フィールド酸化膜 ４ａ ゲート酸化膜 ４ｂ ゲート電極 ４ｃ 側壁酸化膜 ４ｄ 拡散領域 ５ ＭＯＳトランジスタ ６，１１ 層間絶縁膜 ７ 下側電極 ８ 強誘電体膜 ９ 上側電極 １０ 強誘電体キャパシタ １２ａ〜１２ｃ コンタクトホール １３ 電極配線パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792
Claims (8)
- 【請求項１】 基板と、前記基板上に形成され、下側電
極と、前記下側電極上に形成された強誘電体膜と、前記
強誘電体膜上に形成された上側電極とよりなるキャパシ
タと、前記基板上に、前記キャパシタを埋めるように形
成されたＣＶＤ層間絶縁膜とを含む半導体装置におい
て、 前記強誘電体膜が、水素を約１．５×１０20ｃｍ-3以下
の濃度で含むことを特徴とする半導体装置。 - 【請求項２】 前記強誘電体膜は、水素を約７×１０19
ｃｍ-3以下の濃度で含むことを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 前記強誘電体膜はＰＺＴであることを特
徴とする請求項１または２記載の半導体装置。 - 【請求項４】 基板上に、下側電極と、前記下側電極上
に形成された強誘電体膜と、前記強誘電体膜上に形成さ
れた上側電極とよりなるキャパシタを形成する工程と、
前記キャパシタを覆うように、層間絶縁膜をＣＶＤ法に
より形成する工程とを含む半導体装置の製造方法におい
て、 前記層間絶縁膜を形成した後、前記キャパシタを、前記
強誘電体膜中の水素濃度が１．５×１０20ｃｍ-3以下に
なるように、酸化雰囲気中で熱処理する工程を含むこと
を特徴とする半導体装置の製造方法。 - 【請求項５】 前記熱処理工程は、前記層間絶縁膜中
に、前記上側電極を露出する第１の開口部と、前記下側
電極を露出する第２の開口部を形成した後、前記第１お
よび第２の開口部に電極を形成するよりも前に実行され
ることを特徴とする請求項４記載の半導体装置の製造方
法。 - 【請求項６】 さらに、前記熱処理工程の後で、前記第
１および第２の開口部を埋めるように、導体パターンを
形成することを特徴とする請求項５記載の半導体装置の
製造方法。 - 【請求項７】 前記熱処理工程は、約４００°Ｃ以上の
温度で行われることを特徴とする請求項４〜６のうち、
いずれか一項記載の半導体装置の製造方法。 - 【請求項８】 前記熱処理工程は、前記強誘電体膜中の
水素濃度が約７×１０19ｃｍ-3以下になるように行われ
ることを特徴とする請求項４〜７のうち、いずれか一項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10048081A JPH11251535A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10048081A JPH11251535A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11251535A true JPH11251535A (ja) | 1999-09-17 |
Family
ID=12793390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10048081A Pending JPH11251535A (ja) | 1998-02-27 | 1998-02-27 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11251535A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052271A1 (fr) * | 2000-01-14 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Materiau dielectrique, procede de production de ce materiau dielectrique, dispositif semi-conducteur fabrique avec ce materiau dielectrique et procede de production de ce dispositif semi-conducteur |
-
1998
- 1998-02-27 JP JP10048081A patent/JPH11251535A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001052271A1 (fr) * | 2000-01-14 | 2001-07-19 | Matsushita Electric Industrial Co., Ltd. | Materiau dielectrique, procede de production de ce materiau dielectrique, dispositif semi-conducteur fabrique avec ce materiau dielectrique et procede de production de ce dispositif semi-conducteur |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3970477B2 (ja) | 強誘電体集積回路及びその製造方法 | |
| US5719416A (en) | Integrated circuit with layered superlattice material compound | |
| US20040097034A1 (en) | Capacitor structure | |
| JP2000036571A (ja) | キャパシタ及びその製造方法 | |
| JP4160638B2 (ja) | 半導体装置 | |
| US6544857B1 (en) | Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method | |
| JP2003174146A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JPH11204746A (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JP2002530862A (ja) | 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング | |
| JP3419665B2 (ja) | 半導体装置の製造方法 | |
| JP2000164815A (ja) | 集積回路及びその製造方法 | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| JP4438963B2 (ja) | 強誘電体キャパシタ | |
| KR100405146B1 (ko) | 구조화된 금속 산화물 함유 층의 제조 방법 | |
| JP2000077621A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH11121704A (ja) | 誘電体キャパシタおよびその製造方法 | |
| US6908867B2 (en) | Method of manufacturing a FeRAM with annealing process | |
| US6812510B2 (en) | Ferroelectric capacitor, process for manufacturing thereof and ferroelectric memory | |
| JPH11251535A (ja) | 半導体装置およびその製造方法 | |
| JP2005216951A (ja) | 層状反強誘電体、キャパシタとメモリ及びそれらの製造方法 | |
| JP2001298162A (ja) | 不揮発性半導体記憶装置 | |
| JP3294214B2 (ja) | 薄膜キャパシタ | |
| US20060108624A1 (en) | Semiconductor device | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| JP2003086776A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040223 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |