JPH11307734A - 強誘電体集積回路とその製造方法 - Google Patents

強誘電体集積回路とその製造方法

Info

Publication number
JPH11307734A
JPH11307734A JP10306963A JP30696398A JPH11307734A JP H11307734 A JPH11307734 A JP H11307734A JP 10306963 A JP10306963 A JP 10306963A JP 30696398 A JP30696398 A JP 30696398A JP H11307734 A JPH11307734 A JP H11307734A
Authority
JP
Japan
Prior art keywords
hydrogen
thin film
integrated circuit
ferroelectric
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10306963A
Other languages
English (en)
Other versions
JP3636900B2 (ja
Inventor
Yoichi Miyasaka
洋一 宮坂
Akira Furuya
晃 古谷
Joseph Cuchiaro
クチアロ ジョセフ
Carlos Araujo
アロージョ カルロス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Symetrix Corp
Original Assignee
NEC Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Symetrix Corp filed Critical NEC Corp
Publication of JPH11307734A publication Critical patent/JPH11307734A/ja
Application granted granted Critical
Publication of JP3636900B2 publication Critical patent/JP3636900B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D23/00—General constructional features
    • F25D23/02—Doors; Covers
    • F25D23/028—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2323/00—General constructional features not provided for in other groups of this subclass
    • F25D2323/02—Details of doors or covers not otherwise covered
    • F25D2323/024—Door hinges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 水素の有害な効果を低減することにより金属
酸化物の電気的特性を良好に保持する。 【解決手段】 基板１０２上に、保護部分１２３と犠牲
的部分１２５とを有する金属酸化物材料から成る薄膜１
２４を形成し、保護部分１２３の上に直接水素バリア層
１２８を形成する。この際、水素バリア層１２８は犠牲
的部分１２５上には直接形成されない。水素アニール終
了後、犠牲的部分１２５の一部が除去される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、層状超格子材料と
ＡＢＯ3型金属酸化物の製法に関し、特に、水素処理に
対して低い感度を有する強誘電体集積回路に関する。
【０００２】
【従来の技術】強誘電体化合物は、アメリカ特許番号．
５０４６０４３号（ミラー）に記載されているように、
不揮発性の集積回路メモリの使用に当たって、好ましい
特性を有する。コンデンサのような強誘電体デバイス
は、高残留分極、適度な抗電界、高疲労耐性、それに低
漏洩電流のような所望の電気的特性を有するとき、不揮
発性メモリとして有用である。
【０００３】ＰＺＴ(ジルコン酸チタン酸鉛)、ＰＬＺＴ
（ランタン添加ジルコン酸チタン酸鉛）のような鉛含有
ＡＢＯ3型強誘電体酸化物が、集積回路における実用化
のために研究されている。
【０００４】一方、層状超格子酸化物材料についても、
アメリカ特許番号５４３４１０２号（ミラー）に記載さ
れているように、集積回路における実用化のために研究
が行われている。層状超格子材料化合物は、ＰＺＴやＰ
ＬＺＴ化合物の特性よりも優れた強誘電性メモリー特性
を示している。
【０００５】一方、層状超格子材料化合物を使った強誘
電体メモリーの試作品は、製作されてはいるが、ＡＢＯ
3型金属酸化物及び層状超格子材料化合物のいずれかを
使用して、所望の電気的特性を持ち、かつ商業的に見合
う数量のメモリーを経済的に製作する製造プロセスにつ
いては、まだ提案されていないのが現状である。
【０００６】
【発明が解決しようとする課題】高品質の強誘電体集積
回路を製造するための経済的かつ商業的プロセスが存在
しない理由の一つとして、金属酸化物化合物が、水素ア
ニール中に水素によって還元され易いことが挙げられ
る。水素アニールは、CMOS集積回路の製造において共通
に行われる工程であり、強誘電体特性の性能低下の原因
になっている。このことは、特に、層状超格子材料化合
物に当てはまる。これは、層状超格子材料化合物が、水
素によって性能が低下し易い複雑な層状酸化物だからで
ある。
【０００７】集積回路における典型的な強誘電体メモリ
ーデバイスは、半導体基板と金属酸化物電界効果トラン
ジスター(MOSFET)を含んでいる。このトランジスター
は、通常は、強誘電体コンデンサーのような強誘電体デ
バイスと電気的に接続されている。この強誘電体コンデ
ンサーは、典型的には、第１の下部ホ電極と第２の上部
電極との間に位置する強誘電体薄膜を含み、これらの電
極は典型的には、プラチナを含んでいる。
【０００８】集積回路の製造中には、ＭＯＳＦＥＴは、
シリコン基板の中に欠陥を生じさせるような条件下に置
かれている。例えば、製造プロセスは、普通は、イオン
ミリング・エッチングやプラズマ・エッチングのような
高エネルギー工程を含んでいる。このような欠陥は、比
較的高い温度（多くは、５００℃−９００℃の範囲内）
で強誘電体薄膜を結晶化する熱処理の間にも生じる。
【０００９】この結果、多くの欠陥が、半導体シリコン
基板の単結晶構造中に発生する。これは、ＭＯＳＦＥＴ
の電気的特性の悪化につながる。ＭＯＳＦＥＴ／ＣＭＯ
Ｓのシリコン特性を回復するために、製造工程は、通
常、水素アニール工程を含む。この工程において、ダン
グリングボンドのような欠陥は、水素の還元特性を利用
することにより消失する。水素アニールを実現するため
に、大気圧条件での水素ガス熱処理のような種々の技術
が開発されている。
【００１０】一般的に、水素処理は、３５０℃から５５
０℃の間、典型的には、４５０℃近辺で、約３０分の時
間で行われている。さらに、集積回路を水素に曝す集積
回路の製造プロセスがいくつか存在する。このプロセス
は、金属を堆積するためのＣＶＤプロセスやシランある
いはＴＥＯＳ源からの酸化シリコンの成長のように高温
で行われる処理である。
【００１１】水素を含むプロセスの間、水素は上部電極
およびコンデンサーの側面を通って、強誘電体薄膜まで
拡散し、強誘電体材料に含まれている酸化物を還元す
る。また、この吸収された水素は、強誘電体薄膜の表面
を金属化する。上部電極への強誘電体薄膜の付着力は、
界面で生じる化学変化によって弱められる。あるいは、
上部電極は、酸素ガス、水、酸化還元反応による他の生
成物によって、押し上げられる。これらの効果の結果、
コンデンサーの電気的特性は低下し、さらに、上部電極
と強誘電性薄膜との間の界面で、「はがれ」が生じ易く
なる。
【００１２】これらは、層状超格子材料化合物を含む強
誘電体メモリーにおいて深刻な問題である。なぜなら、
こられの酸化化合物は、特に複雑であり、かつ、水素還
元による性能低下を生じやすいからである。
【００１３】そこで、本発明は、上記従来技術の問題点
を解決するためになされたものであり、その目的とする
ところは、水素の有害な効果を低減することにより金属
酸化物の電気的特性を良好に保持することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明の一の実施の形態によれば、集積回路を製造
するための方法において、基板上に、保護部分と犠牲的
部分とを有する金属酸化物材料から成る薄膜を形成し、
前記金属酸化物材料の薄膜のうち、前記犠牲的部分を除
く、前記保護部分を覆うように水素バリア層を形成す
る。
【００１５】さらに、前記犠牲的部分の少なくとも一部
を除去する工程を有する。
【００１６】ここで、前記水素バリア層は、窒化チタン
あるいは窒化シリコンを有するのが好ましい。
【００１７】また、前記金属酸化物材料は、少なくとも
二つの金属を含む酸化化合物を有するのが望ましい。前
記金属の少なくとも一つは、前記材料中に過剰量存在す
る。
【００１８】上記金属酸化材料の薄膜は、層状超格子化
合物を有する。前記層状超格子化合物は、ストロンチウ
ム・ビスマス・タンタル・ニオブ酸塩から成る。前記層
状超格子化合物は、ビスマスとニオブから成るグループ
から選ばれた金属の少なくとも一つが過剰量含まれてい
る。
【００１９】さらに、前記集積回路部分を、４００℃未
満の温度でかつ、３０分未満の時間で、水素を含む雰囲
気で熱処理する工程を含み、前記水素雰囲気の水素は、
モルパーセントで、０．０１から５０パーセント含まれ
ている。
【００２０】本発明の他の実施の形態によれば、集積回
路を製造するための方法において、基板を用意し、基板
上に、下部電極を形成し、前記下部電極上に、保護部分
と犠牲的部分とを有する金属酸化物材料の薄膜を形成
し、前記金属酸化物材料の薄膜の保護部分の少なくとも
一部の上に上部電極を形成し、前記上部電極の少なくと
も一部上で、かつ、金属酸化物材料の薄膜の保護部分上
に水素バリア層を形成し、この水素バリア層を前記犠牲
的部分上には形成しないようにした。
【００２１】本発明の他の実施の形態によれば、強誘電
性集積回路において、基板と、前記基板上に形成された
保護部分と犠牲的部分とを有する金属酸化物材料の薄膜
と、前記金属酸化物材料の薄膜の保護部分上に、前記犠
牲的部分上には直接に形成されないように形成された水
素バリア層とを有する。
【００２２】ここで、前記水素バリア層は、窒化チタン
あるいは窒化シリコンを有することが望ましい。
【００２３】また、前記金属酸化物材料は、少なくとも
二つの金属を含む酸化物を有することが好ましい。ここ
で、前記金属の少なくとも一つは、前記材料中に過剰量
存在する。
【００２４】また、金属酸化物材料の薄膜は、層状超格
子化合物を有することが望ましい。ここで、前記層状超
格子化合物は、ストロンチウム・ビスマス・タンタル・
ニオブ酸塩を有する。前記層状超格子化合物は、ビスマ
スとニオブを有するグループから選ばれた金属の少なく
とも一つが過剰量含まれている。
【００２５】本発明の他の実施の形態によれば、集積回
路において、基板と、前記基板上に形成された下部電極
と、前記下部電極上に形成された保護部分と犠牲的部分
とを有する金属酸化物材料の薄膜と、前記金属酸化物材
料の薄膜の保護部分の少なくとも一部分上に、形成され
た上部電極と、前記上部電極の少なくとも一部分上であ
って、かつ前記金属酸化物材料の薄膜のうち、前記犠牲
的部分を除く、前記保護部分を覆うように形成された水
素バリア層とを有する。
【００２６】本発明の他の実施の形態によれば、集積回
路を製造するための方法において、基板を用意し、前記
基板上に下部電極を形成し、前記下部電極上に、金属酸
化物材料の薄膜を形成し、前記金属酸化物材料の少なく
とも一部分の上に、直接上部電極を形成し、前記上部電
極の少なくとも一部分の上に、直接水素バリア層を形成
し、前記上部電極と前記水素バリア層とを同じパターン
ニング処理でパターンニングし、これにより、自己整合
された上部電極と水素バリア層とを形成するようにし
た。
【００２７】本発明の他の実施の形態によれば、集積回
路において、基板と、基板上に形成された下部電極と、
下部電極上に形成された金属酸化物材料の薄膜と、金属
酸化物薄膜の少なくとも一部分の上に直接形成された上
部電極と、前記上部電極の上に直接形成された水素バリ
ア層とを有し、前記上部電極と前記水素バリア層とは、
自己整合されている。
【００２８】
【作用】本発明では、水素バリア層が、金属酸化物の保
護部分を覆うように形成されている。好ましくは、窒化
チタンあるいは窒化シリコンが、上記保護部部分を覆う
ように形成され、かつ水素バリアとして作用する。
【００２９】さらに、本発明では、上部電極と金属酸化
物薄膜と下部電極とを有する強誘電体コンデンサーが、
金属酸化物薄膜と下部電極との一部が上部電極の端部を
超えて横方向に延設するように形成されている。水素バ
リア層は、上部電極と金属酸化物薄膜の保護部分の上に
直接形成されている。さらに、金属酸化物薄膜は、犠牲
的部分を有する。この犠牲的部分は、水素バリア層の下
には直接存在しない。
【００３０】金属酸化物にダメージが生じる製造工程の
終了後に、金属酸化物薄膜の犠牲的部分の少なくとも一
部は、下部電極からエッチングされて除去される。好ま
しくは、水素バリア層は、上部電極と同じパターンニン
グ処理でパターンニングされる。これにより、自己整合
された上部電極と水素バリア層とが形成される。
【００３１】さらに、本発明によれば、金属酸化物材料
は、少なくとも二つの金属を含む金属酸化化合物から成
る。さらに、金属酸化物材料の薄膜は、層状超格子化合
物から成る。
【００３２】本発明では、層状超格子化合物は、ストロ
ンチウム・ビスマス・タンタル・ニオブ塩酸から成る。
層状超格子化合物を有する強誘電体は、化学元素の相対
量が水素の電気的特性の悪化を最小限に抑えるように選
ばれた化学元素であるビスマス、ストロンチウム、ニオ
ブ、タンタルを含む。
【００３３】さらに、本発明では、金属酸化物材料が、
その組成金属の少なくとも一つが金属酸化物材料中に分
離した金属酸化物を形成するように、化学量論的に過剰
量存在するように形成される。
【００３４】また、本発明では、層状超格子化合物は、
ストロンチウム・ビスマス・タンタル・ニオブ酸塩を有
し、かつ、この層状超格子化合物には、ビスマスとニオ
ブから成るグループから選ばれた金属の少なくとも一つ
が過剰量含まれている。
【００３５】さらに、本発明では、集積回路部分を、４
００℃未満の温度で、かつ３０分未満の時間で、水素を
含む雰囲気で熱処理する工程を含み、水素雰囲気の水素
は、モルパーセントで、０．０１から５０パーセント含
まれている。
【００３６】
【発明の実施の形態】まず、最初に、理解すべきこと
は，強誘電体コンデンサーおよび集積回路デバイスを示
す図１−３および図５−７は、実際の集積回路の平面あ
るいは断面には必ずしも対応していないことである。つ
まり、実際のデバイスでは、層は規則的ではないだろう
し、その厚さも、異なる比率を有するかもしれない。実
際のデバイスにおいては、種々の層は、多くの場合曲が
っていたり、オーバーラップする端部を有する。
【００３７】代わりに、図面は、本発明の構造とプロセ
スをより明瞭にかつ十分に記載された理想的な代表例を
示している。また、図面は、本発明の方法を使用して製
造される強誘電体デバイスの多数のバリエーションの中
の一つを示しているに過ぎないことにも注意すべきであ
る。
【００３８】図１は、強誘電体コンデンサーと電気的に
接続される電界効果トランジスター型のスイッチを含む
強誘電体メモリーを示している。しかし、強誘電体素子
をスイッチ素子内に組み込んだ強誘電体ＦＥＴを製造す
るためにも、本発明の方法を使用できる。このような、
強誘電体ＦＥＴは、アメリカ特許番号５５２３９６４号
（ＭｃＭｉｌｌａｎ）に開示されている。同様に、本発
明の方法を使用して製造された他の集積回路は、他の構
成要素および材料組成を有することも可能である。
【００３９】図１を参照すると、本発明の方法によって
製造された典型的な不揮発性強誘電体メモリーの断面図
が示されている。ＭＯＳＦＥＴと強誘電性コンデンサー
を含む集積回路を製造するための一般的な製造工程は、
アメリカ特許番号５４６６６２９（Ｍｉｈａｒａ）とア
メリカ特許番号５４６８６８４（Ｙｏｓｈｉｍｏｒｉ）
に記載されているので、図１の集積回路要素について
は、ここでは、簡単に説明するにとどめておく。
【００４０】図１において、フィールド酸化領域１０４
が、シリコン基板１０２の表面に形成されている。ソー
ス領域１０６およびドレイン領域１０８が、シリコン基
板１０２内に、互いに分離された状態で形成されてい
る。また、ゲート絶縁層１１０が、シリコン基板１０２
上であって、かつソースおよびドレイン領域１０６，１
０８の間に形成されている。さらに、ゲート電極１１２
が、ゲート絶縁層１１０上に形成されている。これらの
ソース領域１０６、ドレイン領域１０８、ゲート絶縁層
１１０、それにゲート電極１１２によって、ＭＯＳＦＥ
Ｔ１１４が構成される。
【００４１】さらに、ＢＰＳＧ（ボロンドープド・ホス
ホ・シリケイトガラス）によって形成された第１の層間
誘電体層（ＩＬＤ）１１６が、基板１０４上であって、
かつフィールド酸化領域１０２の上に形成されている。
さらに、接着層１１８がＩＬＤ１１６の一部分の上に形
成されており、さらに、強誘電体薄膜コンデンサー１２
０が接着層１１８の上に形成されている。
【００４２】ここで、接着層１１８は、たとえば、チタ
ンにより形成されており、典型的には、２００Åの厚さ
を有する。強誘電体コンデンサー１２０は、好ましく
は、シリコンやガリウム砒素、他の半導体、あるいはガ
ラス、酸化マグネシウム（ＭｇＯ）のような絶縁体であ
る一般的なウエハーの上に形成される。チタンのような
接着層は、回路の隣接した下地層あるいは上部層に対す
る電極の接着性を強化する。
【００４３】図１において、強誘電体コンデンサー１２
０は、下部電極１２２、強誘電体薄膜１２４、及び上部
電極１２６とを含んでいる。ここで、下部電極１２２
は、プラチナで形成されており、２０００Åの厚さを有
する。また、強誘電体薄膜１２４は、下部電極１２２の
上に形成されている。また、プラチナで形成された上部
電極１２６は、強誘電体薄膜１２４の上に形成されてお
り、２０００Åの厚さを有する。
【００４４】さらに、好ましくは、電気的に導電性を有
する水素バリア層１２８が上部電極１２２の上に形成さ
れており、５００−２０００Åの厚さを有する。コンデ
ンサーの下部電極１２２および上部電極１２６は、一般
的には、プラチナを含んでいる。ここで、下部電極１２
２は、プラチナ、パラジウム、銀、金のような酸化され
にくい貴金属を含有するのが好ましい。貴金属に加え
て、アルミ、アルミ合金、アルミシリコン、アルミニッ
ケル、ニッケル合金、銅合金、アルミ銅のような金属
が、強誘電体メモリーの電極として使用されても良い。
【００４５】水素バリア層１２８は、単一の膜、例え
ば、窒化チタンあるいは窒化シリコンで構成されても良
い。あるいは、２以上の膜、例えば、チタン膜と窒化チ
タン膜を含んでも良い。
【００４６】第７図は、本発明の変形例を示している。
本変形例では、水素バリア層１２８は、異なる３層の薄
膜７４１，７４２，７４３、好ましくは、チタン層７４
１、窒化チタン層７４２、それに、チタン層７４３によ
って構成されている。
【００４７】水素バリア層１２８が、窒化チタンのよう
な電気的導電性材料で形成されており、導電性を有して
いる場合、水素バリア層１２８は、上部電極１２６と自
己整合的に形成されることが可能である。自己整合的に
形成されるということは、プロセスにおいて、水素バリ
ア層１２８が上部電極１２６と自動的に位置合わせされ
るということを意味する。例えば、上部電極１２６と水
素バリア１２８は、同じフォトマスクによってパターン
ニングされエッチングされるのならば、それらは、自己
整合されることになる。水素バリア層１２８は、従来の
スパッタリング技術によって堆積される。強誘電体薄膜
１２４の組成は、以下に、より詳細に説明される。
【００４８】ＮＳＧ（ノンドープド・シリケイトガラ
ス）から成る第２の層間誘電体層（ＩＬＤ）１３０が、
ＩＬＤ層１１６の上に形成されている。ＰＳＧ（ホスホ
・シリケートガラス）膜あるいはＢＰＳＧ膜がＩＬＤ層
１３０として使用可能である。
【００４９】強誘電体素子の製造において、例えば、図
１のコンデンサーの製造工程は、従来と同様に、集積回
路のスイッチ１１４や他の要素にダメージを与える酸化
条件を伴った工程を含んでいる。強誘電体素子が形成さ
れた後、通常、回路に対する水素熱処理がスイッチ１１
４の酸化によるダメージを回復するために行なわれる。
他の高エネルギー工程だけでなく水素処理中に、強誘電
体薄膜１２４の強誘電体特性は、悪化する傾向にある。
これは、水素が、強誘電性体薄膜１２４に含まれている
酸素と反応するからである。水素バリア層１２８が、強
誘電体薄膜上に直接形成されていなければ、水素のかな
りの部分は、上部電極１２６を通して、強誘電体薄膜１
２４に垂直方向に拡散する。しかし、強誘電体薄膜１２
４に拡散する水素の一部は、強誘電体薄膜１２４の端部
から横方向にも拡散する。
【００５０】図１において、上部電極１２６と水素バリ
ア層１２８は、強誘電体薄膜１２４、下部電極１２２及
び接着層１１８が、上部電極１２６の外側端部１２７及
び水素バリア層の外側端部１２９を超えて横方向に伸び
る（あるいは、延設する）ように形成されている。水素
バリア層１２８の端部１２９を超えて伸びている強誘電
体薄膜１２４の部分１２５は、強誘電体薄膜１２４の
「犠牲的部分」である。一方、水素バリア層１２８が直
接に垂直方向の上に存在する強誘電体薄膜１２４の部分
は、強誘電性薄膜１２４の保護されている部分、即ち、
「保護部分」１２３である。
【００５１】本発明によれば、犠牲的部分１２５は、水
素熱処理及び水素化及び還元条件を生じさせる他の製造
工程の間に、水素を吸収する。吸収された水素は、犠牲
的部分１２５中の酸素と反応する。これにより、強誘電
体薄膜１２４の残った保護部分１２３は、水素によって
影響されず、望ましい強誘電体特性を維持する。つま
り、保護部分１２３では、強誘電体特性は低下すること
はない。このように、犠牲的部分１２５は、、「水素ゲ
ッター」として作用し、強誘電性薄膜１２４の保護部分
１２３を保護する。本発明の一実施例によれば、水素処
理に続くエッチング工程において、下部電極１２２の一
部を覆う犠牲的部分１２５の少なくとも一部分は、下部
電極１２２から除去されることになる。
【００５２】図２において、開口２１６Ａが、ソース領
域１０６ドレイン領域１０８を露出させるために、ＩＬ
Ｄ層１３０及びＩＬＤ層１１６を通して選択的に形成さ
れている。また、開口２３１Ａが、電気的導電性を有す
る水素バリア層１２８を露出させるために、ＩＬＤ１３
０層を通して選択的に形成されている。さらに、開口２
３０Ａが、強誘電体薄膜１２４の犠牲的部分１２５の一
部を露出させるために、ＩＬＤ層１３０を通して選択的
に形成されている。開口２３０Ａにおいて、犠牲的部分
１２５の一部は、エッチングプロセスによって下部電極
１２２の表面から除去されている。
【００５３】図３に示すように、ソース電極配線３３２
とドレイン電極配線３３４とが、開口２１６Ａを埋める
ように形成される。さらに、下部電極配線３３６と上部
電極配線３３８とが、開口２３０Ａと開口２３１Ａとを
それぞれ埋めるように形成される。ドレイン電極配線３
３４は、下部電極配線３３６と電気的に接続されてお
り、好ましくは、同じ配線構成要素で形成されている。
これらの配線３３２，３３４，３３６，３３８の各々
は、Ａｌ−Ｓｉ−Ｃｕ（１％Ｓｉ，０．５％Ｃｕ）で形
成されており、３０００Åの厚さを有する。
【００５４】水素バリア層１２８が非導電性ならば、配
線層３３８が上部電極１２６と電気的に接触できるよう
に、水素バリア層１２８の一部が除去される必要があ
る。一方、水素バリア層１２８は導電性であっても、上
部電極１２６よりかなり低い導電性であれば、配線層３
３８が上部電極１２６と電気的に接触できるように、水
素バリア層１２８の一部を除去するのが望ましい。
【００５５】強誘電体薄膜１２４の組成は、特に限定は
されないが、好ましい強誘電体材料のグループから選択
されることが可能である。例えば、強誘電体材料は、チ
タン酸塩（ＢａＴｉＯ3，ＳｒＴｉＯ3，ＰｂＴｉＯ
3（ＰＴ），ＰｂＺｒＴｉＯ3（ＰＺＴ）など），ニオブ
酸塩（ＫＮｂＯ3など）のようなABO3型金属酸化物ペロ
グスカイト構造のもの、好ましくは、層状超格子化合物
によって形成される。
【００５６】ABO3型金属酸化物は、公知の強誘電体及び
高誘電率のグループである。このことは、FrancoＪona
and Ｇ．Ｓｈｉｒａｎｅ，強誘電体結晶、ドーバー
出版、Ｎ．Ｙ．，ｐ．１０８に記載されている。１９９
６，５月２１日に発行されたアメリカ特許番号５５１９
２３４号には、ストロンチウム・ビスマス・タンタル酸
塩のような層状超格子化合物が、従来の最良の材料に比
べて強誘電体分野において優れた特性を有すること、さ
らに、高誘電率および低漏洩電流を有することが開示さ
れている。
【００５７】１９９５，７月１８日に発行されたアメリ
カ特許番号５４３４１０２号及び１９９５，１１月２１
日に発行されたアメリカ特許番号５４６８６８４号に
は、実際の集積回路にこれらの材料を集積化するための
プロセスを開示している。この層状超格子材料は、一般
的には、下記化１の化学式（１）の下に要約される。
【００５８】
【化１】 ここで、Ａ１，Ａ２．．．Ａｊは、ペロブスカイト状構
造においてＡ−サイト元素を表わす。このＡ−サイト元
素は、ストロンチウム、カルシウム、バリウム、ビスマ
ス、鉛、その他の元素であっても良い。
【００５９】Ｓ１，Ｓ２．．．Ｓｋは、超格子生成元素
を表わす。ここで、超格子生成元素は、通常は、ビスマ
スであるが、イットリウム、スカンジウム、ランタン、
アンチモン、クロム、タリウム、その他、＋３の原子価
を持った他の元素のような材料であっても良い。
【００６０】ここで、Ｂ１，Ｂ２．．．Ｂｌは、ペロブ
スカイト状構造においてＢ−サイト元素を表わす。この
Ｂ−サイト元素は、チタン、タンタル、タングステン、
ニオブ、ジルコニウム、さらに他の元素であっても良
い。
【００６１】Ｑは、アニオン（陰イオン）をあらわす。
アニオンは、一般的には、酸素であるが、フッ素、塩
素、オキシフルーオライド、オキシクロライドのような
これらの元素の複合物のような他の要素であっても良
い。化学式（１）の上付文字は、それぞれの元素の原子
価を示し、下付文字は、化合物の１モルにおける材料の
モル数を示しており、単位セルとの関係で、平均として
の単位セル中の元素の原子数を示している。ここで、下
付文字は、整数あるいは分数を取る。すなわち、化学式
（１）は、単位セルが、材料（平均すると、Ｓｒ．75Ｂ
ａ．25Ｂｉ2Ｔａ2Ｏ9などの場合）の中で変化する場合
を含んでいる。この例の場合、Ａ−サイトの７５％は、
ストロンチウム原子によって占有されており、Ａ−サイ
トの２５％は、バリウム原子によって占有されている。
化合物において、一つのＡ−サイトのみが存在するのな
らば、それは、Ａ１元素とすべてゼロに等しいｗ
２．．．ｗｊによって表わせる。一方、化合物中に、一
つのＢ−サイト元素のみが存在するのならば、それは、
Ｂ１元素とすべてゼロに等しいｙ２．．．ｙｌとによっ
て表わされ、超格子生成元素についても同様に表わせ
る。
【００６２】化学式（１）は、より一般的な形式で記載
されているけれども、通常のケースは、一つのＡ−サイ
ト元素と、一つの超格子生成元素と、一つまたは二つの
Ｂ−サイト元素が存在する場合である。化学式（１）の
記述は、上記サイトのいずれかと超格子発生体とが複合
要素を有するより一般的な場合を含むように意図されて
いる。
【００６３】ｚの値は、次式から求められる。 （２）（ａ１ｗ１＋ａ２ｗ２．．．ａｊｗｊ）＋（ｓ１
ｘ１＋ｓ２ｘ２．．．＋ｓｋｘｋ）＋（ｂ１ｙｉ＋ｂ２
ｙ２．．．＋ｂｌｙｌ）＝２ｚ 化学式（１）は、１９９６，５月２１日に発行されたア
メリカ特許番号５５１９２３４号において議論されてい
るすべての三つのスモレンスキ型化合物を含んでいる。
層状超格子材料は、化学式（１）に合致する材料を全て
含むわけではなく、明瞭に区別し得る交互層を有する結
晶構造を自然に形成できる材料のみを含む。
【００６４】ここで、“基板"とは、集積回路が形成さ
れる下地ウエハー１０２だけでなく、ＢＰＳＧ層１１６
のような薄膜が堆積される対象物をも意味する。本明細
書では、“基板"とは、関係する層が適用される対象を
意味する。例えば、１２２のような下部電極を例に取る
と、基板は、電極１２２がその上に形成される層１１８
及び１１６をも意味する。ここでは、“上"、“下"、
“下部"という表現は、シリコン基板１０２に対する相
対的な意味で使用している。すなわち、第２の要素が第
１の要素の“上"にあるならば、それは、基板１０２か
らより離れていることを意味する。一方、それがもう一
つの要素の“下"にあるのならば、それは、他の要素よ
り基板に近接している。基板１０２の長寸法は、ここで
は、水平面とみなされる平面と定義され、この面に直角
方向は垂直であるとみなされる。
【００６５】“薄膜"という用語は、集積回路分野で使
われているような意味でここでも使用される。普通は、
厚さにおいて、ミクロン以下の膜を意味する。ここで開
示されている薄膜は、すべての場合において、厚さにお
いて、０．５ミクロン以下である。強誘電体薄膜１２４
の場合には、１０００Åから３０００Åの厚さが好まし
く、もっとも好ましいのは、１２００Åから２５００Å
の厚さである。集積回路技術のこれらの薄膜は、集積回
路技術と関係しないまったく異なるプロセスで形成され
る巨視的コンデンサーのような積層型コンデンサーと混
同されるべきではない。
【００６６】ここでは、“化学量論的"とは、層状超格
子材料のような材料の固相膜、材料を形成するための前
駆体の両方に適用される。それが、固相膜に適用される
とき、最後の固相薄膜の各元素の実際の相対量を示す式
に関係する。前駆体に適用されるときには、前駆体にお
いて、金属のモル比を示す。“つり合った"化学量論的
式は、占められた結晶格子のすべてのサイトで、各元素
が材料の完全な結晶構造を形成するようにすべてのサイ
トを占有するに十分な元素が存在する状態である。しか
し、現実には、室温で、必ず格子欠陥は存在するであろ
う。例えば、ＳｒＢｉ2ＴａＮｂＯ9とＳｒＢｉ2Ｔａ
1.44Ｎｂ0.56Ｏ9は、つり合った化学量論的式である。
対照的に、ストロンチウム、ビスマス、タンタル、ニオ
ブのモル比が、それぞれ、１，２．１８，０．５６であ
るストロンチウム−ビスマス−タンタル−ニオベイトの
前駆体は、不均一な化学量論的式ＳｒＢｉ2.18Ｔａ1.44
Ｎｂ0.56Ｏ9 によって表わされる。これは、完全なる結
晶材料を形成するために必要とされるものを超える過剰
のビスマスを含んでいるからである。
【００６７】本明細書では、金属元素の過剰量とは、す
べての原子サイトが占有されかつ金属が全く残らない状
態で、所望の材料を形成するために存在する他の金属と
結合するのに必要な量より多い量を意味する。しかし、
知られているように、本発明における電子デバイスを製
作するに当たって、ビスマス酸化物は高揮発性で、かな
りの熱が使用されるので、本発明のプロセスで作成され
る固相の強誘電体層１２４のビスマスのモル比は、前駆
体の化学量論的式におけるそれよりも一般的には小さく
なるであるう。しかし、本発明のプロセスによって作成
される強誘電体層１２４におけるストロンチウム、タン
タル、ニオブのモル比は、前駆体に対する化学量論的式
で与えられるモル比に非常に近いかあるいは等しいもの
と考えられる。このことは、アメリカ特許番号５４３４
１０２（ワタナベ）にも記載されている。
【００６８】上記アメリカ特許（５４３４１０２）と関
連技術に基づいて、当業者にとって好ましい層状超格子
材料を形成するための前駆体は、化学量論的式ＳｒＢｉ
2.18Ｔａ1.44Ｎｂ0.56Ｏ9を現時点では有する。この式
の前駆体は、均一化された化学量論的式ＳｒＢｉ2Ｔａ
1.44Ｎｂ0.56Ｏ9を有する最終の固相ストロンチウム・
タンタル・ニオブ酸塩を生成すると信じて良い。すなわ
ち、最終の薄膜は、過剰のビスマスを含まない。これ
は、前駆体における過剰のビスマスは、製造プロセスに
おいて、ビスマス酸化ガスとして排除されるからであ
る。前駆体溶液は、化学量論的比率ＳｒＢｉ2.18Ｔａ
1.44Ｎｂ0.56Ｏ9に対応した化学前駆体の内容量を含
む。この化学量論的式は、本明細書において標準的なニ
オブとタンタルの比率を有する標準組成として扱う。こ
の標準化学量論的式を有する前駆体は、約９％の過剰ビ
スマスを含有する。すなわち、標準の化学量論的式は、
結晶のすべての原子サイトが占有されて、層状超格子化
合物を形成するために、ストロンチウム・タンタル・ニ
オブと結合するのに必要とされる量を超えるビスマスの
含有量を有する。
【００６９】本発明の特徴の一つは、ビスマス、ニオブ
などのうち少なくとも一つ元素の含有量が、標準式に示
されたものに比べて過剰の量を有する最終の層状超格子
化合物が、標準式の組成を有する前駆体から形成された
材料よりも水素による性能低下に対するより大きな耐性
を有しているということである。関連する特徴は、層状
超格子材料において、ニオブのようなＢ−サイト元素の
過剰含有量が、水素に曝されることによる電気的特性の
低下を防止するのに効果的であるということである。
【００７０】図４は、強誘電体メモリー１００を作成す
るために本発明で使用される製造工程のフローチャート
を示す。
【００７１】ステップ４１２では、半導体基板１０２
（図３）が用意され、その上に、スイッチ１１４がステ
ップ４１４で形成される。このスイッチ１１４は、典型
的には、ＭＯＳＦＥＴである。ステップ４１６で、絶縁
層１０４が、スイッチ１１４を形成されるべき強誘電体
から分離するために形成される。ステップ４１８では、
下部電極１２２が形成される。好ましくは、この電極
は、プラチナで形成され、かつ約２０００Åの厚さを有
する層を形成するようにスパッタリングで堆積される。
【００７２】ここで、本ステップにおいて、約２００Å
のチタンまたは窒化チタンで形成された接着層１１８
が、電極を堆積する前に、好ましくはスパッタリングに
よって形成される。ステップ４２０において、所望の強
誘電体薄膜を形成する層状超格子化合物の化学的前駆体
が準備される。
【００７３】ステップ４２２において、この強誘電体薄
膜１２４が、下部電極１２２に付着される。好ましく
は、強誘電体薄膜１２４は、層状超格子化合物を含む。
この強誘電体薄膜１２４は、アメリカ特許番号５５４６
９４５に記載されているように、望ましくは、スピンコ
ーティングあるいは噴霧堆積方法のような液体堆積技術
を使って付着される。もっとも好適な方法では、スピン
・オン技術が薄膜を形成するために使用される。通常
は、最終の前駆体溶液は、化学的前駆体化合物を含有す
る商業的に入手可能な溶液から準備される。好ましく
は、商業的に市販されている溶液中の種々の前駆体の濃
度は、特別な製造条件あるいは動作条件に適合するよう
に、ステップ４２０において調整される。例えば、層状
超格子薄膜に対する典型的な市販されている溶液の種々
の元素の化学量論的含有量は、ＳｒＢｉ2.18Ｔａ1.44Ｎ
ｂ0.56Ｏ9であるかもしれない。しかし、水素アニール
による性能低下から強誘電体化合物を保護するための他
の酸化物を発生させるためには、この溶液中にニオブあ
るいはビスマスを添加するのが好ましいこともある。
【００７４】付着工程４２２は、好ましくは、ドライ工
程と急速熱プロセスのような高温での結晶化ステップで
ある処理ステップ４２４の前に行われる。付着工程４２
４は、付着処理４２２の間あるいは後に、紫外線照射を
伴った処理を含むかもしれない。工程４２２と工程４２
４は、所望の厚さの膜を形成するために、必要により繰
り返されるかもしれない。例えば、典型的なスピン・オ
ン処理では、前駆体の層が付着されて乾燥される。それ
から、処理された層は、ステップ４２６において、結果
物たる強誘電体薄膜１２４を形成するために、酸素中で
アニールされる。
【００７５】コンデンサー１２０の製造において、適切
ならば、公知のように、イオンミリングやアッシングの
ようなプロセスを介したパターンニングが行われる。例
えば、ステップ４１８は、そのようなパターンニングス
テップを含み、他のパターンニングステップがステップ
４２６に続く。ステップ４２２−４２６に続いて、上部
電極１２６がステップ４２８で形成される。
【００７６】水素バリア層１２８が、ステップ４３０に
おいて、コンデンサーの上部電極１２６上に直接、かつ
強誘電体薄膜１２４の保護部分１２３の上に形成され
る。典型的には、水素バリア層１２８は、覆われている
強誘電体薄膜１２４に水素が拡散するのを防止し、電気
的に導電性である窒化チタンにより形成される。
【００７７】また、水素バリア層１２８のスパッター堆
積の際のスパッター雰囲気に、少量の酸素ガスを含ませ
ることによって、少量の酸素をバリア膜に添加するのが
望ましい。水素バリア層１２８中に形成される結果物で
ある酸化物は、種々の製造プロセス工程で存在する水素
と反応することによってメモリデバイス中の強誘電体化
合物を保護する。酸化物の含有量は、水素バリア層１２
８の導電性特性と強く干渉しないように十分に小さく設
定される。
【００７８】水素バリア層形成工程４３０は、水素バリ
ア層１２８と上部電極１２６が、好ましくは、イオンエ
ッチングプロセスによってパターニングされるパターニ
ングステップ４３１の前に行われる。ステップ４３２に
おいて、強誘電体メモリー１００の水素アニールが、酸
化によってシリコン基板１０２に生じた欠陥を十分に消
失させ、かつ強誘電体化合物の水素による性能低下を最
小限にするように選ばれた温度とアニーリング時間の下
で行われる。水素アニール工程は、好ましくは、雰囲気
圧力で、ガス混合中の水素ガスで行われる。なぜなら、
他の代替物より、それほど複雑でないからである。
【００７９】ステップ４３４において、酸素修復アニー
ルが、水素アニールと還元条件を起こす他のプロセス工
程の結果として悪化した強誘電体コンデンサー１２０の
電気的特性を修復するために行われる。
【００８０】それから、第２のＩＬＤ層１３０が、ステ
ップ４３５において堆積される。ステップ４３６におい
て、開口２１６Ａ，２３０Ａ，２３１Ａが、ＩＬＤ層１
１６，１３０を介して、スイッチ１１４（典型的には、
ＭＯＳＦＥＴのソースとドレイン領域１０６，１０
８）、犠牲的部分１２５、水素バリア層１２８に、一ま
たはいくつかのドライあるいはウエットエッチングを使
用して、それぞれ形成される。代わりに、スイッチ１１
４への開口が、スイッチ領域への水素ガスの輸送を促進
するために、水素アニールの前に行われても良い。
【００８１】ステップ４３８において、上部電極１２６
の端部１２９を超えて横に伸びた強誘電体薄膜１２４の
犠牲的部分１２５の一部は、下部電極１２２からエッチ
ングにより除去される。水素バリア層１２８が、十分に
電気的に導電性を有していなければ、水素バリア層１２
８の一部は上部電極１２６との電気的接続を可能にする
ために除去されなければならない。集積回路は、次のス
テップ４４０で完成する。このステップには、典型的
に、配線層の堆積、配線３３２，３３４，３３６，３３
８を形成するためのパターンニング、パッシベーション
層の堆積及びパッケージングを含む。
【００８２】強誘電体素子は、典型的には、強誘電体材
料の比較的平坦な薄膜から成る。“横"および“横に"の
表現は、薄膜の平面方向と定義される。図１−３及び図
６を参照すると、横方向は水平方向である。
【００８３】本明細書は、強誘電体材料の薄膜の上に直
接に形成されている水素バリア層１２８に言及してい
る。“直接上に"とは、水素バリア層１２８が、図１−
３において、垂直方向に、強誘電体薄膜１２４の一部の
上に存在することを意味する。例えば、図１では、水素
バリア層１２８は、強誘電体薄膜１２４の保護部分１２
３の上に直接存在する。水素バリア層１２８から下に伸
びている垂直線は、保護部分１２３と交差する。それゆ
え、水素バリア層１２８は、直接に保護部分１２３の上
に形成されていることになる。しかし、水素バリア層１
２８は、直接には、周辺の強誘電体薄膜１２４の犠牲的
部分１２５の上には形成されていない。なぜなら、犠牲
的部分１２５は、水素バリア層１２８の端部１２９を超
えて横方向に伸びているからである。“直接上に"と
は、水素バリア層１２８が強誘電体層１２４と直接に接
触していることを意味しない。水素バリア層１２８は、
強誘電体層と接触していてもしていなくても良い。水素
バリア層１２８が強誘電体層１２４の一部の上に直接存
在しさえすれば、それは、水素の拡散からその部分を保
護してくれる。このように、保護部分１２３は、水素バ
リア層１２８の下には直接存在するが、犠牲的部分１２
５は、水素バリア層１２８の下には直接に存在しない。
【００８４】強誘電体が、水平および垂直に相対的に方
向を変化させながら製造されることは明らかである。例
えば、強誘電体薄膜１２４が、垂直平面内にあれば、
“横"という言葉は、垂直方向と関係し、“直接上に"
は、薄膜の垂直面の法線方向と関係する。
【００８５】実験によると、強誘電体薄膜１２４を通る
水素の横拡散、すなわち、強誘電体薄膜１２４に平行な
方向への拡散は、強誘電体薄膜１２４の法線方向の拡散
に比べて遅いことがわかった。それゆえ、強誘電体層１
２４の横端部は、横方向に浸透する水素に対するゲッタ
ーとして作用し、強誘電体殿層１２４の残りの部分を水
素から保護するものと信じられている。
【００８６】従って、本発明の特徴は、水素バリア層１
２８により覆われている強誘電体薄膜１２４の残りの部
分において水素による性能低下を生じさせる水素をゲッ
ターする犠牲的部分１２５を設けたことにある。一般的
には、犠牲的部分１２５と水素バリア層１２８との組み
合わせで、従来の水素プロセスによる顕著な性能低下か
ら保護部分１２３を十分に保護することが可能である。
しかしながら、製造プロセス中に、種々の水素化工程お
よび還元工程で曝される水素の強度に応じて、追加の保
護対策がさらに必要になるかもしれない。このため、本
発明の方法では、水素によるダメージからメモリーデバ
イスを保護するために、種々の他の追加の工程を使用す
る。これらの追加工程は、犠牲的部分１２５と水素バリ
ア層１２８との関連で使用されることが可能である。
【００８７】本発明の好適な方法では、集積回路の水素
の熱処理は、１−５％のＨ2とのＨ2−Ｎ2の混合ガスに
おける大気圧で、２００℃の温度で１０分間行われる。
低温度、短時間水素熱処理の有益な効果は、３５０℃の
温度及び３０分の期間まで意義がある。本発明の水素熱
処理は、水素ガスの体積パーセントが０．０１−５０％
の範囲にある水素雰囲気で行われることが可能である。
これは、集積回路の水素の拡散は遅く律速工程であり、
水素の周囲の濃度には大きく依存しないからである。
【００８８】本発明の低温、短時間水素アニール法は、
強誘電体薄膜１２３が、一般式ＳｒＢｉ2.18Ｔａ2-xＮ
ｂx（０≦Ｘ≦２）にほぼ対応した組成を有する前駆体
から形成されたＢｉ−層状超格子材料を含む不揮発性強
誘電性コンデンサーの電気的特性を保護するのに効果的
である。実験によれば、低温短時間水素熱処理は、前駆
体のモル比Ｎｂ／Ｔａが約０．４である一般的化学量論
的式ＳｒＢｉ2.18Ｔａ1. 44Ｎｂ0.56Ｏ9にほぼ対応した
組成を有する前駆体溶液から成る超格子化合物を保護す
るのに最も効果的である。
【００８９】さらに、実験によれば、式ＳｒＢｉ2.18Ｔ
ａ1.44Ｎｂ0.56Ｏ9に対応した相対含有量の前駆体への
過剰のビスマスあるいはニオブの添加は、水素による性
能低下から所望の電気的特性を保護するのに効果的であ
る。強誘電体特性の水素による性能低下は、酸素回復ア
ニール処理によって優れた電気的特性を再び得るように
回復可能である。
【００９０】さらに、他のプロセス手順と工程も使用可
能である。例えば、ＭＯＳＦＥＴのコンタクト配線の開
口は、水素処理の前に開けられることができ、一方、強
誘電体の電極に絶縁層を通して開ける開口は、水素熱処
理工程の後に行われることも可能である。
【００９１】（実施例１）ストロンチウム・ビスマス・
タンタル・ニオブ酸塩・コンデンサーのプラチナ上部電
極を窒化チタンから成る水素バリアで覆うことの効果
が、研究された。コンデンサーは、ヒューズ・エアーク
ラフト・カンパニーから商業的に入手可能な製品番号Ｈ
ＡＣ１０４７５−４７のストロンチウム・ビスマス・タ
ンタル・ニオブ酸塩溶液から製造された。溶液は、化学
量論的式ＳｒＢｉ2.18Ｔａ1.44Ｎｂ0.56Ｏ9に対応する
化学前駆体を含む。この化学量論的式は、本明細書中で
は、“標準的"な組成として扱われる。しかし、この式
は、単に、商業的に入手可能な前駆体溶液における種々
の化学種の相対比率を表わしているに過ぎないと理解さ
れるべきである。この例では、０．２ｍｏｌ／ｌ溶液
は、タンタル２−エチルヘキサン酸、ビスマス２−エチ
ルヘキサン酸、ストロンチウム２−エチルヘキサン酸、
ニオブ２−エチルヘキサン酸、２−エチルヘキサン酸、
それにキシレンを含有する。層状超格子化合物を含む強
誘電体コンデンサーは、アメリカ特許番号５４３４１０
２（ワタナベ）に記載された方法に対応した前駆体溶液
から形成される。
【００９２】ここで、コンデンサーにおける残留分極
（２Ｐｒ）、抗電界（Ｅｃ）、漏洩電流が、水素処理の
前後に測定された。
【００９３】一連のｐ型１００シリコンウエハー基板６
０２（図６）が、シリコン酸化膜６０４の層を形成する
ために酸化された。２００Åの厚さを有するチタン接着
層６１８が基板上にスパッターされ、それから、３００
０Åの厚さを有する下部プラチナ電極６２２が、接着層
６１８の上にスパッター堆積された。これらは、６５０
℃で酸素中で３０分間アニールされ、低真空中で１８０
℃で３０分間脱水素処理された。ストロンチウム・ビス
マス・ニオブ酸塩化合物の０．２モル溶液のスピンコー
トが、３０分間、１５００ｒｐｍで、下部電極６２２の
上に堆積された。これは、１６０℃で１分間熱分解さ
れ、２６０℃まで昇温して４分間処理された。このスピ
ンコートと熱分解の手順は、繰り返し行われた。強誘電
体膜は、急速熱処理、すなわち、時に、ラピッド・サー
マル・アニ−ル（ＲＴＡ）と呼ばれる急速熱処理を使っ
て結晶化された。ＲＴＡでは、ウエハーは、７２５℃で
３０秒間保持され、１００℃／ｓｅｃの比率で昇温され
る。これらの工程により、２１００±１５０Åの厚さを
有する強誘電体薄膜６２４が形成された。このウエハー
および堆積層は、６０分間、８００℃で、第１のアニー
ルを受けた。プラチナが、２０００Åの厚さの上部電極
６２６を形成するためにスパッターによって堆積され、
続いて、ホトレジストを使用したパターンニングが行わ
れた。プラチナとストロンチウム ビスマス・タンタル
・ニオブ酸塩層が、コンデンサーを形成するためにイオ
ンによってエッチングされ、それから、アッシングがホ
トレジストを除去するために行われ、続いて、第２の酸
素アニールが８００℃で３０分間行われた。
【００９４】それから、窒化チタン６２８の薄膜が、種
々の堆積条件の下、ストロンチウム・ビスマス・タンタ
ル・ニオブ酸塩・コンデンサーの上に、１８００Åの厚
さでスパッター堆積された。このコンデンサーは、４０
０℃の下４ｌ／ｍの流量でかつ大気圧で、１０，３０，
６０分間、Ｈ2−Ｎ2（Ｈ2５％）混合ガスの下で、水素
アニールが行われた。ここで、コンデンサーは、７８４
５μｍ2の面積を持っていた。
【００９５】水素アニールの後、窒化チタン膜が、６０
℃で、ＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ（１：３：１）の溶液
中で、除去された。真空オーブンでコンデンサーを乾燥
させた後、１−１０ボルトの範囲でのヒステリシス測定
およびＩ−Ｖテストが実行された。
【００９６】窒化チタン膜６２８が、ガス圧力５，８，
１２ｍＴｏｒｒと２５，５０と１００Ｗパワー、ベース
圧力５×１０-7Ｔｏｒｒで、アルゴンガスと共に、窒化
チタン・スパッター・ターゲットを使用して、コンデン
サーの上部電極の上に堆積された。ストロンチウム・ビ
スマス・タンタル・ニオブ酸塩・コンデンサーを水素に
よる性能低下から保護するために最も効果的な窒化チタ
ンは、最も高い密度を有する膜であった。すなわち、１
００Ｗ及び５ｍＴｏｒｒで作成された膜である。これら
の膜は、４．１９グラム・パー・キュービック・センチ
メーター（ｇ／ｃｍ3）の密度及び０．５０ミリ・オー
ム・センチ・メーター（ｍΩｃｍ）の電気抵抗率を有し
た。コンデンサーの側面は、水素バリア層で覆われてい
なかった。
【００９７】窒化チタンが、１００Ｗ及び５ｍＴｏｒｒ
でスパッタリングされた試料のヒステリシス曲線が、水
素アニールの前後に、１０，３０，６０分で測定され
た。曲線は、アニールの前とアニールの６０分後とでほ
とんど同じであった。１００Ｗ及び５ｍＴｏｒｒでスパ
ッタリングされた窒化チタン層を有するコンデンサーの
残留分極が、水素アニールの前後に、１０，３０，６０
分で、５ボルトで測定された。すべての水素アニールさ
れた試料の２Ｐｒの値は、水素処理の前の値から約１０
％だけ低下していた。窒化チタンが、１００Ｗ及び５ｍ
Ｔｏｒｒでスパッタリングされたコンデンサーの漏洩電
流が、水素アニールの前後に、１０，３０，６０分で測
定された。３ボルトでの漏洩電流は、水素アニールが実
行されたすべての試料においてほぼ等しかった。その値
は、約１０-6Ａ／ｃｍ2であった。これらの結果は、本
発明の方法において、窒化物の水素バリアを設けたこと
の効果を示している。また、それらは、水素による性能
低下に対する強誘電体薄膜の所望の電気的特性の保護
が、強誘電体薄膜の上に垂直に水素バリアを付着させる
ことによって達成されることを証明している。たいてい
の場合、強誘電体層の下の層は、強誘電体薄膜に水素が
拡散するのを防止するのに十分な厚さを有しているの
で、最も重要な水素バリアは、強誘電体薄膜の直接上に
堆積されたバリア層である。このバリア層は、強誘電体
層と接触していても良いし、していなくても良い。バリ
ア層が、強誘電体層の部分の上に直接存在しさえすれ
ば、水素バリアは、水素の拡散からその部分の強誘電体
層を保護するであろう。一方、強誘電体特性の保護は、
上部バリア層のみでは完全でないことも、実験結果はは
っきりと示している。
【００９８】それゆえ、本発明では、水素を吸収すると
共に、水素バリアにより覆われた強誘電体薄膜の保護部
分に水素がさらに拡散するのを防止する犠牲的部分を強
誘電体薄膜に形成した。
【００９９】(実施例２)ストロンチウム・ビスマス・タ
ンタル・ニオブ酸塩・コンデンサーの電気的特性が、水
素ガスでのアニールの前後に、２００℃，２５０℃，３
００℃の温度で、１０，３０，６０分間測定された。ス
トロンチウム・ビスマス・タンタル・ニオブ酸塩・コン
デンサーは、ヒューズ・エアークラフト・カンパニーか
ら得られた前駆体溶液・製品番号ＨＡＣ１０７０９−３
０から、実施例１で使用された手順に沿って再び作製さ
れた。
【０１００】水素ガスでアニールされる前に、各々、７
８４５μｍ2の面積を有する５つのコンデンサーの電気
的特性が、測定された。コンデンサーの漏洩電流は、５
Ｖで約１０-7Ａ／ｃｍ2であった。５ボルトでの残留分
極（２Ｐｒ）は、約２３μＣ／ｃｍ2であった。コンデ
ンサーの一つに実施された疲労テストでは、２Ｐｒ値
は、１０10サイクルの後に、約５パーセント減少した。
【０１０１】水素アニールは、大気圧条件の下、Ｈ2−
Ｎ2（Ｈ2１％）の混合ガス中で、２００℃，２５０℃，
３００℃の温度で、１０，３０，６０分間、コンデンサ
ーに対して行われた。
【０１０２】図８は、２００℃，２５０℃，３００℃の
温度でアニールされたコンデンサーにおいて、アニール
時間の関数として、５ボルトでの残留分極２Ｐｒのグラ
フを示す。図８は、最低の温度２００℃及び最短時間１
０分での水素熱処理が、最も少ない２Ｐｒ値の低下をも
たらすことを示している。２００℃及び１０分間アニー
ルされた試料の電流密度は、５ボルトで約１０-7Ａ／ｃ
ｍ2であり、アニール前の値に等しく、メモリーデバイ
スとして十分に満足できる。しかし、他の試料の漏洩電
流は、高く不満足な値だった。
【０１０３】水素熱処理が４００℃で６０分間行われた
実施例１の結果とこれらの結果とを比較すると、水素バ
リア層を使用することの有効性が判明する。
【０１０４】残留分極に関する水素熱処理の効果が測定
され、異なった表面積のコンデンサーにおいて比較され
た。残留分極は、１９６３から１９６３００μｍ2の範
囲の表面エリアを有するコンデンサーにおいて測定され
た。そのデータは、図９のグラフにプロットされてい
る。
【０１０５】図９の縦軸は、１９６３μｍ2の２Ｐｒで
規準化されている。このデータは、２Ｐｒの低下が、実
験の特別な条件の下では、強誘電体薄膜の横方向の面積
には大きく依存しないことを示してる。これは、水素の
横拡散が不十分かあるいは存在しないということを意味
しない。むしろ、強誘電体薄膜の端部から始まる横方向
の拡散による水素の移動は比較的遅く、水素の横拡散に
よる強誘電体特性の低下は、強誘電性体薄膜の端部に局
所化することを示唆している。
【０１０６】標準前駆体溶液に添加され、強誘電体薄膜
の層状超格子化合物の中に存在する追加のＢｉあるいは
Ｎｂは、水素アニールによる性能低下からストロンチウ
ム・タンタル・ビスマス・ニオブ酸塩・コンデンサーを
保護する。これらの過剰元素は、別の酸化物を形成し、
ストロンチウム・タンタル・ビスマス・ニオブ酸塩・酸
化物を還元する水素を消費することにより、水素による
性能低下を防止する。チタン、タンタル、ハフニウム、
タングステン、ジルコニウムのような他のＢ−サイト材
料に関する主要な結果は、Ｂ−サイト材料の過剰量が、
水素に曝すことから生じる性能低下を防止することを示
している。
【０１０７】以上議論してきたように、本発明の特徴
は、強誘電体層の保護部分を覆う水素バリア層を配置
し、一方、強誘電体層の犠牲的部分が水素を吸収し、保
護部分に水素が拡散できないようにすることにある。あ
る集積回路デバイスに対して、水素による性能低下に対
するさらなる保護は、追加の対策によって達成可能であ
る。水素に対する暴露を小さくするには、低温度、短時
間水素熱処理が効果的である。また、優れた強誘電体特
性は、過剰なビスマス酸化物あるいは過剰なニオブ酸化
物のような過剰金属酸化物を有する前駆体を使用するこ
とにより得られる。
【０１０８】さらに、強誘電体層の製造に続いて配置さ
れる絶縁層のような集積回路層における過剰酸素の使用
は、酸素が後に続く水素処理中に水素のゲッターとして
作用し、それ独自で、あるいは、上記対策の一つあるい
はそれ以上との組み合わせにおいて効果的に使用でき
る。
【０１０９】このようにして、本発明では、集積回路の
他の部分を完全に製作するのに使用される水素に露出さ
せても、強誘電体の性能低下の防止を可能にするプロセ
スあるいは構造を提供する。水素に対して露出させて
も、優れた電気的特性を有する強誘電体デバイスが得ら
れる。
【０１１０】図示されかつ本明細書に記載された実施例
は単なる例示であり、上記の「特許請求の範囲」に記載
された本発明を、上記実施例に限定するように解釈して
はならない。さらに、当業者ならば、本発明の思想から
逸脱しない範囲で、記載された実施例から数多くの使用
例および修正例を作成できることは明らかである。例え
ば、強誘電体層の犠牲的部分は、強誘電性メモリーデバ
イスを制作するためのプロセスの重要な一部としてみな
されているが、この方法は、記載された方法に関しバリ
エーションを備えた他のプロセスと結合されることも可
能である。また、記載された工程は例示であり、異なっ
た順序で実施されてもよい。
【０１１１】さらに、等価的な構造あるいはプロセス
が、記載された種々の構造およびプロセスに取って代わ
るかもしれない。本発明は、述べられたそれぞれの新規
な特徴、あるいは製造プロセス、電子的デバイス、電子
デバイス製造方法についての特徴の新規な組み合わせを
広く解釈されるべきである。
【０１１２】
【発明の効果】本発明によれば、水素の有害な効果を低
減することにより金属酸化物の電気的特性を良好に保持
することが可能になる。
【図面の簡単な説明】
【図１】本発明の方法によって実施された集積回路の製
造の中間段階の断面図であり、強誘電体層の犠牲的部分
が水素バリア層の端部を超えて横方向に伸びている不揮
発性強誘電体メモリーを示す。
【図２】本発明の方法によって実施された集積回路の製
造の中間段階の断面図であり、上部電極を超えて伸びて
いる強誘電体層の犠牲的部分の一部が下部電極からエッ
チングされた不揮発性強誘電体メモリーを示す。
【図３】本発明の方法によって実施された集積回路の製
造の中間段階の断面図であり、上部電極を超えて伸びて
いる強誘電体層の犠牲的部分の一部が下部電極からエッ
チングされ、配線層がそのエッチングされた開口を埋め
た満た不揮発体強誘電性メモリーを示す。
【図４】本発明による不揮発体強誘電性メモリーデバイ
スを製造するためのプロセスの好適な実施例を示すフロ
ーチャートである。
【図５】水素バリア層で覆われた薄膜コンデンサーが大
きく拡大されて示された典型的なウエハーの上面図であ
る。
【図６】薄膜コンデンサーデバイスを示す、図５の６−
６線に沿って切り取られた断面図の一部である。
【図７】水素バリア層が三つの全く別の薄膜を含む本発
明の変形例を示す。
【図８】三つの異なったアニール温度でアニールされた
ストロンチウム・ビスマス・タンタル・ニオブ酸塩・コ
ンデンサーにおいてアニール時間の関数としてプロット
された残留分極（２Ｐｒ@５Ｖ）のグラフである。
【図９】四つの異なった水素アニール時間に対するコン
デンサー電極面積の関数としてプロットされた５Ｖで標
準化された残留分極、２Ｐｒ／［２Ｐｒ（１９６３μｍ
2）］のグラフである。
【符号の説明】
１０２ シリコン基板 １０４ フィールド酸化領域 １０６ ソース領域 １０８ ドレイン領域 １１０ ゲート絶縁膜 １１４ ＭＯＳＦＥＴ １１６ 第１の層間絶縁膜 １１８ 接着層 １２０ 強誘電体薄膜コンデンサー １２２ 下部電極 １２３ 保護部分 １２４ 強誘電体薄膜 １２５ 犠牲的部分 １２６ 上部電極 １２８ 水素バリア層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 古谷 晃 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 ジョセフ クチアロ アメリカ合衆国，コロラド 80918，コロ ラド スプリングス，ロスミア ストリー ト 2545 (72)発明者 カルロス アロージョ アメリカ合衆国，コロラド 80919，コロ ラド スプリングス，ダブリュ．サンバー ド クリフス レーン 317

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 強誘電体集積回路を製造する方法におい
    て、 基板上に、保護部分と犠牲的部分とを有する金属酸化物
    材料から成る薄膜を形成し、 前記金属酸化物材料の薄膜のうち、前記犠牲的部分を除
    く、前記保護部分を覆うように水素バリア層を形成する
    ことを特徴とする強誘電体集積回路の製造方法。
  2. 【請求項２】 請求項１において、さらに、前記犠牲的
    部分の少なくとも一部を除去する工程をを有することを
    特徴とする強誘電体集積回路の製造方法。
  3. 【請求項３】 請求項１において、前記水素バリア層
    は、窒化チタンあるいは窒化シリコンから成ることを特
    徴とする強誘電体集積回路の製造方法。
  4. 【請求項４】 請求項１において、前記金属酸化物材料
    は、少なくとも二つの金属元素を含む酸化物から成るこ
    とを特徴とする強誘電体集積回路の製造方法。
  5. 【請求項５】 請求項４において、前記金属元素の少な
    くとも一つは、前記材料中に過剰量存在することを特徴
    とする強誘電体集積回路の製造方法。
  6. 【請求項６】 請求項１において、金属酸化物材料の薄
    膜は、層状超格子化合物から成ることを特徴とする強誘
    電体集積回路の製造方法。
  7. 【請求項７】 請求項６において、前記層状超格子化合
    物は、ストロンチウム・ビスマス・タンタル・ニオブ酸
    塩から成ることを特徴とする強誘電体集積回路の製造方
    法。
  8. 【請求項８】 請求項７において、前記層状超格子化合
    物は、ビスマスとニオブから成るグループから選ばれた
    金属元素の少なくとも一つが過剰量含まれていることを
    特徴とする強誘電体集積回路の製造方法。
  9. 【請求項９】 請求項１において、前記集積回路部分
    を、４００℃未満の温度でかつ、３０分未満の時間で、
    水素を含む雰囲気で熱処理する工程を含み、前記水素雰
    囲気の水素は、モルパーセントで、０．０１から５０パ
    ーセント含まれていることを特徴とする強誘電体集積回
    路の製造方法。
  10. 【請求項１０】 強誘電体集積回路を製造するための方
    法において、 基板を用意し、 基板上に、下部電極を形成し、 前記下部電極上に、保護部分と犠牲的部分とを有する金
    属酸化物材料の薄膜を形成し、 前記金属酸化物材料の薄膜の保護部分の少なくとも一部
    の上に、直接上部電極を形成し、 前記上部電極の少なくとも一部上で、かつ、金属酸化物
    材料の薄膜の保護部分上に水素バリア層を形成し、この
    水素バリア層を前記犠牲的部分上には形成しないように
    したことを特徴とする強誘電体集積回路の製造方法。
  11. 【請求項１１】 基板と、 前記基板上に形成された保護部分と犠牲的部分とを有す
    る金属酸化物材料の薄膜と、 前記金属酸化物材料の薄膜の保護部分上に、前記犠牲的
    部分上には形成されないように形成された水素バリア層
    とを有することを特徴とする強誘電体集積回路。
  12. 【請求項１２】 請求項１１において、前記水素バリア
    層は、窒化チタンあるいは窒化シリコンから成ることを
    特徴とする強誘電体集積回路の製造方法。
  13. 【請求項１３】 請求項１１において、前記金属酸化物
    材料は、少なくとも二つの金属元素を含む酸化物から成
    ることを特徴とする強誘電体集積回路の製造方法。
  14. 【請求項１４】 請求項１３において、前記金属元素の
    少なくとも一つは、前記材料中に過剰量存在することを
    特徴とする強誘電体集積回路の製造方法。
  15. 【請求項１５】 請求項１１において、金属酸化物材料
    の薄膜は、層状超格子化合物から成ることを特徴とする
    強誘電体集積回路の製造方法。
  16. 【請求項１６】 請求項１５において、前記層状超格子
    化合物は、ストロンチウム・ビスマス・タンタル・ニオ
    ブ酸塩から成ることを特徴とする強誘電体集積回路の製
    造方法。
  17. 【請求項１７】 請求項１６において、前記層状超格子
    化合物は、ビスマスとニオブから成るグループから選ば
    れた金属元素の少なくとも一つが過剰量含まれているこ
    とを特徴とする強誘電体集積回路の製造方法。
  18. 【請求項１８】 基板と、 前記基板上に形成された下部電極と、 前記下部電極上に形成された保護部分と犠牲的部分とを
    有する金属酸化物材料の薄膜と、 前記金属酸化物材料の薄膜の保護部分の少なくとも一部
    分上に形成された上部電極と、 前記上部電極の少なくとも一部分上であって、かつ前記
    金属酸化物材料の薄膜のうち、前記犠牲的部分を除く、
    前記保護部分を覆うように形成された水素バリア層とを
    有することを特徴とする強誘電体集積回路。
  19. 【請求項１９】 強誘電体集積回路を製造するための方
    法において、 基板を用意し、 前記基板上に下部電極を形成し、 前記下部電極上に、金属酸化物材料の薄膜を形成し、 前記金属酸化物材料の少なくとも一部分の上に上部電極
    を形成し、 前記上部電極の少なくとも一部分の上に水素バリア層を
    形成し、 前記上部電極と前記水素バリア層とを同じパターンニン
    グ処理でパターンニングし、これにより、自己整合され
    た上部電極と水素バリア層とを形成するようにしたこと
    を特徴とする強誘電体集積回路の製造方法。
  20. 【請求項２０】 基板と、 基板上に形成された下部電極と、 下部電極上に形成された金属酸化物材料の薄膜と、 金属酸化物薄膜の少なくとも一部分の上に形成された上
    部電極と、 前記上部電極の上に形成された水素バリア層とを有し、 前記上部電極と前記水素バリア層とは、自己整合されて
    いることを特徴とする強誘電体集積回路。
  21. 【請求項２１】 少なくとも、金属酸化物材料から成る
    薄膜を有する強誘電体集積回路の製造方法において、 前記薄膜の一部を、水素を吸収する水素ゲッター部分と
    して使用することを特徴とする強誘電体集積回路の製造
    方法。
  22. 【請求項２２】 請求項２１において、 前記水素ゲッター部分は、前記薄膜の残りの部分を上記
    水素から保護するように作用することを特徴とする強誘
    電体集積回路の製造方法。
  23. 【請求項２３】 請求項２２において、 前記水素ゲッター部分は、上記水素を吸収した後、前記
    薄膜から除去されることを特徴とする強誘電体集積回路
    の製造方法。
JP30696398A 1998-04-17 1998-10-28 強誘電体集積回路の製造方法 Expired - Fee Related JP3636900B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/062,264 US6225156B1 (en) 1998-04-17 1998-04-17 Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US09/062264 1998-04-17

Publications (2)

Publication Number Publication Date
JPH11307734A true JPH11307734A (ja) 1999-11-05
JP3636900B2 JP3636900B2 (ja) 2005-04-06

Family

ID=22041326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30696398A Expired - Fee Related JP3636900B2 (ja) 1998-04-17 1998-10-28 強誘電体集積回路の製造方法

Country Status (5)

Country Link
US (2) US6225156B1 (ja)
EP (1) EP0954031A3 (ja)
JP (1) JP3636900B2 (ja)
KR (1) KR100350166B1 (ja)
CN (1) CN1139979C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109610A (ko) * 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512256B1 (en) * 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
JP3439370B2 (ja) * 1999-04-21 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置の製造方法
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
KR100604662B1 (ko) * 2000-06-30 2006-07-25 주식회사 하이닉스반도체 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
US20020164850A1 (en) 2001-03-02 2002-11-07 Gnadinger Alfred P. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6709875B2 (en) * 2001-08-08 2004-03-23 Agilent Technologies, Inc. Contamination control for embedded ferroelectric device fabrication processes
JP3466174B2 (ja) * 2001-09-27 2003-11-10 沖電気工業株式会社 半導体装置およびその製造方法
JP4383021B2 (ja) * 2002-05-29 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
JP4264708B2 (ja) * 2003-03-18 2009-05-20 セイコーエプソン株式会社 セラミックス膜の製造方法
JP4522088B2 (ja) * 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP4746357B2 (ja) * 2005-06-09 2011-08-10 富士通セミコンダクター株式会社 半導体装置の製造方法
US7345331B1 (en) * 2005-09-23 2008-03-18 United States Of America As Represented By The Secretary Of The Navy Ferroelectric capacitor circuit for sensing hydrogen gas
US8093698B2 (en) * 2006-12-05 2012-01-10 Spansion Llc Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device
US7994892B2 (en) * 2007-06-21 2011-08-09 Jpa Inc. Oxidative opening switch assembly and methods
CN102024747B (zh) * 2009-09-11 2015-02-11 中芯国际集成电路制造(上海)有限公司 功率器件的铝插塞制作方法
US8395196B2 (en) * 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
KR20130137851A (ko) 2012-06-08 2013-12-18 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법
KR102301501B1 (ko) * 2015-01-21 2021-09-13 삼성디스플레이 주식회사 가요성 표시 장치의 제조 방법
US11527702B2 (en) 2018-07-11 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric device with hydrogen getter
CN109285774B (zh) * 2018-09-12 2023-03-24 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
US11322580B2 (en) * 2019-08-05 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Titanium layer as getter layer for hydrogen in a MIM device
CN114583048A (zh) * 2022-05-05 2022-06-03 成都高真科技有限公司 半导体工艺中消除电容漏电的方法、电容和半导体器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
EP0736905B1 (en) * 1993-08-05 2006-01-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device having capacitor and manufacturing method thereof
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
US5622893A (en) 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
JP3621162B2 (ja) 1995-09-25 2005-02-16 富士通株式会社 容量素子及びその製造方法、並びに半導体装置
JP3292004B2 (ja) 1995-10-24 2002-06-17 ソニー株式会社 ビスマス化合物の製造方法
JPH09205181A (ja) 1996-01-26 1997-08-05 Nec Corp 半導体装置
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6211034B1 (en) * 1997-04-14 2001-04-03 Texas Instruments Incorporated Metal patterning with adhesive hardmask layer
JPH11121693A (ja) 1997-10-13 1999-04-30 Matsushita Electron Corp 容量素子およびその製造方法
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010109610A (ko) * 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법

Also Published As

Publication number Publication date
CN1139979C (zh) 2004-02-25
EP0954031A3 (en) 2009-09-02
KR100350166B1 (ko) 2002-08-24
US20010010377A1 (en) 2001-08-02
JP3636900B2 (ja) 2005-04-06
US6225156B1 (en) 2001-05-01
EP0954031A2 (en) 1999-11-03
CN1233074A (zh) 1999-10-27
KR19990083289A (ko) 1999-11-25
US6570202B2 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
JP3636900B2 (ja) 強誘電体集積回路の製造方法
JP3970477B2 (ja) 強誘電体集積回路及びその製造方法
JP3190896B2 (ja) 強誘電体集積回路の製造方法
JP3245564B2 (ja) 強誘電体集積回路の製造方法
US7064374B2 (en) Barrier layers for protecting metal oxides from hydrogen degradation
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6171934B1 (en) Recovery of electronic properties in process-damaged ferroelectrics by voltage-cycling
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
US20010013614A1 (en) Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
KR100334354B1 (ko) 강유전체집적회로의 제조방법
KR20020035620A (ko) 배리어층을 갖는 집적회로와 그 제조방법
KR20010093316A (ko) 커패시터 및 그 제조방법
JPH11307733A (ja) 強誘電体集積回路の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130114

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees