JP4308485B2 - 容量素子の製造方法 - Google Patents
容量素子の製造方法 Download PDFInfo
- Publication number
- JP4308485B2 JP4308485B2 JP2002198125A JP2002198125A JP4308485B2 JP 4308485 B2 JP4308485 B2 JP 4308485B2 JP 2002198125 A JP2002198125 A JP 2002198125A JP 2002198125 A JP2002198125 A JP 2002198125A JP 4308485 B2 JP4308485 B2 JP 4308485B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- ferroelectric
- high dielectric
- hydrogen
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体膜又は高誘電体膜よりなる容量絶縁膜を備える容量素子、特に強誘電体メモリ又は高誘電体メモリとして用いられる容量素子、及びその製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリとしては、プレーナ型構造を使用する１〜６４kbitの小容量のものが量産され始め、最近ではスタック型構造を使用する２５６kbit〜４Mbitの大容量のものが開発の中心となってきている。スタック型の強誘電体メモリを実現するためには、集積度の大幅な向上、ひいては強誘電体メモリの微細化が不可欠であり、このためには、強誘電体キャパシタを形成する工程、トランジスタを形成する工程及び配線工程を形成する工程の間において整合を図ることが重要となる。
【０００３】
このため、例えば、W-CVDを使用するコンタクトの埋め込み技術又はトランジスタの特性回復のために行われる水素雰囲気中での熱処理等に代表されるように、水素雰囲気中で処理されることが多い半導体プロセスにおいて、強誘電体キャパシタが還元されることなく、強誘電体膜の分極特性を維持するかということが課題となる。
【０００４】
図１８は、Ｐｔよりなる下部電極、ＳＢＴよりなる容量絶縁膜及びＰｔよりなる上部電極を有する強誘電体キャパシタに対して、半導体装置の配線工程で通常使用される水素雰囲気中における４００℃の温度下の熱処理を行なった場合の分極量の劣化の度合いを表わしている。図１８において、縦軸は分極量２Ｐｒ（μＣ／ｃｍ2 ）を示し、横軸は水素の混合率を示している。
【０００５】
図１８から明らかなように、水素混合率が０.００１％で劣化が始まり、水素混合率が０.５％以上になると完全にショートしている。このことから、強誘電体膜が水素に対して如何に敏感であるかということが分かる。
【０００６】
従来、例えば特開平１１−８３５５号公報に示されるように、強誘電体キャパシタを水素バリア膜により被覆する技術が一般的である。これは、Ａｌ2Ｏ3に代表される水素バリア膜により、強誘電体キャパシタの形成以後において半導体プロセスで発生する水素の拡散を遮蔽して、強誘電体膜の分極量の劣化を防止するものである。水素バリア膜による強誘電体キャパシタの被覆構造としては、強誘電体キャパシタの周囲を完全に被覆する構造が最も効果が大きい。このようにして、強誘電体キャパシタの水素による分極特性の劣化を防止して、高集積された強誘電体メモリ又は高誘電体メモリを実現している。
【０００７】
以下、周囲が完全に被覆された構造を有する従来の強誘電体キャパシタについて図１９を参照しながら説明する。
【０００８】
図１９に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板２００の上に第１の層間絶縁膜２０１が形成され、該第１の層間絶縁膜２０１の上には第１の水素バリア膜２０２が形成されている。第１の水素バリア膜２０２の上には、下部電極２０３、強誘電体膜よりなる容量絶縁膜２０４及び上部電極２０５から構成される強誘電体キャパシタが形成されており、該強誘電体キャパシタの上面及び側面は第２の水素バリア膜２０６により覆われている。これにより、強誘電体キャパシタの周囲は第１の水素バリア膜２０２及び第２の水素バリア膜２０６により完全に覆われている。
【０００９】
第２の水素バリア膜２０６を覆うように第２の層間絶縁膜２０７が形成され、該第２の層間絶縁膜２０７の上にはバリア層２０８を介して金属配線２０９が形成されている。第１の層間絶縁膜２０１及び第１の水素バリア膜２０２を貫通して延びるように第１のコンタクトプラグ２１１が形成され、該第１のコンタクトプラグ２１１はメモリセルトランジスタと下部電極２０３とを接続している。また、第２の層間絶縁膜２０７及び第２の水素バリア膜２０６を貫通して延びるように第２のコンタクトプラグ２１２が形成され、該第２のコンタクトプラグ２１２は上部電極２０５と金属配線２０９とを接続している。
【００１０】
従来の強誘電体キャパシタの周囲は、第１の水素バリア膜２０２及び第２の水素バリア膜２０６により完全に覆われているため、強誘電体キャパシタに対して還元性雰囲気中における熱処理を施しても、水素が容量絶縁膜１４に拡散することを抑制できるので、容量絶縁膜２０４を構成する強誘電体膜の分極特性の劣化を低減することできる。
【００１１】
ところで、前述の従来例では、強誘電体キャパシタは水素バリア層により完全に覆われていたが、工程数の削減、コストの削減及び集積化の簡易性を図るために、強誘電体キャパシタの上面のみを水素バリア膜で覆う構造も知られている。
【００１２】
【発明が解決しようとする課題】
ところが、本件発明者らが、前述のように周囲が水素バリア膜で覆われた強誘電体キャパシタに対して還元性雰囲気中の熱処理を施したところ、容量絶縁膜を構成する強誘電体膜の分極特性の劣化を完全に防止できないということに気が付いた。
【００１３】
図２０は、周囲が水素バリア膜で覆われた強誘電体キャパシタに対して水素雰囲気中での熱処理を行なう前及び後において強誘電体キャパシタの特性を測定した結果を示している。この実験は、図１９に示す構造において、下部電極１３としてＰｔ／ＩｒＯｘ／Ｉｒ／ＴｉＡｌＮの積層膜を用い、容量絶縁膜１４としてＳＢＴＮ膜を用い、上部電極１５としてＰｔ膜を用い、第１の水素バリア膜１２としてプラズマ窒化シリコン膜を用い、第２の水素バリア膜１６として酸化チタンアルミニウム膜を用いた強誘電体キャパシタに対して、４％水素雰囲気中で熱処理を行なった結果を示している。図２０において、２Ｐｒは分極量（μＣ／ｃｍ2 ）を示し、Ｐｎｖは電圧を印加しない状態が十分に長く継続したときの飽和分極量（μＣ／ｃｍ2 ）を示し、ＢＶＦは強誘電体キャパシタに１０-7Ａ／ｃｍ2 の電流が流れたときの耐圧（Ｖ）を示している。
【００１４】
図１８に示す実験結果を考慮すると、図２０に示す実験では０．００１％以下の水素が強誘電体膜に侵入したこと及び強誘電体膜に侵入する水素の濃度は水素バリア膜により４０００分の１以下に希釈されることが分かる。また、図２０に示す実験結果から、強誘電体キャパシタを水素バリア膜で覆っても、強誘電体膜の劣化を完全に防止できないことが分かる。
【００１５】
そこで、本件発明者らが、水素が強誘電体膜に侵入する経路について検討した結果、第１のコンタクトプラグ２１１及び第２のコンタクトプラグ２１２を経由する第１の拡散パス、第１の水素バリア膜２０２と第２の水素バリア膜２０６とが接する界面よりなる第２の拡散パス、及び第１の水素バリア膜２０２の下地の段差に起因して結晶性が悪くなっている第１の水素バリア膜２０２の結晶粒界よりなる第３の拡散パスを通って水素が強誘電体膜に拡散していることが分かった。
【００１６】
特に、コンタクトプラグを介する第１の拡散パスについては、上部電極の直上部及び下部電極の直下部では導電性の水素バリア膜を設けることは可能であるが、それ以外の部分では、段差部における結晶性の向上及び緻密な水素バリア膜同士の密着性の向上という解決が非常に困難な問題がある。
【００１７】
以上のように、強誘電体キャパシタの周囲を水素バリア膜で完全に覆っても、強誘電体キャパシタに対する還元性雰囲気中の熱処理を施すと、容量絶縁膜を構成する強誘電体膜の分極特性の劣化を完全に防止することができない。
【００１８】
前記に鑑み、本発明は、強誘電体キャパシタに対して還元性雰囲気中の熱処理を施しても、容量絶縁膜を構成する強誘電体膜又は高誘電体膜の分極特性の劣化を確実に防止できるようにすることを目的とする。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る容量素子は、下部電極と、下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極との積層体からなり、容量絶縁膜中に、水素を吸蔵する元素が含まれている。
【００２０】
本発明に係る容量素子によると、下部電極と、強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、上部電極との積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されて、容量絶縁膜に水素が侵入すると、侵入した水素は水素吸蔵元素に吸蔵されるため、水素による容量絶縁膜の分極特性の劣化を防止することができる。
【００２１】
本発明に係る容量素子において、水素を吸蔵する元素は、容量絶縁膜の結晶粒界、格子間位置又は空孔に含まれていることが好ましい。
【００２２】
このようにすると、容量絶縁膜に侵入した水素は水素吸蔵元素に確実に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化を確実に防止することができる。
【００２３】
本発明に係る容量素子において、水素を吸蔵する元素は、酸素と結合していることが好ましい。
【００２４】
このようにすると、容量絶縁膜に侵入した水素は、まず酸素を解離して水素吸蔵元素を還元させるので、つまり水素吸蔵元素を還元させるために消費されるので、水素による容量絶縁膜の分極特性の劣化をより一層防止することができる。
【００２５】
本発明に係る容量素子において、容量絶縁膜はＳＢＴよりなり、水素を吸蔵する元素は、Ｓｃ、Ｔｉ、Ｖ、Ｙ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つであることが好ましい。
【００２６】
このようにすると、これらの元素は水素を吸蔵する能力が高いため、ＳＢＴよりなる容量絶縁膜に含まれると、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００２７】
本発明に係る容量素子は、積層体の少なくとも一部分を覆う水素バリア膜をさらに備えていることが好ましい。
【００２８】
このようにすると、雰囲気中の水素の大部分が水素バリア膜により容量素子への侵入を阻止されると共に、水素バリア膜における被覆形状が悪い場所に発生する結晶粒界又は水素バリア膜同士の接合界面を通過して容量絶縁膜に侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００２９】
本発明に係る第１の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成され、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００３０】
本発明に係る第２の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化した強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３１】
本発明に係る第３の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３２】
本発明に係る第４の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３３】
本発明に係る第５の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、強誘電体膜又は高誘電体膜が結晶化している容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３４】
本発明に係る第６の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成された、水素を吸蔵する元素を含む水素吸蔵元素層と、水素吸蔵元素層の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００３５】
本発明に係る第７の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化した強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３６】
本発明に係る第８の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３７】
本発明に係る第９の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３８】
本発明に係る第１０の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、強誘電体膜又は高誘電体膜が結晶化している容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３９】
本発明に係る第１１の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された、水素を吸蔵する元素を含む水素吸蔵元素層と、水素吸蔵元素層の上に形成された上部電極とからなる積層体を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００４０】
本発明に係る第１２の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化した強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００４１】
本発明に係る第１３の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に第２の導電膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００４２】
本発明に係る第１４の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００４３】
本発明に係る第１５の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、強誘電体膜又は高誘電体膜が結晶化している容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００４４】
本発明に係る第１６の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程と、積層体を覆うように、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００４５】
本発明に係る第１〜第１６の容量素子の製造方法によると、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程を備えているため、下部電極と、強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、上部電極との積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されて、容量絶縁膜に水素が侵入すると、侵入した水素は水素吸蔵元素に吸蔵されるため、水素による容量絶縁膜の分極特性の劣化を防止することができる。
【００４６】
本発明に係る第１〜第１６の容量素子の製造方法は、下部電極、容量絶縁膜及び上部電極よりなる積層体の少なくとも一部を覆う水素バリア層を形成する工程をさらに備えていることが好ましい。
【００４７】
このようにすると、雰囲気中の水素の大部分が水素バリア膜により容量素子への侵入を阻止されると共に、水素バリア膜における被覆形状が悪い場所に発生する結晶粒界又は水素バリア膜同士の接合界面を通過して容量絶縁膜に侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００４８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る容量素子について図１及び図２を参照しながら説明する。尚、図１は第１の実施形態に係る容量素子の断面構造を示している。
【００４９】
図１に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板１００の上に例えばＢＰＳＧ膜よりなる層間絶縁膜１０１が形成されており、該層間絶縁膜１０１の上に、例えば白金よりなる下部電極１０２と、例えばチタン（Ｔｉ）が結晶粒界、格子間位置又は空孔に２５ｗｔ％含まれたＳＢＴ（ＳｒＴａＢｉＯ）よりなる容量絶縁膜１０３と、例えば白金よりなる上部電極１０４との積層体からなる容量素子が形成されている。
【００５０】
層間絶縁膜１０１には、例えばタングステン（Ｗ）よりなるコンタクトプラグ１０６が埋め込まれており、該コンタクトプラグ１０６は半導体基板１００のメモリセルトランジスタと容量素子の下部電極１０２とを接続している。
【００５１】
図２は、第１の実施形態に係る容量素子に対して、水素濃度が０．０１％である水素雰囲気中において熱処理を行なったときの分極特性を示している。尚、図２は、分極量の変化を上部電極１０４と下部電極１０２とのそれぞれプローブ針を接触させて測定した実験結果である。
【００５２】
図２から、容量絶縁膜１０３としてＴｉが２５ｗｔ％含まれたＳＢＴを用いると、ヒステリシス特性が劣化しないと共に上部電極１０４と下部電極１０２とが短絡しないことが分かる。これは、強誘電体膜中の結晶粒界に存在するＴｉが水素を吸蔵することにより、強誘電体膜の還元を抑制できたと判断することができる。
【００５３】
第１の実施形態によると、容量絶縁膜１０３を構成する強誘電体膜に、水素を吸蔵する元素が含まれているため、容量絶縁膜１０３に侵入する水素は水素吸蔵元素に吸蔵されて強誘電体膜を還元させないので、水素による容量絶縁膜１０３の分極特性の劣化を防止することができる。
【００５４】
ところで、容量絶縁膜１０３に水素吸蔵元素である金属が含まれると、容量素子のリーク電流が増加する恐れがある。従って、水素吸蔵元素は酸素と結合した状態でつまり酸化物の状態で容量絶縁膜１０３に含まれることが好ましい。
【００５５】
このようにすると、水素吸蔵元素が安定した状態で容量絶縁膜１０３の内部に存在することができると共に、水素が容量絶縁膜１０３に侵入したときに水素は、水素吸蔵元素と結合している酸素を解離させるために消費されるので、水素による容量絶縁膜１０３の分極特性の劣化をより一層防止することができる。
【００５６】
尚、第１の実施形態においては、水素吸蔵元素として、Ｔｉを単独で用いたが、これに代えて、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つを用いてもよい。
【００５７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る容量素子について図３を参照しながら説明する。図３は第２の実施形態に係る容量素子の断面構造を示している。
【００５８】
図３に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板１１０の上に例えばＢＰＳＧ膜よりなる第１の層間絶縁膜１１１が形成されており、第１の層間絶縁膜１１１の上には、ＳｉＮ膜、ＳｉＯＮ膜、ＴｉＡｌＯ膜又はＡｌ2Ｏ3膜よりなる第１の水素バリア膜１１２が形成されている。第１の水素バリア膜１１２の上には、下部電極１１３、容量絶縁膜１１４及び上部電極１１５の積層体からなる容量素子が形成されている。下部電極１１３は、例えば、ＩｒＯ膜、Ｉｒ膜、ＴｉＡｌＮ膜及びＴｉＮ膜のいずれか１つよりなる単層膜又はこれらの積層膜よりなる下層のバリア層と、例えばＰｔ膜よりなる上層の金属膜とからなる。容量絶縁膜１１４は、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体膜からなる。上部電極１１５は、Ｐｔ膜、Ｉｒ膜及びＩｒＯ膜のいずれか１つよりなる単層膜又はこれらの積層膜からなる。
【００５９】
下部電極１１３、容量絶縁膜１１４及び上部電極１１５からなる容量素子を覆うように、ＳｉＮ膜、ＳｉＯＮ膜、ＴｉＡｌＯ膜又はＡｌ2Ｏ3膜よりなる第２の水素バリア膜１１６が形成されており、第２の水素バリア膜１１６の周縁部は第１の水素バリア膜１１２の周縁部と接続されている。これによって、容量素子は第１の水素バリア膜１１２及び第２の水素バリア膜１１６によって覆われている。
【００６０】
第１の層間絶縁膜１１１の上には、例えばシリコン酸化膜又はオゾンＴＥＯＳ膜よりなる第２の層間絶縁膜１１７が第２の水素バリア膜１１６を覆うように形成されており、第２の層間絶縁膜１１７の上にはバリア膜１１８を介して、Ａｌ／ＴｉＮ／Ｔｉの積層構造を有する金属配線１１９が形成されている。
【００６１】
第１の層間絶縁膜１１１及び第１の水素バリア膜１１２を貫通して延びるように、タングステン又はポリシリコンよりなる第１のコンタクトプラグ１２１が形成されており、該第１のコンタクトプラグ１２１は半導体基板１１０に形成されているメモリセルトランジスタと容量素子の下部電極１１３とを接続している。また、第２の層間絶縁膜１１７及び第２の水素バリア膜１１６を貫通して延びるように、タングステンよりなる第２のコンタクトプラグ１２２が形成されており、該第２のコンタクトプラグ１２２は容量素子の上部電極１１５と金属配線１１９のバリア層１１８とを接続している。
【００６２】
第２の実施形態によると、容量絶縁膜１１４を構成する強誘電体膜に、水素を吸蔵する元素が含まれているため、容量絶縁膜１１４に侵入する水素は水素吸蔵元素に吸蔵されて強誘電体膜を還元させないので、水素による容量絶縁膜１１４の分極特性の劣化を防止することができる。
【００６３】
また、第２の実施形態においては、容量素子は第１の水素バリア膜１１２及び第２の水素バリア膜１１６により覆われているため、水素雰囲気中において熱処理が行なわれた場合、雰囲気中の水素の大部分が第１及び第２の水素バリア膜１１２，１１６により容量素子への侵入を阻止されると共に、第１及び第２の水素バリア膜１１２，１１６における被覆形状が悪い場所に発生する結晶粒界又は第１の水素バリア膜１１２と第２の水素バリア膜１１６との接合界面を通過して容量絶縁膜に侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００６４】
ところで、容量絶縁膜１１４に含まれる水素吸蔵元素は酸素と結合した状態でつまり酸化物の状態で含まれることが好ましい。このようにすると、水素吸蔵元素が安定した状態で容量絶縁膜１１４の内部に存在することができると共に、水素が容量絶縁膜１１４に侵入したときに水素は、水素吸蔵元素と結合している酸素を解離させるために消費されるので、水素による容量絶縁膜１１４の分極特性の劣化をより一層防止することができる。
【００６５】
尚、第２の実施形態においては、上部電極１１５が容量規定口となる構造、つまり上部電極１１５が下部電極１１３よりも小さい構造であったが、これに代えて、下部電極１１３が容量規定口となる構造であってもよい。
【００６６】
また、第２の実施形態においては、容量素子は、第１及び第２の水素バリア層１１２，１１６により完全に覆われていたが、これに代えて、部分的に覆われる構造であってもよい。
【００６７】
（第３の実施形態）
以下、本発明の第３の実施形態に係る容量素子の製造方法について図４(a) 〜(d) 及び図５(a) 〜(c) を参照しながら説明する。
【００６８】
まず、図４(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板１０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜１１を形成した後、該層間絶縁膜１１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ１２を形成する。次に、層間絶縁膜１１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ１２の上端部と接続する下部電極１３Ａを形成する。
【００６９】
次に、図４(b) に示すように、下部電極１３Ａ及び層間絶縁膜１１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜１４を堆積した後、該絶縁膜１４に対してＣＭＰを行なって、下部電極１３Ａの表面を露出させると共に下部電極１３Ａの周囲に絶縁膜１４を残存させる。尚、ここでは、下部電極１３Ａは絶縁膜１４に埋め込まれる構造であるが、これに代えて、下部電極１３Ａが絶縁膜１４の上に形成される構造でもよい。
【００７０】
次に、図４(c) に示すように、下部電極１３Ａ及び絶縁膜１４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素を吸蔵する元素を含む強誘電体膜１５を形成し、その後、強誘電体膜１５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜１５がＳＢＴである場合には約６５０℃である。その後、強誘電体膜１５の上に白金よりなる第２の導電膜１６を堆積する。
【００７１】
次に、図４(d) に示すように、第２の導電膜１６及び強誘電体膜１５をパターニングして、第２の導電膜１６よりなる上部電極１６Ａを形成すると共に強誘電体膜１５よりなる容量絶縁膜１５Ａを形成する。
【００７２】
次に、容量絶縁膜１５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜１５Ａを構成する強誘電体膜を結晶化させると共に、水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図５(a) に示すように、結晶化した容量絶縁膜１５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜１５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【００７３】
次に、図５(b) に示すように、上部電極１６Ａ及び絶縁膜１４の上に全面に亘って、水素バリア膜１７を堆積した後、図５(c) に示すように、水素バリア膜１７をパターニングする。
【００７４】
第３の実施形態によると、容量絶縁膜１５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極１３Ａ、容量絶縁膜１５Ｂ及び上部電極１６Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜１５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜１５Ｂの分極特性の劣化を防止することができる。
【００７５】
また、第３の実施形態によると、容量素子は水素バリア膜１７に覆われているため、水素雰囲気中における熱処理が施されたときには、雰囲気中の水素の大部分が水素バリア膜１７により容量素子への侵入を阻止されると共に、水素バリア膜１７における被覆形状が悪い場所に発生する結晶粒界又は水素バリア膜１７と絶縁膜１４との接合界面を通過して容量絶縁膜１５Ｂに侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜１５Ｂの分極特性の劣化をより効果的に防止することができる。
【００７６】
尚、第３の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜１５Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜１５がパターニングされる前に（図４(c) に示す状態）強誘電体膜１５に対して行なってもよい。この場合、高温の熱処理は、第２の導電膜１６を堆積する前であってもよいし、後であってもよい。
【００７７】
また、第３の実施形態により得られる容量素子は、下部電極１３Ａが容量規定口となる構造であったが、これに代えて、上部電極１６Ａが容量規定口となる構造であってもよい。
【００７８】
（第４の実施形態）
以下、本発明の第４の実施形態に係る容量素子の製造方法について図６(a) 〜(d) 及び図７(a) 〜(c) を参照しながら説明する。
【００７９】
まず、図６(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板２０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜２１を形成した後、該層間絶縁膜２１の上に、ＳｉＮ膜、ＳｉＯＮ膜、ＴｉＡｌＯ膜又はＡｌ2Ｏ3膜等よりなる第１の水素バリア膜２２を堆積する。その後、第１の水素バリア膜２２及び層間絶縁膜２１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ２３を形成する。
【００８０】
次に、図６(b) に示すように、第１の水素バリア膜２２の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ２３の上端部と接続する下部電極２４Ａを形成する。次に、下部電極２４Ａ及び第１の水素バリア膜２２の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜２５を堆積した後、該絶縁膜２５に対してＣＭＰを行なって、下部電極２４Ａの表面を露出させると共に下部電極２４Ａの周囲に絶縁膜２５を残存させる。尚、ここでは、下部電極２４Ａは絶縁膜２５に埋め込まれる構造であるが、これに代えて、下部電極２４Ａが絶縁膜２５の上に形成される構造でもよい。
【００８１】
次に、図６(c) に示すように、下部電極２４Ａ及び絶縁膜２５の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素を吸蔵する元素を含む強誘電体膜２６を形成し、その後、強誘電体膜２６に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜２６がＳＢＴである場合には約６５０℃である。その後、強誘電体膜２６の上に白金よりなる第２の導電膜２７を堆積する。
【００８２】
次に、図６(d) に示すように、第２の導電膜２７及び強誘電体膜２６をパターニングして、第２の導電膜２７よりなる上部電極２７Ａを形成すると共に強誘電体膜２６よりなる容量絶縁膜２６Ａを形成する。
【００８３】
次に、容量絶縁膜２６Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜２６Ａを構成する強誘電体膜を結晶化させると共に、水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図７(a) に示すように、結晶化した容量絶縁膜２６Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜２６Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【００８４】
次に、図７(b) に示すように、上部電極２７Ａ及び第１の水素バリア膜２２の上に全面に亘って、第２の水素バリア膜２８を堆積した後、図８(c) に示すように、第２の水素バリア膜２８をパターニングする。
【００８５】
第４の実施形態によると、容量絶縁膜２６Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極２４Ａ、容量絶縁膜２６Ａ及び上部電極２７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜２６Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜２６Ｂの分極特性の劣化を防止することができる。
【００８６】
また、第４の実施形態によると、容量素子は第１の水素バリア膜２２及び第２の水素バリア膜２８に覆われているため、水素雰囲気中における熱処理が施されたときには、雰囲気中の水素の大部分が第１の水素バリア膜２２及び第２の水素バリア膜２８により容量素子への侵入を阻止されると共に、第１の水素バリア膜２２及び第２の水素バリア膜２８における被覆形状が悪い場所に発生する結晶粒界又は第１の水素バリア膜２２と第２の水素バリア膜２８との接合界面を通過して容量絶縁膜２６Ｂに侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜２６Ｂの分極特性の劣化をより効果的に防止することができる。
【００８７】
尚、第４の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜２６Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜２６がパターニングされる前に（図６(c) に示す状態）強誘電体膜２６に対して高温の熱処理を施してもよい。この場合、高温の熱処理は、第２の導電膜２７を堆積する前であってもよいし、後であってもよい。
【００８８】
また、第４の実施形態により得られる容量素子は、下部電極２４Ａが容量規定口となる構造であったが、これに代えて、上部電極２７Ａが容量規定口となる構造であってもよい。
【００８９】
（第５の実施形態）
以下、本発明の第５の実施形態に係る容量素子の製造方法について図８(a) 〜(c) 及び図９(a) 〜(c) を参照しながら説明する。
【００９０】
まず、図８(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板３０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜３１を形成した後、該層間絶縁膜３１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ３２を形成する。次に、層間絶縁膜３１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ３２の上端部と接続する下部電極３３Ａを形成する。
【００９１】
次に、図８(b) に示すように、下部電極３３Ａ及び層間絶縁膜３１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜３４を堆積した後、該絶縁膜３４に対してＣＭＰを行なって、下部電極３３Ａの表面を露出させると共に下部電極３３Ａの周囲に絶縁膜３４を残存させる。尚、ここでは、下部電極３３Ａは絶縁膜３４に埋め込まれる構造であるが、これに代えて、下部電極３３Ａが絶縁膜３４の上に形成される構造でもよい。
【００９２】
次に、図８(c) に示すように、下部電極３３Ａ及び絶縁膜３４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素を吸蔵する元素を含む強誘電体膜３５を形成し、その後、強誘電体膜３５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜３５がＳＢＴである場合には約６５０℃である。
【００９３】
次に、図９(a) に示すように、強誘電体膜３５をパターニングして容量絶縁膜３５Ａを形成した後、該容量絶縁膜３５の上に白金よりなる第２の導電膜３６を堆積し、その後、図９(b) に示すように、第２の導電膜３６をパターニングして上部電極３６Ａを形成する。
【００９４】
次に、容量絶縁膜３５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜３５Ａを構成する強誘電体膜を結晶化させると共に、水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図９(c) に示すように、結晶化した容量絶縁膜３５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜３５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【００９５】
第５の実施形態によると、容量絶縁膜３５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極３３Ａ、容量絶縁膜３５Ｂ及び上部電極３６Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜３５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜３５Ｂの分極特性の劣化を防止することができる。
【００９６】
尚、第５の実施形態においては、第２の導電膜３６をパターニングして上部電極３６を形成した後に容量絶縁膜３５Ａに高温の熱処理を施したが、これに代えて、第２の導電膜３６をパターニングする前に（図９(a)に示す状態）容量絶縁膜３５Ａに高温の熱処理を施してもよいし、第２の導電膜３６を堆積する前に、容量絶縁膜３５Ａに対して高温の熱処理を施してもよいし、強誘電体膜３５がパターニングされる前に（図８(c)に示す状態）強誘電体膜３５に対して高温の熱処理を施してもよい。
【００９７】
また、第５の実施形態により得られる容量素子は、下部電極３３Ａが容量規定口となる構造であったが、これに代えて、上部電極３６Ａが容量規定口となる構造であってもよい。
【００９８】
（第６の実施形態）
以下、本発明の第６の実施形態に係る容量素子の製造方法について図１０(a) 〜(e) を参照しながら説明する。
【００９９】
まず、図１０(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板４０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜４１を形成した後、該層間絶縁膜４１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ４２を形成する。次に、層間絶縁膜４１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ４２の上端部と接続する下部電極４３Ａを形成する。
【０１００】
次に、図１０(b) に示すように、下部電極４３Ａ及び層間絶縁膜４１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜４４を堆積した後、該絶縁膜４４に対してＣＭＰを行なって、下部電極４３Ａの表面を露出させると共に下部電極４３Ａの周囲に絶縁膜４４を残存させる。尚、ここでは、下部電極４３Ａは絶縁膜４４に埋め込まれる構造であるが、これに代えて、下部電極４３Ａが絶縁膜４４の上に形成される構造でもよい。
【０１０１】
次に、図１０(c) に示すように、下部電極４３Ａ及び絶縁膜４４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜４５を形成する。尚、水素吸蔵元素含有膜４５は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜４５の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。次に、水素吸蔵元素含有膜４５の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜４６を形成し、その後、強誘電体膜４６に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜４６がＳＢＴである場合には約６５０℃である。その後、強誘電体膜４６の上に白金よりなる第２の導電膜４７を堆積する。
【０１０２】
次に、図１０(d) に示すように、第２の導電膜４７及び強誘電体膜４６をパターニングして、第２の導電膜４７よりなる上部電極４７Ａを形成すると共に強誘電体膜４６よりなる容量絶縁膜４６Ａを形成する。
【０１０３】
次に、容量絶縁膜４６Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜４６Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜４５に含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１０(e) に示すように、結晶化した容量絶縁膜４６Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜４５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１０４】
第６の実施形態によると、容量絶縁膜４６Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜４５に含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極４３Ａ、容量絶縁膜４６Ｂ及び上部電極４７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜４６Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜４６Ｂの分極特性の劣化を防止することができる。
【０１０５】
尚、第６の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜４６Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜４６がパターニングされる前（図１０(c) に示す状態）に強誘電体膜４６に対して高温の熱処理を施してもよい。この場合、高温の熱処理は、第２の導電膜４７を堆積する前であってもよいし、後であってもよい。
【０１０６】
また、第６の実施形態により得られる容量素子は、下部電極４３Ａが容量規定口となる構造であったが、これに代えて、上部電極４６Ａが容量規定口となる構造であってもよい。
【０１０７】
（第７の実施形態）
以下、本発明の第７の実施形態に係る容量素子の製造方法について図１１(a) 〜(c) 及び図１２(a) 〜(c) を参照しながら説明する。
【０１０８】
まず、図１１(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板５０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜５１を形成した後、該層間絶縁膜５１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ５２を形成する。次に、層間絶縁膜５１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ５２の上端部と接続する下部電極５３Ａを形成する。
【０１０９】
次に、図１１(b) に示すように、下部電極５３Ａ及び層間絶縁膜５１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜５４を堆積した後、該絶縁膜５４に対してＣＭＰを行なって、下部電極５３Ａの表面を露出させると共に下部電極５３Ａの周囲に絶縁膜５４を残存させる。尚、ここでは、下部電極５３Ａは絶縁膜５４に埋め込まれる構造であるが、これに代えて、下部電極５３Ａが絶縁膜５４の上に形成される構造でもよい。
【０１１０】
次に、図１１(c) に示すように、下部電極５３Ａ及び絶縁膜５４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜５５を形成する。尚、水素吸蔵元素含有膜５５は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜５５の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。次に、水素吸蔵元素含有膜５５の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜５６を形成し、その後、強誘電体膜５６に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜５６がＳＢＴである場合には約６５０℃である。
【０１１１】
次に、図１１(c) に示すように、強誘電体膜５６及び水素吸蔵元素含有膜５５をパターニングして、強誘電体膜５６よりなる容量絶縁膜５６Ａを形成すると共にパターニングされた水素吸蔵元素含有膜５５Ａを形成する。
【０１１２】
次に、図１２(a) に示すように、容量絶縁膜５６Ａ及び絶縁膜５４の上に全面に亘って白金よりなる第２の導電膜５７を形成した後、図１２(b) に示すように、第２の導電膜５７をパターニングして、上部電極５７Ａを形成する。
【０１１３】
次に、容量絶縁膜５６Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜５６Ａを構成する強誘電体膜を結晶化させると共に、パターニングされた水素吸蔵元素含有膜５５Ａに含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１２(c) に示すように、結晶化した容量絶縁膜５６Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜５６Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１１４】
第７の実施形態によると、容量絶縁膜５６Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜５５に含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極５３Ａ、容量絶縁膜５６Ｂ及び上部電極５７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜５６Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜５６Ｂの分極特性の劣化を防止することができる。
【０１１５】
尚、第７の実施形態においては、第２の導電膜５７をパターニングして上部電極５７Ａを形成した後に、パターニングされた強誘電体膜よりなる容量絶縁膜５６Ａに対して高温の熱処理を施したが、これに代えて、第２の導電膜５７をパターニングする前に（図１２(a) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜５６Ａに対して高温の熱処理を施してもよいし、第２の導電膜５７を堆積する前に（図１１(c) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜５６Ａに対して高温の熱処理を施してもよいし、強誘電体膜５６をパターニングする前に（図１１(b) に示す状態）、強誘電体膜５６に対して高温の熱処理を施してもよい。
【０１１６】
また、第７の実施形態により得られる容量素子は、下部電極５３Ａが容量規定口となる構造であったが、これに代えて、上部電極５６Ａが容量規定口となる構造であってもよい。
【０１１７】
（第８の実施形態）
以下、本発明の第８の実施形態に係る容量素子の製造方法について図１３(a) 〜(e) を参照しながら説明する。
【０１１８】
まず、図１３(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板６０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜６１を形成した後、該層間絶縁膜６１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ６２を形成する。次に、層間絶縁膜６１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ６２の上端部と接続する下部電極６３Ａを形成する。
【０１１９】
次に、図１３(b) に示すように、下部電極６３Ａ及び層間絶縁膜６１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜６４を堆積した後、該絶縁膜６４に対してＣＭＰを行なって、下部電極６３Ａの表面を露出させると共に下部電極６３Ａの周囲に絶縁膜６４を残存させる。尚、ここでは、下部電極６３Ａは絶縁膜６４に埋め込まれる構造であるが、これに代えて、下部電極６３Ａが絶縁膜６４の上に形成される構造でもよい。
【０１２０】
次に、図１３(c) に示すように、下部電極６３Ａ及び絶縁膜６４の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜６５を形成し、その後、強誘電体膜６５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜６５がＳＢＴである場合には約６５０℃である。
【０１２１】
次に、強誘電体膜６５の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜６６を形成する。尚、水素吸蔵元素含有膜６６は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜６６の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。その後、水素吸蔵元素含有膜６６の上に白金よりなる第２の導電膜６７を堆積する。
【０１２２】
次に、図１３(d) に示すように、第２の導電膜６７、水素吸蔵元素含有膜６６及び強誘電体膜６５をパターニングして、第２の導電膜６７よりなる上部電極６７Ａ、パターニングされた水素吸蔵元素含有膜６６Ａ、及び強誘電体膜６５よりなる容量絶縁膜６５Ａを形成する。
【０１２３】
次に、容量絶縁膜６５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜６５Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜６６Ａに含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１３(e) に示すように、結晶化した容量絶縁膜６５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜６５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１２４】
第８の実施形態によると、容量絶縁膜６５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜６６Ａに含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極６３Ａ、容量絶縁膜６５Ｂ及び上部電極６７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜６５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜６５Ｂの分極特性の劣化を防止することができる。
【０１２５】
尚、第８の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜６５Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜６５がパターニングされる前に（図１３(c) に示す状態）、強誘電体膜６５に対して高温の熱処理を施してもよい。この場合、高温の熱処理は、第２の導電膜６７を堆積する前であってもよいし、後であってもよい。
【０１２６】
また、第８の実施形態により得られる容量素子は、下部電極６３Ａが容量規定口となる構造であったが、これに代えて、上部電極６７Ａが容量規定口となる構造であってもよい。
【０１２７】
（第９の実施形態）
以下、本発明の第９の実施形態に係る容量素子の製造方法について図１４(a) 〜(c) 及び図１５(a) 〜(c) を参照しながら説明する。
【０１２８】
まず、図１４(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板７０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜７１を形成した後、該層間絶縁膜７１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ７２を形成する。次に、層間絶縁膜７１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ７２の上端部と接続する下部電極７３Ａを形成する。次に、下部電極７３Ａ及び層間絶縁膜７１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜７４を堆積した後、該絶縁膜７４に対してＣＭＰを行なって、下部電極７３Ａの表面を露出させると共に下部電極７３Ａの周囲に絶縁膜７４を残存させる。尚、ここでは、下部電極７３Ａは絶縁膜７４に埋め込まれる構造であるが、これに代えて、下部電極７３Ａが絶縁膜７４の上に形成される構造でもよい。
【０１２９】
次に、図１４(b) に示すように、下部電極７３Ａ及び絶縁膜７４の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜７５を形成し、その後、強誘電体膜７５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜７５がＳＢＴである場合には約６５０℃である。
【０１３０】
次に、強誘電体膜７５の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜７６を形成する。尚、水素吸蔵元素含有膜７６は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜７６の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。
【０１３１】
次に、図１４(c) に示すように、水素吸蔵元素含有膜７６及び強誘電体膜７５をパターニングして、パターニングされた水素吸蔵元素含有膜７６Ａ、及び強誘電体膜７５よりなる容量絶縁膜７５Ａを形成する。
【０１３２】
次に、図１５(a) に示すように、パターニングされた水素吸蔵元素含有膜７６Ａ及び絶縁膜７４の上に全面に亘って白金よりなる第２の導電膜７７を堆積した後、図１５(b) に示すように、第２の導電膜７７をパターニングして上部電極７７Ａを形成する。
【０１３３】
次に、容量絶縁膜７５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜７５Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜７６Ａに含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１５(e) に示すように、結晶化した容量絶縁膜７５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜７５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１３４】
第９の実施形態によると、容量絶縁膜７５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜７６Ａに含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極７３Ａ、容量絶縁膜７５Ｂ及び上部電極７７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜７５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜７５Ｂの分極特性の劣化を防止することができる。
【０１３５】
尚、第９の実施形態においては、第２の導電膜７７をパターニングして上部電極７７Ａを形成した後に、パターニングされた強誘電体膜よりなる容量絶縁膜７５Ａに対して高温の熱処理を施したが、これに代えて、第２の導電膜７７をパターニングする前に（図１５(a) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜７５Ａに対して高温の熱処理を施してもよいし、第２の導電膜７７を堆積する前に（図１４(c) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜７５Ａに対して高温の熱処理を施してもよいし、強誘電体膜７５がパターニングされる前に（図１４(b) に示す状態）、強誘電体膜７５に対して高温の熱処理を施してもよい。
【０１３６】
また、第９の実施形態により得られる容量素子は、下部電極７３Ａが容量規定口となる構造であったが、これに代えて、上部電極７７Ａが容量規定口となる構造であってもよい。
【０１３７】
（第１０の実施形態）
以下、本発明の第１０の実施形態に係る容量素子の製造方法について図１６(a) 〜(c) 及び図１７(a) 〜(c) を参照しながら説明する。
【０１３８】
まず、図１６(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板８０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜８１を形成した後、該層間絶縁膜８１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ８２を形成する。次に、層間絶縁膜８１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ８２の上端部と接続する下部電極８３Ａを形成する。
【０１３９】
次に、図１６(b) に示すように、下部電極８３Ａ及び層間絶縁膜８１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜８４を堆積した後、該絶縁膜８４に対してＣＭＰを行なって、下部電極８３Ａの表面を露出させると共に下部電極８３Ａの周囲に絶縁膜８４を残存させる。尚、ここでは、下部電極８３Ａは絶縁膜８４に埋め込まれる構造であるが、これに代えて、下部電極８３Ａが絶縁膜８４の上に形成される構造でもよい。
【０１４０】
次に、図１６(c) に示すように、下部電極８３Ａ及び絶縁膜８４の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜８５を形成し、その後、強誘電体膜８５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜８５がＳＢＴである場合には約６５０℃である。次に、強誘電体膜８５の上に白金よりなる第２の導電膜８６を堆積する。
【０１４１】
次に、図１７(a) に示すように、第２の導電膜８６及び強誘電体膜８５をパターニングして、第２の導電膜８６よりなる上部電極８６Ａを形成すると共に強誘電体膜８５よりなる容量絶縁膜８５Ａを形成する。
【０１４２】
次に、上部電極８６Ａ及び絶縁膜８４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜８７を形成する。尚、水素吸蔵元素含有膜８７は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜８７の膜厚としては、第３〜第９の実施形態と異なり、特に制約はない。
【０１４３】
次に、容量絶縁膜８５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜８５Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜８７に含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１７(c) に示すように、結晶化した容量絶縁膜８５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜８５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１４４】
第１０の実施形態によると、容量絶縁膜８５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜８７に含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極８３Ａ、容量絶縁膜８５Ｂ及び上部電極８６Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜８５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜８５Ｂの分極特性の劣化を防止することができる。
【０１４５】
尚、第１０の実施形態により得られる容量素子は、下部電極８３Ａが容量規定口となる構造であったが、これに代えて、上部電極８６Ａが容量規定口となる構造であってもよい。
【０１４６】
また、第１〜第１０の実施形態においては、容量絶縁膜は、ＳＢＴ（ＳｒＢｉＴａＯ）であったが、これに代えて、ＰＺＴ（ＰｂＺｒＴｉＯ）、ＢＬＴ（ＢｉＬａＴｉＯ）又はＢＳＴ（ＢａＳｒＴｉＯ）を用いてもよいし、高誘電体膜であってもよい。
【０１４７】
【発明の効果】
本発明に係る容量素子及びその製造方法によると、下部電極と、強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、上部電極との積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されて、容量絶縁膜に水素が侵入すると、侵入した水素は水素吸蔵元素に吸蔵されるため、水素による容量絶縁膜の分極特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る容量素子の断面図である。
【図２】第１の実施形態に係る容量素子に対して、水素濃度が０．０１％である水素雰囲気中において熱処理を行なったときの分極特性を示す図である。
【図３】第２の実施形態に係る容量素子の断面図である。
【図４】 (a) 〜(d) は第３の実施形態に係る容量素子の製造方法を示す図である。
【図５】 (a) 〜(c) は第３の実施形態に係る容量素子の製造方法を示す図である。
【図６】 (a) 〜(d) は第４の実施形態に係る容量素子の製造方法を示す図である。
【図７】 (a) 〜(c) は第４の実施形態に係る容量素子の製造方法を示す図である。
【図８】 (a) 〜(c) は第５の実施形態に係る容量素子の製造方法を示す図である。
【図９】 (a) 〜(c) は第５の実施形態に係る容量素子の製造方法を示す図である。
【図１０】 (a) 〜(e) は第６の実施形態に係る容量素子の製造方法を示す図である。
【図１１】 (a) 〜(c) は第７の実施形態に係る容量素子の製造方法を示す図である。
【図１２】 (a) 〜(c) は第７の実施形態に係る容量素子の製造方法を示す図である。
【図１３】 (a) 〜(e) は第８の実施形態に係る容量素子の製造方法を示す図である。
【図１４】 (a) 〜(c) は第９の実施形態に係る容量素子の製造方法を示す図である。
【図１５】 (a) 〜(c) は第９の実施形態に係る容量素子の製造方法を示す図である。
【図１６】 (a) 〜(c) は第１０の実施形態に係る容量素子の製造方法を示す図である。
【図１７】 (a) 〜(c) は第１０の実施形態に係る容量素子の製造方法を示す図である。
【図１８】Ｐｔよりなる下部電極、ＳＢＴよりなる容量絶縁膜及びＰｔよりなる上部電極を有する強誘電体キャパシタに対して、水素雰囲気中における４００℃の熱処理を施したときの分極量の劣化の度合いを示す図である。
【図１９】従来の強誘電体キャパシタの断面図である。
【図２０】周囲が水素バリア膜で覆われた強誘電体キャパシタに対して水素雰囲気中での熱処理を行なう前及び後における強誘電体キャパシタの特性を示す図である。
【符号の説明】
１０ 半導体基板
１１ 層間絶縁膜
１２ コンタクトプラグ
１３Ａ 下部電極
１４ 絶縁膜
１５ 強誘電体膜
１５Ａ 容量絶縁膜
１６Ｂ 結晶化した容量絶縁膜
１６ 第２の導電膜
１６Ａ 上部電極
１７ 水素バリア膜
２０ 半導体基板
２１ 層間絶縁膜
２２ 第１の水素バリア膜
２３ コンタクトプラグ
２４Ａ 下部電極
２５ 絶縁膜
２６ 強誘電体膜
２６Ａ 容量絶縁膜
２６Ｂ 結晶化した容量絶縁膜
２７ 第２の導電膜
２７Ａ 上部電極
２８ 第２の水素バリア膜
３０ 半導体基板
３１ 層間絶縁膜
３２ コンタクトプラグ
３３Ａ 下部電極
３４ 絶縁膜
３５ 強誘電体膜
３５Ａ 容量絶縁膜
３５Ｂ 結晶化した容量絶縁膜
３６ 第２の導電膜
３６Ａ 上部電極
４０ 半導体基板
４１ 層間絶縁膜
４２ コンタクトプラグ
４３Ａ 下部電極
４４ 絶縁膜
４５ 水素吸蔵元素含有膜
４６ 強誘電体膜
４６Ａ 容量絶縁膜
４６Ｂ 結晶化した容量絶縁膜
４７ 第２の導電膜
４７Ａ 上部電極
５０ 半導体基板
５１ 層間絶縁膜
５２ コンタクトプラグ
５３Ａ 下部電極
５４ 絶縁膜
５５ 水素吸蔵元素含有膜
５６ 強誘電体膜
５６Ａ 容量絶縁膜
５６Ｂ 結晶化した容量絶縁膜
５７ 第２の導電膜
５７Ａ 上部電極
６０ 半導体基板
６１ 層間絶縁膜
６２ コンタクトプラグ
６３Ａ 下部電極
６４ 絶縁膜
６５ 強誘電体膜
６５Ａ 容量絶縁膜
６５Ｂ 結晶化した容量絶縁膜
６６ 水素吸蔵元素含有膜
６７ 第２の導電膜
６７Ａ 上部電極
７０ 半導体基板
７１ 層間絶縁膜
７２ コンタクトプラグ
７３Ａ 下部電極
７４ 絶縁膜
７５ 強誘電体膜
７５Ａ 容量絶縁膜
７５Ｂ 結晶化した容量絶縁膜
７６ 水素吸蔵元素含有膜
７６Ａ パターニングされた水素吸蔵元素含有膜
７７ 第２の導電膜
７７Ａ 上部電極
１００ 半導体基板
１０１ 層間絶縁膜
１０２ 下部電極
１０３ 容量絶縁膜
１０４ 上部電極
１０６ コンタクトプラグ
１１０ 半導体基板
１１１ 第１の層間絶縁膜
１１２ 第１の水素バリア膜
１１３ 下部電極
１１４ 容量絶縁膜
１１５ 上部電極
１１６ 第２の水素バリア膜
１１７ 第２の層間絶縁膜
１１８ バリア膜
１１９ 金属配線
１２１ 第１のコンタクトプラグ
１２２ 第２のコンタクトプラグ
【発明の属する技術分野】
本発明は、強誘電体膜又は高誘電体膜よりなる容量絶縁膜を備える容量素子、特に強誘電体メモリ又は高誘電体メモリとして用いられる容量素子、及びその製造方法に関する。
【０００２】
【従来の技術】
強誘電体メモリとしては、プレーナ型構造を使用する１〜６４kbitの小容量のものが量産され始め、最近ではスタック型構造を使用する２５６kbit〜４Mbitの大容量のものが開発の中心となってきている。スタック型の強誘電体メモリを実現するためには、集積度の大幅な向上、ひいては強誘電体メモリの微細化が不可欠であり、このためには、強誘電体キャパシタを形成する工程、トランジスタを形成する工程及び配線工程を形成する工程の間において整合を図ることが重要となる。
【０００３】
このため、例えば、W-CVDを使用するコンタクトの埋め込み技術又はトランジスタの特性回復のために行われる水素雰囲気中での熱処理等に代表されるように、水素雰囲気中で処理されることが多い半導体プロセスにおいて、強誘電体キャパシタが還元されることなく、強誘電体膜の分極特性を維持するかということが課題となる。
【０００４】
図１８は、Ｐｔよりなる下部電極、ＳＢＴよりなる容量絶縁膜及びＰｔよりなる上部電極を有する強誘電体キャパシタに対して、半導体装置の配線工程で通常使用される水素雰囲気中における４００℃の温度下の熱処理を行なった場合の分極量の劣化の度合いを表わしている。図１８において、縦軸は分極量２Ｐｒ（μＣ／ｃｍ2 ）を示し、横軸は水素の混合率を示している。
【０００５】
図１８から明らかなように、水素混合率が０.００１％で劣化が始まり、水素混合率が０.５％以上になると完全にショートしている。このことから、強誘電体膜が水素に対して如何に敏感であるかということが分かる。
【０００６】
従来、例えば特開平１１−８３５５号公報に示されるように、強誘電体キャパシタを水素バリア膜により被覆する技術が一般的である。これは、Ａｌ2Ｏ3に代表される水素バリア膜により、強誘電体キャパシタの形成以後において半導体プロセスで発生する水素の拡散を遮蔽して、強誘電体膜の分極量の劣化を防止するものである。水素バリア膜による強誘電体キャパシタの被覆構造としては、強誘電体キャパシタの周囲を完全に被覆する構造が最も効果が大きい。このようにして、強誘電体キャパシタの水素による分極特性の劣化を防止して、高集積された強誘電体メモリ又は高誘電体メモリを実現している。
【０００７】
以下、周囲が完全に被覆された構造を有する従来の強誘電体キャパシタについて図１９を参照しながら説明する。
【０００８】
図１９に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板２００の上に第１の層間絶縁膜２０１が形成され、該第１の層間絶縁膜２０１の上には第１の水素バリア膜２０２が形成されている。第１の水素バリア膜２０２の上には、下部電極２０３、強誘電体膜よりなる容量絶縁膜２０４及び上部電極２０５から構成される強誘電体キャパシタが形成されており、該強誘電体キャパシタの上面及び側面は第２の水素バリア膜２０６により覆われている。これにより、強誘電体キャパシタの周囲は第１の水素バリア膜２０２及び第２の水素バリア膜２０６により完全に覆われている。
【０００９】
第２の水素バリア膜２０６を覆うように第２の層間絶縁膜２０７が形成され、該第２の層間絶縁膜２０７の上にはバリア層２０８を介して金属配線２０９が形成されている。第１の層間絶縁膜２０１及び第１の水素バリア膜２０２を貫通して延びるように第１のコンタクトプラグ２１１が形成され、該第１のコンタクトプラグ２１１はメモリセルトランジスタと下部電極２０３とを接続している。また、第２の層間絶縁膜２０７及び第２の水素バリア膜２０６を貫通して延びるように第２のコンタクトプラグ２１２が形成され、該第２のコンタクトプラグ２１２は上部電極２０５と金属配線２０９とを接続している。
【００１０】
従来の強誘電体キャパシタの周囲は、第１の水素バリア膜２０２及び第２の水素バリア膜２０６により完全に覆われているため、強誘電体キャパシタに対して還元性雰囲気中における熱処理を施しても、水素が容量絶縁膜１４に拡散することを抑制できるので、容量絶縁膜２０４を構成する強誘電体膜の分極特性の劣化を低減することできる。
【００１１】
ところで、前述の従来例では、強誘電体キャパシタは水素バリア層により完全に覆われていたが、工程数の削減、コストの削減及び集積化の簡易性を図るために、強誘電体キャパシタの上面のみを水素バリア膜で覆う構造も知られている。
【００１２】
【発明が解決しようとする課題】
ところが、本件発明者らが、前述のように周囲が水素バリア膜で覆われた強誘電体キャパシタに対して還元性雰囲気中の熱処理を施したところ、容量絶縁膜を構成する強誘電体膜の分極特性の劣化を完全に防止できないということに気が付いた。
【００１３】
図２０は、周囲が水素バリア膜で覆われた強誘電体キャパシタに対して水素雰囲気中での熱処理を行なう前及び後において強誘電体キャパシタの特性を測定した結果を示している。この実験は、図１９に示す構造において、下部電極１３としてＰｔ／ＩｒＯｘ／Ｉｒ／ＴｉＡｌＮの積層膜を用い、容量絶縁膜１４としてＳＢＴＮ膜を用い、上部電極１５としてＰｔ膜を用い、第１の水素バリア膜１２としてプラズマ窒化シリコン膜を用い、第２の水素バリア膜１６として酸化チタンアルミニウム膜を用いた強誘電体キャパシタに対して、４％水素雰囲気中で熱処理を行なった結果を示している。図２０において、２Ｐｒは分極量（μＣ／ｃｍ2 ）を示し、Ｐｎｖは電圧を印加しない状態が十分に長く継続したときの飽和分極量（μＣ／ｃｍ2 ）を示し、ＢＶＦは強誘電体キャパシタに１０-7Ａ／ｃｍ2 の電流が流れたときの耐圧（Ｖ）を示している。
【００１４】
図１８に示す実験結果を考慮すると、図２０に示す実験では０．００１％以下の水素が強誘電体膜に侵入したこと及び強誘電体膜に侵入する水素の濃度は水素バリア膜により４０００分の１以下に希釈されることが分かる。また、図２０に示す実験結果から、強誘電体キャパシタを水素バリア膜で覆っても、強誘電体膜の劣化を完全に防止できないことが分かる。
【００１５】
そこで、本件発明者らが、水素が強誘電体膜に侵入する経路について検討した結果、第１のコンタクトプラグ２１１及び第２のコンタクトプラグ２１２を経由する第１の拡散パス、第１の水素バリア膜２０２と第２の水素バリア膜２０６とが接する界面よりなる第２の拡散パス、及び第１の水素バリア膜２０２の下地の段差に起因して結晶性が悪くなっている第１の水素バリア膜２０２の結晶粒界よりなる第３の拡散パスを通って水素が強誘電体膜に拡散していることが分かった。
【００１６】
特に、コンタクトプラグを介する第１の拡散パスについては、上部電極の直上部及び下部電極の直下部では導電性の水素バリア膜を設けることは可能であるが、それ以外の部分では、段差部における結晶性の向上及び緻密な水素バリア膜同士の密着性の向上という解決が非常に困難な問題がある。
【００１７】
以上のように、強誘電体キャパシタの周囲を水素バリア膜で完全に覆っても、強誘電体キャパシタに対する還元性雰囲気中の熱処理を施すと、容量絶縁膜を構成する強誘電体膜の分極特性の劣化を完全に防止することができない。
【００１８】
前記に鑑み、本発明は、強誘電体キャパシタに対して還元性雰囲気中の熱処理を施しても、容量絶縁膜を構成する強誘電体膜又は高誘電体膜の分極特性の劣化を確実に防止できるようにすることを目的とする。
【００１９】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る容量素子は、下部電極と、下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極との積層体からなり、容量絶縁膜中に、水素を吸蔵する元素が含まれている。
【００２０】
本発明に係る容量素子によると、下部電極と、強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、上部電極との積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されて、容量絶縁膜に水素が侵入すると、侵入した水素は水素吸蔵元素に吸蔵されるため、水素による容量絶縁膜の分極特性の劣化を防止することができる。
【００２１】
本発明に係る容量素子において、水素を吸蔵する元素は、容量絶縁膜の結晶粒界、格子間位置又は空孔に含まれていることが好ましい。
【００２２】
このようにすると、容量絶縁膜に侵入した水素は水素吸蔵元素に確実に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化を確実に防止することができる。
【００２３】
本発明に係る容量素子において、水素を吸蔵する元素は、酸素と結合していることが好ましい。
【００２４】
このようにすると、容量絶縁膜に侵入した水素は、まず酸素を解離して水素吸蔵元素を還元させるので、つまり水素吸蔵元素を還元させるために消費されるので、水素による容量絶縁膜の分極特性の劣化をより一層防止することができる。
【００２５】
本発明に係る容量素子において、容量絶縁膜はＳＢＴよりなり、水素を吸蔵する元素は、Ｓｃ、Ｔｉ、Ｖ、Ｙ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つであることが好ましい。
【００２６】
このようにすると、これらの元素は水素を吸蔵する能力が高いため、ＳＢＴよりなる容量絶縁膜に含まれると、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００２７】
本発明に係る容量素子は、積層体の少なくとも一部分を覆う水素バリア膜をさらに備えていることが好ましい。
【００２８】
このようにすると、雰囲気中の水素の大部分が水素バリア膜により容量素子への侵入を阻止されると共に、水素バリア膜における被覆形状が悪い場所に発生する結晶粒界又は水素バリア膜同士の接合界面を通過して容量絶縁膜に侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００２９】
本発明に係る第１の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成され、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００３０】
本発明に係る第２の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化した強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３１】
本発明に係る第３の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３２】
本発明に係る第４の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３３】
本発明に係る第５の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、強誘電体膜又は高誘電体膜が結晶化している容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３４】
本発明に係る第６の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成された、水素を吸蔵する元素を含む水素吸蔵元素層と、水素吸蔵元素層の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００３５】
本発明に係る第７の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化した強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３６】
本発明に係る第８の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００３７】
本発明に係る第９の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３８】
本発明に係る第１０の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、強誘電体膜又は高誘電体膜が結晶化している容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００３９】
本発明に係る第１１の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された、水素を吸蔵する元素を含む水素吸蔵元素層と、水素吸蔵元素層の上に形成された上部電極とからなる積層体を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００４０】
本発明に係る第１２の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化した強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００４１】
本発明に係る第１３の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、水素吸蔵元素層の上に第２の導電膜を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、第２の導電膜をパターニングして上部電極を形成する工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程とを備えている。
【００４２】
本発明に係る第１４の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、強誘電体膜又は高誘電体膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、結晶化している強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００４３】
本発明に係る第１５の容量素子の製造方法は、半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程と、強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれる水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程と、強誘電体膜又は高誘電体膜が結晶化している容量絶縁膜の上に第２の導電膜を堆積する工程と、第２の導電膜をパターニングして上部電極を形成する工程とを備えている。
【００４４】
本発明に係る第１６の容量素子の製造方法は、半導体基板上に、下部電極と、下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程と、積層体を覆うように、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程と、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程とを備えている。
【００４５】
本発明に係る第１〜第１６の容量素子の製造方法によると、容量絶縁膜に熱処理を施して、強誘電体膜又は高誘電体膜を結晶化させると共に水素吸蔵元素層に含まれている水素を吸蔵する元素を強誘電体膜又は高誘電体膜の結晶粒界、格子間位置又は空孔に配置させる工程を備えているため、下部電極と、強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、上部電極との積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されて、容量絶縁膜に水素が侵入すると、侵入した水素は水素吸蔵元素に吸蔵されるため、水素による容量絶縁膜の分極特性の劣化を防止することができる。
【００４６】
本発明に係る第１〜第１６の容量素子の製造方法は、下部電極、容量絶縁膜及び上部電極よりなる積層体の少なくとも一部を覆う水素バリア層を形成する工程をさらに備えていることが好ましい。
【００４７】
このようにすると、雰囲気中の水素の大部分が水素バリア膜により容量素子への侵入を阻止されると共に、水素バリア膜における被覆形状が悪い場所に発生する結晶粒界又は水素バリア膜同士の接合界面を通過して容量絶縁膜に侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００４８】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る容量素子について図１及び図２を参照しながら説明する。尚、図１は第１の実施形態に係る容量素子の断面構造を示している。
【００４９】
図１に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板１００の上に例えばＢＰＳＧ膜よりなる層間絶縁膜１０１が形成されており、該層間絶縁膜１０１の上に、例えば白金よりなる下部電極１０２と、例えばチタン（Ｔｉ）が結晶粒界、格子間位置又は空孔に２５ｗｔ％含まれたＳＢＴ（ＳｒＴａＢｉＯ）よりなる容量絶縁膜１０３と、例えば白金よりなる上部電極１０４との積層体からなる容量素子が形成されている。
【００５０】
層間絶縁膜１０１には、例えばタングステン（Ｗ）よりなるコンタクトプラグ１０６が埋め込まれており、該コンタクトプラグ１０６は半導体基板１００のメモリセルトランジスタと容量素子の下部電極１０２とを接続している。
【００５１】
図２は、第１の実施形態に係る容量素子に対して、水素濃度が０．０１％である水素雰囲気中において熱処理を行なったときの分極特性を示している。尚、図２は、分極量の変化を上部電極１０４と下部電極１０２とのそれぞれプローブ針を接触させて測定した実験結果である。
【００５２】
図２から、容量絶縁膜１０３としてＴｉが２５ｗｔ％含まれたＳＢＴを用いると、ヒステリシス特性が劣化しないと共に上部電極１０４と下部電極１０２とが短絡しないことが分かる。これは、強誘電体膜中の結晶粒界に存在するＴｉが水素を吸蔵することにより、強誘電体膜の還元を抑制できたと判断することができる。
【００５３】
第１の実施形態によると、容量絶縁膜１０３を構成する強誘電体膜に、水素を吸蔵する元素が含まれているため、容量絶縁膜１０３に侵入する水素は水素吸蔵元素に吸蔵されて強誘電体膜を還元させないので、水素による容量絶縁膜１０３の分極特性の劣化を防止することができる。
【００５４】
ところで、容量絶縁膜１０３に水素吸蔵元素である金属が含まれると、容量素子のリーク電流が増加する恐れがある。従って、水素吸蔵元素は酸素と結合した状態でつまり酸化物の状態で容量絶縁膜１０３に含まれることが好ましい。
【００５５】
このようにすると、水素吸蔵元素が安定した状態で容量絶縁膜１０３の内部に存在することができると共に、水素が容量絶縁膜１０３に侵入したときに水素は、水素吸蔵元素と結合している酸素を解離させるために消費されるので、水素による容量絶縁膜１０３の分極特性の劣化をより一層防止することができる。
【００５６】
尚、第１の実施形態においては、水素吸蔵元素として、Ｔｉを単独で用いたが、これに代えて、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つを用いてもよい。
【００５７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る容量素子について図３を参照しながら説明する。図３は第２の実施形態に係る容量素子の断面構造を示している。
【００５８】
図３に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板１１０の上に例えばＢＰＳＧ膜よりなる第１の層間絶縁膜１１１が形成されており、第１の層間絶縁膜１１１の上には、ＳｉＮ膜、ＳｉＯＮ膜、ＴｉＡｌＯ膜又はＡｌ2Ｏ3膜よりなる第１の水素バリア膜１１２が形成されている。第１の水素バリア膜１１２の上には、下部電極１１３、容量絶縁膜１１４及び上部電極１１５の積層体からなる容量素子が形成されている。下部電極１１３は、例えば、ＩｒＯ膜、Ｉｒ膜、ＴｉＡｌＮ膜及びＴｉＮ膜のいずれか１つよりなる単層膜又はこれらの積層膜よりなる下層のバリア層と、例えばＰｔ膜よりなる上層の金属膜とからなる。容量絶縁膜１１４は、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体膜からなる。上部電極１１５は、Ｐｔ膜、Ｉｒ膜及びＩｒＯ膜のいずれか１つよりなる単層膜又はこれらの積層膜からなる。
【００５９】
下部電極１１３、容量絶縁膜１１４及び上部電極１１５からなる容量素子を覆うように、ＳｉＮ膜、ＳｉＯＮ膜、ＴｉＡｌＯ膜又はＡｌ2Ｏ3膜よりなる第２の水素バリア膜１１６が形成されており、第２の水素バリア膜１１６の周縁部は第１の水素バリア膜１１２の周縁部と接続されている。これによって、容量素子は第１の水素バリア膜１１２及び第２の水素バリア膜１１６によって覆われている。
【００６０】
第１の層間絶縁膜１１１の上には、例えばシリコン酸化膜又はオゾンＴＥＯＳ膜よりなる第２の層間絶縁膜１１７が第２の水素バリア膜１１６を覆うように形成されており、第２の層間絶縁膜１１７の上にはバリア膜１１８を介して、Ａｌ／ＴｉＮ／Ｔｉの積層構造を有する金属配線１１９が形成されている。
【００６１】
第１の層間絶縁膜１１１及び第１の水素バリア膜１１２を貫通して延びるように、タングステン又はポリシリコンよりなる第１のコンタクトプラグ１２１が形成されており、該第１のコンタクトプラグ１２１は半導体基板１１０に形成されているメモリセルトランジスタと容量素子の下部電極１１３とを接続している。また、第２の層間絶縁膜１１７及び第２の水素バリア膜１１６を貫通して延びるように、タングステンよりなる第２のコンタクトプラグ１２２が形成されており、該第２のコンタクトプラグ１２２は容量素子の上部電極１１５と金属配線１１９のバリア層１１８とを接続している。
【００６２】
第２の実施形態によると、容量絶縁膜１１４を構成する強誘電体膜に、水素を吸蔵する元素が含まれているため、容量絶縁膜１１４に侵入する水素は水素吸蔵元素に吸蔵されて強誘電体膜を還元させないので、水素による容量絶縁膜１１４の分極特性の劣化を防止することができる。
【００６３】
また、第２の実施形態においては、容量素子は第１の水素バリア膜１１２及び第２の水素バリア膜１１６により覆われているため、水素雰囲気中において熱処理が行なわれた場合、雰囲気中の水素の大部分が第１及び第２の水素バリア膜１１２，１１６により容量素子への侵入を阻止されると共に、第１及び第２の水素バリア膜１１２，１１６における被覆形状が悪い場所に発生する結晶粒界又は第１の水素バリア膜１１２と第２の水素バリア膜１１６との接合界面を通過して容量絶縁膜に侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜の分極特性の劣化をより効果的に防止することができる。
【００６４】
ところで、容量絶縁膜１１４に含まれる水素吸蔵元素は酸素と結合した状態でつまり酸化物の状態で含まれることが好ましい。このようにすると、水素吸蔵元素が安定した状態で容量絶縁膜１１４の内部に存在することができると共に、水素が容量絶縁膜１１４に侵入したときに水素は、水素吸蔵元素と結合している酸素を解離させるために消費されるので、水素による容量絶縁膜１１４の分極特性の劣化をより一層防止することができる。
【００６５】
尚、第２の実施形態においては、上部電極１１５が容量規定口となる構造、つまり上部電極１１５が下部電極１１３よりも小さい構造であったが、これに代えて、下部電極１１３が容量規定口となる構造であってもよい。
【００６６】
また、第２の実施形態においては、容量素子は、第１及び第２の水素バリア層１１２，１１６により完全に覆われていたが、これに代えて、部分的に覆われる構造であってもよい。
【００６７】
（第３の実施形態）
以下、本発明の第３の実施形態に係る容量素子の製造方法について図４(a) 〜(d) 及び図５(a) 〜(c) を参照しながら説明する。
【００６８】
まず、図４(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板１０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜１１を形成した後、該層間絶縁膜１１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ１２を形成する。次に、層間絶縁膜１１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ１２の上端部と接続する下部電極１３Ａを形成する。
【００６９】
次に、図４(b) に示すように、下部電極１３Ａ及び層間絶縁膜１１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜１４を堆積した後、該絶縁膜１４に対してＣＭＰを行なって、下部電極１３Ａの表面を露出させると共に下部電極１３Ａの周囲に絶縁膜１４を残存させる。尚、ここでは、下部電極１３Ａは絶縁膜１４に埋め込まれる構造であるが、これに代えて、下部電極１３Ａが絶縁膜１４の上に形成される構造でもよい。
【００７０】
次に、図４(c) に示すように、下部電極１３Ａ及び絶縁膜１４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素を吸蔵する元素を含む強誘電体膜１５を形成し、その後、強誘電体膜１５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜１５がＳＢＴである場合には約６５０℃である。その後、強誘電体膜１５の上に白金よりなる第２の導電膜１６を堆積する。
【００７１】
次に、図４(d) に示すように、第２の導電膜１６及び強誘電体膜１５をパターニングして、第２の導電膜１６よりなる上部電極１６Ａを形成すると共に強誘電体膜１５よりなる容量絶縁膜１５Ａを形成する。
【００７２】
次に、容量絶縁膜１５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜１５Ａを構成する強誘電体膜を結晶化させると共に、水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図５(a) に示すように、結晶化した容量絶縁膜１５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜１５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【００７３】
次に、図５(b) に示すように、上部電極１６Ａ及び絶縁膜１４の上に全面に亘って、水素バリア膜１７を堆積した後、図５(c) に示すように、水素バリア膜１７をパターニングする。
【００７４】
第３の実施形態によると、容量絶縁膜１５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極１３Ａ、容量絶縁膜１５Ｂ及び上部電極１６Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜１５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜１５Ｂの分極特性の劣化を防止することができる。
【００７５】
また、第３の実施形態によると、容量素子は水素バリア膜１７に覆われているため、水素雰囲気中における熱処理が施されたときには、雰囲気中の水素の大部分が水素バリア膜１７により容量素子への侵入を阻止されると共に、水素バリア膜１７における被覆形状が悪い場所に発生する結晶粒界又は水素バリア膜１７と絶縁膜１４との接合界面を通過して容量絶縁膜１５Ｂに侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜１５Ｂの分極特性の劣化をより効果的に防止することができる。
【００７６】
尚、第３の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜１５Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜１５がパターニングされる前に（図４(c) に示す状態）強誘電体膜１５に対して行なってもよい。この場合、高温の熱処理は、第２の導電膜１６を堆積する前であってもよいし、後であってもよい。
【００７７】
また、第３の実施形態により得られる容量素子は、下部電極１３Ａが容量規定口となる構造であったが、これに代えて、上部電極１６Ａが容量規定口となる構造であってもよい。
【００７８】
（第４の実施形態）
以下、本発明の第４の実施形態に係る容量素子の製造方法について図６(a) 〜(d) 及び図７(a) 〜(c) を参照しながら説明する。
【００７９】
まず、図６(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板２０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜２１を形成した後、該層間絶縁膜２１の上に、ＳｉＮ膜、ＳｉＯＮ膜、ＴｉＡｌＯ膜又はＡｌ2Ｏ3膜等よりなる第１の水素バリア膜２２を堆積する。その後、第１の水素バリア膜２２及び層間絶縁膜２１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ２３を形成する。
【００８０】
次に、図６(b) に示すように、第１の水素バリア膜２２の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ２３の上端部と接続する下部電極２４Ａを形成する。次に、下部電極２４Ａ及び第１の水素バリア膜２２の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜２５を堆積した後、該絶縁膜２５に対してＣＭＰを行なって、下部電極２４Ａの表面を露出させると共に下部電極２４Ａの周囲に絶縁膜２５を残存させる。尚、ここでは、下部電極２４Ａは絶縁膜２５に埋め込まれる構造であるが、これに代えて、下部電極２４Ａが絶縁膜２５の上に形成される構造でもよい。
【００８１】
次に、図６(c) に示すように、下部電極２４Ａ及び絶縁膜２５の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素を吸蔵する元素を含む強誘電体膜２６を形成し、その後、強誘電体膜２６に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜２６がＳＢＴである場合には約６５０℃である。その後、強誘電体膜２６の上に白金よりなる第２の導電膜２７を堆積する。
【００８２】
次に、図６(d) に示すように、第２の導電膜２７及び強誘電体膜２６をパターニングして、第２の導電膜２７よりなる上部電極２７Ａを形成すると共に強誘電体膜２６よりなる容量絶縁膜２６Ａを形成する。
【００８３】
次に、容量絶縁膜２６Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜２６Ａを構成する強誘電体膜を結晶化させると共に、水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図７(a) に示すように、結晶化した容量絶縁膜２６Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜２６Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【００８４】
次に、図７(b) に示すように、上部電極２７Ａ及び第１の水素バリア膜２２の上に全面に亘って、第２の水素バリア膜２８を堆積した後、図８(c) に示すように、第２の水素バリア膜２８をパターニングする。
【００８５】
第４の実施形態によると、容量絶縁膜２６Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極２４Ａ、容量絶縁膜２６Ａ及び上部電極２７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜２６Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜２６Ｂの分極特性の劣化を防止することができる。
【００８６】
また、第４の実施形態によると、容量素子は第１の水素バリア膜２２及び第２の水素バリア膜２８に覆われているため、水素雰囲気中における熱処理が施されたときには、雰囲気中の水素の大部分が第１の水素バリア膜２２及び第２の水素バリア膜２８により容量素子への侵入を阻止されると共に、第１の水素バリア膜２２及び第２の水素バリア膜２８における被覆形状が悪い場所に発生する結晶粒界又は第１の水素バリア膜２２と第２の水素バリア膜２８との接合界面を通過して容量絶縁膜２６Ｂに侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜２６Ｂの分極特性の劣化をより効果的に防止することができる。
【００８７】
尚、第４の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜２６Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜２６がパターニングされる前に（図６(c) に示す状態）強誘電体膜２６に対して高温の熱処理を施してもよい。この場合、高温の熱処理は、第２の導電膜２７を堆積する前であってもよいし、後であってもよい。
【００８８】
また、第４の実施形態により得られる容量素子は、下部電極２４Ａが容量規定口となる構造であったが、これに代えて、上部電極２７Ａが容量規定口となる構造であってもよい。
【００８９】
（第５の実施形態）
以下、本発明の第５の実施形態に係る容量素子の製造方法について図８(a) 〜(c) 及び図９(a) 〜(c) を参照しながら説明する。
【００９０】
まず、図８(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板３０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜３１を形成した後、該層間絶縁膜３１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ３２を形成する。次に、層間絶縁膜３１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ３２の上端部と接続する下部電極３３Ａを形成する。
【００９１】
次に、図８(b) に示すように、下部電極３３Ａ及び層間絶縁膜３１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜３４を堆積した後、該絶縁膜３４に対してＣＭＰを行なって、下部電極３３Ａの表面を露出させると共に下部電極３３Ａの周囲に絶縁膜３４を残存させる。尚、ここでは、下部電極３３Ａは絶縁膜３４に埋め込まれる構造であるが、これに代えて、下部電極３３Ａが絶縁膜３４の上に形成される構造でもよい。
【００９２】
次に、図８(c) に示すように、下部電極３３Ａ及び絶縁膜３４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素を吸蔵する元素を含む強誘電体膜３５を形成し、その後、強誘電体膜３５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜３５がＳＢＴである場合には約６５０℃である。
【００９３】
次に、図９(a) に示すように、強誘電体膜３５をパターニングして容量絶縁膜３５Ａを形成した後、該容量絶縁膜３５の上に白金よりなる第２の導電膜３６を堆積し、その後、図９(b) に示すように、第２の導電膜３６をパターニングして上部電極３６Ａを形成する。
【００９４】
次に、容量絶縁膜３５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜３５Ａを構成する強誘電体膜を結晶化させると共に、水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図９(c) に示すように、結晶化した容量絶縁膜３５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜３５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【００９５】
第５の実施形態によると、容量絶縁膜３５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素を吸蔵する元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極３３Ａ、容量絶縁膜３５Ｂ及び上部電極３６Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜３５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜３５Ｂの分極特性の劣化を防止することができる。
【００９６】
尚、第５の実施形態においては、第２の導電膜３６をパターニングして上部電極３６を形成した後に容量絶縁膜３５Ａに高温の熱処理を施したが、これに代えて、第２の導電膜３６をパターニングする前に（図９(a)に示す状態）容量絶縁膜３５Ａに高温の熱処理を施してもよいし、第２の導電膜３６を堆積する前に、容量絶縁膜３５Ａに対して高温の熱処理を施してもよいし、強誘電体膜３５がパターニングされる前に（図８(c)に示す状態）強誘電体膜３５に対して高温の熱処理を施してもよい。
【００９７】
また、第５の実施形態により得られる容量素子は、下部電極３３Ａが容量規定口となる構造であったが、これに代えて、上部電極３６Ａが容量規定口となる構造であってもよい。
【００９８】
（第６の実施形態）
以下、本発明の第６の実施形態に係る容量素子の製造方法について図１０(a) 〜(e) を参照しながら説明する。
【００９９】
まず、図１０(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板４０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜４１を形成した後、該層間絶縁膜４１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ４２を形成する。次に、層間絶縁膜４１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ４２の上端部と接続する下部電極４３Ａを形成する。
【０１００】
次に、図１０(b) に示すように、下部電極４３Ａ及び層間絶縁膜４１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜４４を堆積した後、該絶縁膜４４に対してＣＭＰを行なって、下部電極４３Ａの表面を露出させると共に下部電極４３Ａの周囲に絶縁膜４４を残存させる。尚、ここでは、下部電極４３Ａは絶縁膜４４に埋め込まれる構造であるが、これに代えて、下部電極４３Ａが絶縁膜４４の上に形成される構造でもよい。
【０１０１】
次に、図１０(c) に示すように、下部電極４３Ａ及び絶縁膜４４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜４５を形成する。尚、水素吸蔵元素含有膜４５は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜４５の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。次に、水素吸蔵元素含有膜４５の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜４６を形成し、その後、強誘電体膜４６に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜４６がＳＢＴである場合には約６５０℃である。その後、強誘電体膜４６の上に白金よりなる第２の導電膜４７を堆積する。
【０１０２】
次に、図１０(d) に示すように、第２の導電膜４７及び強誘電体膜４６をパターニングして、第２の導電膜４７よりなる上部電極４７Ａを形成すると共に強誘電体膜４６よりなる容量絶縁膜４６Ａを形成する。
【０１０３】
次に、容量絶縁膜４６Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜４６Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜４５に含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１０(e) に示すように、結晶化した容量絶縁膜４６Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜４５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１０４】
第６の実施形態によると、容量絶縁膜４６Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜４５に含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極４３Ａ、容量絶縁膜４６Ｂ及び上部電極４７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜４６Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜４６Ｂの分極特性の劣化を防止することができる。
【０１０５】
尚、第６の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜４６Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜４６がパターニングされる前（図１０(c) に示す状態）に強誘電体膜４６に対して高温の熱処理を施してもよい。この場合、高温の熱処理は、第２の導電膜４７を堆積する前であってもよいし、後であってもよい。
【０１０６】
また、第６の実施形態により得られる容量素子は、下部電極４３Ａが容量規定口となる構造であったが、これに代えて、上部電極４６Ａが容量規定口となる構造であってもよい。
【０１０７】
（第７の実施形態）
以下、本発明の第７の実施形態に係る容量素子の製造方法について図１１(a) 〜(c) 及び図１２(a) 〜(c) を参照しながら説明する。
【０１０８】
まず、図１１(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板５０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜５１を形成した後、該層間絶縁膜５１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ５２を形成する。次に、層間絶縁膜５１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ５２の上端部と接続する下部電極５３Ａを形成する。
【０１０９】
次に、図１１(b) に示すように、下部電極５３Ａ及び層間絶縁膜５１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜５４を堆積した後、該絶縁膜５４に対してＣＭＰを行なって、下部電極５３Ａの表面を露出させると共に下部電極５３Ａの周囲に絶縁膜５４を残存させる。尚、ここでは、下部電極５３Ａは絶縁膜５４に埋め込まれる構造であるが、これに代えて、下部電極５３Ａが絶縁膜５４の上に形成される構造でもよい。
【０１１０】
次に、図１１(c) に示すように、下部電極５３Ａ及び絶縁膜５４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜５５を形成する。尚、水素吸蔵元素含有膜５５は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜５５の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。次に、水素吸蔵元素含有膜５５の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜５６を形成し、その後、強誘電体膜５６に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜５６がＳＢＴである場合には約６５０℃である。
【０１１１】
次に、図１１(c) に示すように、強誘電体膜５６及び水素吸蔵元素含有膜５５をパターニングして、強誘電体膜５６よりなる容量絶縁膜５６Ａを形成すると共にパターニングされた水素吸蔵元素含有膜５５Ａを形成する。
【０１１２】
次に、図１２(a) に示すように、容量絶縁膜５６Ａ及び絶縁膜５４の上に全面に亘って白金よりなる第２の導電膜５７を形成した後、図１２(b) に示すように、第２の導電膜５７をパターニングして、上部電極５７Ａを形成する。
【０１１３】
次に、容量絶縁膜５６Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜５６Ａを構成する強誘電体膜を結晶化させると共に、パターニングされた水素吸蔵元素含有膜５５Ａに含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１２(c) に示すように、結晶化した容量絶縁膜５６Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜５６Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１１４】
第７の実施形態によると、容量絶縁膜５６Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜５５に含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極５３Ａ、容量絶縁膜５６Ｂ及び上部電極５７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜５６Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜５６Ｂの分極特性の劣化を防止することができる。
【０１１５】
尚、第７の実施形態においては、第２の導電膜５７をパターニングして上部電極５７Ａを形成した後に、パターニングされた強誘電体膜よりなる容量絶縁膜５６Ａに対して高温の熱処理を施したが、これに代えて、第２の導電膜５７をパターニングする前に（図１２(a) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜５６Ａに対して高温の熱処理を施してもよいし、第２の導電膜５７を堆積する前に（図１１(c) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜５６Ａに対して高温の熱処理を施してもよいし、強誘電体膜５６をパターニングする前に（図１１(b) に示す状態）、強誘電体膜５６に対して高温の熱処理を施してもよい。
【０１１６】
また、第７の実施形態により得られる容量素子は、下部電極５３Ａが容量規定口となる構造であったが、これに代えて、上部電極５６Ａが容量規定口となる構造であってもよい。
【０１１７】
（第８の実施形態）
以下、本発明の第８の実施形態に係る容量素子の製造方法について図１３(a) 〜(e) を参照しながら説明する。
【０１１８】
まず、図１３(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板６０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜６１を形成した後、該層間絶縁膜６１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ６２を形成する。次に、層間絶縁膜６１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ６２の上端部と接続する下部電極６３Ａを形成する。
【０１１９】
次に、図１３(b) に示すように、下部電極６３Ａ及び層間絶縁膜６１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜６４を堆積した後、該絶縁膜６４に対してＣＭＰを行なって、下部電極６３Ａの表面を露出させると共に下部電極６３Ａの周囲に絶縁膜６４を残存させる。尚、ここでは、下部電極６３Ａは絶縁膜６４に埋め込まれる構造であるが、これに代えて、下部電極６３Ａが絶縁膜６４の上に形成される構造でもよい。
【０１２０】
次に、図１３(c) に示すように、下部電極６３Ａ及び絶縁膜６４の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜６５を形成し、その後、強誘電体膜６５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜６５がＳＢＴである場合には約６５０℃である。
【０１２１】
次に、強誘電体膜６５の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜６６を形成する。尚、水素吸蔵元素含有膜６６は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜６６の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。その後、水素吸蔵元素含有膜６６の上に白金よりなる第２の導電膜６７を堆積する。
【０１２２】
次に、図１３(d) に示すように、第２の導電膜６７、水素吸蔵元素含有膜６６及び強誘電体膜６５をパターニングして、第２の導電膜６７よりなる上部電極６７Ａ、パターニングされた水素吸蔵元素含有膜６６Ａ、及び強誘電体膜６５よりなる容量絶縁膜６５Ａを形成する。
【０１２３】
次に、容量絶縁膜６５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜６５Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜６６Ａに含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１３(e) に示すように、結晶化した容量絶縁膜６５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜６５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１２４】
第８の実施形態によると、容量絶縁膜６５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜６６Ａに含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極６３Ａ、容量絶縁膜６５Ｂ及び上部電極６７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜６５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜６５Ｂの分極特性の劣化を防止することができる。
【０１２５】
尚、第８の実施形態においては、パターニングされた強誘電体膜よりなる容量絶縁膜６５Ａに対して高温の熱処理を施したが、これに代えて、強誘電体膜６５がパターニングされる前に（図１３(c) に示す状態）、強誘電体膜６５に対して高温の熱処理を施してもよい。この場合、高温の熱処理は、第２の導電膜６７を堆積する前であってもよいし、後であってもよい。
【０１２６】
また、第８の実施形態により得られる容量素子は、下部電極６３Ａが容量規定口となる構造であったが、これに代えて、上部電極６７Ａが容量規定口となる構造であってもよい。
【０１２７】
（第９の実施形態）
以下、本発明の第９の実施形態に係る容量素子の製造方法について図１４(a) 〜(c) 及び図１５(a) 〜(c) を参照しながら説明する。
【０１２８】
まず、図１４(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板７０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜７１を形成した後、該層間絶縁膜７１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ７２を形成する。次に、層間絶縁膜７１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ７２の上端部と接続する下部電極７３Ａを形成する。次に、下部電極７３Ａ及び層間絶縁膜７１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜７４を堆積した後、該絶縁膜７４に対してＣＭＰを行なって、下部電極７３Ａの表面を露出させると共に下部電極７３Ａの周囲に絶縁膜７４を残存させる。尚、ここでは、下部電極７３Ａは絶縁膜７４に埋め込まれる構造であるが、これに代えて、下部電極７３Ａが絶縁膜７４の上に形成される構造でもよい。
【０１２９】
次に、図１４(b) に示すように、下部電極７３Ａ及び絶縁膜７４の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜７５を形成し、その後、強誘電体膜７５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜７５がＳＢＴである場合には約６５０℃である。
【０１３０】
次に、強誘電体膜７５の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜７６を形成する。尚、水素吸蔵元素含有膜７６は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜７６の膜厚としては、容量素子に印加される電圧の低下を防止するために、薄ければ薄いほど良く、５ｎｍ以下であってもよい。
【０１３１】
次に、図１４(c) に示すように、水素吸蔵元素含有膜７６及び強誘電体膜７５をパターニングして、パターニングされた水素吸蔵元素含有膜７６Ａ、及び強誘電体膜７５よりなる容量絶縁膜７５Ａを形成する。
【０１３２】
次に、図１５(a) に示すように、パターニングされた水素吸蔵元素含有膜７６Ａ及び絶縁膜７４の上に全面に亘って白金よりなる第２の導電膜７７を堆積した後、図１５(b) に示すように、第２の導電膜７７をパターニングして上部電極７７Ａを形成する。
【０１３３】
次に、容量絶縁膜７５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜７５Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜７６Ａに含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１５(e) に示すように、結晶化した容量絶縁膜７５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜７５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１３４】
第９の実施形態によると、容量絶縁膜７５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜７６Ａに含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極７３Ａ、容量絶縁膜７５Ｂ及び上部電極７７Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜７５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜７５Ｂの分極特性の劣化を防止することができる。
【０１３５】
尚、第９の実施形態においては、第２の導電膜７７をパターニングして上部電極７７Ａを形成した後に、パターニングされた強誘電体膜よりなる容量絶縁膜７５Ａに対して高温の熱処理を施したが、これに代えて、第２の導電膜７７をパターニングする前に（図１５(a) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜７５Ａに対して高温の熱処理を施してもよいし、第２の導電膜７７を堆積する前に（図１４(c) に示す状態）、パターニングされた強誘電体膜よりなる容量絶縁膜７５Ａに対して高温の熱処理を施してもよいし、強誘電体膜７５がパターニングされる前に（図１４(b) に示す状態）、強誘電体膜７５に対して高温の熱処理を施してもよい。
【０１３６】
また、第９の実施形態により得られる容量素子は、下部電極７３Ａが容量規定口となる構造であったが、これに代えて、上部電極７７Ａが容量規定口となる構造であってもよい。
【０１３７】
（第１０の実施形態）
以下、本発明の第１０の実施形態に係る容量素子の製造方法について図１６(a) 〜(c) 及び図１７(a) 〜(c) を参照しながら説明する。
【０１３８】
まず、図１６(a) に示すように、メモリセルトランジスタ（図示は省略している）が形成されている半導体基板８０の上に例えばＢＰＳＧ膜よりなる層間絶縁膜８１を形成した後、該層間絶縁膜８１に、タングステン膜又はポリシリコン膜よりなり、下端部がメモリセルトランジスタと接続されるコンタクトプラグ８２を形成する。次に、層間絶縁膜８１の上に、ＩｒＯ／Ｉｒ／ＴｉＡｌＮの積層体よりなる酸素バリア層を介して、強誘電体膜の結晶成長を促進するＰｔ膜よりなる第１の導電膜を堆積した後、第１の導電膜及び酸素バリア層をパターニングして、コンタクトプラグ８２の上端部と接続する下部電極８３Ａを形成する。
【０１３９】
次に、図１６(b) に示すように、下部電極８３Ａ及び層間絶縁膜８１の上に全面に亘って、例えばオゾンＴＥＯＳ膜よりなる絶縁膜８４を堆積した後、該絶縁膜８４に対してＣＭＰを行なって、下部電極８３Ａの表面を露出させると共に下部電極８３Ａの周囲に絶縁膜８４を残存させる。尚、ここでは、下部電極８３Ａは絶縁膜８４に埋め込まれる構造であるが、これに代えて、下部電極８３Ａが絶縁膜８４の上に形成される構造でもよい。
【０１４０】
次に、図１６(c) に示すように、下部電極８３Ａ及び絶縁膜８４の上に強誘電体溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって強誘電体膜８５を形成し、その後、強誘電体膜８５に対して、結晶成長の基点となる核を形成するためのＲＴＰを施して仮焼結を行なう。ＲＴＰの温度は、強誘電体材料の種類により異なるが、強誘電体膜８５がＳＢＴである場合には約６５０℃である。次に、強誘電体膜８５の上に白金よりなる第２の導電膜８６を堆積する。
【０１４１】
次に、図１７(a) に示すように、第２の導電膜８６及び強誘電体膜８５をパターニングして、第２の導電膜８６よりなる上部電極８６Ａを形成すると共に強誘電体膜８５よりなる容量絶縁膜８５Ａを形成する。
【０１４２】
次に、上部電極８６Ａ及び絶縁膜８４の上に全面に亘って、Ｔｉ、Ｓｃ、Ｖ、Ｚｒ、Ｎｂ及びＬａのうちの少なくとも１つよりなる水素吸蔵元素を含む溶液をスピンコート法により塗布した後、溶媒が揮発する温度程度（１５０〜３００℃）でウェハベークを行なって、水素吸蔵元素含有膜８７を形成する。尚、水素吸蔵元素含有膜８７は、スピンコート法に代えて、水素吸蔵元素を含有するスパッタターゲットを用いてスパッタリング法により形成してもよいし、水素吸蔵元素を含有するプロセスガスを用いてＣＶＤ法により形成してもよい。水素吸蔵元素含有膜８７の膜厚としては、第３〜第９の実施形態と異なり、特に制約はない。
【０１４３】
次に、容量絶縁膜８５Ａに対して、酸素雰囲気中での高温の熱処理を施すことにより、容量絶縁膜８５Ａを構成する強誘電体膜を結晶化させると共に、水素吸蔵元素含有膜８７に含まれる水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させる。これにより、図１７(c) に示すように、結晶化した容量絶縁膜８５Ｂが得られる。高温の熱処理の温度としては、強誘電体膜がＳＢＴよりなる場合には、約６５０℃〜約８００℃の温度範囲である。この場合、容量絶縁膜８５Ａに対して酸素雰囲気中で熱処理が施されるため、水素吸蔵元素は酸素と結合して安定な状態になる。
【０１４４】
第１０の実施形態によると、容量絶縁膜８５Ａに熱処理を施して、強誘電体膜を結晶化させると共に水素吸蔵元素含有膜８７に含まれている水素吸蔵元素を強誘電体膜の結晶粒界、格子間位置又は空孔に配置させるため、下部電極８３Ａ、容量絶縁膜８５Ｂ及び上部電極８６Ａの積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されたときに、容量絶縁膜８５Ｂに水素が侵入しても、侵入した水素は水素吸蔵元素に吸蔵されるので、水素による容量絶縁膜８５Ｂの分極特性の劣化を防止することができる。
【０１４５】
尚、第１０の実施形態により得られる容量素子は、下部電極８３Ａが容量規定口となる構造であったが、これに代えて、上部電極８６Ａが容量規定口となる構造であってもよい。
【０１４６】
また、第１〜第１０の実施形態においては、容量絶縁膜は、ＳＢＴ（ＳｒＢｉＴａＯ）であったが、これに代えて、ＰＺＴ（ＰｂＺｒＴｉＯ）、ＢＬＴ（ＢｉＬａＴｉＯ）又はＢＳＴ（ＢａＳｒＴｉＯ）を用いてもよいし、高誘電体膜であってもよい。
【０１４７】
【発明の効果】
本発明に係る容量素子及びその製造方法によると、下部電極と、強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、上部電極との積層体からなる容量素子に対して、水素雰囲気中における熱処理が施されて、容量絶縁膜に水素が侵入すると、侵入した水素は水素吸蔵元素に吸蔵されるため、水素による容量絶縁膜の分極特性の劣化を防止することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る容量素子の断面図である。
【図２】第１の実施形態に係る容量素子に対して、水素濃度が０．０１％である水素雰囲気中において熱処理を行なったときの分極特性を示す図である。
【図３】第２の実施形態に係る容量素子の断面図である。
【図４】 (a) 〜(d) は第３の実施形態に係る容量素子の製造方法を示す図である。
【図５】 (a) 〜(c) は第３の実施形態に係る容量素子の製造方法を示す図である。
【図６】 (a) 〜(d) は第４の実施形態に係る容量素子の製造方法を示す図である。
【図７】 (a) 〜(c) は第４の実施形態に係る容量素子の製造方法を示す図である。
【図８】 (a) 〜(c) は第５の実施形態に係る容量素子の製造方法を示す図である。
【図９】 (a) 〜(c) は第５の実施形態に係る容量素子の製造方法を示す図である。
【図１０】 (a) 〜(e) は第６の実施形態に係る容量素子の製造方法を示す図である。
【図１１】 (a) 〜(c) は第７の実施形態に係る容量素子の製造方法を示す図である。
【図１２】 (a) 〜(c) は第７の実施形態に係る容量素子の製造方法を示す図である。
【図１３】 (a) 〜(e) は第８の実施形態に係る容量素子の製造方法を示す図である。
【図１４】 (a) 〜(c) は第９の実施形態に係る容量素子の製造方法を示す図である。
【図１５】 (a) 〜(c) は第９の実施形態に係る容量素子の製造方法を示す図である。
【図１６】 (a) 〜(c) は第１０の実施形態に係る容量素子の製造方法を示す図である。
【図１７】 (a) 〜(c) は第１０の実施形態に係る容量素子の製造方法を示す図である。
【図１８】Ｐｔよりなる下部電極、ＳＢＴよりなる容量絶縁膜及びＰｔよりなる上部電極を有する強誘電体キャパシタに対して、水素雰囲気中における４００℃の熱処理を施したときの分極量の劣化の度合いを示す図である。
【図１９】従来の強誘電体キャパシタの断面図である。
【図２０】周囲が水素バリア膜で覆われた強誘電体キャパシタに対して水素雰囲気中での熱処理を行なう前及び後における強誘電体キャパシタの特性を示す図である。
【符号の説明】
１０ 半導体基板
１１ 層間絶縁膜
１２ コンタクトプラグ
１３Ａ 下部電極
１４ 絶縁膜
１５ 強誘電体膜
１５Ａ 容量絶縁膜
１６Ｂ 結晶化した容量絶縁膜
１６ 第２の導電膜
１６Ａ 上部電極
１７ 水素バリア膜
２０ 半導体基板
２１ 層間絶縁膜
２２ 第１の水素バリア膜
２３ コンタクトプラグ
２４Ａ 下部電極
２５ 絶縁膜
２６ 強誘電体膜
２６Ａ 容量絶縁膜
２６Ｂ 結晶化した容量絶縁膜
２７ 第２の導電膜
２７Ａ 上部電極
２８ 第２の水素バリア膜
３０ 半導体基板
３１ 層間絶縁膜
３２ コンタクトプラグ
３３Ａ 下部電極
３４ 絶縁膜
３５ 強誘電体膜
３５Ａ 容量絶縁膜
３５Ｂ 結晶化した容量絶縁膜
３６ 第２の導電膜
３６Ａ 上部電極
４０ 半導体基板
４１ 層間絶縁膜
４２ コンタクトプラグ
４３Ａ 下部電極
４４ 絶縁膜
４５ 水素吸蔵元素含有膜
４６ 強誘電体膜
４６Ａ 容量絶縁膜
４６Ｂ 結晶化した容量絶縁膜
４７ 第２の導電膜
４７Ａ 上部電極
５０ 半導体基板
５１ 層間絶縁膜
５２ コンタクトプラグ
５３Ａ 下部電極
５４ 絶縁膜
５５ 水素吸蔵元素含有膜
５６ 強誘電体膜
５６Ａ 容量絶縁膜
５６Ｂ 結晶化した容量絶縁膜
５７ 第２の導電膜
５７Ａ 上部電極
６０ 半導体基板
６１ 層間絶縁膜
６２ コンタクトプラグ
６３Ａ 下部電極
６４ 絶縁膜
６５ 強誘電体膜
６５Ａ 容量絶縁膜
６５Ｂ 結晶化した容量絶縁膜
６６ 水素吸蔵元素含有膜
６７ 第２の導電膜
６７Ａ 上部電極
７０ 半導体基板
７１ 層間絶縁膜
７２ コンタクトプラグ
７３Ａ 下部電極
７４ 絶縁膜
７５ 強誘電体膜
７５Ａ 容量絶縁膜
７５Ｂ 結晶化した容量絶縁膜
７６ 水素吸蔵元素含有膜
７６Ａ パターニングされた水素吸蔵元素含有膜
７７ 第２の導電膜
７７Ａ 上部電極
１００ 半導体基板
１０１ 層間絶縁膜
１０２ 下部電極
１０３ 容量絶縁膜
１０４ 上部電極
１０６ コンタクトプラグ
１１０ 半導体基板
１１１ 第１の層間絶縁膜
１１２ 第１の水素バリア膜
１１３ 下部電極
１１４ 容量絶縁膜
１１５ 上部電極
１１６ 第２の水素バリア膜
１１７ 第２の層間絶縁膜
１１８ バリア膜
１１９ 金属配線
１２１ 第１のコンタクトプラグ
１２２ 第２のコンタクトプラグ
Claims (12)
- 半導体基板上に、下部電極と、前記下部電極の上に形成された、水素を吸蔵する元素を含む水素吸蔵元素層と、前記水素吸蔵元素層の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、前記容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程（ａ）と、
前記容量絶縁膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれている水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｂ）とを備え、
前記工程（ｂ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ａ）と、
前記水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程（ｂ）と、
前記強誘電体膜又は高誘電体膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれる水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｃ）と、
結晶化している前記強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程（ｄ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｅ）と、
結晶化した前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｆ）とを備え、
前記工程（ｃ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ａ）と、
前記水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程（ｂ）と、
前記強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程（ｃ）と、
前記強誘電体膜又は高誘電体膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれている水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｄ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｅ）と、
結晶化している前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｆ）とを備え、
前記工程（ｄ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ａ）と、
前記水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程（ｂ）と、
前記強誘電体膜又は高誘電体膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれる水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｃ）と、
結晶化している前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｄ）と、
前記容量絶縁膜の上に第２の導電膜を堆積する工程（ｅ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｆ）とを備え、
前記工程（ｃ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ａ）と、
前記水素吸蔵元素層の上に強誘電体膜又は高誘電体膜を堆積する工程（ｂ）と、
前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｃ）と、
前記容量絶縁膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれる水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｄ）と、
前記強誘電体膜又は高誘電体膜が結晶化している前記容量絶縁膜の上に第２ の導電膜を堆積する工程（ｅ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｆ）とを備え、
前記工程（ｄ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極と、前記下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、前記容量絶縁膜の上に形成された、水素を吸蔵する元素を含む水素吸蔵元素層と、前記水素吸蔵元素層の上に形成された上部電極とからなる積層体を形成する工程（ａ）と、
前記容量絶縁膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれている水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｂ）とを備え、
前記工程（ｂ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程（ａ）と、
前記強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ｂ）と、
前記強誘電体膜又は高誘電体膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれる水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｃ）と、
結晶化している前記強誘電体膜又は高誘電体膜の上に第２の導電膜を堆積する工程（ｄ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｅ）と、
結晶化した前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｆ）とを備え、
前記工程（ｃ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程（ａ）と、
前記強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ｂ）と、
前記水素吸蔵元素層の上に第２の導電膜を堆積する工程（ｃ）と、
前記強誘電体膜又は高誘電体膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれている水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｄ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｅ）と、
結晶化している前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｆ）とを備え、
前記工程（ｄ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程（ａ）と、
前記強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ｂ）と、
前記強誘電体膜又は高誘電体膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれる水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｃ）と、
結晶化している前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｄ）と、
前記容量絶縁膜の上に第２の導電膜を堆積する工程（ｅ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｆ）とを備え、
前記工程（ｃ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極又は下部電極となる第１の導電膜を形成した後、前記下部電極又は第１の導電膜の上に強誘電体膜又は高誘電体膜を堆積する工程（ａ）と、
前記強誘電体膜又は高誘電体膜の上に、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ｂ）と、
前記強誘電体膜又は高誘電体膜をパターニングして容量絶縁膜を形成する工程（ｃ）と、
前記容量絶縁膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれる水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｄ）と、
前記強誘電体膜又は高誘電体膜が結晶化している前記容量絶縁膜の上に第２の導電膜を堆積する工程（ｅ）と、
前記第２の導電膜をパターニングして上部電極を形成する工程（ｆ）とを備え、
前記工程（ｄ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 半導体基板上に、下部電極と、前記下部電極の上に形成された強誘電体膜又は高誘電体膜よりなる容量絶縁膜と、前記容量絶縁膜の上に形成された上部電極とからなる積層体を形成する工程（ａ）と、
前記積層体を覆うように、水素を吸蔵する元素を含む水素吸蔵元素層を堆積する工程（ｂ）と、
前記容量絶縁膜に熱処理を施して、前記強誘電体膜又は高誘電体膜を結晶化させると共に前記水素吸蔵元素層に含まれている水素を吸蔵する元素を前記強誘電体膜又は高誘電体膜の結晶粒界又は格子間位置に配置させる工程（ｃ）とを備え、
前記工程（ｃ）は、ＲＴＰによる仮焼結処理を含むことを特徴とする容量素子の製造方法。 - 前記下部電極、前記容量絶縁膜及び前記上部電極よりなる積層体の少なくとも一部を覆う水素バリア層を形成する工程をさらに備えていることを特徴とする請求項１〜１１のいずれか１項に記載の容量素子の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198125A JP4308485B2 (ja) | 2002-07-08 | 2002-07-08 | 容量素子の製造方法 |
| CNA031362915A CN1469477A (zh) | 2002-07-08 | 2003-05-20 | 容量元件及其制造方法 |
| EP03013062A EP1381077A3 (en) | 2002-07-08 | 2003-06-10 | Capacitor and method for fabricating the same |
| TW092115672A TWI226710B (en) | 2002-07-08 | 2003-06-10 | Capacitor and method for fabricating the same |
| US10/607,313 US6891715B2 (en) | 2002-07-08 | 2003-06-27 | Capacitor and method for fabricating the same |
| KR1020030042349A KR20040005597A (ko) | 2002-07-08 | 2003-06-27 | 용량소자 및 그 제조방법 |
| US11/117,328 US7413949B2 (en) | 2002-07-08 | 2005-04-29 | Capacitor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198125A JP4308485B2 (ja) | 2002-07-08 | 2002-07-08 | 容量素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004040005A JP2004040005A (ja) | 2004-02-05 |
| JP4308485B2 true JP4308485B2 (ja) | 2009-08-05 |
Family
ID=29728409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002198125A Expired - Fee Related JP4308485B2 (ja) | 2002-07-08 | 2002-07-08 | 容量素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6891715B2 (ja) |
| EP (1) | EP1381077A3 (ja) |
| JP (1) | JP4308485B2 (ja) |
| KR (1) | KR20040005597A (ja) |
| CN (1) | CN1469477A (ja) |
| TW (1) | TWI226710B (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2799472B1 (fr) * | 1999-10-07 | 2004-07-16 | Aventis Pharma Sa | Preparation d'adenovirus recombinants et de banques adenovirales |
| KR100552701B1 (ko) * | 2003-11-24 | 2006-02-20 | 삼성전자주식회사 | 전하-쌍극자가 결합된 정보 저장 매체 및 그 제조 방법 |
| JP4653426B2 (ja) | 2004-06-25 | 2011-03-16 | セイコーエプソン株式会社 | 半導体装置 |
| JP4649899B2 (ja) * | 2004-07-13 | 2011-03-16 | パナソニック株式会社 | 半導体記憶装置およびその製造方法 |
| WO2006008789A1 (ja) * | 2004-07-15 | 2006-01-26 | Fujitsu Limited | 容量素子とその製造方法、及び半導体装置 |
| JP4042730B2 (ja) * | 2004-09-02 | 2008-02-06 | セイコーエプソン株式会社 | 強誘電体メモリおよびその製造方法 |
| JP2006339498A (ja) * | 2005-06-03 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 立体構造を有する容量素子 |
| JP2007067066A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置とその製造方法 |
| US8093698B2 (en) * | 2006-12-05 | 2012-01-10 | Spansion Llc | Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device |
| US7592273B2 (en) * | 2007-04-19 | 2009-09-22 | Freescale Semiconductor, Inc. | Semiconductor device with hydrogen barrier and method therefor |
| JP2009130207A (ja) * | 2007-11-26 | 2009-06-11 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2008153697A (ja) * | 2008-03-07 | 2008-07-03 | Seiko Epson Corp | 半導体装置 |
| US7829923B2 (en) * | 2008-10-23 | 2010-11-09 | Qualcomm Incorporated | Magnetic tunnel junction and method of fabrication |
| JP4968747B2 (ja) * | 2009-02-03 | 2012-07-04 | シャープ株式会社 | Ｉｉｉ−ｖ族化合物半導体素子 |
| JP5899615B2 (ja) * | 2010-03-18 | 2016-04-06 | 株式会社リコー | 絶縁膜の製造方法及び半導体装置の製造方法 |
| TWI569416B (zh) * | 2015-11-26 | 2017-02-01 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
| CN110473961B (zh) * | 2018-05-10 | 2023-04-14 | 华邦电子股份有限公司 | 电阻式随机存取存储器结构及其制造方法 |
| CN112382633A (zh) * | 2020-11-11 | 2021-02-19 | 无锡拍字节科技有限公司 | 三维铁电存储器及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855967A (ja) * | 1994-07-29 | 1996-02-27 | Texas Instr Inc <Ti> | 強誘電体薄膜キャパシタの製造方法 |
| JPH118355A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
| US5923970A (en) * | 1997-11-20 | 1999-07-13 | Advanced Technology Materials, Inc. | Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure |
| KR100436056B1 (ko) * | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 커패시터의 확산장벽막 형성방법 |
| US6225156B1 (en) * | 1998-04-17 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same |
| TW437010B (en) * | 1998-09-08 | 2001-05-28 | Siemens Ag | A layer-arrangement with a material-layer and a diffusion-barrier against diffusable material-components |
| US6225656B1 (en) * | 1998-12-01 | 2001-05-01 | Symetrix Corporation | Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same |
| US6066868A (en) * | 1999-03-31 | 2000-05-23 | Radiant Technologies, Inc. | Ferroelectric based memory devices utilizing hydrogen barriers and getters |
| JP2001267519A (ja) | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | 強誘電体装置の製造方法及び強誘電体装置 |
| KR100372644B1 (ko) * | 2000-06-30 | 2003-02-17 | 주식회사 하이닉스반도체 | 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법 |
| IT1318279B1 (it) * | 2000-07-28 | 2003-07-28 | Getters Spa | Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter. |
-
2002
- 2002-07-08 JP JP2002198125A patent/JP4308485B2/ja not_active Expired - Fee Related
-
2003
- 2003-05-20 CN CNA031362915A patent/CN1469477A/zh active Pending
- 2003-06-10 EP EP03013062A patent/EP1381077A3/en not_active Withdrawn
- 2003-06-10 TW TW092115672A patent/TWI226710B/zh not_active IP Right Cessation
- 2003-06-27 US US10/607,313 patent/US6891715B2/en not_active Expired - Fee Related
- 2003-06-27 KR KR1020030042349A patent/KR20040005597A/ko not_active Application Discontinuation
-
2005
- 2005-04-29 US US11/117,328 patent/US7413949B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040004793A1 (en) | 2004-01-08 |
| EP1381077A3 (en) | 2008-12-03 |
| KR20040005597A (ko) | 2004-01-16 |
| TW200402150A (en) | 2004-02-01 |
| CN1469477A (zh) | 2004-01-21 |
| TWI226710B (en) | 2005-01-11 |
| JP2004040005A (ja) | 2004-02-05 |
| US20050199928A1 (en) | 2005-09-15 |
| US7413949B2 (en) | 2008-08-19 |
| EP1381077A2 (en) | 2004-01-14 |
| US6891715B2 (en) | 2005-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4308485B2 (ja) | 容量素子の製造方法 | |
| JP3452763B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US5965942A (en) | Semiconductor memory device with amorphous diffusion barrier between capacitor and plug | |
| US6603169B2 (en) | Ferroelectric capacitors for integrated circuit memory devices and methods of manufacturing same | |
| KR100395766B1 (ko) | 강유전체 기억 소자 및 그 형성 방법 | |
| JP4024397B2 (ja) | 強誘電体メモリ装置及びその製造方法 | |
| JP3940176B2 (ja) | 半導体記憶装置 | |
| JP4160638B2 (ja) | 半導体装置 | |
| US6699725B2 (en) | Methods of fabricating ferroelectric memory devices having a ferroelectric planarization layer | |
| KR19990030200A (ko) | 커패시터와 ｍｏｓ 트랜지스터를 갖는 반도체 기억소자 | |
| JPH09293869A (ja) | 半導体装置およびその製造方法 | |
| JP3931113B2 (ja) | 半導体装置及びその製造方法 | |
| KR100972212B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7038264B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4421814B2 (ja) | 容量素子の製造方法 | |
| JP4375561B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2004207681A (ja) | 半導体装置及びその製造方法 | |
| US20030057464A1 (en) | Ferroelectric memory device and method of fabricating the same | |
| JP2002289809A (ja) | 半導体装置およびその製造方法 | |
| JP2003282827A (ja) | 強誘電体薄膜メモリ | |
| KR100585092B1 (ko) | 측벽에 산화알루미늄 스페이서를 갖는 반도체 소자의커패시터 및 그 형성방법 | |
| JP2003133525A (ja) | 半導体メモリ素子及びその製造方法 | |
| JP2004022553A (ja) | 強誘電体メモリ装置の製造方法および強誘電体メモリ装置 | |
| JP2003163328A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090501 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |