JP2006339498A - 立体構造を有する容量素子 - Google Patents
立体構造を有する容量素子 Download PDFInfo
- Publication number
- JP2006339498A JP2006339498A JP2005163965A JP2005163965A JP2006339498A JP 2006339498 A JP2006339498 A JP 2006339498A JP 2005163965 A JP2005163965 A JP 2005163965A JP 2005163965 A JP2005163965 A JP 2005163965A JP 2006339498 A JP2006339498 A JP 2006339498A
- Authority
- JP
- Japan
- Prior art keywords
- capacitive element
- insulating film
- control layer
- interlayer insulating
- dimensional structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Abstract
【課題】容量素子にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できるようにする。
【解決手段】半導体基板1の上に開口部を有する第2の層間絶縁膜5が形成され、開口部の底面及び壁面を覆う下部電極7と、下部電極7を覆う強誘電体からなる容量絶縁膜8と、容量絶縁膜8を覆う上部電極9とが形成されている。上部電極9の上にはテンサイルストレスを有するストレスコントロール層11が形成されており、ストレスコントロール層11は水分の拡散バリアとして機能する。
【選択図】図1
【解決手段】半導体基板1の上に開口部を有する第2の層間絶縁膜5が形成され、開口部の底面及び壁面を覆う下部電極7と、下部電極7を覆う強誘電体からなる容量絶縁膜8と、容量絶縁膜8を覆う上部電極9とが形成されている。上部電極9の上にはテンサイルストレスを有するストレスコントロール層11が形成されており、ストレスコントロール層11は水分の拡散バリアとして機能する。
【選択図】図1
Description
本発明は、強誘電体膜を容量絶縁膜とし且つ立体構造を有する容量素子に関する。
近年、従来にない低電圧で動作し且つ高速書き込み及び読み出しが可能なRAMを実用化することを目指して、自発分極特性を有する強誘電体からなる容量素子に関する研究開発が盛んに行われている。特に、デザインルールが0.18μm以下のCMOS(Complementary Metal Oxide Semiconductor)により構成された集積回路に搭載するメガビット級の半導体記憶装置を実現するためには、小面積において大容量を実現できる立体構造を有する容量素子を開発しなければならない。
この立体構造を有する容量素子における誤動作を防止して、高信頼性の半導体記憶装置を実現するために最も重要な課題は、強誘電体容量素子の分極を大きくし、データ“0”とデータ“1”との判別マージンを拡大することである。
分極を大きくする手段として、強誘電体容量素子に外部から応力を与えることは非常に簡単でかつ有効な手段の一つである。我々のこれまでの実験結果及び先行文献(例えば
特許文献1を参照)によれば、容量素子にテンサイルストレス(引っ張り応力)を与えると分極は増加し、コンプレッシブストレス(圧縮応力)を与えると分極は減少すると推定される。
特許文献1を参照)によれば、容量素子にテンサイルストレス(引っ張り応力)を与えると分極は増加し、コンプレッシブストレス(圧縮応力)を与えると分極は減少すると推定される。
このため、立体構造を有する強誘電体容量素子に、外部からテンサイルストレスを与える構造を実現することにより、分極を大きくすることが可能となる。
例えば、特許文献2においては容量素子の上にテンサイルストレスを有するキャパシタ保護絶縁膜を形成することにより、容量素子に加わるコンプレッシブストレスを緩和する方法が開示されている。
特開2002−33460号公報
特開2004−39699号公報(第7頁[0047]から[0048]、第3図、及び第8−13頁[0063]から[0107]、第7図から第18図、)
しかしながら、一般的にテンサイルストレスを有するシリコン酸化膜は水分含有量が高く、層間絶縁膜としてテンサイルストレスを有するシリコン酸化膜を強誘電体膜の上部に形成した場合には、層間絶縁膜中に含まれる水分により容量素子が劣化するという問題がある。このため、従来の容量素子においては、テンサイルストレスを有するキャパシタ保護絶縁膜の上に形成された層間絶縁膜には水分含有量が少ないコンプレッシブストレスを有する膜を用いている。
特に、平面構造を有する容量素子と比較して、大きな分極が必要となる立体構造を有する容量素子においては、層間絶縁膜にコンプレッシブストレスを有する膜を用いると、以下のような理由により分極の大幅な増加を期待することができない。
立体構造を有する容量素子においては、容量素子の高さが平面構造を有する容量素子と比べて非常に高くなるため、容量素子を被覆する層間絶縁膜の膜厚をより厚くする必要がある。層間絶縁膜から容量素子に働くストレスの強さは、膜厚が厚くなるほど強くなるため、立体構造を有する容量素子においては、テンサイルストレスを有する保護絶縁膜等を設けたとしても、容量素子に大きなコンプレッシブストレスが加わることになる。その結果、容量素子の分極の増加は期待できず、容量素子を有する半導体記憶装置が誤動作する恐れが高くなる。すなわち、コンプレッシブストレスを有する膜を層間絶縁膜として用いた場合には、強誘電体を容量絶縁膜とした立体構造を有する容量素子の信頼性を向上させることができないという問題がある。
本発明は、前記従来の問題を解決し、強誘電体膜にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できるようにすることを目的とする。
前記の目的を達成するため、本発明は容量素子を上部電極の上に形成され、水分の拡散バリアとして機能するストレスコントロール層を備えた構成とする。
具体的に本発明に係る容量素子は、半導体基板の上に立体的な形状を有するように形成された下部電極と、下部電極を覆うように形成された強誘電体からなる容量絶縁膜と、容量絶縁膜の上に形成され、段差を有する形状の上部電極と、上部電極の上に形成され、テンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層とを備えていることを特徴とする。
本発明の容量素子によれば、上部電極の上にテンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層を備えているため、水分の含有量が多いテンサイルストレスを有する絶縁膜をストレスコントロール層の上に形成することが可能となる。従って、強誘電体膜に効果的にテンサイルストレスを加えることができると共に、水分による容量素子の劣化を防止することができる。その結果、信頼性が高い立体構造を有する容量素子を実現できる。
本発明の容量素子において、ストレスコントロール層は、水素の拡散バリアとして機能することが好ましい。このような構成とすることにより、水素が強誘電体膜に侵入することによる容量素子の劣化を防止することができる。
本発明の容量素子において、ストレスコントロール層は、窒化チタン、窒化チタンアルミニウム、酸化チタンアルミニウム、窒化タンタルアルミニウム、酸化タンタルアルミニウム及び窒硅化タンタルのうちのいずれか1つからなる単層膜又は少なくとも2つからなる積層膜であることが好ましい。このような構成とすることにより、テンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層を確実に形成することができる。
本発明の容量素子において、ストレスコントロール層は、上部電極の段差を被覆するように形成されていることが好ましい。このような構成とすることにより、上部電極の下側に形成された立体的形状を有する強誘電体膜に確実にテンサイルストレスを加えることが可能となる。
本発明の容量素子は、ストレスコントロール層の上に形成され、テンサイルストレスを有する第1の層間絶縁膜をさらに備えていることが好ましい。このような構成とすることにより、強誘電体膜に確実にテンサイルストレスを加えることが可能となる。この場合において、第1の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成したシリコン酸化膜であることが好ましい。
本発明の容量素子は、上部電極とストレスコントロール層との間に形成され、テンサイルストレスを有する第2の層間絶縁膜をさらに備えていることが好ましい。このような構成とすることにより、上部電極の段差をなだらかにすることができ、ストレスコントロール層を確実に形成することが可能となる。この場合において、第2の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成され、且つ熱処理が施されたシリコン酸化膜であることが好ましい。
本発明の容量素子は、半導体基板の上に形成され、凹部を有する第3の層間絶縁膜をさらに備え、下部電極は、凹部の壁面及び底面を覆う断面凹状の形状を有していることが好ましい。また、半導体基板の上に形成された第4の層間絶縁膜をさらに備え、下部電極は、第4の層間絶縁膜の上に凸状に形成されていてもよい。
本発明の容量素子は、半導体基板の上に形成され、ソース及びドレインを有するトランジスタをさらに備え、下部電極は、ソース又はドレインとコンタクトプラグを介在させて電気的に接続されていることが好ましい。
本発明の容量素子において、容量絶縁膜は、SrBi2(TaxNb1-x)2O9(0≦x≦1)、Pb(ZrxTi1-x)O3(0≦x≦1)、(BixLa1-x)4Ti3O12(0≦x≦1)及び(BaxSr1-x)TiO3(0≦x≦1)のうちのいずれか1つの材料からなることが好ましい。
本発明の立体構造を有する容量素子によれば、強誘電体膜にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できる。
(第1の実施形態)
本発明の第1の実施形態に係る容量素子について図面を参照して説明する。図1は第1の実施形態に係る容量素子の断面形状を示している。
本発明の第1の実施形態に係る容量素子について図面を参照して説明する。図1は第1の実施形態に係る容量素子の断面形状を示している。
図1に示すように半導体基板1の表面近傍には、トランジスタのソース又はドレイン領域2が形成されている。半導体基板1の上には、酸化シリコン(SiO2)又は窒化シリコン(SiN)等からなる第1の層間絶縁膜3が形成されている。第1の層間絶縁膜3を貫通して下端がソース又はドレイン領域2と接する、タングステン又はn型不純物がドープされた低抵抗ポリシリコンからなるプラグコンタクト4が形成されている。
第1の層間絶縁膜3の上には、SiO2又はSiNからなり、プラグコンタクト4の上面が露出するように形成された開口部を有する第2の層間絶縁膜5が形成されている。第2の層間絶縁膜5の膜厚は、容量素子の容量を大きくするためにできるだけ厚くすることが好ましい。本実施形態においては、第2の層間絶縁膜5の膜厚が1μmを下回ることがないように形成した。また、開口部の直径は0.2μm以上且つ1μm以下の範囲とすることが好ましく、本実施形態においては約0.6μmとした。
開口部の底面及び壁面を覆い且つプラグコンタクト4と電気的に接続された下部電極7が形成されている。下部電極7は容量素子の電極として機能するだけでなく、強誘電体薄膜を結晶化する際に必要となる高温酸素アニールの際に、酸素がコンタクトプラグ4に達することを防止する酸素バリアとして機能する。下部電極7の材料には白金(Pt)、イリジウム(Ir)、酸化イリジウム(IrO2)、ルテニウム(Ru)若しくは酸化ルテニウム(RuO2)等の貴金属又はその酸化物を用いる。また、下部電極7の膜厚は10nm以上且つ50nm以下とすることが好ましい。本実施形態においては下部電極7として膜厚が30nmのIrO2を用いた。
下部電極7の上面はSrBi2(TaxNb1-x)2O9(0≦x≦1)からなる容量絶縁膜8により被覆されている。容量絶縁膜8は凹部の段差被覆性が良好な成膜方法を用いて形成する。例えばMOCVD法(Metal Organic Chemical Vapor Deposition)、ALD法(Atomic Layer Deposition)又はスパッタリング法により形成することが好ましい。また、約300℃以上の成膜温度で成膜することが好ましい。なお、容量絶縁膜8の膜厚は12.5nm以上且つ100nm以下とすることが好ましく、本実施形態においては、容量絶縁膜8の膜厚を50nmとした。
容量絶縁膜8の上には上部電極9が形成されている。上部電極9はPt、Ir、IrO2、Ru若しくはRuO2等の貴金属又はその酸化物により形成することが好ましい。また、上部電極9の膜厚は10nm以上且つ50nm以下とすることが好ましく、本実施形態においては、上部電極9を膜厚が30nmのIrO2とした。
下部電極7、容量絶縁膜8及び上部電極9からなる立体構造を有する容量素子本体部10の上面及び壁面を被覆するように、ストレスコントロール層11が形成されている。ストレスコントロール層11には窒化チタン(TiN)、窒化チタンアルミニウム(TiAlN)、酸化チタンアルミニウム(TiAlO)、窒化タンタルアルミニウム(TaAlN)、酸化タンタルアルミニウム(TaAlO)及び窒硅化タンタル(TaSiN)のいずれかからなる単層膜又は2つ以上からなる積層膜を用いる。
このような膜を用いることにより、ストレスコントロール層11はテンサイルストレスを有し、容量素子本体部10にテンサイルストレスを与えると共に、水分又は水素が容量素子本体部10へ拡散することを防止するバリア膜としても機能する。
この場合においてストレスコントロール層11は、5×109dyn/cm2以上のテンサイルストレスを有するように膜厚等を調整することが好ましい。本実施形態においてはストレスコントロール層11として、上層がTiNで下層がTiAlNである積層膜を用い、TiN及びTiAlNの膜厚はそれぞれ20nm及び50nmとした。ここで、下層のTiAlNは、ストレスコントロール層として機能するだけでなく、水素バリア膜としても機能し、上層のTiNは密着層としても機能する。
ストレスコントロール層11は、テンサイルストレスを有するSiO2又はSiN等からなる第3の層間絶縁膜12により被覆されている。これにより第3の層間絶縁膜12からも容量素子本体部10に対してテンサイルストレスを与えることができる。一般にプラズマCVD法により形成したSiO2は、コンプレッシブストレスを有する。このため、本実施形態においては、O3とTEOSとを原料とする熱CVD法により形成されたSiO2を第3の層間絶縁膜12として用いた。
熱CVD法により形成されたSiO2膜は、プラズマCVD法により形成されたSiO2膜と比べて水分含有量が多いため、熱CVD法により形成されたSiO2膜を第3の層間絶縁膜12として用いる場合には、容量素子本体部10の特性が劣化する恐れがある。しかし、本実施形態においては、容量素子本体部10と第3の層間絶縁膜12との間に形成されたストレスコントロール層11が水分に対するバリアとして機能するため、熱CVD法により形成されたSiO2膜を用いても容量素子本体部10の特性が劣化することはない。
また、熱CVD法により形成されたSiO2膜にもプラズマCVD法により形成されたSiO2膜よりも少ない量であるが水素が含まれている。しかし、ストレスコントロール層11は水素に対するバリアとしても機能するため、水素により容量素子本体部10の特性が劣化することもない。
本実施形態においては、第3の層間絶縁膜12としてO3とTEOSとを原料とし、ホウ素(B)とリン(P)がドーピングされたBPSG膜を用いた。なお、成膜条件等を変更することによりプラズマCVD法により、テンサイルストレスを有するSiO2膜を形成することも可能である。
以下に、本実施形態の容量素子の特性について図面を参照して説明する。図2は本実施形態の容量素子本体部10の上に形成する膜による容量素子本体部10の残留分極(2Pr)の変化を示している。図2に示すように、容量素子本体部10のみの場合には2Prは約16μC/cm2であった。容量素子本体部10の上に厚さがそれぞれ20nm及び50nmのTiN及びTiAlNからなるストレスコントロール層11を形成することにより、2Prは約2μC/cm2上昇し約18μC/cm2となった。これは、ストレスコントロール層11により容量素子本体部10にテンサイルストレスを与えることができ、容量素子本体部10の分極が大きくなったことを示している。
立体構造を有する容量素子においては、強誘電体膜を立体的に形成する必要がある。強誘電体膜を立体的に形成する際に、平坦面に形成する場合と同等の膜質とすることは困難である。特に開口部の壁面に形成された強誘電体膜の膜質は、平坦面に形成された膜に比べて分極が小さくなる。このため、立体構造を有する容量素子においては、容量素子の2Prが平面構造の容量素子に比べて小さくなりやすい。
しかし、立体構造を有する容量素子本体部10に沿ってストレスコントロール層11を形成することにより、開口部の壁面に形成された強誘電体膜には、平坦面に形成された強誘電体膜よりも大きなストレスを加えることができる。このため、テンサイルストレスを有するストレスコントロール層11を設けることにより、容量素子本体部10に効率よくテンサイルストレスを加えることが可能となり、2Prの増大効果が平面構造の容量素子と比べて大きくなる。
一方、ストレスコントロール層11の上にコンプレッシブストレスを有するSiO2膜を第3の層間絶縁膜12として形成した場合には、ストレスコントロール層11のみを形成した場合と比べて、2Prが約1.5μC/cm2減少し、約16.5μC/cm2となった。これは、ストレスコントロール層11によるテンサイルストレスと第3の層間絶縁膜12によるコンプレッシブストレスとが打ち消しあい、容量素子本体部10に加わるテンサイルストレスが小さくなるためである。
これに対して、ストレスコントロール層11上にテンサイルストレスを有するSiO2膜を第3の層間絶縁膜12として形成した場合には、ストレスコントロール層11のみを形成した場合と比べて、2Prが約3.5μC/cm2増加して約20μC/cm2となり、容量素子本体部10のみの場合と比較すると、2Prが約4μC/cm2増加したこととなる。
以上のように、容量素子本体部10の上にテンサイルストレスを有するストレスコントロール層11を設けることは、容量素子本体部10の分極を大きくするために有効である。
また、ストレスコントロール層11の上に、テンサイルストレスを有する第3の層間絶縁膜12を形成することにより、容量素子本体部10の分極をさらに大きくすることが可能となる。この場合に、第3の層間絶縁膜12をテンサイルストレスを有する膜とするために、水分含有量の多い膜を用いたとしても、水分による容量素子本体部10の劣化が生じることはない。なぜなら、第3の層間絶縁膜12の下に設けた本実施形態のストレスコントロール層11は、水分に対するバリアの機能を有しているからである。
本実施形態においては容量絶縁膜8として、強誘電体であるSrBi2(TaxNb1-x)2O9(0≦x≦1)を用いたが、Pb(ZrxTi1-x)O3(0≦x≦1)、(BixLa1-x)4Ti3O12(0≦x≦1)又は(BaxSr1-x)TiO3(0≦x≦1)等を用いてもよい。
また、ストレスコントロール層11を容量素子本体部10に沿う薄膜として形成したが、図3に示すように容量素子本体部10が形成された開口部を埋めるように形成してもよい。このような構成とすることにより容量素子本体部10に与えるテンサイルストレスを大きくすることができるので、容量素子本体部10の分極をより大きくすることができる。
ストレスコントロール層11を積層膜とする際には、上層の膜をアモルファス系の膜とすることによりストレスコントロール層11と第3の層間絶縁膜12との密着性を向上させることができる。また、上層をTiAlO等の絶縁性材料により形成し、下層をTiAlN等の導電性材料により形成することにより、上層がTiN等の導電性材料の場合と同様に、ストレスコントロール層11をセルプレート線として使用することが可能となる。
本実施形態においては凹型の立体形状を有する容量素子を示したが、図4に示すような下部電極が凸状の立体形状を有する容量素子においても同様の効果が得られる。
また、図5に示すように、容量素子全体を覆う水素及び水分に対するバリア膜21及びバリア膜22をさらに設けてもよい。このような構成とすることにより、外部からの水素及び水分の拡散を防止することができるため、容量素子の信頼性をさらに向上させることが可能となる。また、複数の容量素子をまとめてバリア膜21及びバリア膜22が覆う構成としてもよい。
なお、バリア膜21及びバリア膜22は、水素及び水分に対するバリア性を有する材料により形成すればよく、ストレスコントロール層11と同一の材料により形成しても、ストレスコントロール層11とは異なる材料により形成してもよい。
(第2の実施形態)
以下に、本発明の第2の実施形態に係る容量素子について図面を参照して説明する。図6は第2の実施形態に係る容量素子の断面形状を示している。図6において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
以下に、本発明の第2の実施形態に係る容量素子について図面を参照して説明する。図6は第2の実施形態に係る容量素子の断面形状を示している。図6において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
図6に示すように本実施形態の容量素子においては、上部電極9とストレスコントロール層11との間にテンサイルストレスを有する第4の層間絶縁膜31が形成されている。
第4の層間絶縁膜31を設けることにより、ストレスコントロール層11の段差被覆性を改善することが可能となる。一般にストレスコントロール層11は、金属窒化物や金属酸化物で構成されるためスパッタリング法により成膜する。しかし、スパッタリング法を用いた場合には、エッジ部分をきれいに覆う膜を形成することは困難である。第4の層間絶縁膜31を設けることにより、立体構造を有する容量素子に存在する段差が小さくなり角部がなだらかになるため、ストレスコントロール層11の被覆性を向上させることが可能となる。また、第4の層間絶縁膜31はテンサイルストレスを有しているため、容量素子本体部10に加わるテンサイルストレスを大きくすることが可能となる。
第4の層間絶縁膜31には、O3とTEOSとを原料として熱CVD法により形成したSiO2膜を用いればよい。熱CVD法により形成されたSiO2膜は水分含有量が多いが、膜を形成した後、酸素雰囲気中において熱処理を行うことにより水分を脱離させることが可能である。また、これにより同時に水素を脱離させることもできる。
熱処理により水分及び水素を脱離した後、第4の層間絶縁膜31は水分及び水素に対するバリア性を有するストレスコントロール層11により覆われるため、第4の層間絶縁膜31が再び水分及び水素を吸収して容量素子本体部10の特性が劣化することはない。
本実施形態においては第4の層間絶縁膜31として厚さが50nmのSiO2膜を熱CVD法により形成し、形成したSiO2膜は650℃で1分間の酸素アニールを行った。
また、第4の層間絶縁膜31を設けることにより上部電極9とストレスコントロール層11とを絶縁することが可能となる。基板1の上に複数の容量素子が形成されている場合に、TiAlN等からなる導電性のストレスコントロール層11を上部電極9の上に直接接するように形成すると、すべての容量素子が並列に接続されてしまう。しかし、ストレスコントロール層11と上部電極9との間に第4の層間絶縁膜31を設けることにより、共通のストレスコントロール層11を形成した場合にも、各容量素子を独立させたりブロックにまとめたりすることが容易となる。
なお、本実施形態では、容量素子本体部10が凹型の立体形状を有する容量素子に関して記述したが、図7に示すような下部電極7が凸型の立体形状を有する容量素子でも同一の効果が得られる。
本発明の容量素子は、強誘電体膜にテンサイルストレスを印加することにより分極量を増大させ且つ水分による容量素子の劣化を防止し、信頼性が高い立体構造を有する容量素子を実現できるという効果を有し、強誘電体を容量絶縁膜とし且つ立体構造を有する容量素子等として有用である。
1 半導体基板
2 ソース又はドレイン領域
3 第1の層間絶縁膜
4 コンタクトプラグ
5 第2の層間絶縁膜
7 下部電極
8 容量絶縁膜
9 上部電極
10 容量素子本体部
11 ストレスコントロール層
12 第3の層間絶縁膜
21 バリア膜
22 バリア膜
31 第4の層間絶縁膜
2 ソース又はドレイン領域
3 第1の層間絶縁膜
4 コンタクトプラグ
5 第2の層間絶縁膜
7 下部電極
8 容量絶縁膜
9 上部電極
10 容量素子本体部
11 ストレスコントロール層
12 第3の層間絶縁膜
21 バリア膜
22 バリア膜
31 第4の層間絶縁膜
Claims (12)
- 半導体基板の上に立体的な形状を有するように形成された下部電極と、
前記下部電極を覆うように形成された強誘電体からなる容量絶縁膜と、
前記容量絶縁膜の上に形成され、段差部を有する形状の上部電極と、
前記上部電極の上に形成され、テンサイルストレスを有し且つ水分の拡散バリアとして機能するストレスコントロール層とを備えていることを特徴とする立体構造を有する容量素子。 - 前記ストレスコントロール層は、水素の拡散バリアとして機能することを特徴とする請求項1に記載の立体構造を有する容量素子。
- 前記ストレスコントロール層は、窒化チタン、窒化チタンアルミニウム、酸化チタンアルミニウム、窒化タンタルアルミニウム、酸化タンタルアルミニウム及び窒硅化タンタルのうちのいずれか1つからなる単層膜又は少なくとも2つからなる積層膜であることを特徴とする請求項1又は2に記載の立体構造を有する容量素子。
- 前記ストレスコントロール層は、前記上部電極の段差部を被覆するように形成されていることを特徴とする請求項1から3のいずれか1項に記載の立体構造を有する容量素子。
- 前記ストレスコントロール層の上に形成され、テンサイルストレスを有する第1の層間絶縁膜をさらに備えていることを特徴とする請求項1から4のいずれか1項に記載の立体構造を有する容量素子。
- 前記第1の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成したシリコン酸化膜であることを特徴とする請求項5に記載の立体構造を有する容量素子。
- 前記上部電極と前記ストレスコントロール層との間に形成され、テンサイルストレスを有する第2の層間絶縁膜をさらに備えていることを特徴とする請求項1から6のいずれか1項に記載の立体構造を有する容量素子。
- 前記第2の層間絶縁膜は、オゾン及びテトラエトキシシランを原料として熱化学気相成長法により形成され、且つ熱処理が施されたシリコン酸化膜であることを特徴とする請求項7に記載の立体構造を有する容量素子。
- 前記半導体基板の上に形成され、凹部を有する第3の層間絶縁膜をさらに備え、
前記下部電極は、前記凹部の壁面及び底面に形成され、断面凹状の形状を有していることを特徴とする請求項1から8のいずれか1項に記載の立体構造を有する容量素子。 - 前記半導体基板の上に形成された第4の層間絶縁膜をさらに備え、
前記下部電極は、前記第4の層間絶縁膜の上に断面凸状に形成されていることを特徴とする請求項1から8のいずれか1項に記載の立体構造を有する容量素子。 - 前記半導体基板の上に形成され、ソース及びドレインを有するトランジスタをさらに備え、
前記下部電極は、前記ソース又はドレインとコンタクトプラグを介在させて電気的に接続されていることを特徴とする請求項1から10のいずれか1項に記載の立体構造を有する容量素子。 - 前記容量絶縁膜は、SrBi2(TaxNb1-x)2O9(0≦x≦1)、Pb(ZrxTi1-x)O3(0≦x≦1)、(BixLa1-x)4Ti3O12(0≦x≦1)及び(BaxSr1-x)TiO3(0≦x≦1)のうちのいずれか1つの材料からなることを特徴とする請求項1から11のいずれか1項に記載の立体構造を有する容量素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163965A JP2006339498A (ja) | 2005-06-03 | 2005-06-03 | 立体構造を有する容量素子 |
US11/407,048 US20070235787A1 (en) | 2005-06-03 | 2006-04-20 | Capacitor device having three-dimensional structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163965A JP2006339498A (ja) | 2005-06-03 | 2005-06-03 | 立体構造を有する容量素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006339498A true JP2006339498A (ja) | 2006-12-14 |
Family
ID=37559770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005163965A Pending JP2006339498A (ja) | 2005-06-03 | 2005-06-03 | 立体構造を有する容量素子 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070235787A1 (ja) |
JP (1) | JP2006339498A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160064391A1 (en) * | 2014-08-26 | 2016-03-03 | Qualcomm Incorporated | Dynamic random access memory cell including a ferroelectric capacitor |
US20160293334A1 (en) * | 2015-03-31 | 2016-10-06 | Tdk Corporation | Thin film capacitor |
KR20240055166A (ko) | 2017-01-27 | 2024-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 용량 소자, 반도체 장치, 및 반도체 장치의 제작 방법 |
US11063131B2 (en) * | 2019-06-13 | 2021-07-13 | Intel Corporation | Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering |
US11723212B2 (en) * | 2021-03-26 | 2023-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory window of MFM MOSFET for small cell size |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923970A (en) * | 1997-11-20 | 1999-07-13 | Advanced Technology Materials, Inc. | Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure |
JP4308485B2 (ja) * | 2002-07-08 | 2009-08-05 | パナソニック株式会社 | 容量素子の製造方法 |
KR100725690B1 (ko) * | 2003-07-08 | 2007-06-07 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
JP4800627B2 (ja) * | 2004-03-24 | 2011-10-26 | セイコーエプソン株式会社 | 強誘電体メモリ素子 |
-
2005
- 2005-06-03 JP JP2005163965A patent/JP2006339498A/ja active Pending
-
2006
- 2006-04-20 US US11/407,048 patent/US20070235787A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070235787A1 (en) | 2007-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6287278B2 (ja) | 半導体装置及びその製造方法 | |
US8779486B2 (en) | Ferroelectric capacitor | |
JP5109394B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2007063573A1 (ja) | 半導体装置とその製造方法 | |
JP4930371B2 (ja) | 半導体装置及びその製造方法 | |
JP2010056133A (ja) | 半導体記憶装置 | |
WO2006103779A1 (ja) | 半導体装置及びその製造方法 | |
JP2006210704A (ja) | 半導体記憶装置及びその製造方法 | |
JP2008227196A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2006339498A (ja) | 立体構造を有する容量素子 | |
US20080067566A1 (en) | Contact structure having conductive oxide layer, ferroelectric random access memory device employing the same and methods of fabricating the same | |
JP2008147491A (ja) | 半導体記憶装置 | |
JP2006310637A (ja) | 半導体装置 | |
JP4105656B2 (ja) | 半導体装置及びその製造方法 | |
JP2010225928A (ja) | 半導体記憶装置及びその製造方法 | |
JP2006261483A (ja) | 強誘電体キャパシタ及びその製造方法 | |
JP6439284B2 (ja) | 半導体装置の製造方法 | |
US20090256259A1 (en) | Semiconductor device and method for manufacturing the same | |
US7799580B2 (en) | Method for manufacturing ferroelectric memory device | |
JP2010093064A (ja) | 半導体装置及びその製造方法 | |
JP3906215B2 (ja) | 半導体装置 | |
US20090072349A1 (en) | Semiconductor device and method of manufacturing the same | |
JP5487140B2 (ja) | 半導体装置の製造方法 | |
JP2009094363A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
JP2023112910A (ja) | 半導体装置および半導体装置の製造方法 |