JP2010093064A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】半導体装置にクラックの発生を防止する絶縁性応力緩和膜を用いながらも、下方からの水素の進入を阻止して容量絶縁膜の還元を防止できるようにする。
【解決手段】半導体装置は、第１の絶縁性水素バリア膜１８と、その上に形成された第２の絶縁性水素バリア膜１９と、第１の層間絶縁膜１７、第１の絶縁性水素バリア膜１８及び第２の絶縁性水素バリア膜１９を貫通するコンタクトプラグ２０と、第２の絶縁性水素バリア膜の上に順次形成され、下部電極２３、容量絶縁膜２５及び上部電極２６よりなり、下部電極がコンタクトプラグと電気的に接続される容量素子２７を備えている。第１の絶縁性水素バリア膜と第２の絶縁性水素バリア膜は、互いの組成比が異なる窒化シリコンよりなり、第２の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値は、第１の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値よりも小さい。
【選択図】図１

Description

本発明は、容量素子を備えた半導体装置及びその製造方法に関する。

近年、デジタル技術の進展に伴い、大容量のデータを処理し、且つ記録する傾向がますます推進されるなかで電子機器における機能が一段と高度化し、使用される半導体装置においてもその半導体素子の微細化が急速に進んできている。

ダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory）装置においては、その高集積化を実現するために、高誘電率を有する誘電体（以下、高誘電体と呼ぶ。）を記憶容量素子の容量膜として用いる技術が開発されている。例えば、酸化タンタル（Ｔａ_２Ｏ_５）又は酸化ハフニウム（ＨｆＯ_２）等の金属酸化物は、酸化シリコン又は窒化シリコンよりも誘電率が大きいため、容量膜の面積を小さくすることができる。また、情報セキュリティに対して高度な暗号化技術が必要とされており、低電圧動作で且つ高速書き込み及び高速読み出しが可能な不揮発性メモリ装置が要望されている。自発分極特性を有する強誘電体を用いた強誘電体ＲＡＭ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）装置が実用化されている。容量膜には、Ｐｂ（Ｚｒ_１−ｘＴｉ_ｘ）Ｏ_３（０＜ｘ＜１、通称ＰＺＴ）、ＳｒＢｉ_２Ｔａ_２Ｏ_９（通称ＳＢＴ）、ＳｒＢｉ_２Ｎｂ_２Ｏ_９（通称ＳＢＮ）、ＳｒＢｉ_２（Ｔａ_１−ｘＮｂ_ｘ）_２Ｏ_９（０＜ｘ＜１、通称ＳＢＴＮ）又はＢｉ_４Ｔｉ_３Ｏ_１２（通称ＢＩＴ）等のペロブスカイト構造を持つ金属酸化物がよく用いられている。これらの材料は、ヒステリシス特性を有することから不揮発性メモリ装置を実現できる。

しかしながら、これらの誘電体材料は金属酸化物であるため、水素等の還元性雰囲気によって容易に還元するという問題がある。一般に半導体製造プロセスにおいては、トランジスタの電気的特性を維持するには水素雰囲気で熱処理を行う必要がある。また、配線形成工程においても、化学気相成長（ＣＶＤ）法等の水素雰囲気で処理される工程が多い。さらに、湿気又は粉塵等の外部の有害環境から半導体素子を保護するために、金属配線の上に保護膜を形成する工程も水素雰囲気で行われる。

水素雰囲気での各処理工程においては、水素ガス及び水素イオンが発生するため、発生した水素ガス及び水素イオンがキャパシタに至った場合は、水素イオンが誘電体を構成する酸素原子と反応して誘電体膜の膜質を劣化させる。その結果、メモリセルの容量特性が低下する。

従って、誘電体膜を有する半導体メモリ装置において、水素が通過しにくい膜（以降、水素バリア膜と呼ぶ。）によって容量素子を囲むことにより、水素が誘電体膜に達することを防止する必要がある。例えば以下の特許文献１には、容量素子の下部に絶縁性水素バリア膜及び導電性水素バリア膜を配置することにより、下部からの水素の進入を防止する構造が提案されている。

以下、第１の従来例に係る半導体装置について図面を参照しながら説明する。

図８は第１の従来例に係る半導体装置の断面構成を示している。図８に示すように、半導体支持基板１０１の上部には、素子分離領域１０２が形成されている。素子分離領域１０２によって区画された領域にはゲート絶縁膜１０３、ゲート電極１０４及び不純物拡散層１０５よりなるトランジスタ１０６が形成されている。トランジスタ１０６を含む半導体支持基板１０１の上の全面には第１の層間絶縁膜１０７が形成されている。

第１の層間絶縁膜１０７の上には、窒化シリコンよりなる絶縁性水素バリア膜１０８が形成されている。層間絶縁膜１０７及び絶縁性水素バリア膜１０８よりなる積層膜には不純物拡散層１０５に達するコンタクトプラグ１０９が形成されている。

絶縁性水素バリア膜１０８の上には、コンタクトプラグ１０９と接続される領域に導電性水素バリア膜１１０が形成され、該導電性水素バリア膜１１０の上には下部電極１１１が形成されている。

絶縁性水素バリア膜１０８の上には、下部電極１１１の上面を露出するように第２の層間絶縁膜１１２が形成されている。第２の層間絶縁膜１１２の上には下部電極１１１を覆うように、強誘電体よりなる容量絶縁膜１１３が形成されている。容量絶縁膜１１３の上には上部電極１１４が形成され、これら下部電極１１１、容量絶縁膜１１３及び上部電極１１４により強誘電体容量素子１１５が形成されている。

しかしながら、第１の従来例に係る半導体装置は、図９に示すように、絶縁性水素バリア膜１０８に緻密性が高く且つ引っ張り応力を持つ窒化シリコンを用いているため、導電性水素バリア膜１０８における下部電極１１１の端部に応力が集中してクラックが発生し、発生したクラックから水素が進入することにより、容量絶縁膜１１３を構成する強誘電体が還元して容量特性が劣化するという課題があった。

上記の課題を解決するために、絶縁性水素バリア膜１０８の上に応力を緩和するための膜を形成する構造が考えられる。

以下、第２の従来例に係る半導体装置について図１０を参照しながら説明する。図１０においては、図８との相違点のみを説明する。

図１０に示すように、第２の従来例に係る半導体装置は、絶縁性水素バリア膜１０８と層間絶縁膜１１２との間、及び絶縁性水素バリア膜１０８と導電性水素バリア膜１１０との間上に、酸化シリコンよりなる絶縁性応力緩和膜２０１が形成されている。

このように絶縁性水素バリア膜１０８の上に絶縁性応力緩和膜２０１を形成することにより、導電性水素バリア膜１０８における下部電極１１１の端部に生じるクラックの発生を防止することができるため、水素の進入による強誘電体が還元及び容量素子の特性劣化を抑制することがきる。
特開平１１−００８３５５号公報

しかしながら、前記第２の従来例に係る半導体装置は、酸化シリコンよりなる絶縁性応力緩和膜２０１を通して容量絶縁膜１１３に水素が進入するという問題がある。

すなわち、図１１に示すように、製造プロセス中の水素は、コンタクトプラグ１０９を通して半導体支持基板１０１の下方から上方に垂直に進入し、さらに、絶縁性応力緩和膜２０１を通して導電性水素バリア膜１１０の下側を基板面に平行に進入し、最終的に強誘電体よりなる容量絶縁膜１１３に到達する。強誘電体は水素により還元されるため、容量素子１１５の特性が劣化してしまう。

前記従来の問題に鑑み、本発明は、半導体装置にクラックの発生を防止する絶縁性応力緩和膜を用いながらも、下方からの水素の進入を阻止して容量絶縁膜の還元を防止することにより、良好な容量特性を持つ半導体装置を実現できるようにすることを目的とする。

前記の目的を達成するため、本発明は、半導体装置を、容量素子とコンタクトプラグとの間に設ける絶縁性水素バリア膜を窒化シリコンよりなり且つ互いの組成比が異なる２層の積層構造とする構成とする。

具体的に、本発明に係る半導体装置は、半導体領域の上に形成された層間絶縁膜と、層間絶縁膜の上に形成され、耐水素性を有する第１の絶縁性水素バリア膜と、第１の絶縁性水素バリア膜の上に形成され、耐水素性を有する第２の絶縁性水素バリア膜と、層間絶縁膜、第１の絶縁性水素バリア膜及び第２の絶縁性水素バリア膜を貫通するコンタクトプラグと、第２の絶縁性水素バリア膜の上に順次形成され、下部電極、容量絶縁膜及び上部電極よりなり、下部電極がコンタクトプラグと電気的に接続される容量素子とを備え、第１の絶縁性水素バリア膜と第２の絶縁性水素バリア膜とは、互いの組成比が異なる窒化シリコンよりなり、第２の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値は、第１の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値よりも小さいことを特徴とする。

本発明の半導体装置によると、第１の絶縁性水素バリア膜と第２の絶縁性水素バリア膜とは、互いの組成比が異なる窒化シリコンよりなり、第２の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値は、第１の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値よりも小さい。このため、第２の絶縁性水素バリア膜は、第１の絶縁性水素バリア膜よりも緻密性が低下してその応力も低減する。従って、第２の絶縁性水素バリア膜は応力緩和膜として機能するため、クラックの発生を抑制することができる。その上、酸化シリコンとは異なり、窒化シリコンよりなる第２の絶縁性水素バリア膜はコンタクトプラグから進入した水素のさらに横方向の進入をも阻止することができるので、容量絶縁膜の還元を防止でき、良好な容量特性を得ることがきる。

本発明の半導体装置は、コンタクトプラグと容量素子との間に形成され、耐水素性を有する導電性水素バリア膜をさらに備え、コンタクトプラグと容量素子とは、導電性水素バリア膜を介して電気的に接続されていることが好ましい。

このようにすると、水素がコンタクトプラグを通して下方から進入することを阻止するため、容量絶縁膜の還元が防止できるので、さらに良好な容量特性を得ることがきる。

また、本発明の半導体装置は、コンタクトプラグと容量素子との間に形成され、耐酸素性を有する導電性酸素バリア膜をさらに備え、コンタクトプラグと容量素子とは、導電性酸素バリア膜を介して電気的に接続されていることが好ましい。

このようにすると、金属酸化物よりなる容量絶縁膜を結晶化する際の酸素雰囲気の高温熱処理において、コンタクトプラグが酸化して電気的な接続が取れなくなるという不良を防止できるため、良好な容量特性を得ることがきる。

本発明の半導体装置において、第２の絶縁性水素バリア膜における容量素子の下方の領域には、少なくとも下部電極、容量絶縁膜及び上部電極のうちの１つと平面同一形状に形成された掘れ込み部が形成されており、掘れ込み部は、第１の絶縁性水素バリア膜にまで到達していないことが好ましい。

このようにすると、応力が集中する掘れ込み部における角部が、応力緩和膜の役割を果たす第２の絶縁性水素バリア膜に形成されるため、応力集中によるクラックの発生が抑制されるので、水素の進入による容量絶縁膜の還元が防止でき、その結果、良好な容量特性を得ることがきる。

本発明に係る半導体装置の製造方法は、半導体領域の上に層間絶縁膜を形成する工程と、層間絶縁膜の上に、耐水素性を有する第１の絶縁性水素バリア膜を形成する工程と、第１の絶縁性水素バリア膜の上に、耐水素性を有する第２の絶縁性水素バリア膜を形成する工程と、第２の絶縁性水素バリア膜、第１の絶縁性水素バリア膜及び層間絶縁膜に、第２の絶縁性水素バリア膜、第１の絶縁性水素バリア膜及び層間絶縁膜を貫通するコンタクトプラグを形成する工程と、第２の絶縁性水素バリア膜の上に、コンタクトプラグと電気的に接続される下部電極と、該下部電極の上に容量絶縁膜及び上部電極を順次形成することにより、容量素子を形成する工程とを備え、第１の絶縁性水素バリア膜と第２の絶縁性水素バリア膜とは、互いの組成比が異なる窒化シリコンよりなり、第２の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値は、第１の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値よりも小さいことを特徴とする。

本発明の半導体装置の製造方法によると、第１の絶縁性水素バリア膜と第２の絶縁性水素バリア膜とは、互いの組成比が異なる窒化シリコンよりなり、第２の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値は、第１の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値よりも小さい。このため、第２の絶縁性水素バリア膜は、第１の絶縁性水素バリア膜よりも緻密性が低下してその応力も低減する。従って、第２の絶縁性水素バリア膜は応力緩和膜として機能するため、クラックの発生を抑制することができる。その上、第２の絶縁性水素バリア膜がコンタクトプラグを介したさらに横方向の水素の進入をも阻止することができるので、容量絶縁膜の還元を防止でき、良好な容量特性を得ることがきる。

本発明の半導体装置の製造方法において、第１の絶縁性水素バリア膜を形成する工程及び第２の絶縁性水素バリア膜を形成する工程は、シランとアンモニアとを原料とする化学気相成長法を用いて、互いの組成比が異なる窒化シリコンよりなる絶縁膜を形成する工程であり、シリコン原子数に対する窒素原子数の比の値が、第１の絶縁性水素バリア膜よりも第２の絶縁性水素バリア膜の方が小さくなるように、シランとアンモニアとの流量比を変化させることが好ましい。

このようにすると、共に窒化シリコンよりなり且つ互いの組成比が異なる第１の絶縁性水素バリア膜と第２の絶縁性水素バリア膜とを確実に形成することができる。

本発明に係る半導体装置及びその製造方法によると、シリコン原子数に対する窒素原子数の比の値が第１の絶縁性水素バリア膜よりも小さい第２の絶縁性水素バリア膜が応力緩和膜としての機能するため、クラックの発生を抑制でき、且つ水素の横方向の進入をも阻止できるので、クラックの発生を防止する絶縁性応力緩和膜を用いながらも、下方からの水素の進入が阻止され、その結果、容量絶縁膜の還元が防止されて良好な容量特性を持つ半導体装置を実現できる

（一実施形態）
本発明の一実施形態について図面を参照しながら説明する。

図１は本発明の一実施形態に係る半導体装置であって、容量素子の断面構成を示している。

図１に示すように、例えばシリコン（Ｓｉ）よりなる半導体基板１１の上部には、酸化シリコン（ＳｉＯ_２）よりなる素子分離領域１２が選択的に形成されている。なお、半導体基板１１は必ずしも基板に限られず、シリコン等の半導体領域であればよい。

半導体基板１１の素子分離領域１２によって区画された領域には、それぞれ、例えば酸化シリコンよりなるゲート絶縁膜１３、ポリシリコンよりなるゲート電極１４及びボロン（Ｂ）又は砒素（Ａｓ）等の不純物を注入して拡散した不純物拡散層１５により構成された複数のトランジスタ１６が形成されている。トランジスタ１６を含む半導体基板１１上の全面には、ボロン（Ｂ）及び燐（Ｐ）が添加された酸化シリコン（いわゆるＢＰＳＧ）よりなる第１の層間絶縁膜１７が形成されている。

第１の層間絶縁膜１７の上には、窒化シリコンからなり、耐水素性を有する第１の絶縁性水素バリア膜１８が形成され、該第１の絶縁性水素バリア膜１８の上には、第１の絶縁性水素バリア膜１８と組成比が異なる窒化シリコンよりなり、耐水素性を有する第２の絶縁性水素バリア膜１９が形成されている。なお、第１の絶縁性水素バリア膜１８及び第２の絶縁性水素バリア膜１９の詳細な構成は後述する。

第１の層間絶縁膜１７、第１の絶縁性水素バリア膜１８及び第２の絶縁性水素バリア膜１９よりなる積層膜には、それぞれ半導体基板１１の不純物拡散層１５にまで達する、タングステン（Ｗ）よりなる複数のコンタクトプラグ２０が形成されている。

第２の絶縁性水素バリア膜１９の上におけるコンタクトプラグ２０を含む領域には、下層から順に、例えば、厚さが１００ｎｍの窒化チタンアルミニウム（ＴｉＡｌＮ）よりなり、耐水素性を有する導電性水素バリア膜２１と、共に厚さが５０ｎｍのイリジウム（Ｉｒ）及び酸化イリジウムが積層されてなり、耐酸素性を有する導電性酸素バリア膜２２と、厚さが５０ｎｍの白金（Ｐｔ）よりなる下部電極２３とが形成されている。ここで、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極２３は平面同一形状にパターニングされている。さらに、第２の絶縁性水素バリア膜１９における導電性水素バリア膜２１の側面の下方部分には、エッチングによる深さが約５０ｎｍの掘れ込み部（段差部）１９ａが形成されている。

第２の絶縁性水素バリア膜１９の上には、酸化シリコンよりなる第２の層間絶縁膜２４が各下部電極２３の上面を露出するように形成されている。第２の層間絶縁膜２８の上には、容量絶縁膜２５が各下部電極２３を覆うようにそれぞれ形成されている。容量絶縁膜２５は、ビスマス層状ペロブスカイト構造を持つ、例えば厚さが５０ｎｍの強誘電体であるＢｉ_４Ｔｉ_３Ｏ_１２により構成されている。各容量絶縁膜２５の上には厚さが５０ｎｍの白金（Ｐｔ）よりなる上部電極２６がそれぞれ形成されている。これら下部電極２３、容量絶縁膜２５及び上部電極２６により、容量素子２７が形成されている。

第２の層間絶縁膜２４の上には、各容量素子２７の容量絶縁膜２５及び上部電極２６を覆うように、酸化シリコンよりなる第３の層間絶縁膜２８が形成されている。第２の絶縁性水素バリア膜１９、第２の層間絶縁膜２４及び第３の層間絶縁膜２８には、第１の絶縁性水素バリア膜１８にまで達する溝状の開口部２８ａが形成されている。ここで、開口部２８ａは、容量素子２７の形成領域の周囲の全体を囲むように形成されている。第３の層間絶縁膜２８の上には、開口部２８ａの底面及び壁面を含め、開口部２８ａの内側の領域の全面に、厚さが２０ｎｍの窒化シリコンよりなり、耐水素性を有する第３の絶縁性水素バリア膜２９が形成されている。

ここで、第１の絶縁性水素バリア膜１８は、化学量論組成を持つ窒化シリコン（Ｓｉ_３Ｎ_４）であり、すなわち、シリコン原子数に対する窒素原子数の比の値は４／３である。化学量論組成を持つＳｉ_３Ｎ_４は、原子半径が異なるシリコン（Ｓｉ）と窒素（Ｎ）とが密に充填されており、原子間の隙間が水素原子よりも小さくなるため、良好な水素バリア性を得ることができる。一般に、窒化シリコンよりなる膜は高温で成膜するため、線膨張係数の差により、室温で応力が発生する。シリコン（Ｓｉ）の線膨張係数は２×１０^−６（１／Ｋ）であるのに対し、窒化シリコン（Ｓｉ_３Ｎ_４）の線膨張係数は３×１０^−６（１／Ｋ）と大きいため、窒化シリコンよりなる膜は室温で引っ張り方向の応力を持つ。

一方、本発明の特徴である第２の絶縁性水素バリア１９は、化学量論組成と比べて窒素が少ない窒化シリコン（ＳｉＮ_ｘ）であり、シリコン原子数に対する窒素原子数の比の値ｘは、０＜ｘ＜４／３の範囲内である。この場合は、線膨張係数が窒化シリコン（Ｓｉ_３Ｎ_４）とシリコン（Ｓｉ）との間になるため、シリコン窒化膜の応力は化学量論組成を持つシリコン窒化膜よりも小さくなる。窒素原子数比ｘの値は小さい方が応力が減少して望ましいが、水素バリア性も同時に減少する。水素バリア性が減少する理由は、化学量論組成を持つ（Ｓｉ_３Ｎ_４）の場合はすべての結合がＳｉ−Ｎ結合であるのに対し、窒素原子数比ｘの値が小さい（ＳｉＮ_ｘ）の場合は、Ｓｉ−Ｓｉ結合が存在するためである。原子の大きさが同一のＳｉ同士の組み合わせであるＳｉ−Ｓｉ結合が存在すると、密に充填できなくなるため、水素原子が通り抜ける拡散経路ができる。特にｘが１／２以下となると、Ｓｉ−Ｓｉ結合の割合が全体の１／３を超える。この場合、D.スタウファー（D. Stauffer）の浸透理論（percolation theory）によると、拡散経路のネットワークが３次元的に形成されるため、水素バリア性が完全に消滅する。従って、ｘの値はおよそ１であることが望ましい。

以下、本発明の第２の絶縁性水素バリア１９を設ける効果について図２を用いて説明する。

図２は図１の容量素子２７を含む半導体装置の要部を拡大した断面構成を示している。半導体基板１１側からの水素の進入は、良好な水素バリア性を持つ第１の絶縁性水素バリア膜１８によって阻止できる。また、その端部に応力が集中する導電性水素バリア膜２１は、応力が小さい第２の絶縁性水素バリア膜１９の上に形成されるため、該第２の絶縁性水素バリア膜１９に生じるクラックを抑えることができる。さらに、半導体基板１１側からコンタクトプラグ２０を通して垂直な方向に進入し、且つ導電性水素バリア膜２１の下側を基板面に平行な方向に進入する水素は、水素バリア性を持つ第２の絶縁性水素バリア膜１９によって阻止できる。

なお、第１の絶縁性水素バリア膜１８の膜厚は、その応力を減らすためにできる限り薄い方が望ましい。しかしながら、半導体基板１１側からの水素の進入に対するバリア性を確保する膜厚が必要である。従って、第１の絶縁性水素バリア膜１８の膜厚は、水素バリア性が確保される少なくとも１０ｎｍ、望ましくは２０ｎｍとするとよい。

ところで、第２の絶縁性水素バリア膜１９には、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極２３よりなる積層膜をパターニングする際のオーバエッチングにより掘れ込まれてなる彫り込み部１９ａが形成される。この掘れ込み部１９ａによって、該掘れ込み部１９ａの隅部に応力が集中するため、第２の絶縁性水素バリア膜１９にクラックが発生しやすくなる。このため、掘れ込み部１９ａの深さはできるだけ浅い方が望ましい。一方、オーバエッチングが少なく、第２の絶縁性水素バリア膜１９の上に導電性水素バリア膜２１が残ると、下部電極２３同士の間でショートが発生して不良となる。従って、下部電極２３同士のショートを発生させないためには、積層膜の膜厚の１０％以上且つ３０％以下のオーバエッチングが必要であり、オーバエッチングに相当する深さの掘れ込み部１９ａが形成される。第２の絶縁性水素バリア膜１９の膜厚も、その応力を減らすためにできるだけ薄い方が望ましい。しかしながら、掘れ込み部１９ａにより、第２の絶縁性水素バリア膜１９の下の第１の絶縁性水素バリア膜１８が露出しないようにする必要がある。例えば、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極２３よりなる積層膜の膜厚が２５０ｎｍであり、第２の絶縁性水素バリア膜１９の掘れ込み部１９ａが積層膜の１０％以上且つ３０％以下の範囲で形成されると仮定すると、第２の絶縁性水素バリア膜１９の膜厚は８０ｎｍ程度の膜厚が必要である。

また、図２に示すように、第２の絶縁性水素バリア膜１９とその上の導電性水素バリア膜２１との間のオーバラップ量は、規定値Ｌ以上となるように設計する。第２の絶縁性水素バリア膜１９は、前述したように窒素原子数比の値ｘが減少すると水素バリア性が劣化するため、規定値Ｌよりも大きく設定する必要がある。具体的には、窒素原子数比の値が１≦ｘ＜４／３の場合は、水素バリア性の劣化は少ないため、既定値Ｌを１００ｎｍよりも大きく設定する。また、窒素原子数比の値が１／２＜ｘ＜１の場合は、水素バリア性の劣化が大きいため、既定値Ｌを２００ｎｍよりも大きく設定する。

なお、本実施形態においては、第１の絶縁性水素バリア膜１８及び第２の絶縁性水素バリア膜１９として、シリコンと窒素とから構成される窒化シリコンとして説明したが、通常、これらのシリコン窒化膜は化学気相成長（ＣＶＤ:Chemical Vapor Deposition）法により成膜されるため、微量の水素（Ｈ）及び酸素（Ｏ）を含む。

また、本実施形態においては、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極１１１は、同時にパターニングすることにより形成された同一の平面パターンとして説明したが、それぞれ異なる大きさにパターニングしてもよい。

さらに、本実施形態においては、第２の絶縁性水素バリア膜１９に、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極２３と平面同一形状の掘れ込み部１９ａが形成されているが、これに限られず、容量絶縁膜２５及び上部電極２６と平面同一形状の掘れ込み部１９ａが形成されていてもよい。

また、本実施形態においては、容量素子２７として、平面型の素子構造を用いて説明したが、凸状又は凹状等の立体型の素子構造を用いてもよい。

以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。

図３（ａ）、（ｂ）及び図４（ａ）、（ｂ）は本発明の一実施形態に係る半導体装置の製造方法における工程順の断面構成を示している。

まず、図３（ａ）に示すように、シリコンよりなる半導体基板１１の上部に酸化シリコンよりなる素子分離領域１２を選択的に形成する。続いて、半導体基板１１上における素子分離領域１２により区画された領域に、それぞれ酸化シリコンよりなるゲート絶縁膜１３、ポリシリコンよりなるゲート電極１４及びボロン又は砒素等の不純物を注入して拡散した不純物拡散層１５により構成された複数のトランジスタ１６を形成する。その後、各トランジスタ１６を含む半導体基板１１の上の全体に、ＢＰＳＧよりなる第１の層間絶縁膜１７を形成する。続いて、熱ＣＶＤ法により、第１の層間絶縁膜１７の上に全面にわたって、膜厚が２０ｎｍのＳｉ_３Ｎ_４よりなる第１の絶縁性水素バリア膜１８と、膜厚が８０ｎｍのＳｉＮ_ｘよりなる第２の絶縁性水素バリア膜１９とを順次形成する。なお、第１の絶縁性水素バリア膜１８と第２の絶縁性水素バリア膜１９との具体的な成膜条件は後述する。

次に、図３（ｂ）に示すように、第２の絶縁性水素バリア膜１９、第１の絶縁性水素バリア膜１８及び第１の層間絶縁膜１７に対して、半導体基板１１の不純物拡散層１５にまで達するコンタクトホールを形成する。続いて、ＣＶＤ法又はスパッタ法等により、第２の絶縁性水素バリア膜１９の上に各コンタクトホールにタングステンを充填されるように形成してコンタクトプラグ２０を形成する。その後、第２の絶縁性水素バリア膜１９上の不要なタングステンを除去する。その後、スパッタ法により、第２の絶縁性水素バリア膜１９の上に全面にわたって、膜厚が１００ｎｍのＴｉＡｌＮ膜と、膜厚が５０ｎｍのイリジウム（Ｉｒ）膜及び膜厚が５０ｎｍの酸化イリジウム（ＩｒＯ_２）膜の積層膜と、膜厚が５０ｎｍの白金（Ｐｔ）膜とを順次成膜する。続いて、リソグラフィ法により、白金膜の上に、下部電極形成領域を覆うレジストマスク（図示せず）を形成する。その後、形成されたレジストマスクを用いて、白金膜と、Ｉｒ膜及びＩｒＯ_２膜の積層膜と、ＴｉＡｌＮ膜に対して順次エッチングを行って、ＴｉＡｌＮよりなる導電性水素バリア膜２１と、Ｉｒ及びＩｒＯ_２の積層膜である導電性酸素バリア膜２２と、白金よりなる下部電極２３とを順次形成する。続いて、レジストマスクをアッシングにより除去する。これにより、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極２３は、平面同一形状にパターニングされる。さらに、このとき、オーバエッチングにより第２の絶縁性水素バリア膜１９には深さ（段差）が約５０ｎｍの掘れ込み部１９ａが形成される。

次に、図４（ａ）に示すように、ＣＶＤ法により、第２の絶縁性水素バリア膜１９の上に、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極２３を含む全面にわたって酸化シリコンよりなる第２の層間絶縁膜２４を形成する。続いて、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法により、第２の層間絶縁膜２４を研磨して、下部電極１１１の上面を露出する。その後、ＣＶＤ法により、下部電極２３を含め第２の層間絶縁膜２４の上の全面に、厚さが５０ｎｍのＢｉ_４Ｔｉ_３Ｏ_１２よりなる強誘電体膜を形成し、その後、形成した強誘電体膜に対して、温度が８００℃の酸素雰囲気で１分間の急速熱処理（Rapid Thermal Processing）を行う。これにより、強誘電体膜を構成するＢｉ_４Ｔｉ_３Ｏ_１２がビスマス層状ペロブスカイト構造に結晶化した容量絶縁膜２５を得る。続いて、スパッタ法又は真空蒸着法により、容量絶縁膜２５の上に膜厚が５０ｎｍの白金膜を形成する。その後、リソグラフィ法及びドライエッチング法により、白金膜及び容量絶縁膜２５を所定の形状にパターニングする。このとき、容量絶縁膜２５は少なくとも下部電極２３を覆うようにパターニングすることにより、下部電極２３と、容量絶縁膜２５と、白金よりなる上部電極２６とによって構成される容量素子２７を得る。その後、ＣＶＤ法により、第２の層間絶縁膜２４の上に、容量絶縁膜２５及び上部電極２６を含む全面にわたって酸化シリコンよりなる第３の層間絶縁膜２８を形成する。

次に、図４（ｂ）に示すように、第３の層間絶縁膜２８、第２の層間絶縁膜及び第２の絶縁性水素バリア膜１９よりなる積層膜に、第１の絶縁性水素バリア膜１８にまで達する溝状の開口部２８ａを形成する。このとき、開口部２８ａは、容量素子２７が形成される領域の周囲を完全に囲むように形成する。その後、第３の層間絶縁膜２８の上に、開口部２８ａの底面及び壁面を覆うと共に、開口部２８ａで囲まれた領域を覆うように、膜厚が２０ｎｍの窒化シリコンよりなる第３の絶縁性水素バリア膜２９を形成する。

以下、本実施形態に係る第１の絶縁性水素バリア膜１８及び第２の絶縁性水素バリア膜１９の成膜方法の具体例を説明する。

第１の絶縁性水素バリア膜１８及び第２の絶縁性水素バリア膜１９は、シラン（ＳｉＨ_４）とアンモニア（ＮＨ_３）とを原料とする熱ＣＶＤ法により形成する。この熱ＣＶＤ法により、シリコン（Ｓｉ）と窒素（Ｎ）との原子数比の値は、シランとアンモニアとの流量比によって制御可能である。

図５に窒化シリコンの屈折率とシランに対するアンモニアの流量比（ＮＨ_３／ＳｉＨ_４）との関係を示す。ここで、成膜時の圧力は２Ｐａとし、基板温度は８００℃としている。図５から分かるように、シランに対するアンモニアの流量比の値が大きい場合は、窒化シリコンの屈折率は窒化シリコン（Ｓｉ_３Ｎ_４）の屈折率の値の２．０に近づく。一方、シランに対するアンモニアの流量比の値が小さい場合は、窒化シリコンの屈折率はシリコン（Ｓｉ）の３．４に近づく。成膜された窒化シリコンの屈折率を窒素原子数比ｘの値に換算した値を右側の縦軸に示す。シランに対するアンモニアの流量比を１００にまで大きくすると、窒素原子数比ｘの値は１．３となり、化学量論組成である４／３＝１．３３に近い膜が得られる。一方、シランに対するアンモニアの流量比を５にまで小さくすると、窒素原子数比ｘの値は１．１となる。さらに小さくすると、シリコン（Ｓｉ）に近い膜となるため、水素バリア性が低下する。

図６に窒化シリコンの応力とシランに対するアンモニアの流量比（ＮＨ_３／ＳｉＨ_４）との関係を示す。シランに対するアンモニアの流量比の値を５０以上にすると応力は飽和し、シランに対するアンモニアの流量比の値が１００の場合、応力は１４００ＭＰａとなる。一方、シランに対するアンモニアの流量比の値を２０以下にすると、窒化シリコンの応力は急激に低下し、シランに対するアンモニアの流量比の値が５の場合に、窒化シリコンの応力は９００ＭＰａとなる。

図７に窒化シリコンに発生するクラック数とシランに対するアンモニアの流量比（ＮＨ_３／ＳｉＨ_４）との関係を示す。なお、本評価は、実験的に径が２０．３ｃｍ（＝８インチ）のシリコン基板上に酸化シリコン膜と窒化シリコン膜とを形成し、表面に機械的な圧力を加えた後に、発生した欠陥の総数を測定するという方法により行った。窒化シリコンの膜厚はクラックが発生しやすいよう２００ｎｍとしている。図７から分かるように、シランに対するアンモニアの流量比の値が７５の場合にはクラックが発生しているが、シランに対するアンモニアの流量比の値を２０よりも小さくすることにより、クラックが発生しなくなることが分かる。

以上より、第１の絶縁性水素バリア膜１８を形成する場合は、シランに対するアンモニアの流量比の値は５０以上にすればよく、望ましくは１００とすればよい。一方、第２の絶縁性水素バリア膜１９を形成する場合は、シランに対するアンモニアの流量比の値は２０以下とすればよく、望ましくは５とすればよい。

なお、本実施形態に係る製造方法においては、第１の絶縁性水素バリア膜１８及び第２の絶縁性水素バリア膜１９を成膜する方法として、熱ＣＶＤ法を用いたが、これに限られず、プラズマ又は光を反応促進に利用した他のＣＶＤ方法を用いてもよい。また、原料として、シラン（ＳｉＨ_４）とアンモニア（ＮＨ_３)を用いたが、それぞれシリコン（Ｓｉ）と窒素（Ｎ）とを含む他の原料を用いてもよい。

また、本実施形態においては、導電性水素バリア膜２１、導電性酸素バリア膜２２及び下部電極２３をドライエッチングにより同一の形状にパターニングする際に、オーバエッチングにより第２の絶縁性水素バリア膜１９の上部に掘れ込み部１９ａが形成されるが、容量絶縁膜２５及び上部電極２６をドライエッチングによりパターニングする際に、第２の絶縁性水素バリア膜１９にオーバエッチングにより掘れ込みが形成されることもある。

また、容量絶縁膜２５に、Ｂｉ_４Ｔｉ_３Ｏ_１２（ＢＩＴ）よりなる強誘電体膜を用いたが、これに限られず、前述したＰＺＴ、ＳＢＴ又はＳＢＴＮを用いることができる。さらには、高誘電体である酸化タンタル又は酸化ハフニウムを用いてもよい。

本発明に係る半導体装置及びその製造方法によると、容量素子の下側に形成される絶縁性水素バリア膜に生じるクラックを抑制でき、且つ水素の横方向の進入をも阻止できるので、容量絶縁膜の還元が防止されて良好な容量特性を持つ半導体装置を実現でき、高誘電体膜又は強誘電体膜を用いた容量素子を有する半導体装置及びその製造方法等に有用である。

本発明の一実施形態に係る半導体装置を示す構成断面図である。 本発明の一実施形態に係る半導体装置における効果を説明する模式的な構成断面図である。 （ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 （ａ）及び（ｂ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 本発明の一実施形態に係る半導体装置における絶縁性水素バリア膜を構成する窒化シリコンの屈折率とシランに対するアンモニアの流量比（ＮＨ_３／ＳｉＨ_４）との関係を示すグラフである。 本発明の一実施形態に係る半導体装置における絶縁性水素バリア膜を構成する窒化シリコンの応力とシランに対するアンモニアの流量比（ＮＨ_３／ＳｉＨ_４）との関係を示すグラフである。 本発明の一実施形態に係る半導体装置における絶縁性水素バリア膜を構成する窒化シリコンに発生するクラック数とシランに対するアンモニアの流量比（ＮＨ_３／ＳｉＨ_４）との関係を示すグラフである。 第１の従来例に係る半導体装置を示す構成断面図である。 第１の従来例に係る半導体装置における課題を示す構成断面図である。 第２の従来例に係る半導体装置を示す構成断面図である。 第２の従来例に係る半導体装置における課題を示す構成断面図である。

符号の説明

１１ 半導体基板（半導体領域）
１２ 素子分離領域
１３ ゲート絶縁膜
１４ ゲート電極
１５ 不純物拡散層
１６ トランジスタ
１７ 第１の層間絶縁膜
１８ 第１の絶縁性水素バリア膜
１９ 第２の絶縁性水素バリア膜
１９ａ 掘れ込み部
２０ コンタクトプラグ
２１ 導電性水素バリア膜
２２ 導電性酸素バリア膜
２３ 下部電極
２４ 第２の層間絶縁膜
２５ 容量絶縁膜
２６ 上部電極
２７ 容量素子
２８ 第３の層間絶縁膜
２８ａ 開口部
２９ 第３の絶縁性水素バリア膜

Claims (6)

1. 半導体領域の上に形成された層間絶縁膜と、
   前記層間絶縁膜の上に形成され、耐水素性を有する第１の絶縁性水素バリア膜と、
   前記第１の絶縁性水素バリア膜の上に形成され、耐水素性を有する第２の絶縁性水素バリア膜と、
   前記層間絶縁膜、第１の絶縁性水素バリア膜及び第２の絶縁性水素バリア膜を貫通するコンタクトプラグと、
   前記第２の絶縁性水素バリア膜の上に順次形成され、下部電極、容量絶縁膜及び上部電極よりなり、前記下部電極が前記コンタクトプラグと電気的に接続される容量素子とを備え、
   前記第１の絶縁性水素バリア膜と前記第２の絶縁性水素バリア膜とは、互いの組成比が異なる窒化シリコンよりなり、
   前記第２の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値は、前記第１の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値よりも小さいことを特徴とする半導体装置。
2. 前記コンタクトプラグと前記容量素子との間に形成され、耐水素性を有する導電性水素バリア膜をさらに備え、
   前記コンタクトプラグと前記容量素子とは、前記導電性水素バリア膜を介して電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
3. 前記コンタクトプラグと前記容量素子との間に形成され、耐酸素性を有する導電性酸素バリア膜をさらに備え、
   前記コンタクトプラグと前記容量素子とは、前記導電性酸素バリア膜を介して電気的に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第２の絶縁性水素バリア膜における前記容量素子の下方の領域には、少なくとも前記下部電極、容量絶縁膜及び上部電極のうちの１つと平面同一形状に形成された掘れ込み部が形成されており、
   前記掘れ込み部は、前記第１の絶縁性水素バリア膜にまで到達していないことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
5. 半導体領域の上に層間絶縁膜を形成する工程と、
   前記層間絶縁膜の上に、耐水素性を有する第１の絶縁性水素バリア膜を形成する工程と、
   前記第１の絶縁性水素バリア膜の上に、耐水素性を有する第２の絶縁性水素バリア膜を形成する工程と、
   前記第２の絶縁性水素バリア膜、第１の絶縁性水素バリア膜及び層間絶縁膜に、前記第２の絶縁性水素バリア膜、第１の絶縁性水素バリア膜及び層間絶縁膜を貫通するコンタクトプラグを形成する工程と、
   前記第２の絶縁性水素バリア膜の上に、前記コンタクトプラグと電気的に接続される下部電極と、該下部電極の上に容量絶縁膜及び上部電極を順次形成することにより、容量素子を形成する工程とを備え、
   前記第１の絶縁性水素バリア膜と前記第２の絶縁性水素バリア膜とは、互いの組成比が異なる窒化シリコンよりなり、
   前記第２の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値は、前記第１の絶縁性水素バリア膜のシリコン原子数に対する窒素原子数の比の値よりも小さいことを特徴とする半導体装置の製造方法。
6. 前記第１の絶縁性水素バリア膜を形成する工程及び前記第２の絶縁性水素バリア膜を形成する工程は、シランとアンモニアとを原料とする化学気相成長法を用いて、互いの組成比が異なる窒化シリコンよりなる絶縁膜を形成する工程であり、
   シリコン原子数に対する窒素原子数の比の値が、前記第１の絶縁性水素バリア膜よりも前記第２の絶縁性水素バリア膜の方が小さくなるように、前記シランと前記アンモニアとの流量比を変化させることを特徴とする請求項５に記載の半導体装置の製造方法。

Images