KR100753046B1 - 강유전체 메모리 소자 및 그 제조 방법 - Google Patents

강유전체 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100753046B1
KR100753046B1 KR1020010087747A KR20010087747A KR100753046B1 KR 100753046 B1 KR100753046 B1 KR 100753046B1 KR 1020010087747 A KR1020010087747 A KR 1020010087747A KR 20010087747 A KR20010087747 A KR 20010087747A KR 100753046 B1 KR100753046 B1 KR 100753046B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
capacitor
interlayer insulating
transistor
Prior art date
Application number
KR1020010087747A
Other languages
English (en)
Other versions
KR20030057673A (ko
Inventor
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010087747A priority Critical patent/KR100753046B1/ko
Publication of KR20030057673A publication Critical patent/KR20030057673A/ko
Application granted granted Critical
Publication of KR100753046B1 publication Critical patent/KR100753046B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Abstract

본 발명은 후속 공정에서 발생된 수소의 확산에 따른 강유전체막의 열화를 방지하면서 수소분위기 열처리를 통해 트랜지스터의 특성을 개선시키도록 한 강유전체 메모리 소자 및 그 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 강유전체 메모리 소자의 제조 방법은, 반도체기판의 활성영역상에 트랜지스터를 형성하는 단계, 상기 트랜지스터를 포함한 상기 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하는 콘택을 통해 상기 트랜지스터에 접속되는 하부전극과 상기 하부전극상에 강유전체막과 상부전극의 순서로 적층된 캐패시터를 형성하는 단계, 및 상기 캐패시터의 측면을 에워싸는 수소확산방지막을 형성하는 단계를 포함한다.
강유전체, 수소확산방지막, 스페이서, 나이트라이드막, 접착층

Description

강유전체 메모리 소자 및 그 제조 방법{Ferroelectric RAM and method for fabricating the same}
도 1은 종래기술의 제1예에 따른 강유전체 메모리 소자의 단면도,
도 2는 종래기술의 제2예에 따른 강유전체 메모리 소자의 단면도,
도 3은 본 발명의 실시예에 따른 강유전체 메모리 소자의 단면도,
도 4a 내지 도 4c는 도 3의 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
41 : 반도체기판 42 : 필드산화막
44 : 워드라인 50 : 스토리지노드콘택
51 : 접착층 52 : 하부전극
53 : 강유전체막 54 : 상부전극
55 : 수소확산방지막 56 : 나이트라이드막
57 : 제1스페이서 58 : 제2스페이서
본 발명은 반도체소자에 관한 것으로, 특히 강유전체 메모리 소자에 관한 것이다.
일반적으로, 반도체 메모리 소자에서 강유전체(Ferroelectric) 박막을 강유전체 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. 이러한 강유전체 박막을 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함) 소자는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM 소자의 축전물질로는 SrBi2Ta2O9(이하 'SBT'라 약칭함)와 Pb(Zr,Ti)O3(이하 'PZT'라 약칭함)와 같은 강유전체 박막이 주로 사용되며, 강유전체 박막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향 으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 '1'과 '0'을 저장하는 히스테리시스(Hysteresis) 특성을 이용한다.
FeRAM 소자에서 강유전체 캐패시터의 강유전체 박막으로서 전술한 PZT 및 SBT 외에 페로브스카이트(Perovskite) 구조를 갖는 SrxBiy(TaiNbj )2O9(이하 SBTN) 등의 강유전체박막을 사용하는 경우, 통상적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru), 이리듐산화막(IrO), 루테늄산화막(RuO), 백금합금(Pt-alloy) 등의 금속을 이용하여 상/하부전극을 형성한다.
도 1은 종래기술의 제1예에 따른 강유전체 메모리 소자를 도시한 단면도이다.
도 1에 도시된 바와 같이, 필드산화막(12)이 형성된 반도체기판(11)상에 게이트산화막(13)과 워드라인(14)이 형성되고, 워드라인(14) 양측의 반도체기판(11)에 불순물 이온주입을 통해 소스/드레인(14a,14b)이 형성된다.
그리고, 워드라인(14)을 포함한 반도체기판(11)상에 제1층간절연막(16)이 형성되고, 제1층간절연막(16)을 관통하여 일측 소스/드레인(14b)에 텅스텐플러그(17)가 연결되고, 텅스텐플러그(17)상에 스페이서(18a)를 구비한 비트라인(18b)이 형성된다.
그리고, 비트라인(18b)을 포함한 제1층간절연막(16)상에 제2층간절연막(19)이 형성되고, 제2층간절연막(19)을 관통하여 타측 소스/드레인(14a)에 스토리지노 드콘택(20)이 연결되며, 스토리지노드콘택(20)에 접착층(21)을 구비한 하부전극(22), 강유전체막(23) 및 상부전극(24)으로 이루어진 캐패시터가 접속된다.
그리고, 캐패시터를 제3층간절연막(25)이 덮으며, 제3층간절연막(25)을 관통하여 상부전극(24)에 확산방지막(26)을 구비한 제1금속배선(27)이 연결되고, 제1금속배선(27)상에 제4층간절연막(28)에 의해 절연되는 제2금속배선(29)이 형성되고, 제2금속배선(29)상에 보호막(30)이 형성된다.
그러나, 종래기술의 제1예는 캐패시터 형성후 수소성분이 함유된 원료가스(예컨대, SiH4)를 사용하는 층간절연막(Inter Layer Dielectric; ILD) 공정이나 보호막(passivation) 공정 진행 중에 수소원자나 이온이 발생하며, 이들 수소원자나 이온들이 층간절연막이나 보호막의 증착중 또는 증착후 열처리 공정시 캐패시터의 측벽으로 쉽게 확산('A')하여 강유전체막을 환원시키므로써 강유전체막의 전기적 특성의 열화를 초래하는 문제가 있다.
또한, 보호막증착후 금속패드를 노출시키기 위한 패드식각 공정후에 트랜지스터의 특성을 향상시키기 위해서 통상적으로 400℃∼450℃의 온도범위 및 5%∼15% 수소분위기에서 열처리 즉, 포밍가스 열처리(forming gas anneal)를 실시하게 되는데, 이 경우에도 수소가 트랜지스터뿐만 아니라 캐패시터의 측벽으로도 확산 침투함에 따라 캐패시터를 열화시키는 문제가 있다('A','B' 참조).
이와 같은 종래기술의 제1예의 문제점을 해결하기 위해 수소확산방지막을 적 용하기에 이르렀다.
도 2는 종래기술의 제2예에 따른 강유전체 메모리 소자를 도시한 단면도이다.
도 2에 도시된 바와 같이, 필드산화막(12)이 형성된 반도체기판(11)상에 게이트산화막(13)과 워드라인(14)이 형성되고, 워드라인(14) 양측의 반도체기판(11)에 불순물 이온주입을 통해 소스/드레인(14a,14b)이 형성된다.
그리고, 워드라인(14)을 포함한 반도체기판(11)상에 제1층간절연막(16)이 형성되고, 제1층간절연막(16)을 관통하여 일측 소스/드레인(14b)에 텅스텐플러그(17)가 연결되고, 텅스텐플러그(17)상에 스페이서(18a)를 구비한 비트라인(18b)이 형성된다.
그리고, 비트라인(18b)을 포함한 제1층간절연막(16)상에 제2층간절연막(19)이 형성되고, 제2층간절연막(19)을 관통하여 타측 소스/드레인(14a)에 스토리지노드콘택(20)이 연결되며, 스토리지노드콘택(20)에 접착층(21)을 구비한 하부전극(22), 강유전체막(23) 및 상부전극(24)으로 이루어진 캐패시터가 접속된다.
그리고, 캐패시터를 제3층간절연막(25)이 덮으며, 제3층간절연막(25)을 관통하여 상부전극(24)에 확산방지막(26)을 구비한 제1금속배선(27)이 연결되고, 제1금속배선(27)을 포함한 전면을 수소확산방지막(31)이 덮는다.
그리고, 수소확산방지막(31)상에 제4층간절연막(28)이 형성되고, 제4층간절연막(28)상에 제2금속배선(29), 보호막(30)이 차례로 형성된다.
상술한 종래기술의 제2예에서는, 캐패시터 상부에 수소확산방지막(31)을 형성하므로써, 후속 층간절연막 및 보호막 공정 또는 수소 분위기 열처리 공정에서 수소확산에 의한 캐패시터의 열화를 방지할 수 있으나, 트랜지스터 상부를 수소확산방지막이 덮고 있으므로 수소분위기 열처리에 의한 트랜지스터의 특성 개선은 기대할 수 없는 단점이 있다('A','B' 참조).
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 수소확산에 따른 강유전체막의 열화를 방지하면서 수소확산을 통해 트랜지스터의 특성을 개선시킬 수 있는데 적합한 강유전체 메모리 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 강유전체 메모리 소자는 반도체기판의 활성영역상에 형성된 트랜지스터, 상기 트랜지스터상에 형성된 층간절연막, 상기 층간절연막을 관통하는 콘택을 통해 상기 트랜지스터에 연결된 캐패시터, 및 상기 캐패시터의 측면을 에워싼 수소확산방지막 및 상기 수소확산방지막을 에워싼 절연막 스페이서을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 강유전체 메모리 소자의 제조 방법은 반도체기판의 활성영역상에 트랜지스터를 형성하는 단계, 상기 트랜지스터를 포함한 상기 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하는 콘택을 통해 상기 트랜지스터에 접속되는 하부전극과 상기 하부전극상에 강유전체막과 상부전극의 순서로 적층된 캐패시터를 형성하는 단계, 상기 캐패시터를 포함한 상기 층간절연막상에 제1절연막과 제2절연막을 차례로 형성하는 단계, 및 상기 제2절연막을 에치백하여 상기 캐패시터의 양측벽에 상기 제2절연막으로 된 스페이서를 형성함과 동시에 상기 캐패시터를 에워싸는 상기 제1절연막으로 된 수소확산방지막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 강유전체 메모리 소자를 도시한 단면도이다.
도 3에 도시된 바와 같이, 필드산화막(42)이 형성된 반도체기판(41)상에 게이트산화막(43)과 워드라인(44)이 형성되고, 워드라인(44) 양측의 반도체기판(41)에 불순물 이온주입을 통해 소스/드레인(45a,45b)이 형성된다.
그리고, 워드라인(44)을 포함한 반도체기판(41)상에 제1층간절연막(46)이 형성되고, 제1층간절연막(46)을 관통하여 일측 소스/드레인(45b)에 텅스텐플러그(47)가 연결되고, 텅스텐플러그(47)상에 비트라인(48)이 형성된다.
그리고, 비트라인(48)을 포함한 제1층간절연막(46)상에 제2층간절연막(49)이 형성되고, 제2층간절연막(49)을 관통하여 타측 소스/드레인(45a)에 스토리지노드콘택(50)이 연결되며, 스토리지노드콘택(50)에 접착층(51)을 구비한 하부전극(52), 강유전체막(53) 및 상부전극(54)으로 이루어진 캐패시터가 접속된다.
접착층(51)으로는 Ti, Ta, TiO2 및 Al2O3 중에서 선택되나, 바람직하게는 Al2O3를 이용한다.
한편, 하부전극(52)은 이리듐(Ir), 이리듐산화막(IrO2) 및 백금(Pt)의 순서로 적층된 적층막(Ir/IrO2/Pt)이고, 상부전극(54)은 백금(Pt) 및 이리듐산화막(IrO2)의 순서로 적층된 적층막(Pt/IrO2)이며, 강유전체막(53)은 통상의 PZT, SBT 및 BLT 중에서 선택된다.
특히, 상부전극(54)은 후속 제3층간절연막(59)에 노출되기 때문에 적층막중 제3층간절연막(59)과 접하는 최상층은 전극으로서의 역할을 하도록 전도성을 가짐과 동시에 수소가 확산하는 것을 방지하는 수소확산방지성을 갖는 도전막을 이용한다.
그리고, 캐패시터의 양측벽을 수소확산방지막인 제2스페이서(58)가 에워싸고, 제2스페이서(58)를 나이트라이드막으로 된 제1스페이서(57)가 에워싸는 형태를 가져, 캐패시터의 측벽으로의 수소확산을 방지한다.
그리고, 제1 및 제2스페이서(57,58)가 접속된 캐패시터를 제3층간절연막(59)이 덮으며, 제3층간절연막(59)을 관통하여 상부전극(54)에 확산방지막(60)을 구비한 제1금속배선(61)이 연결되고, 제1금속배선(67)상에 제4층간절연막(62)에 의해 절연되는 제2금속배선(63)이 형성되고, 제2금속배선(63)상에 보호막(64)이 형성된다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 반도체기판(41)의 소정 부분에 필드산화막(42)을 형성하여 활성영역을 정의하고, 반도체기판(41)의 활성영역상에 게이트산화막(43)과 워드라인(44)을 형성한 후, 워드라인(44) 양측의 반도체기판(41)에 불순물을 이온주입하여 소스/드레인(45a, 45b)을 형성한다.
다음으로, 워드라인(44)을 포함한 반도체기판(41)상에 제1층간절연막(46)을 형성한 후, 콘택마스크를 식각마스크로 제1층간절연막(46)을 식각하여 소스/드레인(45a,45b)중 일측 소스/드레인(45b)을 노출시키는 비트라인콘택홀(도시 생략)을 형성한다. 연속해서, 비트라인콘택홀을 통해 일측 소스/드레인(45b)에 접속되는 텅스텐플러그(47)를 형성한 후, 텅스텐플러그(47)상에 비트라인(48a)을 형성한다.
이때, 비트라인(48a)은 양측벽에 스페이서(48b)가 형성될 수 있다.
다음으로, 비트라인(48a)을 포함한 반도체기판(41)상에 제2층간절연막(49)을 형성한 후, 제2층간절연막(49)상에 스토리지노드콘택마스크(도시 생략)를 형성한다.
그리고, 스토리지노드콘택마스크에 의해 노출된 제2층간절연막(49)을 식각하여 타측 소스/드레인(45a)을 노출시키는 스토리지노드콘택홀(도시 생략)을 형성한다.
다음으로, 스토리지노드콘택홀에 스토리지노드콘택(50)을 매립시킨다.
이때, 스토리지노드콘택(50)은 통상적으로 폴리실리콘플러그(polysilicon), 티타늄실리사이드(Ti-silicide) 및 티타늄나이트라이드(TiN)의 순서로 적층된 구조물로서, 이들의 형성 방법은 생략하기로 한다.
계속해서, 스토리지노드콘택(50)이 매립된 제2층간절연막(49)상에 접착층(51)을 형성한 후, 접착층(51)을 선택적으로 식각하여 스토리지노드콘택(50)을 오픈시키는 콘택홀(도시 생략)을 형성한다. 이때, 접착층(51) 식각후 형성되는 콘택홀은 스토리지노드콘택(50)을 오픈시킬뿐만 아니라 스토리지노드콘택(50) 주위의 제2층간절연막(49)의 일부를 노출시킨다.
이러한 접착층(51)은 후속 하부전극으로 금속이 사용될 경우, 하부전극과 제2층간절연막(49)간의 접착력을 증대시키기 위해 이용된다.
한편, 접착층(51)으로는 Ti, Ta, TiN, TaO2, TiO2 및 Al2O3 중에서 선택되나, 바람직하게는 Al2O3를 이용한다.
다음으로, 접착층(51)상에 하부전극(52), 강유전체막(53), 상부전극(54)으로 이루어진 캐패시터를 형성한다. 이때, 캐패시터를 형성하는 방법은 상부전극(54)을 먼저 식각하고 강유전체막(53), 하부전극(52) 및 접착층(51)을 동시에 식각하여 형성하거나, 또는 상부전극(54), 강유전체막(53), 하부전극(52) 및 접착층(51)을 동시에 식각하여 형성한다.
한편, 하부전극(52)은 이리듐(Ir)(52a), 이리듐산화막(IrO2)(52b) 및 백금(Pt)(52c)의 순서로 적층된 적층막(Ir/IrO2/Pt)이고, 상부전극(54)은 백금(54a) 및 이리듐산화막(IrO2)(54b)의 순서로 적층된 적층막(Pt/IrO2)이며, 강유전체막(53)은 통상의 PZT, SBT 및 BLT 중에서 선택된다.
특히, 상부전극(54)은 후속 제3층간절연막(59)에 노출되기 때문에 적층막중 제3층간절연막(59)과 접하는 최상층은 전극으로서의 역할을 하도록 전도성을 가짐과 동시에 수소가 확산하는 것을 방지하는 수소확산방지성을 갖는 도전막을 이용한다.
이하, 접착층(51), 하부전극(52), 강유전체막(53) 및 상부전극(54)의 순서로 형성된 적층구조를 '캐패시터'라 약칭한다.
다음으로, 캐패시터를 형성하기 위한 식각과정에서 손상을 입은 강유전체막의 특성을 회복시켜주기 위한 회복 열처리 공정을 실시한 후, 캐패시터를 포함한 제2층간절연막(49)상에 수소확산방지막(55)과 나이트라이드막(nitride)(56)을 차례로 형성한다.
이때, 수소확산방지막(55)은 수소확산을 방지할 수 있는 모든 막을 이용가능하나 바람직하게는 Al2O3이며, Al2O3는 원자층증착법(Atomic Layer Deposition; ALD)으로 형성되거나 또는 스퍼터링법(Sputter)으로 알루미늄 금속층을 입힌 다음 산소분위기에서 열처리하는 방법으로 형성된다.
한편, 나이트라이드막(56)은 Si3N4 및 SiON 중에서 선택되며, 캐패시터의 전체 두께보다 두껍게 형성된다. 이처럼, 두껍게 형성하는 이유는 후속 전면 에치백후 캐패시터의 양측벽을 충분히 덮을 수 있는 제1스페이서를 형성하기 위함이다.
도 4b에 도시된 바와 같이, 나이트라이드막(56)을 전면 에치백하여 캐패시터의 양측벽에 접하는 제1스페이서(57)를 형성하는데, 이때 나이트라이드막(56) 아래에 형성된 수소확산방지막(55)도 동시에 에치백되어 캐패시터의 양측벽을 에워싼 형태로 잔류한다. 이하, '제2스페이서(58)'라고 약칭한다.
한편, 수소확산방지막(55)만을 이용하여 스페이서로 형성하는 경우에는, 수소확산방지막(55)이 얇게 증착됨에 따라 전면 에치백시 캐패시터를 에워싸는 스페이서 형태를 구현하기 힘들기 때문에 나이트라이드막(56)을 이용한다.
그리고, 수소확산방지막(55)이 나이트라이드막(56) 에치백시 동시에 제거되어야 하므로 수소확산방지막(55)은 나이트라이드막(56) 에치백시 제거될 수 있는 선택비를 갖는 물질이 바람직하다.
도 4c에 도시된 바와 같이, 제1스페이서(57) 및 제2스페이서(58)가 형성된 캐패시터 전면에 제3층간절연막(59)을 형성한 후, 제3층간절연막(59)을 선택적으로 식각하여 캐패시터의 상부전극(54)의 표면 일부를 노출시키는 캐패시터콘택홀(도시 생략)을 형성한다. 여기서, 캐패시터콘택홀은 통상적으로 금속배선과 상부전극을 콘택시키기 위한 콘택홀을 제공한다.
다음으로, 캐패시터콘택홀을 통해 상부전극(54)에 접속되는 금속배선(61)을 형성한다. 이때, 금속배선(61)내 불순물이 상부전극(54)으로 확산하는 것을 방지하기 위한 확산방지막(60)이 금속배선(61)과 상부전극(54) 사이에 삽입된다.
다음으로, 금속배선(61)상에 제4층간절연막, 예컨대 금속간절연막(IMD)(62)을 형성한 후, 금속간절연막(62)상에 제2금속배선(63)을 형성하고, 제2금속배선(63)을 포함한 전면에 보호막(64)을 형성한다.
상술한 실시예에 의하면, 후속 제3층간절연막(59) 및 금속간절연막(62)과 같은 층간절연막 공정시 수소원자나 수소이온이 발생되더라도 캐패시터의 양측벽에 수소확산방지막인 제2스페이서(58)가 형성되어 있어 수소원자나 수소이온가 캐패시터의 측벽으로 확산침투하는 것을 방지한다.
그리고, 캐패시터의 상부가 제3층간절연막(59)에 노출되어 있으나, 상부전극(54)이 백금과 이리듐산화막의 적층막으로 이루어져 있어 이리듐산화막이 수소확산을 방지한다.
또한, 캐패시터 하부의 제2층간절연막(49)을 통해 제2스페이서(58)와 하부전극(52)의 경계면으로 수소원자나 수소이온이 확산될 수 있으나, 확산방지막과 동일한 막으로 된 접착층(51)이 하부전극(52) 하측에 형성되어 있어 수소원자나 수소이온의 확산을 방지한다.
또한, 보호막(64) 증착후 금속패드를 노출시키기 위한 패드식각 공정후에 트랜지스터의 특성을 향상시키기 위해서 실시하는 수소분위기의 포밍가스 열처리를 실시하더라도, 제2스페이서에 의해 캐패시터의 측벽으로 수소가 확산침투하지 않고, 트랜지스터 상부에는 확산방지막이 존재하지 않으므로 수소가 트랜지스터로 충분히 확산됨에 따라 트랜지스터의 특성을 향상시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 수소에 의한 캐패시터의 열화를 방지할뿐만 아니라 수소분위기 열처리에 의해 트랜지스터 특성을 개선시킬 수 있는 효과가 있다.

Claims (10)

  1. 반도체기판의 활성영역상에 형성된 트랜지스터;
    상기 트랜지스터상에 형성된 층간절연막;
    상기 층간절연막을 관통하는 콘택을 통해 상기 트랜지스터에 연결된 캐패시터;
    상기 캐패시터의 측면을 에워싼 수소확산방지막; 및
    상기 수소확산방지막을 에워싼 절연막 스페이서
    를 포함하는 강유전체 메모리 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 절연막 스페이서는 나이트라이드막이고, 상기 수소확산방지막은 Al2O3인 것을 특징으로 하는 강유전체 메모리 소자.
  4. 제1항에 있어서,
    상기 캐패시터는 하부전극, 강유전체막 및 상부전극의 순서로 적층되고, 상기 하부전극은 수소확산을 방지하는 접착층을 통해 상기 층간절연막에 접착되고, 상기 상부전극은 적어도 수소확산을 방지하는 도전막을 포함하는 강유전체 메모리 소자.
  5. 제4항에 있어서,
    상기 도전막은 이리듐산화막을 포함하고, 상기 접착층은 Al2O3를 포함하는 강유전체 메모리 소자.
  6. 반도체기판의 활성영역상에 트랜지스터를 형성하는 단계;
    상기 트랜지스터를 포함한 상기 반도체기판상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 관통하는 콘택을 통해 상기 트랜지스터에 접속되는 하부전극과 상기 하부전극상에 강유전체막과 상부전극의 순서로 적층된 캐패시터를 형성하는 단계;
    상기 캐패시터를 포함한 상기 층간절연막상에 제1절연막과 제2절연막을 차례로 형성하는 단계; 및
    상기 제2절연막을 에치백하여 상기 캐패시터의 양측벽에 상기 제2절연막으로 된 스페이서를 형성함과 동시에 상기 캐패시터를 에워싸는 상기 제1절연막으로 된 수소확산방지막을 형성하는 단계
    를 포함하는 강유전체 메모리 소자의 제조 방법.
  7. 삭제
  8. 제6항에 있어서,
    상기 제1절연막은 Al2O3이고, 상기 제2절연막은 나이트라이드막인 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  9. 제6항에 있어서,
    상기 상부전극은 적어도 수소확산을 방지하는 도전막을 포함하는 적층막인 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 도전막은 이리듐산화막인 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
KR1020010087747A 2001-12-29 2001-12-29 강유전체 메모리 소자 및 그 제조 방법 KR100753046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010087747A KR100753046B1 (ko) 2001-12-29 2001-12-29 강유전체 메모리 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010087747A KR100753046B1 (ko) 2001-12-29 2001-12-29 강유전체 메모리 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20030057673A KR20030057673A (ko) 2003-07-07
KR100753046B1 true KR100753046B1 (ko) 2007-08-30

Family

ID=32215441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010087747A KR100753046B1 (ko) 2001-12-29 2001-12-29 강유전체 메모리 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100753046B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091102B2 (en) 2002-12-20 2006-08-15 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058493A (ko) * 1999-12-30 2001-07-06 박종섭 기저 층간절연막으로서 수소확산 방지를 위한티타늄산화막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR20010058495A (ko) * 1999-12-30 2001-07-06 박종섭 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010058493A (ko) * 1999-12-30 2001-07-06 박종섭 기저 층간절연막으로서 수소확산 방지를 위한티타늄산화막을 구비하는 강유전체 메모리 소자 및 그제조 방법
KR20010058495A (ko) * 1999-12-30 2001-07-06 박종섭 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20030057673A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US6730951B2 (en) Capacitor, semiconductor memory device, and method for manufacturing the same
KR100449949B1 (ko) 강유전체 메모리 소자의 캐패시터 제조방법
JP3643091B2 (ja) 半導体記憶装置及びその製造方法
US6812042B2 (en) Capacitor and method for fabricating ferroelectric memory device with the same
US7105400B2 (en) Manufacturing method of semiconductor device
JP2010093064A (ja) 半導体装置及びその製造方法
KR100753046B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
JP3906215B2 (ja) 半導体装置
JP4002882B2 (ja) 容量素子、半導体記憶装置及びその製造方法
KR100470166B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100465832B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100846366B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100448237B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
JP3967315B2 (ja) 容量素子、半導体記憶装置及びその製造方法
KR100531462B1 (ko) 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법
KR100846364B1 (ko) 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법
KR100846365B1 (ko) 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법
KR100798801B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100761378B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
KR20020087515A (ko) 강유전체 메모리소자의 제조 방법
KR100470159B1 (ko) 이리듐 플러그를 구비한 강유전체 메모리 소자 및 그 제조방법
KR20030089076A (ko) 수소배리어막을 구비하는 반도체 소자 및 그 제조 방법
KR20040001869A (ko) 강유전체 메모리 소자의 제조 방법
KR20040003967A (ko) 반도체장치의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee