KR100846364B1 - 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 - Google Patents

수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 Download PDF

Info

Publication number
KR100846364B1
KR100846364B1 KR1020020023019A KR20020023019A KR100846364B1 KR 100846364 B1 KR100846364 B1 KR 100846364B1 KR 1020020023019 A KR1020020023019 A KR 1020020023019A KR 20020023019 A KR20020023019 A KR 20020023019A KR 100846364 B1 KR100846364 B1 KR 100846364B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
hydrogen diffusion
film
memory device
forming
Prior art date
Application number
KR1020020023019A
Other languages
English (en)
Other versions
KR20030084347A (ko
Inventor
강응열
서충원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020023019A priority Critical patent/KR100846364B1/ko
Publication of KR20030084347A publication Critical patent/KR20030084347A/ko
Application granted granted Critical
Publication of KR100846364B1 publication Critical patent/KR100846364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region

Abstract

본 발명은 강유전체 메모리소자와 논리회로가 복합된 내장형 강유전체 메모리 소자에서, 메모리셀 영역을 제외한 부분에서는 수소확산방지막을 제거하여 강유전체를 보호함과 동시에 수소어닐의 효과를 높인 것으로 이를 위한 본 발명은, 셀 영역과 주변회로 영역이 정의된 반도체 기판의 상기 셀 영역 상부에 하부전극을 형성하는 단계; 상기 하부전극을 포함한 상기 반도체 기판의 전면에 강유전체막을 형성하는 단계; 상기 셀 영역 상부의 상기 강유전체막 상에 상부전극을 형성하는 단계; 상기 상부전극을 포함한 상기 반도체 기판의 전면에 수소확산방지막을 형성하는 단계 및 상기 주변회로 영역 상부의 상기 수소확산방지막과 상기 강유전체막을 동시에 제거하는 단계를 포함하여 이루어진다.
내장형 메모리소자, 강유전체, 수소확산방지막, 수소어닐, 주변회로부

Description

수소확산방지막을 구비한 내장형 강유전체 메모리 소자의 제조방법{Method for fabricating embedded Ferroelectric memory device with hydrogen diffusion barrier}
도1은 종래기술에 따라 형성된 내장형 강유전체 메모리 소자에서 메모리셀 블록과 주변회로영역의 단면을 도시한 단면도,
도2는 본 발명의 일실시예에 따른 내장형 강유전체 메모리 소자에서 메모리셀 블록과 주변회로영역의 단면을 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명*
30 : 기판 31 : 제1 층간절연막
32 : 캐패시터 콘택플러그 33 : 하부전극
34 : 제2 층간절연막 35 : 강유전체
36 : 상부전극 37 : 수소확산방지막
38 : 제3 층간절연막 39 : 제1 금속배선
40 : 금속층간절연막 41 : 제2 금속배선
42 : 페시베이션막 43 : 콘택플러그
44 : M1, M2 콘택
본 발명은 내장형(embedded) 강유전체 메모리 소자의 제조방법에 관한 것으로 특히. 내장형 강유전체 메모리 소자에서 수소방지막을 형성하는 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자에서 강유전체를 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
이러한 강유전체를 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함)는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM 소자의 유전체로는 페로브스카이트(Perovskite) 구조를 갖는 (Bi,La)4Ti3O12 (이하 BLT), SrBi2Ta2O9 (이하 SBT), SrxBiy(TaiNbj)2O9 (이하 SBTN), BaxSr(1-x)TiO3 (이하, BST), Pb(Zr,Ti)O3 (이하 PZT) 와 같은 강유전체가 주로 사용되 며, 이러한 강유전체는 상온에서 유전상수가 수백에서 수천에 이르고 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다.
FeRAM에서 수소에 의한 메모리 소자특성의 열화현상은 오래전 부터 보고되어 왔고, 이를 막기위한 여러가지 노력이 진행되어 왔다. 최근에는 이러한 노력의 결과로서 SiON 막, Al2O3 막 등의 수소확산방지막을 사용하는 공정개발이 완료되어 메모리 소자에 적용되고 있다.
Al2O3 막은 뛰어난 수소확산방지의 특징을 가지고 있어 FeRAM 및 BST 등의 강유전체를 사용하는 차세대 디램(Dynamic Random Access Memory)의 캐패시터 보호막으로 그 활용도가 증가하고 있다.
메모리 소자와 일반적인 논리회로가 결합된 형태인 내장형(embedded) 메모리 소자는 디램 또는 FeRAM 등으로 구성된 메모리셀 블록과 구동부 및 디코더부를 포함하는 연관 주변회로를 포함하고 있으며, 또한 논리회로는 데이터를 처리하기 위한 처리부와 주변회로 및 입출력부를 포함하여 구성된다.
이와 같은 구성을 갖는 내장형 메모리 소자에서는, 게이트 산화막의 계면 상태, 고정된 전하, MOSFET의 ON 전류 및 임계 전압과 같은 트랜지스터의 특성을 향상시키기 위한 마지막 공정으로서, 수소 어닐(anneal)을 실시하게 되는데, 이때 강유전체를 보호하기 위한 수소확산방지막이 기판 전면에 증착되어 있을 경우, 이로 인해 논리회로 부분에서는 수소 어닐의 효과가 떨어지는 단점이 있게 된다.
Al2O3 수소확산방지막을 적용한 종래의 내장형 메모리 소자의 제조방법을 도1을 참조하여 설명하면, 우선 메모리셀 블록은 소정공정이 완료된 기판(10)상에 제1 층간절연막(11)을 형성하고 상기 제1 층간절연막(11)을 선택적으로 식각하여 기판표면을 노출시키는 캐패시터 콘택홀을 형성한 후, 이 콘택홀을 플러그물질로 매립한 뒤 평탄화하여 스토리지 노드 콘택플러그(12)를 형성한다. 플러그 물질로는 텅스텐(W)또는 폴리실리콘이 사용될 수 있다.
다음으로 평탄화된 제1 층간절연막(11) 상에 하부전극(13)을 형성하고 하부전극을 단락시키기 위한 패터닝공정을 진행한다. 하부전극으로는 산소의 확산을 방지하여 플러그가 산화되는 것을 방지하는 산소확산방지막(이리듐막)과 상기 이리듐막과 금속전극과의 상호확산을 방지하기 위한 산화이리듐막(IrOx)과 금속전극(백금, 루테늄)등이 차례로 적층된 구조를 적용할 수 있다.
이후에 하부전극(13)을 포함한 제1 층간절연막(11) 상에 제2 층간절연막(14)을 형성하고 표면을 평탄화 한다. 제2 층간절연막(14)의 표면을 평탄화하는 공정은 화학기계연마나 에치백공정을 이용한다.
다음으로 결과물상에 강유전체(15)와 상부전극(16)을 차례로 증착하고 상부전극과 강유전체를 차례대로 패터닝한다. 강유전체(15)는 메모리셀 블록에만 존재하면 되므로 메모리셀 블록이외의 지역에 형성된 강유전체는 선택적으로 제거하는 패터닝 공정을 수행하는 것이다.
강유전체로는 페로브스카이트(Perovskite) 구조를 갖는 (Bi,La)4Ti3O12 (이하 BLT), SrBi2Ta2O9 (이하 SBT), SrxBiy(Tai Nbj)2O9 (이하 SBTN), BaxSr(1-x)TiO3 (이하, BST), Pb(Zr,Ti)O3 (이하 PZT) 와 같은 물질이 사용된다.
다음으로 강유전체(15)과 상부전극(16)을 포함하는 구조상에 제3 층간절연막 (17)을 형성하고 표면을 평탄화한다. 이후에 제1 금속배선(18)을 형성하고 제1 금속배선을 포함하는 전체 구조상에 Al2O3, SiON 등으로 구성된 수소확산방지막(19)을 도1에 도시된 바와 같이 형성한다.
다음으로, 금속층간절연막(20)을 증착하고 제2 금속배선(21)과 페시베이션막 (22)을 차례로 형성하여 소자구성을 마무리 한다.
주변회로 영역을 살펴보면, 캐패시터 형성공정을 제외하고는 도1에 도시된 바와 같이 메모리셀 영역과 동일한 공정이 수행된다. 즉, 기판(10) 상에 층간절연막(11)을 형성하고, 상기 층간절연막(11)을 선택적으로 식각하여 콘택플러그(23)를 형성한 뒤, 제1 금속배선(18)을 형성한다.
이후에, 메모리셀 블록과 동일하게 제1 금속배선(18)과 층간절연막(11)을 포함하는 구조상에 수소확산방지막(19)을 형성한다. 다음으로 수소확산방지막(19) 상에 금속층간절연막(20)을 형성하고 표면을 평탄화한다. 이후에 금속층간절연막을 선택적으로 식각하여 M1, M2 콘택(24)을 형성하고 제2 금속배선(21)과 페시베이션막(22)을 차례로 형성한다.
이와 같이 종래기술에 따른 Al2O3 수소확산방지막은 제1 금속배선 상에 전면 증착되어 강유전체를 보호하게 되는데 이 방법은 Al2O3 수소확산방지막이 기판전면에 증착되어 있어, 트랜지스터의 특성향상을 위한 수소어닐시에 메모리셀 블록을 제외한 주변회로 부분에 존재하는 트랜지스터에 충분한 수소어닐 효과를 줄 수 없는 단점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 메모리셀 블록이외의 지역에 형성된 Al2O3 수소확산방지막을 주가 공정없이 제거하여, 강유전체를 보호하는 동시에 수소열처리 효과를 증대시킨 내장헝 강유전체 소자 및 그 제조방법을 제공함을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 셀 영역과 주변회로 영역이 정의된 반도체 기판의 상기 셀 영역 상부에 하부전극을 형성하는 단계; 상기 하부전극을 포함한 상기 반도체 기판의 전면에 강유전체막을 형성하는 단계; 상기 셀 영역 상부의 상기 강유전체막 상에 상부전극을 형성하는 단계; 상기 상부전극을 포함한 상기 반도체 기판의 전면에 수소확산방지막을 형성하는 단계 및 상기 주변회로 영역 상부의 상기 수소확산방지막과 상기 강유전체막을 동시에 제거하는 단계를 포함하여 이루어진다.
본 발명은 내장형 강유전체 메모리 소장에서 메모리셀 블록에만 수소확산방지막을 형성하고 주변회로부에 존재하였던 수소확산방지막은 추가공정 없이 제거하여 주변회로부에 존재하는 트랜지스터에 대한 수소어닐의 효과를 높인 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도2는 본 발명의 일실시예에 따른 내장형 강유전체 메모리 소자에서 메모리셀 블록과 주변회로영역의 단면을 도시한 단면도로서 이를 참조하여 설명하면, 하부전극을 증착하기까지의 공정은 종래기술과 동일하다.
우선 메모리셀 블록에 대해 설명하면, 소정공정이 완료된 기판(30)상에 제1 층간절연막(31)을 형성하고 상기 제1 층간절연막(31)을 선택적으로 식각하여 기판표면을 노출시키는 캐패시터 콘택홀 (storage node contact hole)을 형성한다.
이후에, 제1 층간절연막(31)과 캐패시터 콘택홀을 매립하도록 텅스텐을 화학기상증착법 등을 이용하여 증착한다. 다음으로 제1 층간절연막의 표면이 노출될 때 까지 화학기계연마나 에치백 공정을 적용하여 제1 층간절연막의 표면을 평탄화 한다. 본 발명의 일실시예에서는 텅스텐을 플러그 물질로 이용하였지만 폴리실리콘이 플러그 물질로 사용될 수도 있다.
텅스텐 플러그(32)는 후속공정으로 형성되는 캐패시터 전극물질과 상호확산을 유발할 수도 있으므로 이를 방지하기 위한 확산방지막을 텅스텐 플러그 상에 형성할 수도 있다.
이를 위해서는 텅스텐 플러그(32)를 캐패시터 콘택홀 내부로 오목하게 리세스 (recess) 시킨 뒤에 확산방지막을 콘택홀 내부에 매립하여 형성하는 방법이 일반적으로 적용되고 있다.
다음으로 평탄회된 제1 층간절연막(31) 상에 하부전극(33)을 형성하고 하부전극을 단락시키기 위한 패터닝 공정을 진행한다. 하부전극(33)으로는 복수개의 층이 적층된 구조가 적용되는데, 산소의 확산을 방지하여 플러그가 산화되는 것을 방지하는 산소확산방지막(이리듐막)과 상기 이리듐막과 금속전극과의 상호확산을 방지하기 위한 산화이리듐막(IrOx)과 금속전극(백금, 루테늄)등이 차례로 적층된 구조를 적용할 수 있다.
이후에 하부전극(33)을 포함한 제1 층간절연막(31) 상에 제2 층간절연막(34)을 형성하고 표면을 평탄화한다. 제2 층간절연막의 표면을 평탄하는 공정은 화학기계연마나 에치백공정을 이용한다.
다음으로 하부전극(33)과 제2 층간절연막(34)을 포함하는 전체구조상에 강유전체(35)와 상부전극(36)을 차례로 형성하고 상부전극을 분리하기 위한 패터닝 공정을 수행한다.
이때 강유전체는 기판 전면에 걸쳐 형성되며, 강유전체 물질로는 페로브스카이트(Perovskite) 구조를 갖는 (Bi,La)4Ti3O12 (이하 BLT), SrBi2 Ta2O9 (이하 SBT), SrxBiy(TaiNbj)2O9 (이하 SBTN), Ba xSr(1-x)TiO3 (이하, BST), Pb(Zr,Ti)O3 (이하 PZT) 와 같은 물질이 사용되며, 상부전극으로는 백금, 이리듐, 루테늄 등이 사용될 수 있다.
종래기술에서는 상부전극 패터닝 공정이후에 강유전체를 패터닝하는 공정이 수행되었는데, 본 발명의 일실시예에서는 강유전체 패터닝 공정을 수행하기 전에 강유전체(35)와 패터닝된 상부전극(36) 상에 Al2O3 수소확산방지막(37)을 증착한다. 이때, Al2O3 수소확산방지막은 화학기상증착법(Chemical Vapor Deposition : CVD) 또는 원자층증착법(Atomic Layer Deposition : ALD)을 이용하여 기판전면에 걸쳐 증착된다.
이후에, 강유전체(35)를 패터닝하는 공정이 수행되는데 강유전체는 메모리셀 블록에만 존재하면 되므로 나머지 영역에 존재하는 강유전체는 패터닝공정을 통해 제거한다. 본 발명의 일실시예에서는 강유전체 상부에 Al2O3 수소확산방지막(37)이 형성되어 있으므로 강유전체 패터닝 공정시에 주변회로부에 존재하는 Al2O3 수소확산방지막(37)도 강유전체와 함께 식각되어 없어진다.
즉, 메모리셀 블록 이외의 지역에 존재하는 Al2O3 수소확산방지막은 추가적인 공정없이 강유전체를 패터닝하는 공정에서 함께 식각되어 제거되는 것이다.
다음으로 수소확산방지막(37) 상에 제3 층간절연막 (38)을 형성하고 화학기계연마나 에치백 공정을 적용하여 제3 층간절연막의 표면을 평탄화한다. 이후에 제3 층간절연막(38) 상에 제1 금속배선(39)을 형성하고, 제1 금속배선을 포함하는 전체 구조상에 금속층간절연막(40)과 제2 금속배선(41) 및 페시베이션막 (42)을 차 례로 형성하여 소자구성을 마무리 한다.
주변회로 영역을 살펴보면, 캐패시터 형성공정을 제외하고는 도2에 도시된 바와 같이 메모리셀 영역과 동일한 공정이 수행된다. 즉, 기판(30) 상에 제1 층간절연막(31)을 형성하고, 상기 제1 층간절연막(31)을 선택적으로 식각하여 기판표면의 소정부분을 노출시키는 콘택홀을 형성한다. 이후에 상기 콘택홀에 콘택 플러그 물질을 매립하여 반도체 기판(30)과 제1 금속배선(39) 간의 전기적인 연결을 위한 콘택플러그(43)를 형성한다.
제1 층간절연막(31) 상부에 형성된 콘택 플러그물질에 화학기계연마나 에치백공정을 적용하여 상기 제1 층간절연막(31)의 표면이 노출될 때까지 평탄화공정을 수행한 후에 제1 금속배선(39)을 형성한다.
본 발명에서는 메모리셀 블록을 제외한 주변회로부에는 종래기술과 같은 제1 금속배선을 덮는 수소확산방지막이 형성되지 않는다. 이후에, 메모리셀 블록과 동일하게 제1 금속배선(39)과 제1 층간절연막(31)을 포함하는 구조상에 금속층간절연막(40)을 형성하고 표면을 평탄화한다. 이후에 금속층간절연막을 선택적으로 식각하여 제1 금속배선과 제2 금속배선간의 전기적인 연결을 위한 콘택(44)을 형성하고 제2 금속배선(21)과 페시베이션막(22)을 차례로 형성한다.
이와 같이 본 발명에서는 메모리셀 블록을 제외한 부분의 수소확산방지막을 제거함으로써 트랜지스터의 특성을 향상시키기 위한 수소어닐시의 효과를 증대시킴과 동시에 수소에 의한 강유전체 특성열화를 방지할 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
본 발명을 내장형 FeRAM 소자에 적용할 경우, 수소에 의한 강유전체 특성열화를 방지함과 동시에 주변회로부의 신뢰성 및 특성을 향상시키는 효과가 있다. 또한, 본 발명은 종래에 주변회로부에 존재하였던 수소확산방지막을 추가공정 없이 제거함으로써 공정이 단순해지는 장점이 있다.

Claims (3)

  1. 셀 영역과 주변회로 영역이 정의된 반도체 기판의 상기 셀 영역 상부에 하부전극을 형성하는 단계;
    상기 하부전극을 포함한 상기 반도체 기판의 전면에 강유전체막을 형성하는 단계;
    상기 강유전체막 상에 상부전극을 형성하는 단계;
    상기 상부전극을 패터닝하여 상기 셀 영역의 상기 강유전체막 상에만 잔류시키는 단계;
    상기 상부전극을 포함한 상기 강유전체막 상에 수소확산방지막을 형성하는 단계; 및
    상기 셀 영역 상에만 잔류되도록 상기 주변회로 영역 상부의 상기 수소확산방지막과 상기 강유전체막을 동시에 식각하여 제거하는 단계
    를 포함하는 강유전체 메모리 소자의 제조방법.
  2. 제1항에 있어서
    상기 수소확산방지막과 상기 강유전체막을 동시에 제거하는 단계는,
    상기 셀 영역을 덮고 상기 주변회로영역을 노출시키는 마스크를 형성하는 단계 및
    상기 마스크를 식각마스크로 하여 상기 강유전체막의 식각조건으로 상기 수소확산방지막과 상기 강유전체막을 동시에 식각하는 단계
    를 포함하는 강유전체 메모리 소자의 제조방법.
  3. 제1항 또는 제2항에 있어서
    상기 수소확산방지막은 Al2O3 막인 것을 특징으로 하는 강유전체 메모리 소자의 제조방법.
KR1020020023019A 2002-04-26 2002-04-26 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법 KR100846364B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020023019A KR100846364B1 (ko) 2002-04-26 2002-04-26 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020023019A KR100846364B1 (ko) 2002-04-26 2002-04-26 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법

Publications (2)

Publication Number Publication Date
KR20030084347A KR20030084347A (ko) 2003-11-01
KR100846364B1 true KR100846364B1 (ko) 2008-07-15

Family

ID=32380558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020023019A KR100846364B1 (ko) 2002-04-26 2002-04-26 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법

Country Status (1)

Country Link
KR (1) KR100846364B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135736A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置及びその製造方法
JP2001015703A (ja) * 1999-07-02 2001-01-19 Nec Corp 混載ｌｓｉ半導体装置
KR20010029846A (ko) * 1999-06-29 2001-04-16 니시가키 코지 수소 배리어 층을 갖는 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135736A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置及びその製造方法
KR20010029846A (ko) * 1999-06-29 2001-04-16 니시가키 코지 수소 배리어 층을 갖는 반도체 장치
JP2001015703A (ja) * 1999-07-02 2001-01-19 Nec Corp 混載ｌｓｉ半導体装置

Also Published As

Publication number Publication date
KR20030084347A (ko) 2003-11-01

Similar Documents

Publication Publication Date Title
KR100395766B1 (ko) 강유전체 기억 소자 및 그 형성 방법
US7173301B2 (en) Ferroelectric memory device with merged-top-plate structure and method for fabricating the same
KR100432881B1 (ko) 강유전성 메모리 장치 및 그 제조방법
KR100504693B1 (ko) 강유전체 메모리 소자 및 그 제조방법
JP3269528B2 (ja) 容量素子を有する半導体装置及びその製造方法
JP2003086771A (ja) 容量素子、半導体記憶装置及びその製造方法
US7052951B2 (en) Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices
JP3906215B2 (ja) 半導体装置
KR100846364B1 (ko) 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법
US6410345B1 (en) Method for manufacturing a ferroelectric memory device
KR100846366B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
JP2006253194A (ja) 半導体装置およびその製造方法
KR100448237B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100465832B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100798801B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
JP2004153293A (ja) 容量素子、半導体記憶装置及びその製造方法
KR100968428B1 (ko) 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR100846365B1 (ko) 노블계 하드마스크를 이용한 강유전체 메모리소자의캐패시터 제조 방법
KR20020055105A (ko) 강유전체 메모리 소자의 제조 방법
KR20010005124A (ko) 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
KR20050041185A (ko) 하부전극이 절연막에 의해 분리된 구조를 갖는강유전체메모리소자의 제조 방법
JP2004153292A (ja) 容量素子、半導体記憶装置及びその製造方法
KR20030001070A (ko) 강유전체 메모리 소자의 제조 방법
KR20060011440A (ko) 강유전체 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee