CN112382633A - 三维铁电存储器及其制造方法 - Google Patents

三维铁电存储器及其制造方法 Download PDF

Info

Publication number
CN112382633A
CN112382633A CN202011255637.7A CN202011255637A CN112382633A CN 112382633 A CN112382633 A CN 112382633A CN 202011255637 A CN202011255637 A CN 202011255637A CN 112382633 A CN112382633 A CN 112382633A
Authority
CN
China
Prior art keywords
layer
ferroelectric capacitor
electrode
ferroelectric
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011255637.7A
Other languages
English (en)
Inventor
郭美澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Shunming Storage Technology Co ltd
Original Assignee
Wuxi Paibyte Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Paibyte Technology Co ltd filed Critical Wuxi Paibyte Technology Co ltd
Priority to CN202011255637.7A priority Critical patent/CN112382633A/zh
Publication of CN112382633A publication Critical patent/CN112382633A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种三维铁电存储器及其制造方法，该铁电存储器包括存储单元阵列，每个存储单元包括晶体管和与晶体管连接的三维铁电电容，所述铁电电容包括第一电极、第二电极和位于第一电极和第二电极之间的铁电材料层，其中在形成深孔结构沉积完铁电电容后采用刻蚀的方式刻蚀去除深孔结构外的电容结构并在电容层上形成绝缘保护层，通过该方法形成的铁电存储器能够降低制造难度并提高电极之间的绝缘可靠性提高产品性能。

Description

三维铁电存储器及其制造方法
技术领域
本发明涉及半导体存储器技术领域，特别涉及一种三维铁电存储器结构及其制造方法。
背景技术
铁电存储器使用铁电材料层来实现非易失性。铁电材料层具有所施加电场与所储存表观电荷之间的非线性关系，并且因此可以在电场下切换极性。铁电存储器的优点包括低功耗、快速写性能和高最大读/写耐久度。
现有的铁电存储器，通常为平面结构，平面结构的铁电存储器占用的空间较大，不利于提高产品的存储密度。
发明内容
本发明的目的在于提供一种三维铁电存储器及其制造方法，可以在提高产品的存储密度的基础上降低产品的制造难度，而且能够提高产品的可靠性。
为达成前述目的，本发明一种三维铁电存储器，其包括：若干存储单元阵列，每个存储单元包括晶体管和与晶体管连接的三维铁电电容，所述三维铁电电容截面为U型，其包括第一电极、第二电极和位于第一电极和第二电极之间的铁电材料层，其中在铁电电容上方形成有一层绝缘保护层。
根据本发明的一个实施例，其中所述三维铁电电容的第一电极和第二电极的上表面平齐，所述绝缘保护层覆盖三维铁电的第一电极和第二电极的上表面。
根据本发明的一个实施例，其中所述绝缘保护层的材料为氮化硅(SiN)或者氧化铝(AL2O3)。
根据本发明的一个实施例，其中所述第一电极和第二电极的材料可以是以下材料中的一种或多种：钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)或这些材料的复合。
根据本发明的一个实施例，其中所述铁电材料包括氧和一种或多种铁电金属组成的具有铁电性的材料，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且所述铁电材料可以掺杂第II族元素钙(Ca)、锶(Sr)或钡(Ba)；或者掺杂第III族元素钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In))；或者掺杂镧系元素镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
为达成前述目的，根据本发明的一个实施例的一种三维铁电存储器的制造方法，其包括：
在半导体基底上形成晶体管，其包括栅极、源极和漏极；
在晶体管上方形成与晶体管连接的三维铁电电容，所述铁电电容包括第一电极、第二电极和位于第一电极和第二电极之间的铁电材料层；
其中在形成三维铁电电容后在三维铁电电容器的第一电极和第二电极上表面上形成一层绝缘保护层。
为达成前述目的，本发明一种三维铁电存储器的制造方法，其包括：
在半导体衬底上形成晶体管，其包括栅极、源极和漏极；
在晶体管上方形成分别与晶体管的源极或漏极连接的第一导电互连；
在第一导电互连上方形成第一金属层，与晶体管的源极或漏极连接的第一金属层形成金属导线，与晶体管的漏极或源极连接的第一金属层形成铁电电容接触盘；
在第一金属层上方形成介质层，在介质层内与铁电电容接触盘对应的位置形成露出铁电电容接触盘的深孔结构，在深孔结构及介质层上沉积包括第一电极、铁电材料层和第二电极层的三维铁电电容层；
在铁电电容层上沉积牺牲层，覆盖深孔结构内的铁电电容的上电极；
对深孔结构外的铁电电容层和牺牲层进行刻蚀，去除深孔结构外的铁电电容层和牺牲层；
去除深孔结构内铁电电容上电极上的牺牲层；
在铁电电容层上沉积导体层，覆盖深孔结构内的铁电电容的上电极；
去除深孔结构外的导体层，露出铁电电容的第一电极和第二电极的上表面；
在铁电电容的第一电极和第二电极的上表面沉积一层绝缘保护层；
在绝缘保护层上方形成与铁电电容的上电极连接的第二导电互连及第二金属层，第二金属层形成铁电存储器的金属导线。
为达成前述目的，根据本发明的一个实施例的一种制造三维铁电存储器件的方法，其包括：
在半导体衬底上形成晶体管，其包括栅极、源极和漏极；
在晶体管上方形成介质层，在介质层内形成深孔结构，在深孔结构和介质层上形成包括第一电极、铁电材料层和第二电极的铁电电容层；
去除深孔结构外的铁电电容层时采用整体刻蚀工艺整体去除深孔结构外的铁电电容层。
本发明的铁电存储器为三维铁电存储器结构，能够提高产品的存储密度，在制造三维铁电存储器时，采用整体刻蚀工艺去除深孔结构外的铁电电容层，能够降低产品的制造难度，在铁电电容的电极表面沉积一层绝缘保护层，能够避免电容的电极相互短路，提高产品的可靠性。
附图说明
图1是本发明一个实施例的铁电存储器的电路结构示意图。
图2是根据本发明的一个实施例的铁电存储器的存储单元剖视示意图。
图3是本发明的铁电存储器的铁电电容阵列的俯视示意图。
图4是本发明的铁电存储器的铁电电容的立体示意图。
图5是沿图4所示的铁电电容的A-A线方向的剖视示意图。
图6-图15是根据本发明的一个实施例的铁电存储器的制造方法的制造过程中铁电存储器的剖视示意图。
具体实施方式
以下结合附图和具体实施例对本发明的内容做进一步详细说明。
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
一般来说，术语可以至少部分地根据上下文中的使用来理解。例如，在此使用的术语“一个或多个”，至少部分地根据上下文，可用于以单数形式来描述任何特征、结构或特性，或以复数形式来描述特征、结构或特性的组合。类似地，诸如“一个”、“一”、或“该”之类的术语又可以至少部分地根据上下文被理解为表达单数用法或表达复数用法。
能容易地理解的是，“在……上”、“在……之上”、以及“在……上方”在本发明中的含义应该以最宽泛方式来解释，使得“在……上”不仅指直接处于某物上，而且还可以包括在有中间特征或中间层位于二者之间的情况下处于某物上，并且“在……之上”、或“在……上方”不仅指处于某物之上或上方，而且还可以包括在二者之间没有中间特征或中间层的情况下处于在某物之上或上方(即直接处于某物上)。
此外空间相关术语，如“在……下面”、“在……之下”、“下部”、“在……之上”、“上部”等等可以在此用于方便描述一个元素或特征相对于另一元素或特征在附图中示出的关系。空间相关术语旨在除了涵盖器件在附图中描述的取向以外还涵盖该器件在使用或操作时的其它取向。装置可以以其它方式被定向(旋转90°或处于其它取向)，并且这里所用的空间相关描述相应地也可同样地来解释。
这里所用的术语“衬底”是指后续材料层所添加到的材料。衬底本身可以被图案化。添加到衬底之上的材料可以被图案化，或者可保持未经图案化。此外，衬底可包括多种多样的半导体材料，如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料，如玻璃、塑料、或蓝宝石晶片制成。
这里所用的术语“层”是指包括具有厚度的某一区域的材料部位。层可以延伸到下方或上方结构的全部之上，或可以具有小于下方或上方结构的伸展。此外，层可以是同质或异质的连续结构的一个区域，该区域的厚度小于该连续结构的厚度。例如，层可位于任何一对水平平面之间，或位于该连续结构的顶面或底面处。层可水平地、垂直地、和/或沿锥形表面延伸。衬底可以是层，可包括一个或多个层在其中，和/或可以具有一个或多个层在其上，和/或一个或多个层在其下。一层可包括多层。例如，互连层可包括一个或多个导体和接触层(其中形成接触部、互连线和/或通孔)和一个或多个介电层。
请参阅图1所示，其显示本发明的铁电存储器的电路结构示意图。如图中所示，本发明的铁电存储器包括若干阵列排布的存储单元，每个存储单元包括晶体管T和与晶体管连接的铁电电容器C。其中在本发明的一个实施例中该晶体管T为CMOS晶体管，其包括栅极、源极和漏极。如图中所示，铁电存储单元的晶体管其栅极通过导线与存储器的字线WL相连，字线WL用于控制晶体管的导通或关断；晶体管T的源极或者漏极与铁电电容器C的一个电极相连，晶体管T的漏极或者源极与存储器的位线BL相连，电容器C的另一个电极与存储器的板线PL相连。通过字线WL控制晶体管T的导通和关断，通过位线BL和板线PL向铁电电容施加不同的电压来向存储器写入数据，通过位线BL检测铁电电容的存储数据实现数据的读取。
本发明的铁电存储器可以是每个存储单元包括两个晶体管和两个铁电电容器的2T2C结构，通过每个单元的两个晶体管相互比较实现数据的读取，也可以是每个存储单元包括一个晶体管和一个铁电电容器的1T1C结构，通过额外设置的参考单元进行比较实现数据的读取。当然，在其他实施例中也可以是其他nTnC结构，n为整数。
如前所述，本发明的铁电存储器其包括阵列排布的若干存储单元，请参阅图2所示，其显示本发明的铁电存储器的存储单元的部分结构剖视图。为简化说明图中仅示出两个晶体管和两个电容，其中两个晶体管和两个电容可以是组成一个存储单元的2T2C结构，也可以是两个存储单元的1T1C结构。
如图2中所示，本发明的铁电存储器，其包括半导体衬底1，在半导体衬底1上形成有CMOS晶体管，其中该晶体管包括栅极G、源极S和漏极D，其中晶体管的源极和漏极的定义可以是互换的，下面的说明只是举其中一个为例，例如与源极相连，并非限定一定是必须与源极相连的，在其他实施例中也可以是换成与晶体管的漏极相连。
在晶体管上形成有一层第一介质层2，在第一介质层2内与晶体管的源极和漏极对应的位置形成有通孔(未标号)，在通孔内形成有分别与晶体管的源极或漏极连接的第一导电互连3；该第一导电互连在一些实施例中可以是金属钨，在有些实施例中还可以在通孔内先形成粘着层然后再沉积金属钨形成第一导电互连，此处不再详细介绍。
在第一介质层2上形成有第二介质层4，在第二介质层4的与第一导电互连3对应的位置形成有开口(未标号)，在开口内沉积第一金属层5，其中与晶体管源极S连接的开口为一条垂直图示平面延伸的开槽，开槽内沉积的金属层5为一条金属线51，参考图1所示，其形成本发明铁电存储器的位线BL。参考图3所示，与晶体管漏极D连接的开口为矩形开口，其内形成的第一金属层5为与电容器的一个电极接触的铁电电容接触盘52。
在第二介质层4上形成有第三介质层6，然后在第三介质层6内对应铁电电容接触盘52的位置形成有深孔结构(未标号)，在深孔结构内沉积形成有包括上电极、下电极和介于上电极下电极之间的铁电材料层的三维铁电电容结构7，关于该电容结构7的具体结构在后续图3至图5中将进一步详细说明。
在第三介质层6上形成有一层绝缘保护层8，该绝缘保护层8覆盖铁电电容7的上电极和下电极，能够防止铁电电容的上电极和下电极之间因为工艺缺陷造成的短路。后续将结合制造方法对该绝缘保护层8进一步详细说明。
在绝缘保护层8上形成有一层第四介质层9，在绝缘保护层8和第四介质层9内对应于铁电电容7的位置形成通孔(未标号)，在通孔内形成有第二导电互连10。
在第四介质层9上形成有一层第五介质层11，在第五介质层11内与第二导电互连10对应的位置形成有开口(未标号)，在开口内沉积第二金属层12，该开口为垂直图示平面延伸的一条开槽，该开槽内的第二金属层12通过第二导电互连10与铁电电容7的一个电极连接，参考图1的电路图所示，该第二金属层12构成与铁电电容的一个电极连接的板线PL。
请参阅图3至图5所示，其显示本发明的铁电存储器的铁电电容的结构示意图。其中图3其示意性地显示本发明的铁电存储器的铁电电容的阵列的俯视图，为简化说明，图3中仅示出四个电容作为示意性说明。图4为单个铁电电容的立体结构示意图。图5为沿图4中A-A线方向的剖面示意图。如图3中所示，在本发明的一个实施例中，该铁电电容7的俯视平面图，该铁电电容的水平截面为圆形。参考前述图2所示，与铁电电容一个电极接触的铁电电容接触盘52的水平截面为矩形。请结合图4和图5所示，其中铁电电容的截面为U型，其包括最外层的第一电极(下电极)71、最内层的第二电极(上电极)73以及位于第一电极71和第二电极73之间的铁电材料层72。
根据本发明的一个实施例，其中所述第一电极71和第二电极73的材料可以是以下材料中的一种或多种：钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)或这些材料的复合。
其中所述铁电材料层72的铁电材料为包括氧和一种或多种铁电金属组成的具有铁电性的材料，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且所述铁电材料可以掺杂第II族元素钙(Ca)、锶(Sr)或钡(Ba)；或者掺杂第III族元素钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In))；或者掺杂镧系元素镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
在前述实施例中铁电电容7的水平截面形状为圆形，但在其他实施例中，该水平截面也可以为矩形或三角形或其他任何形状。在该实施例中，如图4所示，该铁电电容为上端尺寸比下端尺寸大的倒锥台形，但在其他实施例中也可以是上下尺寸一样大的柱体形状。或者上端尺寸比下端尺寸小的正锥台形。此处不再一一图示举例说明。
下面将结合图6至图15对本发明的铁电存储器的制造方法进行说明。
首先参考图6所示，本发明的铁电存储器的制造方法，首先在半导体衬底上形成CMOS晶体管的步骤。该晶体管包括栅极G、在衬底上掺杂杂质形成的源极S和漏极D。关于CMOS晶体管的具体制程工艺，此处不再详细展开说明。
请继续参阅图6所示，在形成CMOS晶体管之后，其进一步包括形成第一导电互连结构的步骤。其具体包括：在晶体管上方沉积一层第一介质层2。第一介质层2可以为氧化硅、氮氧硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料；也可以为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)等有机材料。介质层可以通过化学气相沉积、滚压、旋涂、喷涂、印刷、非旋转涂覆、热压、真空压合、浸泡、压力贴合等方式制作。第一介质层2可以是单一材料层，也可以是多层材料层叠形成的复合材料层。以下关于介质层的材料可以是和第一介质层2相同的材料，后续不再重复说明。
在第一介质层2内对应晶体管源极S和漏极D的位置形成贯穿第一介质层2的通孔(未标号)，在通孔内沉积金属钨形成第一导电互连3。其中在有些实施例中，为增强金属钨与介质层的粘合度，可以在通孔内先沉积一层粘着层，再沉积金属钨。在该实施例中第一导电互连采用的是金属钨，但在其他实施例方式中也可以采用其他合适的金属。包括但不限于钴(Co)、铜(Cu)、铝(Al)、硅化物、掺杂硅、TCO、或以上材料的任何组合。
请继续参阅图6所示，在形成第一导电互连3之后，其包括形成第一金属层5的步骤。其具体包括：在第一介质层2上沉积第二介质层4，然后在第二介质层4上形成开槽，其中在与晶体管源极S相连的第一导电互连3的上方形成一条沿垂直图示平面延伸的长连续开槽，在与晶体管漏极D相连的第一导电互连3的上方形成一个矩形开槽。然后在与晶体管源极S相连的长连续开槽内沉积金属形成金属位线51，在矩形开槽内沉积金属形成铁电电容接触盘52。在本发明的一个实施例中，该第一金属层的金属为金属铝，其可以采用CVD、PVD等工艺进行沉积，然后采用化学机械研磨(CMP)的方式磨平。在其他实施例中该第一金属层也可以是铜或其他金属，此处不再一一举例说明。
请参阅图7所示，在形成第一金属层5之后，其包括形成铁电电容的步骤，为简化说明，在图7至图15的附图中省去晶体管的栅极及源极结构，仅示出与铁电电容相连的漏极结构D。形成铁电电容的步骤其具体包括：在形成第一金属层5之后，在第一金属层5上方形成第三介质层6，然后在第三介质层6内对应第一金属层5的铁电电容接触盘52的位置形成深孔结构70，该深孔结构70是用于填充形成铁电电容结构，其具体结构可以结合图4的立体铁电电容的结构进行刻蚀。在该实施例中是通过刻蚀形成一个水平截面为圆形，竖直截面为U形的倒锥台形的深孔。根据深孔结构的深度不同，可以采用不同的工艺。在深孔结构较浅的实施例中，可以直接采用光罩板作为掩模进行深孔刻蚀。在深孔结构较深的实施例中，可以在形成深孔结构的步骤中，采用在第三介质层6上形成硬掩模层，然后刻蚀硬掩膜层，以硬掩模层为掩模进行深孔刻蚀。其中刻蚀深孔结构以刻蚀至露出铁电电容接触盘52停止，可以以铁电电容接触盘52作为刻蚀阻挡层。
请参阅图8所示，在形成深孔结构70之后，在第三介质层6以及深孔结构70内依次沉积下电极(第一电极)71、铁电材料层72和上电极(第二电极)73形成铁电电容层。其中沉积第一电极71、铁电材料层72和第二电极73可以采用CVD、PVD或者ALD的方式进行沉积。结合前述图3至图5的说明，因为该铁电电容7是截面呈U形的锥台形电容结构，因此与普通的平面电容相比，其为三维立体电容结构。
请参阅图9所示，在形成铁电电容层后，深孔结构70内的铁电电容上电极73的中间为中空结构。本发明的制造方法进一步包括，在铁电电容层上沉积一层牺牲层结构13。其中该牺牲层13覆盖整个铁电电容层，并将深孔结构内铁电电容上电极73之间的中空结构填满。该牺牲层13的材料可以是氮化硅(SiN)或者氮氧化硅(SiON)或者碳等容易通过刻蚀去除的材料。
请参阅图10所示，在铁电电容层上形成牺牲层13之后，其进一步包括采用整体刻蚀的工艺将深孔结构70外的牺牲层13和铁电电容层去除的步骤。其具体包括，可以采用湿法刻蚀或者干法刻蚀等方式对牺牲层13和铁电电容层进行刻蚀，直至将深孔结构70外的铁电电容层和牺牲层完全刻蚀去除，露出铁电电容7的上电极73和下电极71的上表面。
请参阅图11所示，在去除深孔结构外的牺牲层和铁电电容层之后，去除深孔结构内铁电电容上电极73上的牺牲层13。其具体包括，可以通过湿法刻蚀的工艺去除深孔结构内铁电电容上电极73上的牺牲层13，例如将晶圆浸泡于酸液中以去除牺牲层。
请参阅图12所示，在去除深孔结构内的牺牲层13之后，在整个第三介质层6和深孔结构内的铁电电容的上电极上沉积一层导体层14。其具体包括，通过CVD或PVD的方式在整个第三介质层6和深孔结构内的铁电电容的上电极上沉积一层导体层14，其中导体层14与深孔结构内的铁电电容的上电极73接触。在沉积时，导体层14在深孔结构内铁电电容上电极形成的中空结构可以是将中空结构填满的实心结构，也可以中间留有空隙的中空结构，只要保证导体层14与铁电电容的上电极73接触，满足导体层14与上电极73的电性连接要求即可。在本发明的实施例中，该导体层14的材料可以是金属钨，也可以是金属铜，或者其他适合的导电金属材料。
请参阅图13所示，在铁电电容层上形成导体层14后，其进一步包括去除深孔结构外的导体层14的步骤。其具体为：通过化学机械研磨(CMP)的方式，去除深孔结构外的导体层14，直至露出铁电电容的上电极73和下电极71的上表面。
请参阅图14所示，在去除深孔结构外的导体层14后，其进一步包括在铁电电容的第一电极71和第二电极73的上表面沉积一层绝缘保护层8的步骤。其具体为：在露出的铁电电容的第一电极71和第二电极73的上表面上沉积一层绝缘保护层8。该绝缘保护层8的材料为绝缘材料，可以是氮化硅(SiN)或者氧化铝(AL2O3)。该绝缘保护层8贴合在铁电电容的第一电极71和第二电极73的上表面，可以填充可能因为前一步骤中研磨造成的铁电电容的第一电极和第二电极的凹陷，进一步将铁电电容的第一电极和第二电极进行绝缘隔离，从而有效避免铁电电容的上下电极之间发生短路，提高产品的可靠性。
请参阅图15所示，在形成绝缘保护层8之后，其进一步在绝缘保护层上方形成与铁电电容的上电极73连接的第二导电互连10及第二金属层的步骤。其具体包括：在绝缘保护层上形成一层第四介质层9，然后在铁电电容的竖直中心位置上的第四介质层9和绝缘保护层8上形成通孔(未标号)，该通孔贯穿第四介质层9和绝缘保护层8露出铁电电容上电极73之间的导体层14，然后在通孔内沉积金属形成第二导电互连10，第二导电互连10与铁电电容上电极73上的导体层14连接。然后再在第四介质层9上沉积一层第五介质层11，在第五介质层11上与第二导电互连10对应的位置形成开槽，在开槽内沉积第二金属层12形成铁电存储器的金属连线，例如是图1所示的铁电存储器的板线PL。在一个实施例中，该第二导电互连10可以是金属钨，该第二金属层12为金属铝。
在其他实施例中，该图15中的第二导电互连10和第二金属层12可以都是金属铜，这样第四介质层9和第五介质层11可以是一次性沉积一整个介质层，然后在整个介质层和绝缘保护层上形成露出铁电电容上电极上的导体层的T字形开槽，在开槽内沉积金属铜作为第二金属层。
在形成存储单元的这些结构的同时，可以在这些结构上再形成其他的导电互连和其他电路结构，并且在第二金属层上方还可以再形成其他的连接结构和存储器所必需的其他器件结构，此处不再一一举例说明。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明权利要求书的保护范围。

Claims (21)

1.一种三维铁电存储器，其包括：若干存储单元阵列，每个存储单元包括晶体管和与晶体管连接的三维铁电电容，所述三维铁电电容截面为U型，其包括第一电极、第二电极和位于第一电极和第二电极之间的铁电材料层，其中在铁电电容上方形成有一层绝缘保护层。
2.如权利要求1所述的三维铁电存储器，其中所述三维铁电电容的第一电极和第二电极的上表面平齐，所述绝缘保护层覆盖三维铁电的第一电极和第二电极的上表面。
3.如权利要求1所述的三维铁电存储器，其中所述绝缘保护层的材料为氮化硅(SiN)或者氧化铝(AL2O3)。
4.如权利要求1所述的三维铁电存储器，其中所述第一电极和第二电极的材料可以是以下材料中的一种或多种：钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)或这些材料的复合。
5.如权利要求1所述的三维铁电存储器，其中所述铁电材料包括氧和一种或多种铁电金属组成的具有铁电性的材料，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且所述铁电材料可以掺杂第II族元素钙(Ca)、锶(Sr)或钡(Ba)；或者掺杂第III族元素钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In))；或者掺杂镧系元素镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
6.一种三维铁电存储器的制造方法，其包括：
在半导体基底上形成晶体管，其包括栅极、源极和漏极；
在晶体管上方形成与晶体管连接的三维铁电电容，所述铁电电容包括第一电极、第二电极和位于第一电极和第二电极之间的铁电材料层；
其中在形成三维铁电电容后在三维铁电电容器的第一电极和第二电极上表面上形成一层绝缘保护层。
7.如权利要求6所述的方法，其中所述铁电电容的截面为U型。
8.如权利要求6所述的方法，其中所述第一电极和第二电极的材料可以是以下材料中的一种或多种：钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)或这些材料的复合。
9.如权利要求6所述的方法，其中所述铁电材料包括氧和一种或多种铁电金属组成的具有铁电性的材料，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且所述铁电材料可以掺杂第II族元素钙(Ca)、锶(Sr)或钡(Ba)；或者掺杂第III族元素钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In))；或者掺杂镧系元素镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
10.一种三维铁电存储器的制造方法，其包括：
在半导体衬底上形成晶体管，其包括栅极、源极和漏极；
在晶体管上方形成分别与晶体管的源极或漏极连接的第一导电互连；
在第一导电互连上方形成第一金属层，与晶体管的源极或漏极连接的第一金属层形成金属导线，与晶体管的漏极或源极连接的第一金属层形成铁电电容接触盘；
在第一金属层上方形成介质层，在介质层内与铁电电容接触盘对应的位置形成露出铁电电容接触盘的深孔结构，在深孔结构及介质层上沉积包括第一电极、铁电材料层和第二电极层的三维铁电电容层；
在铁电电容层上沉积牺牲层，覆盖深孔结构内的铁电电容的上电极；
对深孔结构外的铁电电容层和牺牲层进行刻蚀，去除深孔结构外的铁电电容层和牺牲层；
去除深孔结构内铁电电容上电极上的牺牲层；
在铁电电容层上沉积导体层，覆盖深孔结构内的铁电电容的上电极；
去除深孔结构外的导体层，露出铁电电容的第一电极和第二电极的上表面；
在铁电电容的第一电极和第二电极的上表面沉积一层绝缘保护层；
在绝缘保护层上方形成与铁电电容的上电极连接的第二导电互连及第二金属层，第二金属层形成铁电存储器的金属导线。
11.如权利要求10所述的方法，其中所述绝缘保护层的材料为氮化硅(SiN)或者氧化铝(AL2O3)。
12.如权利要求10所述的方法，其中所述第一电极和第二电极的材料可以是以下材料中的一种或多种：钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)或这些材料的复合。
13.如权利要求10所述的方法，其中所述铁电材料包括氧和一种或多种铁电金属组成的具有铁电性的材料，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且所述铁电材料可以掺杂第II族元素钙(Ca)、锶(Sr)或钡(Ba)；或者掺杂第III族元素钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In))；或者掺杂镧系元素镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
14.如权利要求10所述的方法，其中所述牺牲层的材料为氮化硅(SiN)、氮氧化硅(SiON)或者碳。
15.如权利要求10所述的方法，其中在绝缘保护层上方形成与铁电电容的上电极连接的第二导电互连及第二金属层，该第二导电互连可以是金属钨，该第二金属层为金属铝。
16.如权利要求10所述的方法，其中在绝缘保护层上方形成与铁电电容的上电极连接的第二导电互连及第二金属层，该第二导电互连和第二金属层可以都是金属铜。
17.一种制造三维铁电存储器件的方法，其包括：
在半导体衬底上形成晶体管，其包括栅极、源极和漏极；
在晶体管上方形成介质层，在介质层内形成深孔结构，在深孔结构和介质层上形成包括第一电极、铁电材料层和第二电极的铁电电容层；
去除深孔结构外的铁电电容层时采用整体刻蚀工艺整体去除深孔结构外的铁电电容层。
18.如权利要求17所述的方法，其中在去除深孔外的铁电电容层后，还包括在露出的铁电电容的第一电极和第二电极的上表面沉积一层绝缘保护层。
19.如权利要求17所述的方法，其中所述绝缘保护层的材料为氮化硅(SiN)或者氧化铝(AL2O3)。
20.如权利要求17所述的方法，其中所述第一电极和第二电极的材料可以是以下材料中的一种或多种：钛(Ti)、氮化钛(TiN)、氮化钛硅(TiSiNx)、氮化钛铝(TiAlNx)、碳氮化钛(TiCNx)、氮化钽(TaNx)、氮化钽硅(TaSiNx)、氮化钽铝(TaAlNx)、氮化钨(WNx)、硅化钨(WSix)、碳氮化钨(WCNx)、钌(Ru)、氧化钌(RuOx)、铱(Ir)、掺杂多晶硅、透明导电氧化物(TCO)或氧化铱(IrOx)或这些材料的复合。
21.如权利要求17所述的方法，其中所述铁电材料包括氧和一种或多种铁电金属组成的具有铁电性的材料，所述铁电金属包括锆(Zr)、铪(Hf)、钛(Ti)、铝(Al)、镍(Ni)和/或铁(Fe)，并且所述铁电材料可以掺杂第II族元素钙(Ca)、锶(Sr)或钡(Ba)；或者掺杂第III族元素钪(Sc)、钇(Y)、铝(Al)、镓(Ga)以及铟(In))；或者掺杂镧系元素镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)、镥(Lu)。
CN202011255637.7A 2020-11-11 2020-11-11 三维铁电存储器及其制造方法 Pending CN112382633A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011255637.7A CN112382633A (zh) 2020-11-11 2020-11-11 三维铁电存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011255637.7A CN112382633A (zh) 2020-11-11 2020-11-11 三维铁电存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN112382633A true CN112382633A (zh) 2021-02-19

Family

ID=74582689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011255637.7A Pending CN112382633A (zh) 2020-11-11 2020-11-11 三维铁电存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN112382633A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023035129A1 (en) * 2021-09-08 2023-03-16 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming the same
WO2023035128A1 (en) * 2021-09-08 2023-03-16 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469477A (zh) * 2002-07-08 2004-01-21 ���µ�����ҵ��ʽ���� 容量元件及其制造方法
KR20110057641A (ko) * 2009-11-24 2011-06-01 주식회사 하이닉스반도체 상변화 메모리 장치의 제조 방법
US20120326274A1 (en) * 2011-06-21 2012-12-27 Doyle Brian S Semiconductor structure having an integrated quadruple-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
CN111052379A (zh) * 2017-09-29 2020-04-21 英特尔公司 带有后端晶体管的铁电电容器
CN111199954A (zh) * 2018-11-16 2020-05-26 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器的制作方法、存储器单元
CN111900170A (zh) * 2020-07-31 2020-11-06 无锡拍字节科技有限公司 一种三维铁电存储器结构及制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469477A (zh) * 2002-07-08 2004-01-21 ���µ�����ҵ��ʽ���� 容量元件及其制造方法
KR20110057641A (ko) * 2009-11-24 2011-06-01 주식회사 하이닉스반도체 상변화 메모리 장치의 제조 방법
US20120326274A1 (en) * 2011-06-21 2012-12-27 Doyle Brian S Semiconductor structure having an integrated quadruple-wall capacitor for embedded dynamic random access memory (edram) and method to form the same
CN111052379A (zh) * 2017-09-29 2020-04-21 英特尔公司 带有后端晶体管的铁电电容器
CN111199954A (zh) * 2018-11-16 2020-05-26 格科微电子（上海）有限公司 金属层-绝缘层-金属层电容器的制作方法、存储器单元
CN111900170A (zh) * 2020-07-31 2020-11-06 无锡拍字节科技有限公司 一种三维铁电存储器结构及制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023035129A1 (en) * 2021-09-08 2023-03-16 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming the same
WO2023035128A1 (en) * 2021-09-08 2023-03-16 Wuxi Petabyte Technologies Co., Ltd. Ferroelectric memory device and method for forming the same
TWI827246B (zh) * 2021-09-08 2023-12-21 大陸商無錫舜銘存儲科技有限公司 鐵電記憶體裝置的形成方法
TWI833682B (zh) * 2021-09-08 2024-02-21 大陸商無錫舜銘存儲科技有限公司 鐵電記憶體裝置

Similar Documents

Publication Publication Date Title
CN111968980B (zh) 一种存储器件的制造方法及其电容器
US6348709B1 (en) Electrical contact for high dielectric constant capacitors and method for fabricating the same
US6737694B2 (en) Ferroelectric memory device and method of forming the same
US7371589B2 (en) Ferroelectric random access memory capacitor and method for manufacturing the same
US6734477B2 (en) Fabricating an embedded ferroelectric memory cell
US7173301B2 (en) Ferroelectric memory device with merged-top-plate structure and method for fabricating the same
CN111900170B (zh) 一种三维铁电存储器结构及制造方法
CN111968981B (zh) 一种fcob存储器件的制造方法及其电容器
JP2001210798A (ja) コンデンサ構造の保護のための絶縁性と導電性の障壁の使用
CN101253620B (zh) 半导体器件及其制造方法
US11856788B2 (en) Semiconductor device and method of fabricating the same
CN112382633A (zh) 三维铁电存储器及其制造方法
US7960227B2 (en) Manufacturing method of semiconductor device
WO2002056383A1 (fr) Mémoire à semi-conducteurs et procédé de fabrication
US6952028B2 (en) Ferroelectric memory devices with expanded plate line and methods in fabricating the same
US6858442B2 (en) Ferroelectric memory integrated circuit with improved reliability
US6699769B2 (en) Method for fabricating capacitor using electrochemical deposition and wet etching
CN113421882A (zh) 一种铁电存储器及其制造方法
JP2004134692A (ja) 半導体メモリ装置およびその製造方法
US20030139006A1 (en) Method for producing capacitor structures
KR20000057809A (ko) 집적회로 구조물 및 그 제조방법
KR20030030625A (ko) 강유전성 메모리 장치 형성 방법
KR100744038B1 (ko) 반도체 장치의 캐패시터 제조방법
JP2006303544A (ja) 半導体メモリ装置およびその製造方法
KR100843940B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230526

Address after: Room A302-H36, Feiyu Building, Software Park, No. 111-2 Linghu Avenue, Xinwu District, Wuxi City, Jiangsu Province, 214000

Applicant after: Wuxi Shunming Storage Technology Co.,Ltd.

Address before: Room 502, Jinbo block, Dongzhuang Power Electronics Science Park, 8 Hongyi Road, Xinwu District, Wuxi City, Jiangsu Province, 214135

Applicant before: Wuxi paibyte Technology Co.,Ltd.